JP4555588B2 - 基準電圧発生回路およびミュート回路 - Google Patents
基準電圧発生回路およびミュート回路 Download PDFInfo
- Publication number
- JP4555588B2 JP4555588B2 JP2004101333A JP2004101333A JP4555588B2 JP 4555588 B2 JP4555588 B2 JP 4555588B2 JP 2004101333 A JP2004101333 A JP 2004101333A JP 2004101333 A JP2004101333 A JP 2004101333A JP 4555588 B2 JP4555588 B2 JP 4555588B2
- Authority
- JP
- Japan
- Prior art keywords
- reference voltage
- voltage
- resistor
- circuit
- mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
例えば、図1は特許文献1において従来技術として紹介されているボツ音を抑えるミュート回路を示す回路図である。ミュート回路は基準電圧発生回路10とアナログ信号出力回路11で構成される。基準電圧発生回路10は、抵抗、スイッチおよびキャパシタのみで構成されている。
破線で囲んだ部分において出力VOUT2が急激に、かつ不連続に変化しており、ミュート状態から非ミュート状態への移行時にボツ音を発生している。また、アナログ基準電圧VSから抵抗R21を通して、キャパシタC2に電荷がチャージされると、動作基準端子に供給される基準電圧発生回路10の出力電圧はアナログ基準電圧VSと等しくなる。
図3においてミュート状態の時、スイッチSW41はオフ、スイッチSW42はオンである。スイッチSW41がオン、スイッチSW42がオフに切り替わってミュート状態から非ミュート状態に移行すると、アナログ信号出力回路31の出力VOUT4の電圧は図3に示すような変化をする。
また本発明は、上記いずれかの構成の基準電圧発生回路と、該基準電圧発生回路からの基準電圧が供給される音声信号処理部とを備えた構成のミュート回路を提供する。
ミュート状態においてスイッチS11はオフであり、基準電圧出力端子VN11の電圧はミュート電位VM11と同電位の負電源VSSである。このとき電流源回路1100における電流源I111はi111=2×e0の電流を発生し、I112はi114=e0の電流を発生している。P型MOSトランジスタPM11、PM12、PM13、PM14は同じサイズ、N型MOSトランジスタNM11、NM12、NM13、NM14、NM15は同じサイズである。
ミュート状態においてスイッチS12はオフであり、基準電圧出力端子VN12の電圧はミュート電位VM12と同電位の負電源VSSである。この時、P型MOSトランジスタPM1に流れる電流はi12=0である。ミュート状態から非ミュート状態に切り換ることによりスイッチS12はオンとなる。スイッチS12が切り換ることにより基準電圧出力端子VN12の電圧はミュート電位VM12から抵抗R121と抵抗R122による分圧比で決まるアナログ信号基準電位VA12に向かって上昇し始める。この時、P型MOSトランジスタPM1のゲート電圧とドレイン電圧が同電位(負電源VSS)であるため、飽和領域で動作し、定電流源回路1200として動作して電流i12が流れ始める。i12は定電流のため、基準電圧出力端子VN12の電圧は、図9における時刻t0〜t1間の基準電圧VO2のように一定の傾きで変化する。
100 ミュート回路
1100,1200 電流源回路
I111、I112 電流源回路
C2、C4 キャパシタ(容量素子)
M41、PM1、PM11、PM12〜14 P型MOSトランジスタ
M42、NM11、NM12〜15 N型MOSトランジスタ
OP2、OP4、OP6、OP7 演算増幅器
R11、R12、R21、R22、R41、R42、R61、R62、R91、R92、R111、R112、R121、R122 抵抗
SW21、SW22、SW41、SW42、S11、S12 スイッチ
GND 接地電位
i111、i112、i113、i114、i115、i116、i12 電流値
VSS 負電源
VDD 正電源
VS、VA アナログ信号基準電位
VIN2、VIN4 アナログ信号入力電圧
VOUT2、VOUT4、VOUT6 アナログ信号出力電圧
Claims (7)
- 第1モードにおいてミュート電圧を、第2モードにおいて基準電圧を出力端子から出力する基準電圧発生回路において、
第1電源端子と前記出力端子の間に接続された、電流源と第1抵抗を含む直列回路と、
第2電源端子と前記出力端子の間に接続された第2抵抗と、
所定の電位とされた電圧端子と前記出力端子の間に接続された容量素子とを備え、
前記第1モードから前記第2モードに切り替わったときに前記電流源が所定の動作をするように制御して、前記第1抵抗を介して流れる電流を制御することで、前記出力端子における出力電圧が前記ミュート電圧から前記基準電圧に変化させると共に、
前記直列回路はスイッチ素子をさらに含み、
オフしていた前記スイッチ素子がオンして前記第1モードから前記第2モードに切り替わってから前記出力電圧が前記第1抵抗および前記第2抵抗で決まる所定の電位に達するまで前記電流源が一定の電流を発生するように前記電流源が制御されることを特徴とする基準電圧発生回路。 - 第1モードにおいてミュート電圧を、第2モードにおいて基準電圧を出力端子から出力する基準電圧発生回路において、
第1電源端子と前記出力端子の間に接続された、電流源と第1抵抗を含む直列回路と、
第2電源端子と前記出力端子の間に接続された第2抵抗と、
所定の電位とされた電圧端子と前記出力端子の間に接続された容量素子とを備え、
前記第1モードから前記第2モードに切り替わったときに前記電流源が所定の動作をするように制御して、前記第1抵抗を介して流れる電流を制御することで、前記出力端子における出力電圧が前記ミュート電圧から前記基準電圧に変化させると共に、
前記直列回路はスイッチ素子をさらに含み、
オフしていた前記スイッチ素子がオンして前記第1モードから前記第2モードに切り替わってから前記出力電圧が前記第1抵抗および前記第2抵抗で決まる所定の電位に達するまで前記電流源が前記基準電圧と第2電源端子の電圧との差に比例した電流を発生するように前記電流源が制御されることを特徴とする基準電圧発生回路。 - 前記電流源回路において、オフしていた前記スイッチ素子がオンした後の電位差が無いスタート時に微小なスタートアップ電流を付加したことを特徴とする請求項1または2に記載の基準電圧発生回路。
- 前記電流源は前記第1抵抗より前記出力端子側に接続されることを特徴とする請求項1または2に記載の基準電圧発生回路。
- 前記電流源は前記第1抵抗より前記第1電源端子側に接続されることを特徴とする請求項1または2に記載の基準電圧発生回路。
- 前記電圧端子は、前記第1電源端子または前記第2電源端子または他の電源端子であることを特徴とする請求項1乃至5のいずれかに記載の基準電圧発生回路。
- 請求項1乃至6のいずれかに記載の基準電圧発生回路と、
該基準電圧発生回路からの基準電圧が供給される音声信号処理部と
を備えたことを特徴とするミュート回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004101333A JP4555588B2 (ja) | 2004-03-30 | 2004-03-30 | 基準電圧発生回路およびミュート回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004101333A JP4555588B2 (ja) | 2004-03-30 | 2004-03-30 | 基準電圧発生回路およびミュート回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005286913A JP2005286913A (ja) | 2005-10-13 |
JP4555588B2 true JP4555588B2 (ja) | 2010-10-06 |
Family
ID=35184796
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004101333A Expired - Fee Related JP4555588B2 (ja) | 2004-03-30 | 2004-03-30 | 基準電圧発生回路およびミュート回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4555588B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4768426B2 (ja) | 2005-12-12 | 2011-09-07 | 株式会社リコー | フィルタの自動調整装置 |
JP5476642B2 (ja) * | 2009-12-02 | 2014-04-23 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
GB201906204D0 (en) | 2019-05-02 | 2019-06-19 | Nordic Semiconductor Asa | Voltage monitoring |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4410439Y1 (ja) * | 1966-04-25 | 1969-04-26 | ||
JPS61258511A (ja) * | 1985-05-13 | 1986-11-15 | Matsushita Electric Ind Co Ltd | ミユ−テイング回路 |
JPS62114319A (ja) * | 1985-11-06 | 1987-05-26 | ザ・グラス・バレー・グループ・インコーポレイテッド | 波形整形回路 |
JPH027621A (ja) * | 1988-02-01 | 1990-01-11 | Philips Gloeilampenfab:Nv | 集積回路 |
JPH0553317U (ja) * | 1991-10-25 | 1993-07-13 | 株式会社アドバンテスト | 増幅器電源電圧切り換え回路 |
JPH0927721A (ja) * | 1995-05-11 | 1997-01-28 | Matsushita Electric Ind Co Ltd | 演算増幅装置 |
JP2002111390A (ja) * | 2000-09-28 | 2002-04-12 | Mitsumi Electric Co Ltd | オーディオアンプのショックノイズ防止回路 |
JP2003273653A (ja) * | 2002-03-14 | 2003-09-26 | Asahi Kasei Microsystems Kk | ミュート回路および基準電圧発生回路 |
-
2004
- 2004-03-30 JP JP2004101333A patent/JP4555588B2/ja not_active Expired - Fee Related
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4410439Y1 (ja) * | 1966-04-25 | 1969-04-26 | ||
JPS61258511A (ja) * | 1985-05-13 | 1986-11-15 | Matsushita Electric Ind Co Ltd | ミユ−テイング回路 |
JPS62114319A (ja) * | 1985-11-06 | 1987-05-26 | ザ・グラス・バレー・グループ・インコーポレイテッド | 波形整形回路 |
JPH027621A (ja) * | 1988-02-01 | 1990-01-11 | Philips Gloeilampenfab:Nv | 集積回路 |
JPH0553317U (ja) * | 1991-10-25 | 1993-07-13 | 株式会社アドバンテスト | 増幅器電源電圧切り換え回路 |
JPH0927721A (ja) * | 1995-05-11 | 1997-01-28 | Matsushita Electric Ind Co Ltd | 演算増幅装置 |
JP2002111390A (ja) * | 2000-09-28 | 2002-04-12 | Mitsumi Electric Co Ltd | オーディオアンプのショックノイズ防止回路 |
JP2003273653A (ja) * | 2002-03-14 | 2003-09-26 | Asahi Kasei Microsystems Kk | ミュート回路および基準電圧発生回路 |
Also Published As
Publication number | Publication date |
---|---|
JP2005286913A (ja) | 2005-10-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3456904B2 (ja) | 突入電流抑制手段を備えた電源回路、およびこの電源回路を備えた集積回路 | |
EP1217744B1 (en) | An output buffer with constant switching current | |
KR100967028B1 (ko) | 전류원을 이용한 소프트 스타트를 갖는 레귤레이터 | |
JP5823717B2 (ja) | ボルテージレギュレータ | |
TW201107920A (en) | Voltage regulator | |
JP2008017596A (ja) | 半導体集積回路 | |
JP2011139403A (ja) | 電力供給制御回路 | |
JP4555588B2 (ja) | 基準電圧発生回路およびミュート回路 | |
JP2006115594A (ja) | 誤動作防止回路 | |
JP4360500B2 (ja) | 液晶表示装置の駆動回路及び駆動装置 | |
CN110611497B (zh) | 比较器以及振荡电路 | |
JP2004015154A (ja) | 音声出力装置を有する電子装置 | |
JP2017076891A (ja) | 電源電圧検知回路 | |
JP2020123781A (ja) | 半導体装置 | |
US20130321029A1 (en) | Input decision circuit | |
WO2002078194A3 (en) | Method and apparatus for conditioning an analog signal | |
JP2007142698A (ja) | スタートアップ回路 | |
JP2008244984A (ja) | カレントミラー回路 | |
JP2005196251A (ja) | 定電圧回路 | |
KR20000052384A (ko) | 집적 증폭기 | |
JP4594064B2 (ja) | サージ電流抑制回路及び直流電源装置 | |
JP4718389B2 (ja) | 半導体装置 | |
JP2006271032A (ja) | 半導体集積回路及びチャージポンプ回路 | |
JP2005333736A (ja) | 過電流防止回路 | |
US6459332B2 (en) | Digitally-operated analog buffer amplifiers |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070123 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20070402 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090929 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091002 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091201 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100709 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100716 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130723 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4555588 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |