JP4554439B2 - プラズマディスプレィパネル - Google Patents

プラズマディスプレィパネル Download PDF

Info

Publication number
JP4554439B2
JP4554439B2 JP2005161122A JP2005161122A JP4554439B2 JP 4554439 B2 JP4554439 B2 JP 4554439B2 JP 2005161122 A JP2005161122 A JP 2005161122A JP 2005161122 A JP2005161122 A JP 2005161122A JP 4554439 B2 JP4554439 B2 JP 4554439B2
Authority
JP
Japan
Prior art keywords
electrode
substrate
electrodes
high dielectric
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005161122A
Other languages
English (en)
Other versions
JP2005259715A (ja
Inventor
彰浩 高木
忠継 広瀬
茂樹 亀山
智勝 岸
典明 瀬戸口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2005161122A priority Critical patent/JP4554439B2/ja
Publication of JP2005259715A publication Critical patent/JP2005259715A/ja
Application granted granted Critical
Publication of JP4554439B2 publication Critical patent/JP4554439B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Gas-Filled Discharge Tubes (AREA)

Description

本発明は、プラズマディスプレイパネルに関し、特に一方の基板上に共通電極であるX電極と走査電極であるY電極を有する三電極型プラズマディスプレイパネルに関する。
三電極型プラズマディスプレイパネルは、対向基板の一方の対向面上に複数のアドレス電極、対向基板の他方の対向面上にアドレス電極と交差する複数組の維持電極を有する。
各維持電極の組はX電極とY電極とを有する。維持電極の表面は高誘電体層で覆われる。対向基板間の空間には所定圧力のNe+Xe等の放電ガスが収容される。アドレス電極上には所定色の蛍光体が配置される。
選択したY電極とアドレス電極との間に画像信号に従ってしきい値以上の電圧を印可すると、交差部の放電ガスが放電を開始し、高誘電体層表面に電荷が蓄積される。次のY電極を選択し、画像信号に従ってアドレス電極に電圧を印加し、同様の電荷蓄積を行う。
1画面分の電荷蓄積を終了した後、X電極とY電極間に交互に極性が反転する電圧を印加する。Y電極上方に蓄積されていた電荷は、X電極上方に移動し、次にY電極上方に移動する。このようにしてX電極上方とY電極上方に交互に電荷が移動し、放電が維持される。放電に伴う紫外線発光等により対応する蛍光体が発色する。
放電時間の異なる発光を組み合わせることにより、多階調の表示を行うことができる。維持電極(X電極、Y電極)の各々を幅の広い透明電極と幅が狭く低抵抗のバス電極の積層構造とすることにより、透明電極を透過した発光を外部で観察することを可能とし、配線の抵抗を低減して高速動作を可能とする。
特開平5−12991号公報 特開平11−96919号公報 特開平7−111135号公報
Y電極(およびX電極)上方に電荷を蓄積するためには、維持電極を誘電体層で覆うことが必要である。なるべく多量の電荷を蓄積するためには誘電体層の誘電率は高い程好ましい。アドレス電極とY電極との間に一定に電圧を印加した時、なるべく高い分割電圧を基板間の空間に印加するためにも誘電体層の誘電率は高い程好ましい。
各組内のX電極とY電極とは近接して配置される。X電極とY電極間の付随容量は高くなる。この付随容量を充電するために消費される電力は、発光に寄与しない無効電力となる。
本発明の目的は、電力効率の高いプラズマディスプレイパネルを提供することである。
本発明の他の目的は、充電電流の低いプラズマディスプレイパネルを提供することである。
本発明の他の目的は、高速動作の可能なプラズマディスプレイパネルを提供することである。
本発明の一観点によれば、対向して配置された第一および第2の基板と、前記第1の基板上で第1の方向に沿って延在する複数のアドレス線と、前記第1の基板上で隣接するアドレス線間に形成されたリブと、前記第1の基板上で各アドレス線を覆い、隣接するリブ間に形成された蛍光体層と、前記第2の基板上で前記第1の方向と交差する第2の方向に沿って延在する複数組のX電極とY電極と、前記第2の基板上で前記X電極とY電極とを覆い、第2の基板よりも高い誘電率を有する高誘電体層と、前記各組内のX電極とY電極の間で少なくとも前記高誘電体層を貫通して形成され、前記第2の方向に延在するトレンチとを有するプラズマディスプレイパネルが提供される。
各組内のX電極とY電極との間で少なくとも高誘電体層が取り除かれるため、X電極とY電極間の付随容量が小さくなる。従って、X電極ないしY電極を充電する電力が低減し、電力効率が高くなる。充電時間を一定とすれば、充電電流を低くすることができる。充電電流を一定とすれば、充電時間を短縮し、高速動作を可能とできる。
電荷蓄積面積を増大し多量の電荷を蓄積できるようにすれば、放電開始電圧を低下させることもできよう。
X電極とY電極との間に放電空間を形成すれば、面放電と同時に、対向放電を行わせることもできる。
本発明の他の観点によれば、透明な第1の基板と、前記第1の基板上で第1の方向に沿って延在する複数のアドレス線と、前記第1の基板上で隣接するアドレス線間に形成されたリブと、前記第1の基板上で各アドレス線を覆い、隣接するリブ間に形成された蛍光体層と、前記第1の方向と交差する第2の方向に沿って延在する複数の突起部を有する第2の基板と、前記第2の基板上で前記突起部を挟んで、突起部に沿って形成された複数組のX電極とY電極と、前記X電極とY電極を覆い、前記第2の基板の突起部両側の領域に形成された高誘電体層とを有するプラズマディスプレイパネルが提供される。
X電極とY電極間の誘電率を低下させることにより、X電極とY電極間の付随容量が小さくなる。従って、X電極ないしY電極を充電する電力が低減し、電力効率が高くなる。充電時間を一定とすれば、充電電流を低くすることができる。充電電流を一体とすれば、充電時間を短縮し、高速動作を可能とできる。
なお、本発明の特徴は、以下の項で示す構造にも見出されよう。
(項1) 対向して配置された第1および第2の基板と、前記第1の基板上で第1の方向に沿って延在する複数のアドレス線と、前記第1の基板上で隣接するアドレス線間に形成されたリブと、前記第1の基板上で各アドレス線を覆い、隣接するリブ間に形成された蛍光体層と、前記第2の基板上で前記第1の方向と交差する第2の方向に沿って延在する複数組のX電極とY電極と、前記第2の基板上で前記X電極とY電極とを覆い、第2の基板よりも高い誘電率を有する高誘電体層と、前記各組内のX電極とY電極の間で少なくとも前記高誘電体層を貫通して形成され、前記第2の方向に延在するトレンチとを有するプラズマディスプレイパネル。
(項2) 前記トレンチが前記第2の基板の表面から内部にも及んでいる項1記載のプラズマディスプレイパネル。
(項3) さらに、前記高誘電体層とトレンチの表面を覆う保護層を有する項1または2記載のプラズマディスプレイパネル。
(項4) さらに前記トレンチを埋め込み、前記高誘電体層よりも低い誘電率を有する低誘電体領域を有する項1または2記載のプラズマディスプレイパネル。
(項5) さらに、各組内のY電極と隣接する組のX電極の間で少なくとも前記高誘電体層を貫通して形成され、前記第2の方向に沿って延在する補助トレンチを有する項1〜4のいずれかに記載のプラズマディスプレイパネル。
(項6) 対向して配置された第1および第2の基板と、前記第1の基板上で第1の方向に沿って延在する複数のアドレス線と、前記第1の基板上で隣接するアドレス線間に形成されたリブと、前記第1の基板上で各アドレス線を覆い、隣接するリブ間に形成された蛍光体層と、前記第2の基板上で前記第1の方向と交差する第2の方向に沿って延在する複数組のX電極とY電極と、前記第2の基板内で少なくとも前記X電極とY電極との間の領域に形成され、前記第2の方向に沿って延在する空隙とを有するプラズマディスプレイパネル。
(項7) さらに、前記孔部を埋め、前記第2の基板より低い誘電率を有する埋込部を有する項6記載のプラズマディスプレイパネル。
(項8) 透明な第1の基板と、前記第1の基板上で第1の方向に沿って延在する複数のアドレス線と、前記第1の基板上で隣接するアドレス線間に形成されたリブと、前記第1の基板上で各アドレス線を覆い、隣接するリブ間に形成された蛍光体層と、前記第1の方向と交差する第2の方向に沿って延在する複数の突起部を有する第2の基板と、前記第2の基板上で前記突起部を挟んで、突起部に沿って形成された複数組のX電極とY電極と、前記X電極とY電極を覆い、前記第2の基板の突起部両側の領域に形成された高誘電体層とを有するプラズマディスプレイパネル。
(項9) 前記第2の基板が前記複数の突起部の間かつX電極とY電極の間に形成され、第2の方向に沿って延在する補助突起部を有する項8記載のプラズマディスプレイパネル。
本発明によれば、プラズマディスプレイパネルの電極の付随容量が減少し、低消費電力化を図ることができる。
充電電流を減少させたり、充電時間を短縮化することも可能である。また、放電開始電圧を低下させることも可能であろう。
以下、図面を参照して本発明の実施例を説明する。
図4(A)、(B)は、プラズマディスプレイパネルの全体の回路構成および表示部の構造を示す。
図4(A)に示すように、プラズマディスプレイパネルの表示部PDPに対しアドレスドライバAD、YスキャンドライバYSD、X共通ドライバXCDが接続されている。YスキャンドライバYSDは、Y共通ドライバYCDにも接続されている。
これら各周辺回路は、制御回路CTLからの信号により制御される。制御回路CTLには、外部より垂直同期信号、ドットクロック、表示データが供給される。制御回路CTLは、表示データ制御部DDC、パネル駆動制御部PDCを含む。パネル駆動制御部PDCは、スキャンドライバ制御部SDC、共通ドライバ制御部CDCを含む。
スキャンドライバ制御部SDCにより、1本のY電極が選択され、アドレスドライバADから供給される信号により、選択されたY電極の点灯すべきアドレスをアドレス線で選択し、放電を発生させて電荷を蓄積する。次のY電極を選択し、アドレス線による同様のアドレス(電荷蓄積)を行う。このようにして全画面をスキャンする。
全画面の電荷蓄積終了後、X共通ドライバXCD、Y共通ドライバYCDにより、X電極、Y電極に交互に極性の反転する電圧を与えることにより、蓄積された電荷を交互にX電極上、Y電極上に移動させる。このようにして、放電を維持する。この放電により、プラズマが発生し、蛍光体より発光を行う。
図4(B)は、表示部の構成を概略的に示す。前面ガラス基板1と背面ガラス基板3が対向して配置される。前面ガラス基板1の対向面上には、X電極、Y電極を構成する1対の表示電極12およびその上に形成される1対のバス電極14が形成され、全体として維持電極11を構成する。図示の維持電極が1組の維持電極であり、前面ガラス基板1上には多数組の維持電極が並列に形成される。
多数組の維持電極11は、基板1よりも誘電率の高い高誘電体層17に覆われる。高誘電体層17の表面は、さらにMgO等で形成される保護層19によって覆われる。保護層19は、プラズマにより高誘電体層17がスパッタされるのを防止する。
背面ガラス基板3の上には、維持電極11と交差する方向に複数のアドレス電極21が延在して配置される。アドレス電極21は、基板3よりも高い誘電率を有する高誘電体層22によって覆われる。誘電体層22の表面上に、アドレス電極間を分離するように突堤状の隔壁24が、例えばサンドブラストで形成される。高誘電体層17,22および隔壁24は、例えばPbOXとSiO2とB2O3の混合物等により形成される。
隔壁間の凹部に蛍光体25が印刷技術等を用いて配置される。蛍光体25は、赤色発光を行う蛍光体25R、緑色発光を行う蛍光体24G、青色発光を行う蛍光体25Bの組を繰り返し含む。
表示電極12は、例えばインジウム錫酸化物(ITO)等の透明電極材料により形成される。バス電極14およびアドレス電極21は、高導電率の金属、例えばCr、Al、W、Cu、Au、Pt等、又はこれらの金属の積層、例えばCr/Cu/Cr等により形成される。
以下、前面ガラス基板上の維持電極周辺の構造を主として説明する。
図1は、維持電極のX電極とY電極との間にトレンチを形成した実施例を示す。
図1(A)に示すように、前面ガラス基板1の表面上に透明電極12とバス電極14の組み合わせにより、X電極12x、14xおよびY電極12y、14yが形成され、維持電極11を構成する。維持電極11の表面は基板1よりも高い誘電率を有する高誘電体層17で覆われる。ここで、高誘電体層17の表面から、ガラス基板1の所定深さまでトレンチ18が形成される。トレンチ18は、維持電極11の全長にわたって設けられる。
トレンチ18は好ましくはX電極12xの端からY電極12yの端まで到達するように形成する。またトレンチが基板内に入る所定深さは100μm以上あることが好ましい。但し、基板1の厚さの1/2以下にすることが基板の強度維持のため好ましい。
高誘電体層17の表面およびトレンチ18の表面を覆うように、MgO等により保護層19が形成される。
このような構成とすると、X電極12x、14xとY電極12y、14yとの間の容量は、トレンチ18の形成により両者間の媒体の実効誘電率が低下することに伴い減少する。従って、X電極、Y電極の付随容量が低下し、所定電圧まで充電する電荷量を減少させることができる。このことは、プラズマディスプレイパネルの駆動電力を低下できることを意味し、同一充電時間であれば充電電流を減少でき、同一電流であれば充電時間を減少できることを意味する。
さらに、X電極、Y電極の間にトレンチに基づく空間20が形成され、この空間20が放電空間を構成する。すなわち、従来と同様面放電を行うと共にX電極、Y電極間で対向放電を行うことが可能となる。従って、より多量の電荷を蓄積することができ、維持放電を容易にすることができよう。
図1(A)においては、対応する維持電極間にトレンチを形成し、維持電極の付随容量を減少させた。維持電極は、X電極とY電極とが組となり、複数組の維持電極が並列に配列されている。異なる組間の維持電極間にも付随容量が形成される。
図1(B)は、異なる組の維持電極間にもトレンチを形成した構成を示す。図中中央に示すX電極12x、14xとY電極12y、14yとの間のトレンチ18および対向放電空間20は、図1(A)に示すものと同様である。本構成においては、さらに隣接する組のY電極12yとX電極12x、14xとの間にもトレンチ28が形成されている。トレンチの表面は保護層19で覆われ、凹部29を形成している。
凹部29は、非放電空間であり、表示には寄与しない。しかしながら、凹部29の領域が基板1および高誘電体層17で形成されていた場合と比べ、空間となることにより、誘電率が減少し、X電極12x、14xおよびY電極12y、14yの付随容量は減少する。従って、図1(A)の場合と比べ、維持電極の付随容量がさらに減少し、消費電力の低下、充電電流の減少又は充電時間の減少を期待することができる。
図2は、図1(A)に示す構成を製造するための方法の例を示す。
図2(A)に示すように、前面ガラス基板用のガラス基板1を準備する。
図2(B)に示すように、ガラス基板1の表面上に透明電極12x、12yおよびその上のバス電極14x、14yを形成する。これらの電極の形成は、スパッタリングとホトレジストを用いたパターニング工程によって形成することができる。
図2(C)に示すように、維持電極12,14を覆うように高誘電体層17を形成する。高誘電体層17は、例えば鉛ガラスとSiO2とB2O3の混合物によって形成することができる。
図2(D)に示すように、高誘電体層27の表面上にレジストパターンPR1を形成し、X電極、Y電極間の高誘電体層17および基板1の表面層をエッチングする。このようにして、X電極、Y電極間のトレンチ18が形成される。その後レジストパターンPR1は除去する。
図2(E)に示すように、高誘電体層17およびトレンチ18の表面上に、MgOなどの保護層19を製膜する。保護層19は、例えばスパッタリングにより堆積される。
図2(F)に示すように、基板の周辺部分にシール27を形成する。
その後、前面基板1を背面ガラス基板3とシール27を介して張り合わせることにより、放電空間を有するプラズマディスプレイ基板を形成することができる。
なお、背面ガラス基板は従来と同様の方法により、形成することができる。図3(A)〜(E)は、背面ガラス基板の製造方法の例を示す。
図3(A)に示すように、背面ガラス基板用のガラス基板31を準備する。
図3(B)に示すように、ガラス基板31の表面上に、複数のアドレス線21を形成する。アドレス線21は、アドレス線用の金属層をスパッタリング等により堆積し、レジストを用いたパターニング工程を行うことにより形成することができる。アドレス線21を覆い、ガラス基板31上に高誘電体層22を形成する。
図3(C)に示すように、高誘電体層22の上に隔壁24を形成する。隔壁24は、隣接するアドレス線21間に突堤状にアドレス線21よりも高く形成する。
図3(D)に示すように、隔壁24で挟まれた空間に蛍光体層25を形成する。蛍光体層25は、例えば印刷により隔壁間の表面を凹ませるように形成される。例えば、隔壁に挟まれた空間の内1/3程度の体積を占有するように蛍光体層25が形成される。
図3(E)に示すように、必要に応じ基板周辺部にシール27を形成する。なお、シール27は、少なくとも前面基板と背面基板の一方に形成すればよい。その後、前面基板と背面基板を組み合わせ、プラズマディスプレイパネルを作成する。
維持電極であるX電極およびY電極の付随容量を減少させる方法は、上述の構成例に限らない。
図5(A)〜(D)は、X電極、Y電極の付随容量を減少させ、かつ平坦な表面を得ることのできる構成例を示す。
図5(A)に示すように、ガラス基板1の表面上には、X電極12x、14xおよびY電極12y、14yが形成され、その上を高誘電体層17で覆われる。X電極とY電極の間の領域に、高誘電体層17と基板1の表面層を貫通するトレンチ18が形成される。ここまでの構成は、図1(A)に示す構成と同様である。
本構成においては、トレンチ18が基板1よりも低誘電率の低誘電率材料16で埋め戻される。研磨などを行うことにより、低誘電率材料領域16と高誘電体層17の表面を面一とする。この共通表面上に、保護層19が形成される。低誘電率材料領域16は、基板1および高誘電体層17と比べ、低い誘電率を有する材料で形成されるのでX電極とY電極の付随容量を減少できる。
図5(B)〜(D)は、図5(A)の構造を作成するための方法の例を示す。
図5(B)に示すように、基板1上に透明電極層12、バス電極層14、高誘電体層17を形成した後、高誘電体層17表面上にレジストパターンPR1を形成し、X電極、Y電極間の領域にトレンチ18を形成する。ここまでの工程は、図2(A)〜(D)に示した工程と同様である。その後レジストパターンPR1は除去する。
図5(C)に示すように、トレンチ18内に低誘電率材料16を充填する。低誘電率材料が樹脂、スピンオンガラスなどの流体で構成される場合は、基板表面上に流体を塗布し、表面上の余分の樹脂を除去すればよい。その他、低誘電率材料をスパッタリング等により堆積し、表面を化学機械研磨などにより平坦化することもできる。
図5(D)に示すように、高誘電体層17,低誘電率領域18に平坦表面を形成した後、この平坦表面上に保護層19をスパッタリングなどにより堆積する。このようにして、図5(A)に示す構成を得る。
なお、X電極とY電極間にトレンチを形成し、そのトレンチを低誘電率材料で埋め戻す場合を説明したが、図1(B)に示すように、隣接する組間のX電極とY電極の間にもトレンチ22を形成し、このトレンチを低誘電率材料で埋め戻しても良い。
図6は、図5(A)に示す構成を作成するための他の製造方法を示す。
図6(A)に示すように、基板1上に透明電極12,バス電極14を形成した後、X電極とY電極の間に開孔を有するレジストパターンPR2を作成する。このレジストパターンPR2をマスクとし、基板1をエッチングすることにより、トレンチ18aを形成する。その後レジストパターンPR2は除去する。
図6(B)に示すように、基板1,透明電極12,バス電極14を覆って高誘電率層17aを堆積する。
図6(C)に示すように、高誘電率層17aの上にレジストパターンPR2と同様のパターンを有するレジストパターンPR3を作成する。このレジストパターンPR3をマスクとし、高誘電率層17a、基板1をエッチングする。なお、このエッチングはX電極とY電極の間の高誘電率層17aを除去すれば足り、基板1はエッチングしなくとも良い。その後レジストパターンPR3は除去する。
図6(D)に示すように、トレンチ18内を低誘電率材料で埋め戻し、低誘電率領域16を形成する。
その後、図5(D)に示す工程と同様低誘電率領域16,高誘電率層17表面上に保護層を形成する。このようにして、図5(A)に示す構成が得られる。
なお、X電極、Y電極を作成した後基板1にトレンチを形成する場合を説明したが、他の方法を採用することもできる。
図6(E)に示すように、基板1に先ずトレンチ18を形成し、その上部表面上にX電極、Y電極を作成し、上述の製造工程と同様の工程を続けても良い。
X電極とY電極の付随容量は、その下地基板の実効誘電率を減少させることによっても減少させることができる。
図7(D)は、X電極とY電極の付随容量を減少させる他の構成例を示す。本構成においては、基板1が単層ガラス基板ではなく、1対の薄いガラス基板1a、1bとその間に挟まれた低誘電率層1cで形成される。低誘電率層1cは、例えば誘電率の低い樹脂で作成することができる。また、低誘電率層1cを空間のままとすることもできる。
図7(B)は、図7(A)の変形例を示す。図において、ガラス基板1は、薄い下部ガラス基板1a、上部ガラス基板1bをリブ1dが連続する構成を有する。リブ1d間の領域は、空間又は低誘電率材料領域1cで形成される。この構成とすることにより、基板1の強度を高めることができる。
図7(C)、(D)は、図7(A)、(B)に示す基板1の製造方法の例を示す。
図7(C)に示すように、ガラス基板11表面上にレジストパターンPR4を作成し、開口部をエッチングする。エッチングにより、ガラス基板11の所定表面領域が除去され、トレンチ1c’が形成される。なお、ガラス基板11の残った底部領域がガラス基板1aに相当し、トレンチ1c’間の領域がリブ1dに相当する。エッチング後レジストパターンPR4は除去する。その後、トレンチ1c’に必要に応じ、図7(D)に示すように、低誘電率材料1cを充填し、他の薄いガラス基板1bを上から張り合わせる。このようにして、図7(A)または図7(B)に示す複合ガラス基板1を作成することができる。
図8(A)は、さらに他の構成例を示す。本構成において、ガラス基板1はX電極、Y電極の間にストライプ状突起13を有する。すなわち、X電極、Y電極がストライプ突起13により分離されている構成となる。X電極、Y電極を覆って高誘電体層17が形成される点は他の構成と同様である。高誘電体層17とストライプ状突起13の表面上には、保護層19が形成される。ストレイプ状突起13は、ガラス基板1と同一材料で形成され、高誘電体層17よりも低い誘電率を有する。従って、この領域が高誘電体層で形成された場合と比べ、X電極、Y電極の付随容量を減少させることができる。
図8(B)〜(D)は、図8(A)の構成を作成する製造方法の例を示す。
図8(B)に示すように、ガラス基板1の表面上にトレンチを形成し、トレンチ間にストライプ状の突起領域13を作成する。このようなエッチングは、例えば図7(C)に示すような工程により行うことができる。
図8(C)に示すように、透明電極12x、12yを作成し、その上にバス電極14x、14yを作成する。
図8(D)に示すように、残ったトレンチ内を高誘電体層17で埋め戻す。その後、表面に保護層19を作成し、図8(A)に示す構成を得る。なお、隣接する組のX電極とY電極の間にもストライプ状ガラス領域13を形成することが好ましい。X電極、Y電極の付随容量は減少する。
以上実施例に沿った本発明を説明したが、本発明はこれらに制限されるものではない。例えばアドレス電極用基板にも図7、図8の構造を設け、アドレス電極の付随容量を減少することもできる。また、トレンチと突起とを組み合わせてもよい。その他種々の変更、改良、組み合わせが可能なことは当業者には自明であろう。
本発明の実施例によるプラズマディスプレイパネルの基板構造を示す断面図である。 図1に示す基板構造を作成するための製造方法の例を示す断面図である。 図1に示す基板構造を作成するための製造方法の例を示す断面図である。 プラズマディスプレイパネルの全体の回路構成を示す等価回路図および全体の構造を概略的に示す斜視図である。 本発明の他の実施例によるプラズマディスプレイパネルの構造およびその製造工程を示す概略断面図である。 図5(A)に示す構造を作成するための他の製造方法の例を示す概略断面図である。 本発明の他の実施例によるプラズマディスプレイパネルの基板構造およびその製造工程を示す概略断面図である。 本発明の他の実施例によるプラズマディスプレイパネルの基板構造およびその製造工程を示す概略断面図である。
符号の説明
1 前面ガラス基板
3 背面ガラス基板
11 維持電極
12 透明電極
14 バス電極
17 高誘電体層
18 トレンチ
19 保護層
20 放電空間
21 アドレス電極
22 高誘電体層
29 非放電空間
24 隔壁

Claims (1)

  1. 対向して配置された第1および第2の基板と、
    前記第1の基板上で第1の方向に沿って延在する複数のアドレス線と、
    前記第2の基板上で前記第1の方向と交差する第2の方向に沿って延在する複数組のX電極とY電極と、
    前記第2の基板上で前記X電極とY電極とを覆い、第2の基板よりも高い誘電率を有する高誘電体層と、
    前記X電極とY電極の間で、前記高誘電体層と前記第2の基板の一部とを貫通して形成され、前記第2の方向に延在するトレンチとを有し、
    前記トレンチは維持放電が行われる前記X電極とY電極間と、非維持放電側の前記X電極とY電極間の双方に、前記X電極の端から前記Y電極の端まで達するように形成され、
    前記高誘電体層の表面と、前記X電極とY電極の両端部とを被う保護層を有するプラズマディスプレイパネル。
JP2005161122A 2005-06-01 2005-06-01 プラズマディスプレィパネル Expired - Fee Related JP4554439B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005161122A JP4554439B2 (ja) 2005-06-01 2005-06-01 プラズマディスプレィパネル

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005161122A JP4554439B2 (ja) 2005-06-01 2005-06-01 プラズマディスプレィパネル

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP11185627A Division JP2001015038A (ja) 1999-06-30 1999-06-30 プラズマディスプレィパネル

Publications (2)

Publication Number Publication Date
JP2005259715A JP2005259715A (ja) 2005-09-22
JP4554439B2 true JP4554439B2 (ja) 2010-09-29

Family

ID=35085192

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005161122A Expired - Fee Related JP4554439B2 (ja) 2005-06-01 2005-06-01 プラズマディスプレィパネル

Country Status (1)

Country Link
JP (1) JP4554439B2 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4873563U (ja) * 1971-12-17 1973-09-13
JPH07111135A (ja) * 1993-10-13 1995-04-25 Oki Electric Ind Co Ltd ガス放電表示パネル
JPH07262930A (ja) * 1994-03-18 1995-10-13 Fujitsu Ltd 面放電型ガス放電パネル
JPH0935641A (ja) * 1995-07-24 1997-02-07 Oki Electric Ind Co Ltd 交流型ガス放電パネル
JPH1196919A (ja) * 1997-09-17 1999-04-09 Fujitsu Ltd ガス放電表示パネル

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4873563U (ja) * 1971-12-17 1973-09-13
JPH07111135A (ja) * 1993-10-13 1995-04-25 Oki Electric Ind Co Ltd ガス放電表示パネル
JPH07262930A (ja) * 1994-03-18 1995-10-13 Fujitsu Ltd 面放電型ガス放電パネル
JPH0935641A (ja) * 1995-07-24 1997-02-07 Oki Electric Ind Co Ltd 交流型ガス放電パネル
JPH1196919A (ja) * 1997-09-17 1999-04-09 Fujitsu Ltd ガス放電表示パネル

Also Published As

Publication number Publication date
JP2005259715A (ja) 2005-09-22

Similar Documents

Publication Publication Date Title
JP2001015038A (ja) プラズマディスプレィパネル
JP4205247B2 (ja) プラズマディスプレイ装置
EP1471026A1 (en) Elevator device
JP2006286630A (ja) プラズマディスプレイパネル
JPH10255667A (ja) 面放電型プラズマディスプレイパネル
US7521867B2 (en) Plasma display panel and method of driving and plasma display apparatus
JP3574809B2 (ja) フラットパネルディスプレイ
JP4179138B2 (ja) プラズマディスプレイパネル
JP4554439B2 (ja) プラズマディスプレィパネル
EP1434250B1 (en) Plasma display panel
JP2006228639A (ja) プラズマディスプレイパネル
JPH0765727A (ja) 面放電型プラズマディスプレイパネル
JP4422081B2 (ja) プラズマディスプレイパネル
KR100784565B1 (ko) 플라즈마 디스플레이 패널
JP2004039601A (ja) Ac型pdpの電極構造
JP2006344577A (ja) プラズマディスプレイ装置
US20080143256A1 (en) Plasma display panel
KR100581947B1 (ko) 플라즈마 디스플레이 패널
JP2002196690A (ja) 表示装置
KR100765517B1 (ko) 플라즈마 디스플레이 패널
JP2003346661A (ja) ガス放電表示装置
JP4661981B2 (ja) プラズマディスプレイパネルおよびプラズマディスプレイパネルの製造方法
KR100747337B1 (ko) 플라즈마 디스플레이 패널
JP2008123938A (ja) プラズマディスプレイパネル
WO2007063604A1 (ja) プラズマディスプレイパネル及びプラズマディスプレイ装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20051031

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20051031

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20051031

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070921

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071002

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090512

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090709

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100713

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100714

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130723

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees