JP4553062B2 - 遅延ロックループ回路 - Google Patents
遅延ロックループ回路 Download PDFInfo
- Publication number
- JP4553062B2 JP4553062B2 JP2009256216A JP2009256216A JP4553062B2 JP 4553062 B2 JP4553062 B2 JP 4553062B2 JP 2009256216 A JP2009256216 A JP 2009256216A JP 2009256216 A JP2009256216 A JP 2009256216A JP 4553062 B2 JP4553062 B2 JP 4553062B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- phase
- circuit
- clock
- initial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Pulse Circuits (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
図3に第2の従来例に係る遅延ロックループ回路(DLL回路)を示す。第2の従来例に
係る遅延ロックループ回路(DLL回路)は、LPF(Low Pass Filter)10と、CP(charge pump)11と、位相比較器12と、遅延線13と、内部回路遅延素子14とから構成されている。遅延線13は、基準クロック信号15bに、LPF10からの信号の電圧に応じて、位相遅延を付加する機能を有し、その結果、遅延クロック信号15cを出力する。位相比較器12は、遅延クロック信号15cがさらに内部回路遅延素子14を通過した後の遅延クロック信号15cと、基準クロック信号15bの位相差を検出する機能を有する回路である。位相比較器12は、初期動作時は、リセット信号15aの入力により、固定電位を有する信号を出力するCP11は、位相比較器12からの信号に応じて、所定の電位を出力する機能を有する回路である。LPF10は、CP11からの電位を積算する機能を有する回路であり、積算した電位を有する信号を遅延線13に出力する。LPF10は、初期動作時は、リセット信号15aの入力により、遅延線13の遅延量が最小状態となる電位を出力する。第2の従来例は、遅延ロックループ回路(DLL回路)の初期動作時において、まず、リセット信号15aを入力することにより、LPF10からの信号線の電位を制御し、遅延線の制御電圧を、最小遅延状態になるように設定する。次に、遅延線13の制御電圧を決定しているLPF10のCP11からの電位を積算する部分の電位を下げるため、すなわち、現実に最小遅延状態とするため、位相比較器12から‘L’論理を持つ信号を連続的に出力させる。そして、LPF10のCP11からの電位を積算する部分が、最小遅延状態と一致したときに、設定回路からの制御をやめて、本来の制御に戻す。(特許文献2)
しかし、遅延線を長くする必要はなくなったが、リセット回路又は設定回路をあらたに必要する。また、強制的な回路状態の設定、又は、リセットにより、無駄な消費電力を必要とする。さらに、遅延ロックループ回路(DLL回路)に対して、いっそうの、回路規模の減少、及び、低消費電力が求められている。
以下に本発明の特徴を付記する。
(付記1)
イニシャル信号の入力により第1のクロックの初期位相設定を行う遅延ロックループ回路であって、
位相比較器と、
初期位相差検出回路と、
初期位相設定回路と、
位相遅延付加手段とを備え、
前記位相比較器は、基準クロック信号の位相と、前記第1のクロック信号の位相とを比較し、比較結果に応じた信号を出力する機能を有し、
前記初期位相差検出回路は、前記イニシャル信号の入力時において、前記位相比較器が出力する信号に応じて選択信号を発生する機能を有し、
前記初期位相設定回路は、前記イニシャル信号の入力時において、前記初期位相差検出回路からの選択信号に応じて、複数の位相が異なる第2のクロック信号の内から、前記基準クロック信号に最も近接した位相を有する第2のクロック信号を選択して、第3のクロック信号として出力する機能を有し、
前記位相遅延付加手段は、前記第3のクロック信号に、前記位相比較器からの信号に応じた、位相遅延を付加した前記第1のクロック信号を出力する機能を有することを特徴とする遅延ロックループ回路。
(付記2)
イニシャル信号の入力により第1のクロック信号の初期位相設定を行う遅延ロックループ回路であって、
基準クロック信号の位相と、前記第1のクロック信号の位相とを比較し、比較結果に応じた信号を出力する位相比較器と、
前記イニシャル信号の入力時において、前記位相比較器が出力する信号に応じた選択信号を発生する初期位相差検出回路と、
前記イニシャル信号の入力時において、前記初期位相差検出回路からの前記選択信号に応じて、複数の位相が異なる第2のクロック信号の内から、前記基準クロック信号に最も近接した位相を有する第2のクロックを選択して、第3のクロック信号として出力する初期位相設定回路と、
前記第3のクロック信号に、前記位相比較器からの信号に応じた、位相遅延を付加した前記第1のクロック信号を出力する電圧制御可変遅延線とを備えること
を特徴とする遅延ロックループ回路。
(付記3)
付記1に記載した遅延ロックループ回路において、
前記複数の第2のクロック信号は、前記初期位相設定回路が、前記基準クロック信号より高周波数を有するクロックを受け、分周することにより発生することを
特徴とする遅延ロックループ回路。
(付記4)
付記1に記載した遅延ロックループ回路において、
前記複数の第2のクロック信号は、n個の第2のクロックから構成され、
前記初期位相設定回路が、前記基準クロック信号のn倍の高周波数のクロックを受け、分周をして、発生し、
前記n個の第2のクロック信号の内、k番目の第2のクロック信号の位相は、360度をnで除し、k倍した位相を有することを特徴とする遅延ロックループ回路。
(付記5)
付記4に記載した遅延ロックループ回路において、
前記位相遅延付加手段が付加できる前記位相遅延の範囲は0度から360度をnで除した範囲であることを特徴とする遅延ロックループ回路。
(付記6)
付記1に記載した遅延ロックループ回路において、
前記複数の第2のクロック信号は、前記初期位相設定回路が、前記基準クロック信号と同一のクロック周波数を有するクロックを受け、位相を変更することにより発生することを特徴とする遅延ロックループ回路。
(付記7)
リセット信号の入力により位相比較器から出力する信号の電位の初期設定を行ない、イニシャル信号の入力により第1のクロックの初期位相設定を行う遅延ロックループ回路であって、
基準クロック信号の位相と、前記第1のクロック信号の位相とを比較し、比較結果に応じた電位を有する信号を出力する位相比較器と、
前記リセット信号の入力により位相比較器から出力する信号の電位の初期設定を行なった後、前記イニシャル信号の入力を行ない、前記位相比較器が出力する信号に応じて選択信号を発生する初期位相差検出回路と、
前記リセット信号の入力により前記位相比較器から出力する信号の電位の初期設定を行なった後、前記イニシャル信号の入力を行ない、前記初期位相差検出回路からの前記選択信号に応じて、複数の位相が異なる第2のクロック信号の内から、前記基準クロックに最も近接した位相を有する第2のクロックを選択して、第3のクロック信号として出力する初期位相設定回路と、
前記第3のクロック信号に、前記位相比較器からの信号に応じた、位相遅延を付加した前記第1のクロック信号を出力する位相遅延付加手段とを備える
ことを特徴とする遅延ロックループ回路。
(付記8)
付記7に記載した遅延ロックループ回路において、
前記位相比較器は、
前記基準クロック信号と前記第1のクロック信号とが入力された場合は、前記基準クロック信号の位相と、前記第1のクロック信号の位相とを比較し、比較結果に応じて、論理値’H’又は’L’を有する信号を出力し、
前記基準クロック信号と固定電位を有する固定信号が入力された場合は、論理値’H’又は論理値’L’を有する固定電位の信号を出力する位相判定部と、
前記位相判定部からの信号の電位を積算して得られた電位を有する信号を出力する積算部とを有し、
前記位相遅延付加手段は、前記リセット信号を受けた場合は、前記第1のクロック信号の出力に変えて、前記固定信号を出力することを
特徴とする遅延ロックループ回路。
(付記9)
付記7に記載した遅延ロックループ回路において、
前記初期位相差検出回路は、
前記位相比較器からの出力信号の電位を、前記初期位相差検出回路に与えられた基準電圧と比較し、高い場合には論理値’H’の信号を出力し、低い場合には論理値’L’の信号を出力する複数の電位判定部と、
前記イニシャル信号が入力された時に、複数の電位判定部からの論理信号の論理をとった論理結果を保持し、前記論理結果に応じた選択信号を出力する論理回路部とを有することを特徴とする遅延ロックループ回路。
2 クロック増幅器
3 固定素子
4 位相検出回路
5 リセット論理回路
6 リセット信号
7 基準クロック信号
8 遅延クロック信号
10 LPF
11 CP
12 位相比較器
13 遅延線
14 内部回路遅延素子
15a リセット信号
15b 基準クロック信号
15c 遅延クロック信号
16 PD回路
17 LPF
18 VCDL回路
19a インプット信号
19b クロック信号
19c 基準クロック信号
20 PD
21 LPF回路
22 初期位相差検出回路
23 出力停止機能付VCDL回路
24 初期位相設定回路
25 基準クロック
26 アウトプットクロック
27 リセット信号
28a インプットクロック
28b 選択クロック
29 イニシャル信号
30 PD
31 LPF
35 可変遅延要素回路
36 選択回路
37 FIXL信号
38 選択クロック
39 アウトプットクロック
40 位相コントロール信号
41 リセット信号
45 信号受信差動回路
46 増幅差動回路
47 信号出力部
48a 位相コントロール信号
48b 相補信号
48c 出力相補信号
50 エッジトリガ型リニアPD
51 LPF回路
52 出力停止機能付VCDL回路
53 初期位相差検出回路
54 初期位相設定回路
55 基準クロック
56 アウトプットクロック
57 リセット信号
58 イニシャル信号
59a インプットクロック
59b 選択クロック
60 PC0
61 PC1
65 エッジトリガ型リニアPD
66 LPF
67 停止機能-付きVCDL
68 アウトプットクロック
69 リセット信号
70 初期位相差検出回路
71 イニシャル信号」
72 PC0
73 PC1
74 PC2
75a インプットクロック
75b 選択クロック
76 初期位相設定回路
77 基準電圧-1.3V
78 基準電圧-1.32V
79 基準電圧-1.34V
80 基準電圧-1.36V
81 基準電圧-1.38V
82 基準電圧-1.4V
83 基準電圧-1.6V
85 基準クロック
90、100 リセット信号
91、101 イニシャル信号
93 インプットクロック
94 アウトプットクロック
95 基準クロック
96 PC0
97 PC1
102 PD出力信号
103 LPF信号
Claims (2)
- イニシャル信号の入力により第1のクロックの初期位相設定を行う遅延ロックループ回路であって、
位相比較器と、
初期位相差検出器と、
初期位相設定回路と、
位相遅延付加手段とを備え、
前記位相比較器は、基準クロック信号の位相と、前記第1のクロック信号の位相とを比較し、比較して得た位相差に応じた電位を有する信号を出力する機能を有し、
前記初期位相差検出器は、前記イニシャル信号の入力時において、前記位相比較器が出力する信号の電位に応じた選択信号を発生する機能を有し、
前記初期位相設定回路は、前記イニシャル信号の入力時において、前記初期位相差検出器からの選択信号に応じて、複数の位相が異なる第2のクロック信号の内から、前記基準クロック信号に最も近接した位相を有する第2のクロック信号を選択して、第3のクロック信号として出力する機能を有し、
前記位相遅延付加手段は、前記第3のクロック信号に、前記位相比較器からの信号に応じた、位相遅延を付加した前記第1のクロック信号を出力する機能を有し、
前記複数の第2のクロック信号は、n個の第2のクロックから構成され、
前記n個の第2のクロックは、前記基準クロック信号のn倍の高周波数のクロックを受けた前記初期位相設定回路が、前記n倍の高周波数のクロックを分周することにより発生され、
前記n個の第2のクロック信号の内、k番目の第2のクロック信号の位相は、180度をnで除し、k倍した位相を有することを特徴とする遅延ロックループ回路。
- 請求項1に記載した遅延ロックループ回路において、
前記位相遅延付加手段が付加できる前記位相遅延の範囲は0度から180度をnで除した範囲であることを特徴とする遅延ロックループ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009256216A JP4553062B2 (ja) | 2009-11-09 | 2009-11-09 | 遅延ロックループ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009256216A JP4553062B2 (ja) | 2009-11-09 | 2009-11-09 | 遅延ロックループ回路 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004237739A Division JP4433934B2 (ja) | 2004-08-17 | 2004-08-17 | 遅延ロックループ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010081627A JP2010081627A (ja) | 2010-04-08 |
JP4553062B2 true JP4553062B2 (ja) | 2010-09-29 |
Family
ID=42211451
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009256216A Expired - Fee Related JP4553062B2 (ja) | 2009-11-09 | 2009-11-09 | 遅延ロックループ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4553062B2 (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000004123A (ja) * | 1998-06-17 | 2000-01-07 | Matsushita Electric Ind Co Ltd | 位相差演算回路 |
JP2000188533A (ja) * | 1998-05-29 | 2000-07-04 | Hyundai Electronics Ind Co Ltd | クロック位相補正回路 |
JP2002100982A (ja) * | 2000-09-26 | 2002-04-05 | Nec Microsystems Ltd | Dll回路 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS637021A (ja) * | 1986-06-27 | 1988-01-12 | Fuji Xerox Co Ltd | 同期化多相クロツク生成装置 |
JP2897795B2 (ja) * | 1991-10-31 | 1999-05-31 | 日本電気株式会社 | サンプルホールド型位相比較回路 |
JPH0851359A (ja) * | 1994-08-08 | 1996-02-20 | Matsushita Electric Ind Co Ltd | デジタル位相比較器 |
JP3039464B2 (ja) * | 1997-07-31 | 2000-05-08 | 日本電気株式会社 | クロック発生回路 |
-
2009
- 2009-11-09 JP JP2009256216A patent/JP4553062B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000188533A (ja) * | 1998-05-29 | 2000-07-04 | Hyundai Electronics Ind Co Ltd | クロック位相補正回路 |
JP2000004123A (ja) * | 1998-06-17 | 2000-01-07 | Matsushita Electric Ind Co Ltd | 位相差演算回路 |
JP2002100982A (ja) * | 2000-09-26 | 2002-04-05 | Nec Microsystems Ltd | Dll回路 |
Also Published As
Publication number | Publication date |
---|---|
JP2010081627A (ja) | 2010-04-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7990194B2 (en) | Apparatus and method for correcting duty cycle of clock signal | |
US7301380B2 (en) | Delay locked loop having charge pump gain independent of operating frequency | |
US8698527B2 (en) | Circuit and method for preventing false lock and delay locked loop using the same | |
JP4036868B2 (ja) | 遅延同期ループ回路 | |
US8106697B2 (en) | Circuit and method for providing a corrected duty cycle | |
US7639086B2 (en) | Thermometer code generator, and frequency-locked loop including the same | |
US8890626B2 (en) | Divider-less phase locked loop (PLL) | |
CN1980064A (zh) | 锁相环指示器 | |
US7696831B2 (en) | Phase locked loop and method for controlling the same | |
US6946887B2 (en) | Phase frequency detector with programmable minimum pulse width | |
KR20070112906A (ko) | 패스트 락킹 위상 고정 루프 | |
US20080084233A1 (en) | Frequency regulator having lock detector and frequency regulating method | |
JP4534140B2 (ja) | Pll回路 | |
JP4433934B2 (ja) | 遅延ロックループ回路 | |
JP5101058B2 (ja) | 電源補償電圧および電流源 | |
KR20100129017A (ko) | 지연 동기 루프 및 이를 포함하는 전자 장치 | |
JP4553062B2 (ja) | 遅延ロックループ回路 | |
US7113014B1 (en) | Pulse width modulator | |
US8237476B2 (en) | Semiconductor memory device having delay lock loop with wide frequency range and delay cell current reduction scheme | |
KR101196449B1 (ko) | 듀얼 피드백 루프를 포함한 하이브리드 듀티 사이클 보정회로 | |
KR100905836B1 (ko) | 루프 안정도가 향상된 위상 동기 루프 | |
KR20090117118A (ko) | 지연 고정 루프 회로 및 지연 고정 방법 | |
KR100991998B1 (ko) | 위상 동기 장치 및 그 제어 방법 | |
KR102418077B1 (ko) | 서브샘플링 기반 ftl과 dll을 적용한 주입-고정 위상고정루프 | |
JP2007295165A (ja) | チャージポンプ回路及びこれを用いたpll回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091110 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100622 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100705 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130723 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |