JP4542325B2 - 電源装置、および電力バックアップ方法 - Google Patents

電源装置、および電力バックアップ方法 Download PDF

Info

Publication number
JP4542325B2
JP4542325B2 JP2003336893A JP2003336893A JP4542325B2 JP 4542325 B2 JP4542325 B2 JP 4542325B2 JP 2003336893 A JP2003336893 A JP 2003336893A JP 2003336893 A JP2003336893 A JP 2003336893A JP 4542325 B2 JP4542325 B2 JP 4542325B2
Authority
JP
Japan
Prior art keywords
power
input
winding
supplied
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003336893A
Other languages
English (en)
Other versions
JP2005110346A (ja
Inventor
昌宏 小池
茂 亀山
俊幸 太田
芳文 清水
Original Assignee
Tdkラムダ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tdkラムダ株式会社 filed Critical Tdkラムダ株式会社
Priority to JP2003336893A priority Critical patent/JP4542325B2/ja
Publication of JP2005110346A publication Critical patent/JP2005110346A/ja
Application granted granted Critical
Publication of JP4542325B2 publication Critical patent/JP4542325B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)

Description

本発明は、交流電源と負荷機器との間に接続される電源装置、および電力バックアップ方法に関する。
特許文献1には、無停電電源装置を構成するフォーワード・コンバータが開示されている。このフォーワード・コンバータは、トランスを有する。このトランスは、第1の1次コイルと、第1の1次コイルの中間タップで構成される第2の1次コイルと、共用の2次コイルと、を有する。第1の1次コイルには、第1の入力電源と、第1の電流阻止ダイオードと、スイッチ素子とによる直列回路が接続されている。第2の1次コイルには、第2の入力電源と、第2の電流阻止ダイオードと、先のスイッチ素子とによる直列回路が接続されている。そして、このスイッチ素子がオン・オフ制御されると、第1の入力電源が第2の入力電源に優先して2次側に伝送される。また、第1の入力電源が停電となっている場合には、第2の入力電源から2次側に電力が伝送される。
特開平11−215817号公報(発明の実施の形態、図面)
ところで、パーソナルコンピュータなどのコンピュータは、コンピュータのメイン回路基板に、中央処理装置などの回路の他に、起動回路を有する。この起動回路は、起動信号を生成して中央処理装置などへこの起動信号を出力するものであり、中央処理装置などの回路が動作していない状態で動作する必要がある。そのため、電源装置は、起動回路に対しては、中央処理装置などの回路への給電系統とは別の給電系統で給電することになる。
そのため、コンピュータに用いられる電源装置は、中央処理装置などの回路へ電力を給電するための給電系統に用いられるメイントランスと、起動回路へ電力を給電するための給電系統に用いられるバックアップトランスとの、2つのトランスを備えることになる。
そして、このようなコンピュータの電源装置においてバッテリの蓄電電力による電力バックアップを考えた場合、たとえば特許文献1に開示されるフォーワード・コンバータをトランス毎に構成することが考えられる。しかしながら、この構成では、各供給系統のトランス毎に別々のバッテリが必要となってしまう。
さらに考えを進めて、バッテリを共通化することも考えられる。しかしながら、このようにバッテリを共通化した場合、バッテリ自体の出力電圧は2つのトランスのいずれか一方のトランスに合わせたものとなるため、他方のトランスへの給電のためには、バッテリと他方のトランスとの間に昇圧回路あるいは降圧回路を追加する必要がある。
本発明は、以上の問題を解決するためになされたものであり、装置の規模の増大を抑制しつつ、2つのトランスの負荷機器に対して1系統のバッテリの蓄電電力を給電することができる電源装置および電力バックアップ方法を得ることを目的とする。
本発明に係る電源装置は、3つ以上の巻線を有し、入力端子から入力される電力が第一の巻線に供給され、第一の巻線と電磁的に結合された第二の巻線から電力をコンピュータの中央処理装置が搭載されたマザーボードが接続される出力端子へ供給するメイントランスと、3つ以上の巻線の中の第三の巻線へスイッチング素子を介して給電するバッテリと、通常時に入力端子から入力される電力が供給され、停電時には上記バッテリから給電される電力が供給され、スタンバイ電力として出力するバックアップトランスと、バックアップトランスにより生成された電力をマザーボードの起動回路に供給するバックアップ出力端子と、入力端子から入力される電力を整流する整流回路と、整流回路の出力とメイントランスとの間に接続される入力コンデンサと、を有するものである。
この電源装置では、バッテリの蓄電電力は、メイントランスを介して出力端子およびバックアップトランスへ供給される。そして、バックアップトランスに供給された電力は、バックアップ出力端子から出力される。したがって、この電源装置は、電源装置の規模の増大を抑制しつつ、メイントランスおよびバックアップトランスの2つのトランスの負荷機器に対して1系統のバッテリの蓄電電力を給電することができる。
本発明に係る電源装置は、3つ以上の巻線を有し、入力端子から入力される電力が第一の巻線に供給され、第一の巻線と電磁的に結合された第二の巻線から電力をコンピュータの中央処理装置が搭載されたマザーボードが接続される出力端子へ供給するメイントランスと、3つ以上の巻線の中の第三の巻線へ給電するバッテリと、スイッチングパルスが入力されることでスイッチング動作し、これによりバッテリの給電を制御する第一スイッチング素子と、通常時に入力端子から入力される電力が供給され、停電時にはバッテリから給電される電力が供給され、スタンバイ電力として出力するバックアップトランスと、バックアップトランスにより生成された電力で動作し、スイッチングパルスを生成する制御手段と、バックアップトランスにより生成された電力をマザーボードの起動回路に供給するバックアップ出力端子と、入力端子から入力される電力を整流する整流回路と、整流回路の出力とメイントランスとの間に接続される入力コンデンサと、を有するものである。
この電源装置では、バッテリの蓄電電力は、メイントランスを介して、出力端子およびバックアップトランスへ供給される。そして、バックアップトランスに供給された電力は、バックアップ出力端子から出力される。したがって、電源装置は、入力端子に入力される電力が停電した状態でも、バックアップ出力端子から電力を供給することができる。
また、バックアップトランスの出力電力は、制御手段にも供給される。したがって、電源装置は、入力端子に入力される電力が停電した状態でも制御手段を動作させ、バッテリの蓄電電力を出力端子から供給することができる。
したがって、この電源装置は、電源装置の規模の増大を抑制しつつ、メイントランスおよびバックアップトランスの2つのトランスの負荷機器に対して1系統のバッテリの蓄電電力を給電することができる。
本発明に係る他の電源装置は、上述した発明の構成に加えて、スイッチングパルスが入力されることでスイッチング動作し、入力コンデンサに蓄積された電力をメイントランスへ供給する第二スイッチング素子有するものである。
この構成を採用すれば、第二スイッチング素子がスイッチング動作することで、入力端子から供給される電力を制御することができる。しかも、第二スイッチング素子は、第一スイッチング素子と同じスイッチングパルスでスイッチング制御されているので、第一スイッチング素子のスイッチング制御によるバッテリの蓄電電力のバックアップトランスへの給電を妨げてしまうことはない。
本発明に係る他の電源装置は、上述した各発明の構成に加えて、制御手段が、メイントランスから出力端子へ供給される電力の電圧が所定の目標電圧になるように、スイッチングパルスを制御するものである。
この構成を採用すれば、出力端子へ供給される電力の供給源が、入力端子から供給される電力とバッテリから供給される電力との間で入れ替わったとしても、1つの制御系によって、出力端子へ供給される電力を所定の目標電圧に制御することができる。
本発明に係る他の電源装置は、上述した各発明の構成に加えて、整流回路にて生成された電力で動作して、他のスイッチングパルスを生成するパルス生成手段と、他のスイッチングパルスが入力されることでスイッチング動作し、これにより入力コンデンサの蓄電電力をバックアップトランスへ供給する第三スイッチング素子と、を有するものである。
この構成を採用すれば、入力端子から正常な電力が入力されて整流回路が電力を生成することで、第三スイッチング素子を動作させることができる。したがって、バックアップトランスを介して制御手段へ電力を供給して、入力端子から入力される電力を変換して出力端子へ供給する動作を開始することができる。また、整流回路のダイオードが入力コンデンサから入力端子への電流を阻止するので、バッテリから入力コンデンサへ供給された電力が入力端子から回生電力として出力されないようにすることができる。
本発明に係る電源装置での電力バックアップ方法は、3つ以上の巻線を有し、入力端子から入力される電力を第一の巻線に供給され、第一の巻線と電磁的に結合された第二の巻線から電力をコンピュータの中央処理装置が搭載されたマザーボードが接続された出力端子に供給するメイントランスと、3つ以上の中の第三の巻線へスイッチング素子を介して給電するバッテリと、入力端子から入力された電力を整流する整流回路と、整流回路の出力と上記メイントランスとの間に接続される入力コンデンサとを備えた電源装置が行う電力バックアップ方法であって、通常時に入力端子から入力される電力が供給され、停電時にはバッテリから供給される電力が供給され、スタンバイ電力を生成するバックアップトランスにより電力を出力し、バックアップトランスにより出力された電力バックアップ出力端子からマザーボードの起動回路に供給するものである。
この電源装置での電力バックアップ方法では、バッテリの蓄電電力を、メイントランス、入力コンデンサおよびバックアップトランスを介して、バックアップ出力端子から供給することができる。したがって、この電力バックアップ方法を採用した電源装置は、電源装置の規模の増加を抑制しつつ、メイントランスおよびバックアップトランスの2つのトランスの負荷機器に対して1系統のバッテリの蓄電電力を給電することができる。
本発明では、電源装置の規模の増加を抑制しつつ、2つのトランスの負荷機器に対して1系統のバッテリの蓄電電力を給電することができる。
以下、本発明の実施の形態に係る電源装置および電力バックアップ方法を、図面に基づいて説明する。電力バックアップ方法は、電源装置の動作の一部として説明する。
図1は、本発明の実施の形態に係る電源装置1を示す回路図である。
この実施の形態に係る電源装置1は、パーソナルコンピュータの電源(たとえばATX電源)として用いられるものであり、パーソナルコンピュータの電源端子となる一対の入力端子5,6を有する。一対の入力端子5,6には、商用交流電源などの交流電源2が接続される。交流電源2は、交流電圧を出力する。
一対の入力端子5,6は、整流回路7に接続される。整流回路7は、交流電圧を整流するものであり、たとえばダイオードブリッジなどで構成することができる。また、整流回路7は、このダイオードブリッジの後段として、スイッチングレギュレータ回路を備えるものであってもよい。スイッチングレギュレータ回路は、ダイオードブリッジにて整流された電圧を昇圧する。これにより、整流回路7は、整流された電圧の最大値よりも大きな値を有する電圧を出力することができる。
整流回路7は、入力コンデンサ8の両端に接続される。
入力コンデンサ8には、メイントランスとしてのn次トランス(nは3以上の整数)9と、第二スイッチング素子としての第一トランジスタ10と、第一ダイオード11と、第二スイッチング素子としての第二トランジスタ12と、第二ダイオード13とで構成される回路が並列に接続されている。n次トランス9は、n本の巻線を有し、たとえばn本の巻線が共通の鉄心に巻きつけられたものである。以下、このn次トランス9のn本の巻線を個別に記載する場合には、第i巻線9−i(i=1,・・・,n)と記載する。
第一トランジスタ10のコレクタは、入力コンデンサ8の一端に接続されている。第一トランジスタ10のエミッタは、第一巻線9−1の一端に接続されている。第一ダイオード11のカソードは、入力コンデンサ8の一端に接続されている。第一ダイオード11のアノードは、第一巻線9−1の一端に接続されている。
第二トランジスタ12のコレクタは、第一巻線9−1の他端に接続されている。第二トランジスタ12のエミッタは、入力コンデンサ8の他端に接続されている。第二ダイオード13のカソードは、第一巻線9−1の他端に接続されている。第一ダイオード11のアノードは、入力コンデンサ8の他端に接続されている。
n次トランス9の第二巻線9−2の一端は、バッテリ14の一端に接続されている。n次トランス9の第二巻線9−2の他端は、第一スイッチング素子としての第三トランジスタ15のコレクタに接続されている。第三トランジスタ15のエミッタは、バッテリ14の他端に接続されている。
n次トランス9の第三巻線9−3の一端は、第一正出力ダイオード21−3のアノードに接続されている。第一正出力ダイオード21−3のカソードは第一出力コイル22−3の一端に接続されている。第一出力コイル22−3の他端は、出力端子としての第一正出力端子23−3および第一出力コンデンサ24−3の一端とに接続されている。第一出力コンデンサ24−3の他端は、出力端子としての第一負出力端子25−3および第三巻線9−3の他端に接続されている。また、第三巻線9−3の他端には、第一負出力ダイオード26−3のアノードに接続されている。第一負出力ダイオード26−3のカソードは、第一出力コイル22−3の一端に接続されている。
n次トランス9に第4巻線9−4〜第n巻線9−nが存在する場合には、上述した第三巻線9−3に接続されている回路と同様な回路構成の回路が接続されるようにしてもよい。すなわち、第m巻線(mはn以下の整数)9−mの一端は、第(m−2)正出力ダイオード21−mのアノードに接続されている。第(m−2)正出力ダイオード21−mのカソードは第(m−2)出力コイル22−mの一端に接続されている。第(m−2)出力コイル22−mの他端は、出力端子としての第(m−2)正出力端子23−mおよび第(m−2)出力コンデンサ24−mの一端とに接続されている。第(m−2)出力コンデンサ24−mの他端は、出力端子としての第(m−2)負出力端子25−mおよび第m巻線9−mの他端に接続されている。また、第m巻線9−mの他端には、第(m−2)負出力ダイオード26−mのアノードに接続されている。第(m−2)負出力ダイオード26−mのカソードは、第(m−2)出力コイル22−mの一端に接続されている。
第一トランジスタ10のベース、第二トランジスタ12のベースおよび第三トランジスタ15のベースには、制御手段としての出力電圧制御回路16が接続されている。出力電圧制御回路16は、起動信号が入力されると動作を開始し、スイッチングパルスを出力する。このスイッチングパルスは、第一トランジスタ10のベース、第二トランジスタ12のベースおよび第三トランジスタ15のベースに入力される。
また、出力電圧制御回路16は、第一正出力端子23−3と第一負出力端子25−3との間の電位差が所定の目標電圧となるように、スイッチングパルスのパルス幅やデューティなどを制御する。出力電圧制御回路16は、たとえば周期が一定である条件下で制御する場合には、第一正出力端子23−3と第一負出力端子25−3との間の電位差が所定の目標電圧よりも低いときには、スイッチングパルスのパルス幅を広げ、第一正出力端子23−3の第一負出力端子25−3に対する電位差が所定の目標電圧よりも高いときには、スイッチングパルスのパルス幅を狭めるように制御する。
図1の一対の入力端子5,6側に戻って、入力コンデンサ8の一端には、バックアップトランスとしての二次トランス31の入力巻線31aの一端が接続されている。入力巻線31aの他端は、第三スイッチング素子としての第四トランジスタ32のコレクタに接続されている。第四トランジスタ32のエミッタは、入力コンデンサ8の他端に接続される。第四トランジスタ32のベースには、パルス生成手段としてのパルス生成回路33が接続されている。パルス生成回路33は、内部に発振回路を有し、所定の一定周期ごとに所定のパルス幅を有するスイッチングパルスを出力する。なお、パルス生成回路33は、整流回路7の出力側から給電して動作する。
二次トランス31の出力巻線31bの一端は、正出力ダイオード34のアノードに接続されている。正出力ダイオード34のカソードは、バックアップ出力端子としての正出力端子35および出力コンデンサ36の一端とに接続されている。出力コンデンサ36の他端は、バックアップ出力端子としての負出力端子37および出力巻線31bの他端に接続されている。また、出力電圧制御回路16は、出力コンデンサ36と並列に接続され、この出力コンデンサ36へ供給される電力で動作する。
正出力端子35、第一〜第(n−2)正出力端子23−3,・・・,23−n、負出力端子37および第一〜第(n−2)負出力端子25−3,・・・,25−nは、ケーブル4を介してパーソナルコンピュータのメイン回路基板、所謂マザーボード3に接続される。マザーボード3は、中央処理装置41(CPU:Central Processing Unit)、起動スイッチ42が接続される起動回路43、その他の回路を有する。
起動スイッチ42は、パーソナルコンピュータの図示外の筐体に設けられる。起動回路43は、正出力端子35および負出力端子37から供給される電力で動作する。また、起動回路43は、起動スイッチ42の操作に応じて起動信号を出力する。この起動信号は、マザーボード3の信号端子44、ケーブル4および電源装置1の信号端子17を介して出力電圧制御回路16へ出力される。また、この起動信号は、中央処理装置41へ出力される。
次に、以上の回路構成を有する電源装置1の動作を説明する。
パーソナルコンピュータの電源端子、すなわち電源装置1の一対の入力端子5,6に、交流電源2を接続する。これにより、交流電源2が出力する交流電圧は、一対の入力端子5,6に入力される。整流回路7は、この一対の入力端子5,6に印加される交流電圧を整流し、入力コンデンサ8は、整流回路7によって整流された電圧で充電される。入力コンデンサ8は、定常状態では整流回路7の出力電圧の最大値まで充電される。
この入力コンデンサ8の充電電圧は、二次トランス31の入力巻線31aおよび第四トランジスタ32に印加される。パルス生成回路33は、所定の周波数のスイッチングパルスを出力する。第四トランジスタ32は、このパルス生成回路33のスイッチングパルスにしたがって、オン状態とオフ状態との間でスイッチング動作する。これにより、二次トランス31の入力巻線31aに電流値が変化する電流が流れ、二次トランス31の出力巻線31bに電圧が励起される。
出力巻線31bの一端の電位がその他端の電位よりも高くなると、正出力ダイオード34を介して、出力コンデンサ36に電流が流れる。出力コンデンサ36は、この電流で充電される。出力コンデンサ36の充電電圧は、正出力端子35および負出力端子37を介して出力される。この電圧が、起動回路43へ出力される。
起動回路43に出力コンデンサ36の充電電圧が供給されている状態で起動スイッチ42が操作されると、起動回路43は、起動信号を出力する。起動信号は、出力電圧制御回路16および中央処理装置41へ出力される。出力電圧制御回路16は、起動信号が入力されると動作を開始し、スイッチングパルスの出力を開始する。このスイッチングパルスは、第一トランジスタ10のベース、第二トランジスタ12のベースおよび第三トランジスタ15のベースに共通に入力される。第一トランジスタ10、第二トランジスタ12および第三トランジスタ15は、このスイッチングパルスによってオン状態とオフ状態との間で切り替わるスイッチング動作を行う。
第一トランジスタ10および第二トランジスタ12がオフ状態からオン状態に切り替わると、入力コンデンサ8の充電電圧が、第一トランジスタ10、第一巻線9−1および第二トランジスタ12で構成される回路に印加される。そして、この入力コンデンサ8の充電電圧に応じた電流が第一巻線9−1に流れることになる。
第一巻線9−1にこのような電流が流れると、第一巻線9−1にはこの電流の変化に応じた電圧が励起され、この第一巻線9−1と電磁気的に結合しているn次コイルの他の巻線(第二巻線9−2〜第n巻線9−n)にも電圧が励起される。これらの第二巻線9−2〜第n巻線9−nに励起される電圧は、第一トランジスタ10および第二トランジスタ12のスイッチング制御の周期およびデューティにしたがった周期と波形とを有する。
これにより、たとえば第三巻線9−3を例として説明すれば、第三巻線9−3に励起される電圧は、第一正出力ダイオード21−3を介して、第一出力コイル22−3および第一出力コンデンサ24−3に印加される。第一出力コイル22−3および第一出力コンデンサ24−3は、ローパスフィルタとして機能し、この第三巻線9−3に励起される電圧の高周波成分を除去する。これにより、第一正出力端子23−3および第一負出力端子25−3からは、略一定の電圧値を有する電圧が出力される。
そして、出力電圧制御回路16は、この第一正出力端子23−3の第一負出力端子25−3に対する電位差が所定の目標電圧となるように、スイッチングパルスのパルス幅やデューティなどを制御する。この第一正出力端子23−3の第一負出力端子25−3に対する電位差が所定の目標電圧よりも低い場合には、出力電圧制御回路16は、たとえばスイッチングパルスのパルス幅を広げる。この第一正出力端子23−3の第一負出力端子25−3に対する電位差が所定の目標電圧よりも高い場合には、出力電圧制御回路16は、たとえばスイッチングパルスのパルス幅を狭める。これにより、第一正出力端子23−3の電圧は、所定の目標電圧に制御される。
この所定の目標電圧に制御される電圧は、第一正出力端子23−3および第一負出力端子25−3に接続されているマザーボード3の中央処理装置41に供給される。中央処理装置41は、この所定の目標電圧に制御される電圧で、安定した動作をすることができる。
なお、第四巻線9−4〜第n巻線9−nに励起される電圧も、第三巻線9−3と同様にスイッチングパルスのパルス幅やデューティにしたがった波形を有する電圧になっているが、それぞれの巻線にもローパスフィルタとして機能する第(m−2)出力コイル22−mおよび第(m−2)出力コンデンサ24−mが接続されている。そのため、第四〜第(n−2)正出力端子23−4〜23−nおよび第四〜第(n−2)負出力端子25−4〜25−nからは、それぞれ略一定の電圧が出力されることになる。
また、第四巻線9−4〜第n巻線9−nの第三巻線9−3に対する巻数比は、予め所望の値となるように設定されている。したがって、出力電圧制御回路16によって、第三巻線9−3を介して第一正出力端子23−3および第一負出力端子25−3から出力される電圧が所定の目標電圧に制御されることで、第四巻線9−4〜第n巻線9−nを介して第四〜第(n−2)正出力端子23−4〜23−nおよび第四〜第(n−2)負出力端子25−4〜25−nから出力される電圧も、それぞれの第三巻線9−3に対する巻数比に応じた所定の目標電圧に制御されることになる。その結果、第四〜第(n−2)正出力端子23−4〜23−nおよび第四〜第(n−2)負出力端子25−4〜25−nから出力される電圧は、第一正出力端子23−3および第一負出力端子25−3から出力される電圧と同様に安定したものとなり、これによりマザーボード3の他の回路は、安定した電力の下で安定した動作をする。
ところで、出力電圧制御回路16が出力するスイッチングパルスは、第三トランジスタ15にも入力されている。したがって、この第三トランジスタ15は、第一トランジスタ10および第二トランジスタ12と同期して、オン状態とオフ状態との間でスイッチング制御される。第三トランジスタ15がオン状態になると、第二巻線9−2の両端にバッテリ14が電気的に直接接続され、第三トランジスタ15がオフ状態になると、第二巻線9−2の両端は、開放となる。この第三トランジスタ15のオン、オフの繰り返しによって、第二巻線9−2には、バッテリ14の充電電圧と第三トランジスタ15へのスイッチングパルスとに応じた電圧が励起される。
また、この第二巻線9−2は、n次トランス9の第一巻線9−1と電磁気的に結合している。したがって、起動スイッチ42を操作してコンピュータを起動した後に、たとえば商用交流電源2が停電などの異常状態になって、入力コンデンサ8の充電電圧が低下すると、この第二巻線9−2から第一巻線9−1に電圧が励起されることになる。そして、入力コンデンサ8は、この第一巻線9−1に励起した電圧に充電される。これにより、入力コンデンサ8の充電電圧は、第二巻線9−2から第一巻線9−1へ励起される電圧に維持される。
このように入力コンデンサ8の充電電圧がバッテリ14の蓄電電力によって維持されることで、二次トランス31の出力巻線31bには電圧が励起され続ける。その結果、出力巻線31bの電圧で動作している出力電圧制御回路16は、スイッチングパルスを生成し続けることができる。
さらに、この第二巻線9−2は、n次トランス9の第三巻線9−3〜第n巻線9−nとも電磁気的に結合している。出力電圧制御回路16がスイッチングパルスを生成し続けて、第二巻線9−2に電圧が励起され続けることで、これらの第三巻線9−3〜第n巻線9−nには、この第二巻線9−2に励起される電圧に基づいて、ある電圧が励起されることになる。そのため、第三巻線9−3〜第n巻線9−nには、第二巻線9−2によって励起される電圧が励起されることになる。
したがって、上述したように交流電源2に停電が生じて第一巻線9−1によって励起される電圧が低下し、その結果として、第一巻線9−1によって励起される電圧が第二巻線9−2によって励起される電圧よりも低くなると、これらの第三巻線9−3〜第n巻線9−nには、第二巻線9−2によって励起される電圧が励起されることになる。
また、出力電圧制御回路16は、第一正出力端子23−3の第一負出力端子25−3に対する電位差が所定の目標電圧となるようにスイッチングパルスを制御する。これにより、第一〜第(n−2)正出力端子23−3〜23−nおよび第一〜第(n−2)負出力端子25−3〜25−nのそれぞれの間に印加される電圧は、それぞれ所定の略一定の電圧に制御される。その結果、マザーボード3の中央処理装置41およびその他の回路は、交流電源2が停電など異常状態になったとしても、バッテリ14の蓄電電力に基づく電力で安定した動作を継続することができる。
以上のように、本発明の実施の形態に係る電源装置1は、交流電源2が停電など異常状態になった場合には、バッテリ14の蓄電電力に基づく電力を負荷機器としてのマザーボード3へ供給することができる。これにより、電源装置1に接続されたマザーボード3は、交流電源2が停電など異常状態になったとしても安定して動作を継続することができる。
特に、本発明の実施の形態に係る電源装置1では、バッテリの蓄電電力は、n次トランス9を介して、第一〜第(n−2)正出力端子23−3〜23−n、第一〜第(n−2)負出力端子25−3〜25−nおよび入力コンデンサ8に供給される。そして、この電源装置1では、入力コンデンサの蓄電電力を、二次トランス31を介して正出力端子35および負出力端子37から供給することができる。したがって、電源装置1は、一対の入力端子5,6に入力される電力が停電しても正出力端子35および負出力端子37からバックアップ電力(スタンバイ電力)を供給することができる。
また、入力コンデンサ8の蓄電電力は、二次トランス31を介して出力電圧制御回路16にも供給される。したがって、電源装置1は、一対の入力端子5,6に入力される電力が停電した状態でも出力電圧制御回路16を動作させ、バッテリ14の蓄電電力を第一〜第(n−2)正出力端子23−3〜23−nおよび第一〜第(n−2)負出力端子25−3〜25−nから供給することができる。
したがって、この電源装置1は、電源装置1の規模の増加を抑制しつつ、パーソナルコンピュータの中央処理装置41などの回路(メイン回路)および起動回路43(スタンバイ回路)の両方へバッテリ14の蓄電電力を給電することができる。
なお、一対の入力端子5,6と入力コンデンサ8との間には、ダイオードを有する整流回路7が接続されているので、入力コンデンサ8から一対の入力端子5,6への電流が阻止され、バッテリ14から入力コンデンサ8へ供給された電力が一対の入力端子5,6から交流電源2へ回生電力として出力されないようにすることができる。
本発明の実施の形態に係る電源装置1では、第一巻線9−1に接続される第一トランジスタ10および第二トランジスタ12を第三トランジスタ15と同期させてスイッチングさせることで、バッテリ14の蓄電電力をn次トランス9を介して第三〜第n巻線9−3〜9−nへ供給する動作を妨げることなく、第二巻線9−2へバッテリ14の蓄電電力を供給することができる。なお、第一トランジスタ10および第二トランジスタ12の中の一方のみを設けても、同様の効果を期待することができる。
本発明の実施の形態に係る電源装置1では、出力電圧制御回路16は、n次トランス9から第一正出力端子23−3および第一負出力端子25−3へ供給される電力の電圧が所定の目標電圧になるように、スイッチングパルスを制御するので、電力の供給源が、一対の入力端子5,6から供給される電力と、バッテリ14から供給される電力との間で入れ替わったとしても、1つの制御系によって、第一正出力端子23−3および第一負出力端子25−3へ供給される電力を所定の目標電圧に制御することができる。
本発明の実施の形態に係る電源装置1は、二次トランス31には第四トランジスタ32が接続されるとともに、整流回路7にて生成された電力で動作して、第四トランジスタ32をスイッチング動作させるスイッチングパルスを生成するパルス生成回路33を有するので、二次トランス31を介して出力電圧制御回路16へ電力を供給して、一対の入力端子5,6から入力される電力を変換して第一〜第(n−2)正出力端子23−3〜23−nおよび第一〜第(n−2)負出力端子25−3〜25−nへ供給する動作を開始することができる。
本発明の実施の形態に係る電源装置1は、一対の入力端子5,6と入力コンデンサ8との間に、一対の入力端子5,6に入力される電圧をスイッチング制御によって昇圧して出力する整流回路7が接続されているので、一対の入力端子5,6に入力される電圧は、スイッチング制御によって昇圧される。その結果、入力コンデンサ8の充電電圧は、入力電圧の変動を受け難くなり、パルス生成回路33が一定のスイッチングパルスを生成するような単純な構成であるにもかかわらず、二次トランス31から出力される電圧を安定にすることができる。
以上の実施の形態は、本発明の好適な実施の形態の例であるが、本発明はこれに限定されるものではなく、種々の変形、変更が可能である。
たとえば、上記実施の形態では、n次トランス9の第一巻線9−1の両側に、第一トランジスタ10および第二トランジスタ12が接続されている。この他にもたとえば、第一トランジスタ10および第二トランジスタ12の中の一方のみが接続されていてもよい。
また、上記実施の形態では、二次トランス31から出力される電力を、出力電圧制御回路16へ供給するとともに、正出力端子35および負出力端子37から出力している。この他にもたとえば、出力電圧制御回路16への供給と、正出力端子35および負出力端子37からの出力の中の一方のみを有する電源装置1であってもよい。
また、上記実施の形態では、電源装置1は、整流回路7を有する。この他にもたとえば、一対の入力端子5,6が直接に入力コンデンサ8に接続されていてもよい。その場合には、直流電力が供給される。
また、上記実施の形態では、パーソナルコンピュータのマザーボード3を負荷機器としている。この他にもたとえば、通信機器などの起動回路を有する他の電子機器、電気機器、その他の負荷機器を負荷機器としてもよい。
図1は、本発明の実施の形態に係る電源装置を示す回路図である。
符号の説明
1 電源装置
5,6 入力端子
7 整流回路
8 入力コンデンサ
9 n次トランス(メイントランス)
10 第一トランジスタ(第二スイッチング素子)
12 第二トランジスタ(第二スイッチング素子)
14 バッテリ
15 第三トランジスタ(第一スイッチング素子)
16 出力電圧制御回路(制御手段)
23−3,・・・,23−n 第一〜第(n−2)正出力端子(出力端子)
25−3,・・・,25−n 第一〜第(n−2)負出力端子(出力端子)
31 二次トランス(バックアップトランス)
32 第四トランジスタ(第三スイッチング素子)
33 パルス生成回路(パルス生成手段)
35 正出力端子(バックアップ出力端子)
37 負出力端子(バックアップ出力端子)

Claims (6)

  1. 3つ以上の巻線を有し、入力端子から入力される電力が第一の巻線に供給され、上記第一の巻線と電磁的に結合された第二の巻線から上記電力をコンピュータの中央処理装置が搭載されたマザーボードが接続される出力端子へ供給するメイントランスと、
    上記3つ以上の巻線の中の第三の巻線へスイッチング素子を介して給電するバッテリと、

    通常時に上記入力端子から入力される電力が供給され、停電時には上記バッテリから給電される電力が供給され、スタンバイ電力として出力するバックアップトランスと、
    上記バックアップトランスにより生成された電力を上記マザーボードの起動回路に供給するバックアップ出力端子と、
    上記入力端子から入力される電力を整流する整流回路と、
    上記整流回路の出力と上記メイントランスとの間に接続される入力コンデンサと、
    を有することを特徴とする電源装置。
  2. 3つ以上の巻線を有し、入力端子から入力される電力が第一の巻線に供給され、上記第一の巻線と電磁的に結合された第二の巻線から上記電力をコンピュータの中央処理装置が搭載されたマザーボードが接続される出力端子へ供給するメイントランスと、
    上記3つ以上の巻線の中の第三の巻線へ給電するバッテリと、
    スイッチングパルスが入力されることでスイッチング動作し、これにより上記バッテリの給電を制御する第一スイッチング素子と、
    通常時に上記入力端子から入力される電力が供給され、停電時には上記バッテリから給電される電力が供給され、スタンバイ電力として出力するバックアップトランスと、
    上記バックアップトランスにより生成された電力で動作し、上記スイッチングパルスを生成する制御手段と、
    上記バックアップトランスにより生成された電力を上記マザーボードの起動回路に供給するバックアップ出力端子と、
    上記入力端子から入力される電力を整流する整流回路と、
    上記整流回路の出力と上記メイントランスとの間に接続される入力コンデンサと、
    を有することを特徴とする電源装置。
  3. 前記スイッチングパルスが入力されることでスイッチング動作し、前記入力コンデンサに蓄積された電力を前記メイントランスへ供給する第二スイッチング素子を有することを特徴とする請求項2記載の電源装置。
  4. 前記制御手段は、前記メイントランスから前記出力端子へ供給される電力の電圧が所定の目標電圧になるように、前記スイッチングパルスを制御することを特徴とする請求項3記載の電源装置。
  5. 前記整流回路にて生成された電力で動作して、他のスイッチングパルスを生成するパルス生成手段と、
    上記他のスイッチングパルスが入力されることでスイッチング動作し、これにより前記入力コンデンサの蓄積電力を前記バックアップトランスへ供給する第三スイッチング素子と、
    を有することを特徴とする請求項3または4記載の電源装置。
  6. 3つ以上の巻線を有し、入力端子から入力される電力を第一の巻線に供給され、上記第一の巻線と電磁的に結合された第二の巻線から上記電力をコンピュータの中央処理装置が搭載されたマザーボードが接続された出力端子に供給するメイントランスと、
    上記3つ以上の中の第三の巻線へスイッチング素子を介して給電するバッテリと、
    上記入力端子から入力された電力を整流する整流回路と、
    上記整流回路の出力と上記メイントランスとの間に接続される入力コンデンサと
    を備えた電源装置が行う電力バックアップ方法であって、
    通常時に上記入力端子から入力される電力が供給され、停電時には上記バッテリから供給される電力が供給され、スタンバイ電力を生成するバックアップトランスにより電力を出力し、
    上記バックアップトランスにより出力された電力を上記バックアップ出力端子から上記マザーボードの起動回路に供給する
    ことを特徴とする電力バックアップ方法。
JP2003336893A 2003-09-29 2003-09-29 電源装置、および電力バックアップ方法 Expired - Fee Related JP4542325B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003336893A JP4542325B2 (ja) 2003-09-29 2003-09-29 電源装置、および電力バックアップ方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003336893A JP4542325B2 (ja) 2003-09-29 2003-09-29 電源装置、および電力バックアップ方法

Publications (2)

Publication Number Publication Date
JP2005110346A JP2005110346A (ja) 2005-04-21
JP4542325B2 true JP4542325B2 (ja) 2010-09-15

Family

ID=34532868

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003336893A Expired - Fee Related JP4542325B2 (ja) 2003-09-29 2003-09-29 電源装置、および電力バックアップ方法

Country Status (1)

Country Link
JP (1) JP4542325B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007159200A (ja) 2005-12-01 2007-06-21 Mitsumi Electric Co Ltd スイッチング電源装置
WO2008104908A1 (en) * 2007-02-26 2008-09-04 Philips Intellectual Property & Standards Gmbh Driving a lighting device

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02110951U (ja) * 1989-02-20 1990-09-05
JPH10285830A (ja) * 1997-04-10 1998-10-23 Fujitsu Ltd 無停電電源装置
JPH10336918A (ja) * 1997-05-28 1998-12-18 Nec Corp 無停電電源装置
JP2001157445A (ja) * 1999-11-26 2001-06-08 Fuji Electric Co Ltd Dc−dcコンバータ
JP2002125371A (ja) * 2000-10-16 2002-04-26 Sharp Corp 多出力電源装置及びそれを備えた電子機器
JP2002233079A (ja) * 2001-01-30 2002-08-16 Nipron Co Ltd 無停電性スイッチングレギュレータ
JP2002233146A (ja) * 2001-02-02 2002-08-16 Yokogawa Electric Corp スイッチング電源装置
JP2003244955A (ja) * 2002-02-19 2003-08-29 Sharp Corp 画像形成装置における電源装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02110951U (ja) * 1989-02-20 1990-09-05
JPH10285830A (ja) * 1997-04-10 1998-10-23 Fujitsu Ltd 無停電電源装置
JPH10336918A (ja) * 1997-05-28 1998-12-18 Nec Corp 無停電電源装置
JP2001157445A (ja) * 1999-11-26 2001-06-08 Fuji Electric Co Ltd Dc−dcコンバータ
JP2002125371A (ja) * 2000-10-16 2002-04-26 Sharp Corp 多出力電源装置及びそれを備えた電子機器
JP2002233079A (ja) * 2001-01-30 2002-08-16 Nipron Co Ltd 無停電性スイッチングレギュレータ
JP2002233146A (ja) * 2001-02-02 2002-08-16 Yokogawa Electric Corp スイッチング電源装置
JP2003244955A (ja) * 2002-02-19 2003-08-29 Sharp Corp 画像形成装置における電源装置

Also Published As

Publication number Publication date
JP2005110346A (ja) 2005-04-21

Similar Documents

Publication Publication Date Title
US8035251B2 (en) Uninterruptible power supply
JP2008228362A (ja) 電源装置
KR20050039577A (ko) 안정한 변환 전압을 공급 가능한 전원 장치
JP2017112798A (ja) 電源装置及び画像形成装置
KR101422960B1 (ko) 전원 모듈 및 이를 갖는 분산 전원 공급 장치
JP2001103743A (ja) スイッチング電源装置
JP4542325B2 (ja) 電源装置、および電力バックアップ方法
JP2006149104A (ja) スイッチング電源装置
JP2021111985A (ja) 電源装置および画像形成装置
JP2005065438A (ja) 多出力電源装置の起動制御回路
JP2009232575A (ja) 複数電池を用いた電源回路および電源制御方法
JP2009183090A (ja) 電源装置システムおよびその起動方法
JP4670351B2 (ja) 無停電電源装置の制御装置。
JP2013059186A (ja) 電源回路及びその制御方法
JP2002325448A (ja) バッテリバックアップ型直流安定化電源
JP5915471B2 (ja) スイッチング電源
JP2005110378A (ja) 電源装置およびバッテリユニット
JP2004215411A (ja) 電力供給システムの力率改善方法、電力供給システム、スイッチング電源装置および無停電電源装置
JP2010074892A (ja) 電源回路、電源回路のスイッチング制御方法
JP4125686B2 (ja) 消費電力低減回路及び消費電力低減方法
JP2012093978A (ja) 電子機器装置
JP2008245388A (ja) スイッチング電源装置
JP2010220351A (ja) 昇圧制御回路の制御方法および昇圧制御回路
JP2004129333A (ja) 電源回路及び電圧生成回路
TWI512450B (zh) 電子熔絲電路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060817

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090421

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090512

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090707

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100202

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100525

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100601

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100622

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100625

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4542325

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130702

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees