JP4532148B2

JP4532148B2 - ワーク・クロック設定装置及びワーク・クロック設定方法

Info

Publication number: JP4532148B2
Application number: JP2004095998A
Authority: JP
Inventors: 安勝張
Original assignee: Giga Byte Technology Co Ltd
Current assignee: Giga Byte Technology Co Ltd
Priority date: 2004-03-29
Filing date: 2004-03-29
Publication date: 2010-08-25
Anticipated expiration: 2024-03-29
Also published as: JP2005284582A

Description

本発明は、ワーク・クロック設定装置及びワーク・クロック設定方法に関し、特にワーク・クロック・ジェネレータＩＣ内にメモリ・ユニットと検出コントロール・ユニットを増加し、ソフトウェア検出方法を提供することによって、ユーザーの不当使用によるシステム全体が起動できないことを招くことを防止するためのワーク・クロック設定装置及びワーク・クロック設定方法に関する。

基本入出力システム（ｂａｓｉｃｉｎｐｕｔｏｕｔｐｕｔｓｙｓｔｅｍｓ：ＢＩＯＳ）は、パーソナル・コンピュータのハードウェアとそのオペレーティング・システムとの間の非常に大切なインターフェースであり、基本入出力システムは、コンピュータの始動時の初期化設定とテストとを担当し、ハードウェアが正常に仕事できるように確保するような手段であり、もし、ハードウェアが不正常である場合に、直ちにそのオペレーティングを中止し、且つ異常の箇所をユーザーに知らせる。その利用する方法は、直接スクリーンに表示される。例えば、メモリ・デバイスが異常な状態になると、ハードディスク・デバイスがその異常な状態を表示する。また、ディスプレイ・カードがまだ設定されていない前に、スピーカによってどこに問題が生じるかを告知し、例えば、いずれのメモリ・デバイスも見つけていないなど、それぞれ異なる長さのビープの音によってそれぞれ異なる異常の意味を表し、また、その基本入出力システムのバージョンが異なる場合でもそれぞれ異なる長さのビープの音によってそれを表す。

基本入出力システムのセット・アップ・メニューにおいては、即ち、オペレーティング・システムに入る前には、あるボタンを押すことによって設定画面に進入することができる。ここでは、日付や時間やハードウェアのある微調整値（例えば、メモリに係わる設定値など）や電気節約のレベルやある周辺設備の設定値やハードウェアの設定やパスワードの設定などを気に入るように調整設定できる。

他には、基本入出力システムもオペレーティング・システムとハードウェアとの間のインターフェースを提供し、オペレーティング・システムがあるハードウェアの設備を利用しようとする場合、前記基本入出力システムを介してプロセスを実行する。それぞれのシステムのメーカの設計したハードウェアがすべて一致していないため、自己の基本入出力システムを取得することによって、オペレーティング・システムとコミュニケーションさせる必要がある。

基本入出力システムは、ロム（ＲＯＭ）の内部に配置される一段のプログラム・コードであり、その上には、多くのコンピュータの入出力インターフェースの基本コントロール・コードを含んでおり、且つコンピュータの電源がスイッチオンされた後に、システムの自己テストの仕事を進行し、且つ相補性酸化金属半導体（ＣＭＯＳ）の中の設定情報（例えば、ハードディスクの仕様や光ディスク・デバイスを備えているかやシステムのタイムや映像ラム（ＳｈａｄｏｗＲａｎｄｏｍａｃｃｅｓｓｍｅｍｏｒｙ）を使用するかなどの情報）を読み取る。

素子同士の間や中央処理装置の内部や二台の接続されている設備同士の間などにおいては、すべて一種の両者の同期のオペレーティングを協調するためのメカニズムを要し、それによって、デジタル信号がノーマルに処理されることができるようになる。しかしながら、どのぐらいの時間間隔を利用して情報をキャッチするか、情報を送信するかについては、システムのオペレーティングのクロックによって決められるものである。それぞれのデジタル製品の中においては、必ず“クロック・ジェネレータ”という電子素子が存在されており、この素子が絶えずに安定な間隔を有する電圧パルスを生成し続け、その製品の中のすべての素子がこのクロックにしたがって、同期に運算操作を実行する。言い換えれば、デジタル製品は、クロックを制御することによって、精確的にデジタル信号を処理でき、丁度動物のハート・ビットのようであり、もし、そのクロックが不安定になった場合、軽い場合では、デジタル信号の送信のミスを招くか、酷い場合では、デジタル設備がノーマルにオペレーティングできないようになってしまう結果を招く場合さえある。

マザー・ボードにおけるそれぞれの素子にはそれ固有の仕事周波数（ワーク・フリケンシー）を有し、また、それぞれのバスの仕事周波数とシステムの周波数の大部分が、所定の比例を保ってオペレーティングを実行する。言い換えれば、従来のクロック・ジェネレータの設計は、普段は、中央処理装置（ＣＰＵ）の外方周波数を基準周波数とし、且つ所定の比例の周波数の取り除きを実行することによって他の周辺設備の使用するクロックを生成する。

“オーバー・フリケンシー”とは、中央処理装置を明細書に記載されていない、またはサポートされていない周波数の状態にて仕事させることを指すものであり、普段は、その数値が元の値より高く設定される（例えば、Ｐｅｎｔｉｕｍ（登録商標）１２０をＰｅｎｔｉｕｍ（登録商標）１３３へオーバーさせる）。しかしながら、現在では、マザー・ボードにおいては、新たな外方周波数が出現されているので、中央処理装置の内方周波数と外方周波数を正式に存在しない数値に変更できる。この類の新たなオーバー・フリケンシー方式がシステムに従来よりさらに高い効能を付与するようになっている。現在では、既に最も速いと数える中央処理装置も他のさらに高い境界へと至らせることができる。

図１は、従来技術の基本入出力システムを検出する機能を有するワーク・クロック・システムを示すブロック図であり、それには、基本入出力システム（ＢＩＯＳ）１０と、ワーク・クロック・ジェネレータＩＣ１２と、中央処理装置１４と、周辺アセンブリ・リンク手段（ＰＣＩ）１６と、加速絵描きポート（ＡＧＰ）１８と、超高機能メモリ（ＤＤＲＭｅｍｏｒｙ）２０とを備えている。

そのオペレーティング方法については、前記基本入出力システム（ＢＩＯＳ）が、ユーザーの設定したシステム周波数設定値を前記ワーク・クロック・ジェネレータＩＣへ送信し、前記クロック・ジェネレータＩＣが周辺設備の要する周波数を生成するとともに、出力をする。

図２は、従来のワーク・クロック・ジェネレータＩＣの内部の状況を示すブロック図であり、それには、基本入出力システム１０と、ワーク・クロック・ジェネレータＩＣ１２と、コントロール・ロジック・ユニット１２０と、フェーズ・ロック回路周波数展開ユニット１２２と、石英オシレータ・ユニット１２４と、マイクロ・プロセッサー周波数コントロール・ユニット１２６と、周辺アセンブリ・リンク手段周波数コントロール・ユニット１２８と、加速絵描きポート周波数コントロール・ユニット１３０と、超高機能メモリ・周波数コントロール・ユニット１３２とを備えている。

そのオペレーティング方法については、基本入出力システム（ＢＩＯＳ）が、ユーザーの設定したシステム周波数設定値を前記ワーク・クロック・ジェネレータＩＣのコントロール・ロジック・ユニット内に送信し、前記ワーク・クロック・ジェネレータＩＣの前記石英オシレータ・ユニットが所定の周期のクロック信号を生成するとともに、関連するフェーズ・ロック回路周波数展開ユニットに送信し、そのフェーズ・ロック回路周波数展開ユニットがその生成するクロック信号をそれぞれ前記コントロール・ロジック・ユニットと前記マイクロ・プロセッサー周波数コントロール・ユニットと前記周辺アセンブリ・リンク手段周波数コントロール・ユニットと前記加速絵描きポート周波数コントロール・ユニットと前記超高機能メモリ周波数コンロール・ユニットに送信し、前記コントロール・ロジック・ユニットが周辺設備の要する周波数を生成するとともに、周辺設備へ出力する。

従来では、多くのユーザーがその効能のアピールのために、常々中央処理装置の仕事周波数を向上することによって、最も優れた効能のアピールの目的を図っていた。ある場合では、中央処理装置の仕事周波数を高すぎるように向上する場合があり、そのような場合では、システムが不安定になり、またはシャット・ダウンを生成する場合もあり、またはコンピュータを始動できない場合もあり、前記のそれぞれの場合では、ウォッチ・ドッグ（Ｗａｔｃｈｄｏｇ）が作動しなくなる場合もあり、最悪の状況では、ＣＭＯＳをクリアする必要があり、しかしながら、ＣＭＯＳをクリアする場合では、設定が初期値に変えることがあり、ユーザーの不便さを招く場合がある。他方では、オペレーティング・システムが眠りモード（Ｓ３）になる場合に、ホスト装置は一部の電力を保持してワーク・クロック・ジェネレータに供給する必要があり、それによって、ワーク・クロック・ジェネレータが、システムが喚起される場合に、正常に前回の仕事周波数を送出できるように確保できる。

もし、ホスト装置が、一部の電力を保って、ワーク・クロック・ジェネレータの喚起を待機することに提供しない場合では、基本入出力システムが仕事周波数をリセットすることがあり、このような方式の場合では、基本入出力システムを記憶する電子式消去可能なロム（ＥＥＰＲＯＭ）の相対的スペースが大きくなる結果を招く場合があり、且つ、同時にプログラマーの負担の増加を招く場合がある。

本発明の目的は、精確なワーク・クロック設定値を提供できるワーク・クロック設定装置と、オーバー・フリケンシーの場合にシステムのシャット・ダウンを防止可能なワーク・クロック設定方法とを提供することにある。

本発明は、主に、ワーク・クロック・ジェネレータ内にメモリ・ユニットを加入し、専らワーク・クロック・ジェネレータの精確な設定値を記憶し、且つ一種の検出方法を提供することによって、オーバー・フリケンシーの操作を実行する際に、システムがシャット・ダウンすることを生成することを防止する。オーバー・フリケンシーの操作が失敗する場合に、ワーク・クロック・ジェネレータが自動的に正常にコンピュータを起動可能な設定値を前記メモリ・ユニットより読み出すとともに、改めてリスタートし、もし、眠りモードに進入する場合、ワーク・クロック・ジェネレータは、いずれの電源も供給する必要はないので、最も優れた電気節約の効果を獲得でき、また、再びシステムを喚起する場合に、ワーク・クロック・ジェネレータも自動的に前記の正常にコンピュータを起動可能な設定値をロード・インし、基本入出力システムが全然作動する必要はなく、且つコンピュータを起動する時間を短縮できる。

本発明は、開発時間を短縮でき、任意にワーク・クロック・ジェネレータの出力周波数を設定でき、デザイナーは、ニーズに応じてその出力周波数を変更でき、且つその出力周波数がいずれの出力の形式のポートに対応でき、設計上に、多様多彩なジェネレータを設計でき、そのため、設計時間を短縮できる効果と検証時間を短縮する効果などを取得できる。

また、本発明におけるメモリ・ユニットは、複数回書き込み可能にしてもよいが、一回のみ書き込み可能にしてもよく、前者の複数回書き込み可能な場合のメモリ・ユニットには、複数セットの設定値を記録でき、且つ自動的に最も優れた設定値を選択使用でき、また、ユーザーの意思に従って任意に複数セットの設定値を設定してもよく、また、一回のみ書き込み可能なメモリ・ユニットの場合では、出荷された際の最も優れた設定値を保持することができ、それによって機能の最も優れたアピール効果を達成し、他に、マザー・ボードがコピーされることを防止できる機能をも有する。

前記に説明した通り、本発明による場合では、少なくとも次のような複数の優れた効果を発揮できる。つまり、
（１）システムがいずれの状況においても、本発明による場合、すべてワーク・クロック・ジェネレータをシステムのニーズに応じて適当にプログラム化できる。
（２）コンピュータを起動する時間を節約できる。
（３）基本入出力システムのコードを減少できる。
（４）基本入出力システムのコードの記憶ユニットを縮小できる。
（５）プログラマーの負担を軽減できる。
（６）マザー・ボードのデザインをシンプル化できる。
（７）検証時間を相対的に短縮できる。
（８）マザー・ボードがコピーされることを防止できる。

前記の説明による場合、本発明には少なくとも次のような優れた点を有する。
（１）システムがいずれの状況においても、本発明による場合、すべてワーク・クロック・ジェネレータをシステムのニーズに応じて適当にプログラム化できる。
（２）コンピュータを起動する時間を節約できる。
（３）基本入出力システムのコードを減少できる。
（４）基本入出力システムのコードの記憶ユニットを縮小できる。
（５）プログラマーの負担を軽減できる。
（６）マザー・ボードのデザインをシンプル化できる。
（７）検証時間を相対的に短縮できる。
（８）マザー・ボードがコピーされることを防止できる。

本発明の達成しようとする目的とその採用した技術手段とその効果性を明らかにあらわすために、以下に添付図面を参照しながら、本発明の優れた実施の形態を詳細的で具体的に説明するが、それらの詳細な説明による具体的な構造は、単に本発明の実施可能な実施の形態に過ぎず、本発明の主張範囲を狭義的に定義するものではないことは言うまでもない。

図３は、本発明によるワーク・クロック・ジェネレータＩＣの内部のレイアウトを示すブロック図であり、それには、基本入出力システム（ＢＩＯＳ）１０と、ワーク・クロック・ジェネレータＩＣ２２と、を備えており、その中では、ワーク・クロック・ジェネレータＩＣ２２には、さらに、コントロール・ロジック・ユニット２２０と、フェーズ・ロック回路周波数展開ユニット２２２と、石英オシレータ・ユニット２２４と、周波数コントロール・ユニット２２６と、メモリ・ユニット２２８と、検出コントロール・ユニット２３０とを備えている。

フェーズ・ロック回路周波数展開ユニット２２２は、石英オシレータ・ユニット２２４と、周波数コントロール・ユニット２２６と、コントロール・ロジック・ユニット２２０に電気的に接続され、その中では、検出コントロール・ユニット２３０は、メモリ・ユニット２２８とコントロール・ロジック・ユニット２２０に電気的に接続され、且つコントロール・ロジック・ユニット２２０が基本入出力システム１０に電気的に接続されている。

その中では、メモリ・ユニット２２８として、電子式消去可能なロム（ＥＥＰＲＯＭ）や消去可能なプログラマブル・ロム（ＥＰＲＯＭ）やファスト・キャッチ・メモリ（フラッシュ・メモリなど）などのいずれか一種を使用でき、また、前記の検出コントロール・ユニットが前記基本入出力システムの信号の状態とトリガー信号の状態を検出できるものであり、その中では、前記メモリ・ユニットに記憶されたクロック設定値として所定の値にすることができ、または、基本入出力システムによって設定してもよく、または、前記検出コントロール・ユニットが前記基本入出力システムの正常なオペレーティング状況を検出する場合に、前記コントロール・ロジック・ユニット内に記憶されたワーク・クロック値を前記メモリ・ユニットに記憶するようにしてもよい。

図４は、本発明によるワーク・クロック設定方法を示すフローチャートであり、その設定方法には、正常にコンピュータを始動可能な周波数設定値をメモリ・ユニット内に記憶するステップ（Ｓ１００）と、基本入出力システムの信号を受信できないか、外部トリガー信号が生成されるかを検出するステップ（Ｓ１０２）と、検出の結果が“Ｙ（Ｙｅｓ）”である場合、メモリ・ユニット内に記憶された周波数設定値を送信するとともに、コントロール・ロジック・ユニット内のメモリにおける現有の設定値を置き換えるステップ（Ｓ１０４）と、自動的にリスタートをするステップ（Ｓ１０６）と、を備えており、また、検出の結果がＮ（Ｎｏ）である場合に、このフローを終了させる。

その中では、前記外部トリガー信号として高電位トリガー信号または低電位トリガー信号を採用し、その高電位トリガー信号または低電位トリガー信号は外部電気回路より提供されるものであり、その外部電気回路としてリセット・スイッチまたはパワー・スイッチなどを採用できる。

図５は、本発明の最も優れた実施の形態のワーク・クロック設定方法を示すフローチャートであり、その方法には、正常にコンピュータを始動可能な周波数設定値をメモリ・ユニット内に記憶するステップ（Ｓ２００）と、基本入出力システム内におけるメモリに記憶された周波数設定値を変更するステップ（Ｓ２０２）と、基本入出力システムの信号を受信できないか、外部トリガー信号が生成されるかを検出するステップ（Ｓ２０４）と、検出の結果が“Ｙ（Ｙｅｓ）”である場合、メモリ・ユニット内に記憶された周波数設定値を送信するとともに、コントロール・ロジック・ユニット内のメモリにおける現有の設定値を置き換えるステップ（Ｓ２０６）と、自動的にリスタートをするステップ（Ｓ２０８）とを備えている。

また、前記の検出するステップの検出の結果がＮ（Ｎｏ）である場合に、自動的にリスタートするステップ（Ｓ２１０）と、変更後の周波数設定値によってメモリ・ユニット内における元来の設定値を置き換えるステップ（Ｓ２１２）とを備えている。

前記に説明した通り、本発明による“ワーク・クロック設定装置及びワーク・クロック設定方法”による場合、有用なクロック信号設定装置とクロック信号設定方法を提供できる。

また、前記に説明したのは、単に本発明の実施可能な実施例に過ぎず、本発明の実施の範囲を狭義的に制限するものではなく、本発明の技術的要旨に基づいて実行される、本発明と相同の効果を有する他の実施の形態も本発明の主張範囲内に納入されるべきことは言うまでもない。

従来の基本入出力システムの状態を検出するためのワーク・クロック・システムのレイアウトを示すブロック図である。従来のワーク・クロック・ジェネレータＩＣの内部のレイアウトを示すブロック図である。本発明によるワーク・クロック・ジェネレータＩＣの内部のレイアウトを示すブロック図である。本発明によるワーク・クロック設定方法のフローを示すフローチャートである。本発明によるワーク・クロック設定方法の最も優れた実施の形態のフローを示すフローチャートである。

符号の説明

１０基本入出力システム（ＢＩＯＳ）
１２ワーク・クロック・ジェネレータＩＣ
１４中央処理装置（ＣＰＵ）
１６周辺アセンブリ・リンク手段
１８加速絵描きポート
２０超高機能メモリ
２２ワーク・クロック・ジェネレータＩＣ
１２０、２２０コントロール・ロジック・ユニット
１２２、２２２フェーズ・ロック回路周波数展開ユニット
１２４、２２４石英オシレータ・ユニット
１２６マイクロ・プロセッサー周波数コントロール・ユニット
１２８周辺アセンブリ・リンク手段周波数コントロール・ユニット
１３０加速絵描きポート周波数コントロール・ユニット
１３２超高機能メモリ周波数コントロール・ユニット
２２６周波数コントロール・ユニット
２２８メモリ・ユニット
２３０検出コントロール・ユニット

Claims

石英オシレータ・ユニットと、
周波数コントロール・ユニットと、
前記石英オシレータ・ユニット及び前記周波数コントロール・ユニットと電気的に接続されるフェーズ・ロック回路周波数展開ユニットと、
周波数設定値を記憶しているメモリ・ユニットと、
前記メモリ・ユニットと電気的に接続され、信号の状態を検出する検出コントロール・ユニットと、
前記フェーズ・ロック回路周波数展開ユニット、前記周波数コントロール・ユニット及び前記検出コントロール・ユニットと電気的に接続されるコントロール・ロジック・ユニットと、
を含む、コンピュータのマザー・ボードに使用されるワーク・クロック設定装置に用いられ、ＢＩＯＳの信号の状態によるワーク・クロック設定方法であって、
前記コンピュータを正常に起動可能な周波数設定値を前記メモリ・ユニットに記憶するAステップと、
前記ＢＩＯＳのメモリに記憶された周波数設定値を変更するBステップと、
前記ＢＩＯＳの信号を受信できないかを検出するCステップと、
前記Cステップにより検出された結果がYesである場合、前記メモリ・ユニットに記憶された周波数設定値を前記コントロール・ロジック・ユニットに送信し、前記コントロール・ロジック・ユニットのメモリに記憶された周波数設定値を、前記メモリ・ユニットに記憶された周波数設定値に置き換えるDステップと、
前記コンピュータを自動的にリスタートするEステップと、
を含み、
前記Cステップにより検出された結果がNoである場合、前記コンピュータを自動的にリスタートし、前記メモリ・ユニットに記憶された周波数設定値を、前記Bステップにより変更された周波数設定値に置き換えることを特徴とするワーク・クロック設定方法。
石英オシレータ・ユニットと、
周波数コントロール・ユニットと、
前記石英オシレータ・ユニット及び前記周波数コントロール・ユニットと電気的に接続されるフェーズ・ロック回路周波数展開ユニットと、
周波数設定値を記憶しているメモリ・ユニットと、
前記メモリ・ユニットと電気的に接続され、信号の状態を検出する検出コントロール・ユニットと、
前記フェーズ・ロック回路周波数展開ユニット、前記周波数コントロール・ユニット及び前記検出コントロール・ユニットと電気的に接続されるコントロール・ロジック・ユニットと、
を含む、コンピュータのマザー・ボードに使用されるワーク・クロック設定装置に用いられ、トリガー信号の状態によるワーク・クロック設定方法であって、
前記コンピュータを正常に起動可能な周波数設定値を前記メモリ・ユニットに記憶するAステップと、
ＢＩＯＳのメモリに記憶された周波数設定値を変更するBステップと、
前記トリガー信号が生成されるかを検出するCステップと、
前記Cステップにより検出された結果がYesである場合、前記メモリ・ユニットに記憶された周波数設定値を前記コントロール・ロジック・ユニットに送信し、前記コントロール・ロジック・ユニットのメモリに記憶された周波数設定値を、前記メモリ・ユニットに記憶された周波数設定値に置き換えるDステップと、
前記コンピュータを自動的にリスタートするEステップと、
を含み、
前記Cステップにより検出された結果がNoである場合、前記コンピュータを自動的にリスタートし、前記メモリ・ユニットに記憶された周波数設定値を、前記Bステップにより変更された周波数設定値に置き換えることを特徴とするワーク・クロック設定方法。
前記トリガー信号は、高電位のトリガー信号または低電位のトリガー信号を含むことを特徴とする請求項２に記載のワーク・クロック設定方法。