JP4529416B2 - Manufacturing method of silicon single crystal wafer and silicon single crystal wafer - Google Patents
Manufacturing method of silicon single crystal wafer and silicon single crystal wafer Download PDFInfo
- Publication number
- JP4529416B2 JP4529416B2 JP2003378735A JP2003378735A JP4529416B2 JP 4529416 B2 JP4529416 B2 JP 4529416B2 JP 2003378735 A JP2003378735 A JP 2003378735A JP 2003378735 A JP2003378735 A JP 2003378735A JP 4529416 B2 JP4529416 B2 JP 4529416B2
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- silicon single
- wafer
- silicon
- crystal wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000013078 crystal Substances 0.000 title claims description 197
- 229910052710 silicon Inorganic materials 0.000 title claims description 171
- 239000010703 silicon Substances 0.000 title claims description 171
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims description 170
- 238000004519 manufacturing process Methods 0.000 title claims description 28
- 239000001301 oxygen Substances 0.000 claims description 88
- 229910052760 oxygen Inorganic materials 0.000 claims description 88
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 87
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 79
- 238000010438 heat treatment Methods 0.000 claims description 68
- 238000000034 method Methods 0.000 claims description 43
- 229910052757 nitrogen Inorganic materials 0.000 claims description 39
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 34
- 229910052799 carbon Inorganic materials 0.000 claims description 34
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 18
- 239000007789 gas Substances 0.000 claims description 16
- 239000012298 atmosphere Substances 0.000 claims description 15
- 125000004429 atom Chemical group 0.000 claims description 15
- 239000002994 raw material Substances 0.000 claims description 12
- 229910052786 argon Inorganic materials 0.000 claims description 9
- 239000004065 semiconductor Substances 0.000 claims description 9
- 239000001257 hydrogen Substances 0.000 claims description 7
- 229910052739 hydrogen Inorganic materials 0.000 claims description 7
- 238000002844 melting Methods 0.000 claims description 7
- 230000008018 melting Effects 0.000 claims description 7
- 125000004435 hydrogen atom Chemical class [H]* 0.000 claims 1
- 235000012431 wafers Nutrition 0.000 description 161
- 230000007547 defect Effects 0.000 description 86
- 230000000694 effects Effects 0.000 description 43
- 238000001556 precipitation Methods 0.000 description 28
- 239000002244 precipitate Substances 0.000 description 21
- 230000017525 heat dissipation Effects 0.000 description 19
- 239000002344 surface layer Substances 0.000 description 17
- 239000010410 layer Substances 0.000 description 15
- 230000000052 comparative effect Effects 0.000 description 8
- 230000007423 decrease Effects 0.000 description 8
- 238000001816 cooling Methods 0.000 description 7
- 238000005247 gettering Methods 0.000 description 7
- 230000020169 heat generation Effects 0.000 description 7
- 238000000137 annealing Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 230000001737 promoting effect Effects 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000002425 crystallisation Methods 0.000 description 5
- 230000008025 crystallization Effects 0.000 description 5
- 125000004430 oxygen atom Chemical group O* 0.000 description 5
- 239000010453 quartz Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- 150000002431 hydrogen Chemical class 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 3
- 238000011156 evaluation Methods 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 238000005204 segregation Methods 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 238000005033 Fourier transform infrared spectroscopy Methods 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000004220 aggregation Methods 0.000 description 2
- 230000002776 aggregation Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 239000000155 melt Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000012300 argon atmosphere Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 229910001385 heavy metal Inorganic materials 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 230000000155 isotopic effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 150000002926 oxygen Chemical class 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 239000006104 solid solution Substances 0.000 description 1
- -1 this Chemical compound 0.000 description 1
- 238000003325 tomography Methods 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Images
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
Description
本発明は、シリコン単結晶ウェーハの製造方法及びシリコン単結晶ウェーハに関し、特に、チョクラルスキー法によって育成されたシリコン単結晶から得られるゲッタリング能力に優れ、良質な無欠陥層を有し、且つ放熱効果とキャリア移動度の高いシリコン単結晶ウェーハを高生産性で製造する方法、およびこの方法で製造されたシリコン単結晶ウェーハに関する。 The present invention relates to a method for producing a silicon single crystal wafer and a silicon single crystal wafer, and in particular, has excellent gettering ability obtained from a silicon single crystal grown by the Czochralski method, has a good defect-free layer, and The present invention relates to a method for manufacturing a silicon single crystal wafer having a high heat dissipation effect and high carrier mobility with high productivity, and a silicon single crystal wafer manufactured by this method.
半導体集積回路等の半導体デバイスを作製するためのウェーハとしては、主にチョクラルスキー法（以下、ＣＺ法という）によって育成されたシリコン単結晶から作製したウェーハが用いられている。このようなシリコン単結晶ウェーハに結晶欠陥が存在すると、半導体デバイス作製時にパターン不良などを引き起こしてしまう。特に、近年の高度に集積化されたデバイスにおけるパターン幅は、０．３５μｍ以下といった非常に微細となっているため、このようなパターン形成時には、０．１μｍサイズの結晶欠陥の存在でもパターン不良等の原因になり、デバイスの生産歩留あるいは品質特性を著しく低下させてしまう。従って、シリコン単結晶ウェーハに存在する結晶欠陥は極力減少させなければならない。 As a wafer for producing a semiconductor device such as a semiconductor integrated circuit, a wafer produced from a silicon single crystal grown mainly by the Czochralski method (hereinafter referred to as CZ method) is used. When crystal defects exist in such a silicon single crystal wafer, a pattern defect or the like is caused when a semiconductor device is manufactured. In particular, since the pattern width in a highly integrated device in recent years has become very fine, such as 0.35 μm or less, a pattern defect or the like may occur even in the presence of a crystal defect of 0.1 μm size when such a pattern is formed. Cause a significant decrease in device production yield or quality characteristics. Therefore, crystal defects existing in the silicon single crystal wafer must be reduced as much as possible.
特に最近になって、ＣＺ法により育成されたシリコン単結晶中には、グローンイン（Ｇｒｏｗｎ−ｉｎ）欠陥と呼ばれる、結晶成長中に導入された結晶欠陥がさまざまな測定法で見いだされることが報告されている。例えば、これらの結晶欠陥は、商業レベルで生産されている一般的な成長速度（例えば、約１ｍｍ／ｍｉｎ以上）で引き上げられた単結晶では、Ｓｅｃｃｏ液（Ｋ２Ｃｒ２Ｏ７と弗酸と水の混合液）で表面を選択的にエッチング（Ｓｅｃｃｏエッチング）することによりピットとして検出が可能である（例えば特許文献１参照）。 In particular, recently, it has been reported that, in silicon single crystals grown by the CZ method, crystal defects introduced during crystal growth, which are called “grown-in” defects, are found by various measurement methods. ing. For example, these crystal defects are caused by a Secco solution (K 2 Cr 2 O 7 and hydrofluoric acid) in a single crystal pulled at a general growth rate (eg, about 1 mm / min or more) produced at a commercial level. The surface can be detected as a pit by selectively etching the surface with a mixed solution of water (Secco etching) (see, for example, Patent Document 1).
このピットの主な発生原因は、単結晶製造中に凝集する原子空孔のクラスタあるいは石英ルツボから混入する酸素原子（格子間酸素）の凝集体である酸素析出物であると考えられている。これらの結晶欠陥はデバイスが形成されるウェーハの表層部（０〜５μｍ）に存在すると、デバイス特性を劣化させる有害な欠陥となるので、このような結晶欠陥を低減するための種々の方法が検討されている。 The main cause of this pit is considered to be oxygen precipitates that are aggregates of atomic vacancies that aggregate during the production of a single crystal or oxygen atoms (interstitial oxygen) that are mixed from a quartz crucible. If these crystal defects exist in the surface layer (0 to 5 μm) of the wafer on which the device is formed, they become harmful defects that degrade the device characteristics, so various methods for reducing such crystal defects have been studied. Has been.
例えば、上記原子空孔のクラスタの密度を低減するためには、結晶成長速度を極端に低下（例えば、０．４ｍｍ／ｍｉｎ以下）して結晶を育成させればよいことが知られている（例えば特許文献２）。ところが、この方法を用いると、過剰な格子間シリコンが集まって形成する転位ループと考えられる結晶欠陥が新たに発生し、この転位ループはデバイス特性を著しく劣化させるため、問題の解決とはならないことがわかってきた。しかも、結晶成長速度を従来の約１．０ｍｍ／ｍｉｎ以上から、０．４ｍｍ／ｍｉｎ以下に低下させるのであるから、著しい単結晶の生産性の低下、コストの上昇をもたらしてしまう。 For example, in order to reduce the density of the cluster of atomic vacancies, it is known that the crystal growth rate may be extremely reduced (for example, 0.4 mm / min or less) to grow the crystal ( For example, Patent Document 2). However, if this method is used, a new crystal defect, which is thought to be a dislocation loop formed by excessive silicon interstitial silicon, is generated, and this dislocation loop significantly degrades the device characteristics, so it does not solve the problem. I understand. In addition, since the crystal growth rate is reduced from about 1.0 mm / min or more to 0.4 mm / min or less, the productivity of single crystals is significantly reduced and the cost is increased.
なお、結晶欠陥を低減させたウェーハとして、通常のシリコンウェーハ上に新たにシリコン層をエピタキシャル成長させたエピタキシャルウェーハや、水素やアルゴン雰囲気中で高温にて熱処理を施したアニールウェーハ、そしてＣＺ単結晶の成長条件を改良して製造された、全面Ｎ領域（原子空孔クラスタも転位ループもない領域）ウェーハなども開発されている。 In addition, as a wafer with reduced crystal defects, an epitaxial wafer in which a silicon layer is newly epitaxially grown on a normal silicon wafer, an annealed wafer that has been heat-treated at high temperature in a hydrogen or argon atmosphere, and a CZ single crystal A full-surface N region (region without an atomic vacancy cluster or dislocation loop) wafer manufactured by improving the growth conditions has also been developed.
一方、デバイス作製工程中には、重金属等の不純物による汚染が起こりやすい工程が存在する。このような不純物もデバイス特性を劣化させるので、不純物による汚染を取り除くために、ゲッタリング能力の付加の要求がある。これに対しては熱処理を追加したり、窒素や炭素等の不純物をドープする事によりバルク中の酸素析出を促進しＩＧ（Ｉｎｔｒｉｎｓｉｃ Ｇｅｔｔｅｒｉｎｇ）効果をもたせたウエーハも開発されている。 On the other hand, in the device manufacturing process, there is a process that is easily contaminated by impurities such as heavy metals. Since such impurities also deteriorate device characteristics, there is a demand for additional gettering capability in order to remove contamination by impurities. In response to this, a wafer having an IG (Intrinsic Gettering) effect has been developed by adding heat treatment or by doping impurities such as nitrogen and carbon to promote oxygen precipitation in the bulk.
これらの中で、窒素ドープウエーハにアニールを加えたウエーハ（以下、窒素ドープアニールウエーハ）は、ウエーハ表層部はグローンイン欠陥が低減され、かつバルク中では、酸素析出物であり、ゲッタリングに寄与するＢＭＤ（Ｂｕｌｋ Ｍｉｃｒｏ Ｄｅｆｅｃｔ）の密度も高いウエーハとして非常に有益である。これは、窒素ドープによるグローンイン欠陥凝集抑制効果と酸素析出促進効果を利用して開発されたウエーハで、通常の結晶よりも欠陥のサイズが小さくなるため、アニールによる表層欠陥の消滅効率が良く、バルク中のＢＭＤ密度も高い有効なゲッタリング能力のあるウエーハである。 Among these, a wafer obtained by annealing a nitrogen-doped wafer (hereinafter referred to as a nitrogen-doped annealed wafer) has a reduced number of grown-in defects in the surface portion of the wafer and is an oxygen precipitate in the bulk, contributing to gettering. BMD (Bulk Micro Defect) is also very useful as a wafer having a high density. This is a wafer developed using the effect of suppressing the growth of grown-in defects by oxygen doping and the effect of promoting oxygen precipitation, and the defect size is smaller than that of normal crystals. It is a wafer having an effective gettering ability with a high BMD density.
ところが、これらの低欠陥と呼ばれるシリコンウエーハにも、例えばＭＯ−６０１（三井金属鉱業社製）の様な高精度の欠陥評価装置を使用すると、低密度ながらも欠陥が存在することが判る。ここで、ＭＯ−６０１は５０ｎｍ程度のサイズの極めて微細な欠陥も測定することができ、さらに欠陥を５μｍまで深さ方向に評価可能な機能を有する高精度の欠陥評価装置である。 However, it can be seen that even when these silicon wafers called low defects are used with a high-precision defect evaluation apparatus such as MO-601 (manufactured by Mitsui Metal Mining Co., Ltd.), defects exist even though the density is low. Here, the MO-601 is a high-precision defect evaluation apparatus that can measure very fine defects having a size of about 50 nm and has a function capable of evaluating defects in the depth direction up to 5 μm.
このような欠陥評価装置により、直径１５０ｍｍのウェーハに対して、例えば深さ５μｍまで、サイズが５０ｎｍ以上の欠陥（ＬＳＴＤ、Ｌａｓｅｒ Ｓｃａｔｔｅｒｉｎｇ Ｔｏｍｏｇｒａｐｈｙ Ｄｅｆｅｃｔ）の評価を行うと、通常のエピタキシャルウエーハおよび窒素ドープウエーハにエピタキシャル成長したウエーハには約４０個／１５０ｍｍウェーハ（０．２３個／ｃｍ２）程度、アニールウエーハには約３０００個／１５０ｍｍウェーハ（１７個／ｃｍ２）程度、全面Ｎ領域ウエーハおよび窒素ドープした全面Ｎ領域ウエーハには約７０個／１５０ｍｍウェーハ（０．４０個／ｃｍ２）程度の欠陥が存在する。これらの欠陥は極めて微細なサイズであるため現在の通常レベルのデバイス工程では問題とならない場合が多いが、現在の最先端デバイスあるいは将来のデバイスにとって必ず問題となってくると思われる。 When such a defect evaluation apparatus evaluates a defect having a size of 50 nm or more (LSTD, Laser Scattering Tomography Defect) to a depth of 5 μm, for example, on a wafer having a diameter of 150 mm, a normal epitaxial wafer and a nitrogen-doped wafer are obtained. Epitaxially grown wafers were about 40/150 mm wafers (0.23 / cm 2 ), annealed wafers were about 3000/150 mm wafers (17 / cm 2 ), N-area wafers and nitrogen-doped. The entire N region wafer has defects of about 70/150 mm wafers (0.40 / cm 2 ). These defects are very small in size and often do not pose a problem in the current normal level device process, but they will surely become a problem for current state-of-the-art devices or future devices.
ところで、格子間酸素について、このような酸素原子は通常単独では電気的に中性であるが、半導体デバイス製造工程等で３５０〜５００℃程度の熱処理が施されると、複数個の酸素原子が集まって電子を放出して電気的に活性な酸素ドナーとなる。そのため、ＣＺ法により作製されたウェーハにおいて、この酸素ドナーの形成によりウェーハの抵抗率がｐ型の場合は上昇し、ｎ型の場合は低下してしまう問題がある。 By the way, with respect to interstitial oxygen, such oxygen atoms are usually electrically neutral alone, but when a heat treatment at about 350 to 500 ° C. is performed in a semiconductor device manufacturing process or the like, a plurality of oxygen atoms are formed. Collected electrons are emitted and become an electrically active oxygen donor. Therefore, in a wafer manufactured by the CZ method, there is a problem that due to the formation of this oxygen donor, the resistivity of the wafer increases when it is p-type and decreases when it is n-type.
このような酸素ドナーの抑制については、シリコンの安定した同位体である２８Ｓｉ、２９Ｓｉ、３０Ｓｉの組成比を、天然のシリコンにおける組成比であるところの２８Ｓｉが９２．２３％、２９Ｓｉが４．６７％、３０Ｓｉが３．１０％から変化させることで、酸素ドナーの発生及びシリコン同位体の固まりが核となって引き起こされると考えられる酸素析出物の発生を制御できる可能性が示されている（例えば特許文献３参照）。 With regard to the suppression of such oxygen donors, the composition ratio of 28 Si, 29 Si, and 30 Si, which are stable isotopes of silicon, is 92.3% of 28 Si, which is the composition ratio in natural silicon, 29 Si is 4.67% 30 Si is by changing from 3.10%, possibly mass of generation of oxygen donors, and silicon isotope can control the generation of oxygen precipitates which are thought to be caused at the core Is shown (for example, refer to Patent Document 3).
また一方、近年では、シリコン集積回路素子における急速な高集積化、高速動作化及び高電力化に注目すると、素子自体の発熱が問題となっている。集積回路の発熱はキャリア移動度の低下による素子の低速化を招き、或いは誤動作や破壊の原因となるため、発熱に対する対策は重要課題となっており、その解決策が求められている。これは集積回路素子の場合だけでなく、シリコン基板を用いたパワーデバイスにおいても同様である。 On the other hand, in recent years, when attention is focused on rapid high integration, high speed operation and high power in silicon integrated circuit elements, heat generation of the elements themselves has become a problem. Since heat generation in an integrated circuit causes a reduction in device speed due to a decrease in carrier mobility or causes malfunction or destruction, countermeasures against heat generation are an important issue, and a solution to that is required. This applies not only to integrated circuit elements but also to power devices using a silicon substrate.
上記発熱の問題を解決するため、同位体２８Ｓｉの含有率を天然のシリコンより高い９８％にすることによってシリコンの熱伝導率を向上させ、放熱性を高めるという技術が開示されている（例えば特許文献４参照）。このような同位体の一種の含有率を高めたＳｉは、ガス拡散法、遠心分離法、レーザー分離法等により生産することができるとされている（例えば特許文献５参照）。 In order to solve the problem of heat generation, a technique is disclosed in which the thermal conductivity of silicon is improved by increasing the content of isotope 28 Si to 98% higher than that of natural silicon, and heat dissipation is improved (for example, (See Patent Document 4). It is said that Si with an increased content of one kind of isotope can be produced by a gas diffusion method, a centrifugal separation method, a laser separation method, or the like (see, for example, Patent Document 5).
本発明は、ＣＺ法を用いて作製されるシリコン単結晶ウェーハにおける結晶欠陥（グローンイン欠陥）の成長を抑制し、欠陥密度が安定して低く、たとえサイズの小さい結晶欠陥が発生しても、ウェーハ表層部の欠陥を熱処理により確実に低減すると共に、ウェーハのバルク部では酸素の析出を促進することによって充分なＩＧ効果を有し、しかも従来には存在しなかった結晶性が極めてよく且つ放熱効果と動作速度の高いシリコン単結晶ウェーハを、高生産性でかつ簡単に作製する製造方法を提供することを主たる目的とする。 The present invention suppresses the growth of crystal defects (grow-in defects) in a silicon single crystal wafer manufactured using the CZ method, and the defect density is stable and low, even if a small crystal defect occurs. Defects in the surface layer are reliably reduced by heat treatment, and in the bulk part of the wafer, it has a sufficient IG effect by promoting the precipitation of oxygen, and has excellent crystallinity that has not existed in the past and a heat dissipation effect The main object of the present invention is to provide a manufacturing method for easily producing a silicon single crystal wafer having a high operation speed with high productivity.
上記目的を達成するため、本発明は、シリコン単結晶ウェーハの製造方法であって、少なくとも、同位体２８Ｓｉの含有率が９２．３％以上のシリコン多結晶原料を用いて、チョクラルスキー法により、炭素濃度が０．１〜５ｐｐｍａとなるようにシリコン単結晶棒を育成し、該育成されたシリコン単結晶棒をスライスしてウェーハに加工し、該加工したウェーハを、少なくとも半導体素子製造工程前に、９００℃〜シリコンの融点の間の温度で熱処理することを特徴とするシリコン単結晶ウェーハの製造方法を提供する（請求項１）。 In order to achieve the above object, the present invention provides a method for producing a silicon single crystal wafer, comprising at least a silicon polycrystal raw material having a content of isotope 28 Si of 92.3% or more, and a Czochralski method. The silicon single crystal rod is grown so that the carbon concentration becomes 0.1 to 5 ppma, the grown silicon single crystal rod is sliced and processed into a wafer, and the processed wafer is at least a semiconductor element manufacturing process A method for producing a silicon single crystal wafer, characterized in that heat treatment is performed at a temperature between 900 ° C. and the melting point of silicon before (claim 1).
このように、同位体２８Ｓｉの含有率が天然のシリコンを超えるシリコン多結晶を原料として、ＣＺ法でシリコン単結晶を育成すれば、結晶性が極めて高いので結晶欠陥密度も安定して低く、熱伝導率やキャリア移動度も高く、酸素析出物の発生が抑制されたシリコン単結晶を育成することができる。そして、このシリコン単結晶をスライスして加工されたシリコン単結晶ウェーハに、９００℃〜シリコンの融点以下、より好ましくは１１００℃〜１２５０℃の温度範囲で、例えば大量処理が可能な抵抗加熱炉または短時間処理が可能な急速加熱炉により熱処理を施すことにより、ウェーハ表面近傍の表層部において炭素や酸素が外方拡散し、結晶欠陥のない良質の無欠陥層（以下、ＤＺ層と呼ぶことがある。）が得られる。しかも、炭素を０．１〜５ｐｐｍａの濃度でドープして育成したものであるから、バルク部では熱処理によって酸素析出が十分に促進される。こうして、結晶欠陥密度が低いためデバイスの電気特性が良好であり、熱伝導率が高いため放熱効果が高く、且つキャリア移動度が高いためデバイスの動作速度が速く、また、放熱効果が高いため動作速度がほとんど低下しない、さらに十分なＩＧ効果も有するシリコン単結晶ウェーハを製造することが可能となる。このとき炭素濃度が０．１ｐｐｍａ以上であるので、酸素析出の促進効果を十分なものできるし、５ｐｐｍａ以下であるので、シリコン単結晶の単結晶化の妨げにならない濃度である。
尚、単結晶の結晶性をより完全化し、デバイスの放熱効果や動作速度をより高くするためには、２８Ｓｉの含有率を９４％以上とすることがより好ましく、さらに９８％以上とすることが一層好ましい。
Thus, if a silicon single crystal is grown by the CZ method using a silicon polycrystal having a content of isotope 28 Si exceeding that of natural silicon as a raw material, the crystal defect density is stably low because the crystallinity is extremely high, A silicon single crystal having high thermal conductivity and high carrier mobility and suppressed generation of oxygen precipitates can be grown. Then, a silicon single crystal wafer processed by slicing the silicon single crystal is subjected to, for example, a resistance heating furnace capable of mass processing in a temperature range of 900 ° C. to the melting point of silicon, more preferably 1100 ° C. to 1250 ° C. By performing heat treatment in a rapid heating furnace capable of short-time processing, carbon and oxygen are diffused outward in the surface layer portion near the wafer surface, and a high-quality defect-free layer (hereinafter, referred to as a DZ layer) that has no crystal defects. Is obtained). Moreover, since carbon is doped and grown at a concentration of 0.1 to 5 ppma, oxygen precipitation is sufficiently accelerated by heat treatment in the bulk portion. Thus, the electrical characteristics of the device are good due to the low crystal defect density, the heat dissipation effect is high due to the high thermal conductivity, and the device operating speed is high due to the high carrier mobility, and the device operates because the heat dissipation effect is high. It becomes possible to manufacture a silicon single crystal wafer that has a sufficient IG effect with little decrease in speed. At this time, since the carbon concentration is 0.1 ppma or more, the effect of promoting oxygen precipitation can be sufficiently obtained, and since it is 5 ppma or less, the concentration does not hinder the single crystallization of the silicon single crystal.
In order to further improve the crystallinity of the single crystal and increase the heat dissipation effect and operation speed of the device, the content ratio of 28 Si is more preferably 94% or more, and more preferably 98% or more. Is more preferable.
この場合、前記育成するシリコン単結晶棒に窒素をドープし、窒素濃度が１×１０１３〜５×１０１５ａｔｏｍｓ／ｃｍ３となるようにシリコン単結晶を育成することが好ましい（請求項２）。
このように、ＣＺ法によって育成するシリコン単結晶棒に窒素をドープすることによって、前記結晶成長中に導入されるグローンイン欠陥の成長を抑制し、サイズを小さくすることが出来る。また、グローンイン欠陥の成長が抑制されるため結晶成長速度を高速化することが出来るので、結晶の生産性を大幅に改善することが出来る。このとき単結晶棒にドープする窒素濃度が１×１０１３ａｔｏｍｓ／ｃｍ３以上であるので、グローンイン欠陥の成長を効果的に抑制できるし、５×１０１５ａｔｏｍｓ／ｃｍ３以下であるので、シリコン単結晶の単結晶化の妨げにならない。
そして、このような炭素のみならず窒素をドープしたシリコン単結晶から加工されたウェーハに熱処理を加えれば、ウェーハ表面層の炭素、酸素および窒素は外方拡散され、結晶欠陥を効率よく消滅させることが出来る。したがって、結晶欠陥がさらに少ないＤＺ層を有するシリコン単結晶ウェーハを得ることが出来る。一方、ウェーハのバルク部では窒素および炭素の存在により酸素析出が一層促進されるので、充分にＩＧ効果を有するウェーハを製造することが出来る。
In this case, it is preferable that the silicon single crystal rod to be grown is doped with nitrogen, and the silicon single crystal is grown so that the nitrogen concentration is 1 × 10 13 to 5 × 10 15 atoms / cm 3. .
Thus, by doping nitrogen into a silicon single crystal rod grown by the CZ method, growth of grow-in defects introduced during the crystal growth can be suppressed and the size can be reduced. Further, since growth of grow-in defects is suppressed, the crystal growth rate can be increased, so that crystal productivity can be greatly improved. At this time, since the nitrogen concentration doped into the single crystal rod is 1 × 10 13 atoms / cm 3 or more, growth of grow-in defects can be effectively suppressed, and since it is 5 × 10 15 atoms / cm 3 or less, silicon It does not interfere with single crystallization of single crystals.
And if heat treatment is applied to a wafer processed from silicon single crystal doped with nitrogen as well as carbon like this, carbon, oxygen and nitrogen in the wafer surface layer will be diffused outward, and crystal defects will be eliminated efficiently. I can do it. Therefore, a silicon single crystal wafer having a DZ layer with fewer crystal defects can be obtained. On the other hand, in the bulk portion of the wafer, oxygen precipitation is further promoted by the presence of nitrogen and carbon, so that a wafer having a sufficient IG effect can be manufactured.
また、前記育成するシリコン単結晶の初期格子間酸素濃度が２０ｐｐｍａ以下となるようにシリコン単結晶を育成することが好ましい（請求項３）。
このように、ＣＺ法によって育成するシリコン単結晶の初期格子間酸素濃度が２０ｐｐｍａ（ＪＥＩＤＡ：日本電子工業振興協会規格）以下と少なくなるようにシリコン単結晶を育成すれば、結晶欠陥であるＯＳＦ（Ｏｘｉｄａｔｉｏｎ ｉｎｄｕｃｅｄ Ｓｔａｃｋｉｎｇ Ｆａｕｌｔ）核の発生を確実に制御できるし、結晶欠陥の成長を一層抑制することが可能となり、表面層での酸素析出物の形成をさらに抑制することも出来る。また、初期格子間酸素濃度を８ｐｐｍａ以上とすれば、ウェーハバルク部での酸素析出物を確実に有するものとでき、ゲッタリング効果を十分に発揮できるので好ましい。
The silicon single crystal is preferably grown so that the initial interstitial oxygen concentration of the silicon single crystal to be grown is 20 ppma or less.
As described above, when the silicon single crystal is grown so that the initial interstitial oxygen concentration of the silicon single crystal grown by the CZ method is less than 20 ppma (JEIDA: Japan Electronics Industry Promotion Association standard) or less, the OSF (crystal defect) Occurrence of Oxidation Induced Stacking Fault) nuclei can be reliably controlled, crystal defect growth can be further suppressed, and formation of oxygen precipitates in the surface layer can be further suppressed. Further, it is preferable to set the initial interstitial oxygen concentration to 8 ppma or more because it is possible to reliably have oxygen precipitates in the wafer bulk portion and to sufficiently exhibit the gettering effect.
また、前記熱処理を、酸素、水素、窒素、アルゴン又はこれらの混合ガスの雰囲気中で行うことが好ましい（請求項４）。
このように、ウェーハの熱処理を、酸素、水素、窒素、アルゴン又はこれらの混合ガスの雰囲気中で行うことで、ウェーハ表層部の酸素、窒素及び炭素を効果的に外方拡散させ、結晶欠陥を消滅させることができる。特に、水素、窒素、アルゴン又はこれらの混合ガスであれば、ウェーハ表面に表面酸化膜が形成されることがなく、この酸化膜を除去する工程も必要ないので好ましい。
The heat treatment is preferably performed in an atmosphere of oxygen, hydrogen, nitrogen, argon, or a mixed gas thereof (Claim 4).
In this way, by performing heat treatment of the wafer in an atmosphere of oxygen, hydrogen, nitrogen, argon or a mixed gas thereof, oxygen, nitrogen, and carbon in the wafer surface layer portion are effectively diffused outwardly, and crystal defects are eliminated. Can be extinguished. In particular, hydrogen, nitrogen, argon, or a mixed gas thereof is preferable because a surface oxide film is not formed on the wafer surface and a step of removing the oxide film is not necessary.
この場合、前記熱処理を、抵抗加熱炉で少なくとも１０分または急速加熱炉で少なくとも５秒行なうことが好ましい（請求項５）。
このように、熱処理を抵抗加熱炉で行なえば、多少熱処理時間が長くなるが、バッチ式なので一度に大量（例えば１００枚単位）のウェーハを熱処理することが可能となる。そして、この熱処理を少なくとも１０分行なえば、十分にウェーハ表層部の酸素、炭素、窒素を外方拡散できるので、確実に結晶欠陥を消滅させることができる。また、結晶欠陥を消滅させる効果と生産性との兼ね合いから熱処理は４時間を越えないことが好ましい。
一方、熱処理を急速加熱炉で行なえば、急速に昇降温をすることが出来るので、新たに昇降温中に酸素析出等に起因する結晶欠陥が生じるようなこともないし、熱処理に要する時間を大幅に短縮することができる。そして、この熱処理を少なくとも５秒行なうことで、十分にウェーハ表層部の酸素、炭素、窒素を外方拡散できるので、確実に結晶欠陥を消滅させることができるし、熱処理時間が６０秒を超えないことによってきわめて短時間化することができる。このときの熱処理温度は、１１００℃〜シリコンの融点以下の温度であれば特に好ましい。
In this case, the heat treatment is preferably performed for at least 10 minutes in a resistance heating furnace or for at least 5 seconds in a rapid heating furnace.
As described above, if the heat treatment is performed in the resistance heating furnace, the heat treatment time is somewhat longer. However, since it is a batch type, a large number of wafers (for example, 100 wafers) can be heat treated at a time. If this heat treatment is performed for at least 10 minutes, oxygen, carbon, and nitrogen in the wafer surface layer portion can be sufficiently diffused outward, so that crystal defects can be surely eliminated. Moreover, it is preferable that the heat treatment does not exceed 4 hours in consideration of the effect of eliminating crystal defects and productivity.
On the other hand, if the heat treatment is performed in a rapid heating furnace, the temperature can be raised and lowered rapidly, so that crystal defects due to oxygen precipitation or the like are not newly generated during the temperature raising and lowering, and the time required for the heat treatment is greatly increased. Can be shortened. Then, by performing this heat treatment for at least 5 seconds, oxygen, carbon, and nitrogen in the wafer surface layer can be sufficiently diffused outward, so that crystal defects can be surely eliminated, and the heat treatment time does not exceed 60 seconds. The time can be extremely shortened. The heat treatment temperature at this time is particularly preferably 1100 ° C. to a melting point of silicon or lower.
また、本発明は、上記の製造方法により製造されたシリコン単結晶ウェーハを提供する（請求項６）。
このように、上記の製造方法で製造されたシリコン単結晶ウェーハは、表層部に結晶欠陥が極めて少ないのでデバイスの電気特性が良好であり、熱伝導率が高いため放熱効果が高く、且つキャリア移動度が高いためデバイスの動作速度が速く、また、放熱効果が高いため動作速度がほとんど低下しない、さらに十分なＩＧ効果も有するシリコン単結晶ウェーハとなる。
尚、単結晶の結晶性をより完全化し、デバイスの放熱効果や動作速度をより高くするためには、２８Ｓｉの含有率を９４％以上とすることがより好ましく、さらに９８％以上とすることが一層好ましい。
Moreover, this invention provides the silicon single crystal wafer manufactured by said manufacturing method (Claim 6).
As described above, the silicon single crystal wafer manufactured by the above-described manufacturing method has excellent electrical characteristics of the device because the surface layer portion has very few crystal defects, has a high heat conductivity, and has a high heat dissipation effect, and carrier movement. The silicon single crystal wafer has a high device operation speed and a high heat dissipation effect, and the operation speed hardly decreases due to a high heat dissipation effect, and also has a sufficient IG effect.
In order to further improve the crystallinity of the single crystal and increase the heat dissipation effect and operation speed of the device, the content ratio of 28 Si is more preferably 94% or more, and more preferably 98% or more. Is more preferable.
次に、本発明は、チョクラルスキー法により育成されたシリコン単結晶から作製されたウェーハであって、少なくとも、同位体２８Ｓｉの含有率が９２．３％以上のものからなり、炭素濃度が０．１〜５ｐｐｍａであり、かつウェーハ表面から少なくとも深さ５μｍまでの領域における５０ｎｍ以上のサイズのＬＳＴＤの密度が０．０３個／ｃｍ２ 以下であることを特徴とするシリコン単結晶ウェーハを提供する（請求項７）。 Next, the present invention relates to a wafer made from a silicon single crystal grown by the Czochralski method, comprising at least an isotope 28 Si content of 92.3% or more, and having a carbon concentration of Provided is a silicon single crystal wafer characterized by having a density of LSTD of 50 nm or more in a region of 0.1 to 5 ppma and at least a depth of 5 μm from the wafer surface of 0.03 pieces / cm 2 or less. (Claim 7).
このように、同位体２８Ｓｉの含有率が天然のシリコンを超えるものからなり、炭素濃度が０．１〜５ｐｐｍａであり、かつウェーハ表面から少なくとも深さ５μｍまでの領域におけるサイズが５０ｎｍ以上のＬＳＴＤが０．０３個／ｃｍ２以下であれば、十分なＩＧ効果を有し、デバイスを形成するのに十分な深さまで結晶欠陥密度が極めて低いＤＺ層を有し、デバイスの電気特性が良好であり、熱伝導率が高いため放熱効果が高く、且つキャリア移動度が高いためデバイスの動作速度が速く、また、放熱効果が高いため動作速度がほとんど低下しないデバイスの作製に適するシリコン単結晶ウェーハとすることが可能となる。
この場合も、単結晶の結晶性をより完全化し、デバイスの放熱効果や動作速度をより高くするためには、２８Ｓｉの含有率を９４％以上とすることがより好ましく、さらに９８％以上とすることが一層好ましい。
Thus, an LSTD having a content of isotope 28 Si exceeding that of natural silicon, a carbon concentration of 0.1 to 5 ppma, and a size in a region from the wafer surface to at least a depth of 5 μm is 50 nm or more. Is 0.03 piece / cm 2 or less, it has a sufficient IG effect, has a DZ layer with extremely low crystal defect density to a depth sufficient to form a device, and has good electrical characteristics of the device. There is a silicon single crystal wafer suitable for manufacturing a device that has high heat conductivity and high heat dissipation effect, and high carrier mobility and high device operation speed, and high heat dissipation effect and low operation speed. It becomes possible to do.
Also in this case, in order to further complete the crystallinity of the single crystal and to further increase the heat dissipation effect and operation speed of the device, the content ratio of 28 Si is more preferably 94% or more, and further 98% or more. More preferably.
この場合、前記シリコン単結晶ウェーハ中の窒素濃度が１×１０１３〜５×１０１５ａｔｏｍｓ／ｃｍ３のものであることが好ましい（請求項８）。
このように、窒素濃度が１×１０１３ａｔｏｍｓ／ｃｍ３以上であるので、グローンイン欠陥の成長を充分に抑制され、サイズが小さいものとなり、しかも、高速で育成可能なシリコン単結晶から作製されたウェーハとすることができるので、生産性が高いものとなるし、５×１０１５ａｔｏｍｓ／ｃｍ３以下であるので、単結晶化の妨げとならず、結晶性も良好で製造歩留まりも高い安価なシリコンウェーハとできる。
In this case, it is preferable that the nitrogen concentration in the silicon single crystal wafer is 1 × 10 13 to 5 × 10 15 atoms / cm 3 .
Thus, since the nitrogen concentration is 1 × 10 13 atoms / cm 3 or more, the growth of grow-in defects is sufficiently suppressed, the size is small, and the silicon single crystal that can be grown at high speed is produced. Since it can be a wafer, the productivity is high, and since it is 5 × 10 15 atoms / cm 3 or less, it does not hinder single crystallization, has good crystallinity, and has a high manufacturing yield. Can be a silicon wafer.
また、前記シリコン単結晶ウェーハ中の初期格子間酸素濃度が２０ｐｐｍａ以下のものであることが好ましい（請求項９）。
このように、シリコン単結晶ウェーハ中の酸素濃度を２０ｐｐｍａ以下となるものとすることで、ＯＳＦの核が確実に制御され、結晶欠陥の成長も一層抑制されたものとなり、表面層での酸素析出物の形成が抑制されたものとできる。また、好ましくは、初期格子間酸素濃度が８ｐｐｍａ以上であれば、ウェーハバルク部での酸素析出物が確実に十分なものとなるので好ましい。
The initial interstitial oxygen concentration in the silicon single crystal wafer is preferably 20 ppma or less.
Thus, by setting the oxygen concentration in the silicon single crystal wafer to 20 ppma or less, the nuclei of OSF are reliably controlled, the growth of crystal defects is further suppressed, and oxygen precipitation in the surface layer is achieved. The formation of the product can be suppressed. Moreover, it is preferable that the initial interstitial oxygen concentration is 8 ppma or more because oxygen precipitates in the wafer bulk portion are surely sufficient.
また、前記シリコン単結晶ウェーハのバルク部において、ＢＭＤの密度が１．０×１０８ 個／ｃｍ３ 以上のものであることが好ましい（請求項１０）。
このように、シリコン単結晶ウェーハのバルク部において、ＢＭＤの密度が１．０×１０８ 個／ｃｍ３ 以上のものであるので、高いＩＧ効果を有する理想的なウェーハとすることができる。
In the bulk portion of the silicon single crystal wafer, the BMD density is preferably 1.0 × 10 8 pieces / cm 3 or more.
Thus, since the BMD density is 1.0 × 10 8 pieces / cm 3 or more in the bulk portion of the silicon single crystal wafer, an ideal wafer having a high IG effect can be obtained.
また、前記シリコン単結晶ウェーハの直径が２００ｍｍ以上のものであることが好ましい（請求項１１）。
このように、シリコンウェーハの直径が２００ｍｍ以上であれば、電気特性が良好で放熱効率が高く応答速度も速いデバイスを収率よく製造することが可能となり、特に近年需要が高まっている２００ｍｍや３００ｍｍの大口径シリコンウェーハとすることが好適である。
The diameter of the silicon single crystal wafer is preferably 200 mm or more.
Thus, if the diameter of the silicon wafer is 200 mm or more, it becomes possible to produce a device with good electrical characteristics, high heat dissipation efficiency and high response speed, with good yield. It is preferable to use a large-diameter silicon wafer.
以下、本発明をさらに詳細に説明するが、本発明はこれらに限定されるものではない。
本発明者らは、シリコンウェーハに含まれるシリコン同位体２８Ｓｉの含有率（天然のシリコンにおける含有率は、２８Ｓｉが９２．２３％、２９Ｓｉが４．６７％、３０Ｓｉが３．４１％である。）に注目し、この含有率と格子間酸素およびウェーハバルク中の酸素析出物等の結晶欠陥（ＢＭＤ）との関係が、ＤＺ層を形成しＩＧ効果を与えるためのＤＺ−ＩＧ処理を施したシリコン単結晶ウェーハの諸特性に影響を及ぼす可能性があることを発想し、鋭意研究した結果本発明に想到した。
Hereinafter, the present invention will be described in more detail, but the present invention is not limited thereto.
The present inventors have determined that the content of silicon isotope 28 Si contained in a silicon wafer (the content in natural silicon is 92.23% for 28 Si, 4.67% for 29 Si, and 3.41 for 30 Si. DZ-IG for forming a DZ layer and giving an IG effect is the relationship between this content and interstitial oxygen and crystal defects (BMD) such as oxygen precipitates in the wafer bulk. The inventors have conceived that there is a possibility of affecting various properties of the processed silicon single crystal wafer, and as a result of earnest research, they have come up with the present invention.
そして、ＣＺ法によってシリコン単結晶を育成する際に、天然のシリコンの割合を超えて同位体２８Ｓｉを含有させる技術と、炭素をドープする技術と、シリコン単結晶ウェーハに熱処理を加えてウェーハ表面の結晶欠陥を消滅させる技術及びＩＧ効果を持たせる技術とを組み合わせることによって、従来に無い、デバイスを形成するウェーハ表層部中の結晶欠陥がきわめて少なく、ＩＧ効果が高く、且つ放熱効果と動作速度の高いシリコン単結晶ウェーハを、高生産性で得ることが出来ることを見出し、諸条件を精査して本発明を完成させたものである。 Then, when growing a silicon single crystal by the CZ method, a technique for adding the isotope 28 Si beyond the ratio of natural silicon, a technique for doping carbon, a heat treatment on the silicon single crystal wafer, and the wafer surface By combining the technology to eliminate the crystal defects and the technology to give the IG effect, there are few crystal defects in the surface layer of the wafer forming the device, which is unprecedented, the IG effect is high, the heat dissipation effect and the operating speed It has been found that a silicon single crystal wafer having a high thickness can be obtained with high productivity, and the present invention has been completed by examining various conditions.
前述のように、シリコン単結晶中に含まれる同位体２８Ｓｉの含有率を、天然のシリコンにおける同位体２８Ｓｉの含有率より高くすれば、シリコン単結晶の熱伝導度を高めることができるので、そのようなシリコン単結晶ウェーハを基板として用いた半導体デバイス集積回路やパワーデバイス内に発生した熱の放熱を促進することができる。そしてその結果、キャリア移動度の低下を防ぐことができる。 As described above, the content of isotopes 28 Si contained in the silicon single crystal, if higher than the content of isotopes 28 Si in natural silicon, it is possible to enhance the thermal conductivity of the silicon single crystal Further, it is possible to promote the heat radiation of the heat generated in the semiconductor device integrated circuit or power device using such a silicon single crystal wafer as a substrate. As a result, a decrease in carrier mobility can be prevented.
一方、前述した低欠陥ウエーハの中で、窒素ドープアニールウエーハに関しては、前述のグローンイン欠陥凝集抑制効果と酸素析出促進効果という有益性を有するとともに、エピウエーハや改良ＣＺウエーハにはない欠陥を消去させるアニール工程が有るため、グローンイン欠陥をかなり低減することができる可能性がある。しかし、現状の窒素ドープアニールウエーハの場合、製造ロット毎の欠陥密度にバラツキが大きく、前記ＭＯ−６０１を用いた測定によれば、最も少ない場合でも約１４０個／１５０ｍｍウェーハ（０．７９個／ｃｍ２）程度の欠陥が存在することがわかった。 On the other hand, among the low-defect wafers described above, the nitrogen-doped annealing wafer has the benefits of the above-described growth-in defect aggregation suppression effect and oxygen precipitation promotion effect, and also has an advantage of erasing defects that are not present in epi-wafers and improved CZ wafers. Because there is a process, it is possible that the grow-in defects can be significantly reduced. However, in the case of the current nitrogen-doped annealed wafer, the defect density varies greatly from production lot to production lot. According to the measurement using the MO-601, about 140/150 mm wafers (0.79 / It was found that there were defects of about cm 2 ).
このような欠陥密度のバラツキをさらに低減するために、高温長時間アニールでより多くの欠陥を消滅させて極低欠陥とすることも考えられるが、そのようなアニールはコスト高であり望ましくない。従って、結晶引き上げ条件で欠陥をコントロールすべきなのだが、前述の様に結晶成長条件に関する検討は十分に行われておらず、今までは適当な成長条件で引き上げてウエーハを作製後アニールし、それが必要なグローンイン欠陥（主に原子空孔からなるボイド欠陥）フリー領域を確保できているかどうか確認する、といったような場当たり的な開発が行われ、開発コストがかかったり、又、品質も安定していなかった。 In order to further reduce such variation in defect density, it is conceivable to eliminate more defects by high-temperature and long-time annealing to make extremely low defects, but such annealing is expensive and undesirable. Therefore, defects should be controlled under the crystal pulling conditions. However, as described above, the crystal growth conditions have not been sufficiently studied. Until now, the wafers were pulled up under appropriate growth conditions, annealed, and then annealed. As a result, ad hoc development such as checking whether a free-in-growth defect (mainly void defect consisting mainly of vacancies) free area has been secured has been carried out, the development cost is high, and the quality is stable It wasn't.
さらに、結晶の口径により熱履歴も異なるためアニール条件が変更される場合があり、この際にはそれぞれ結晶をアニール条件に対して最適化する必要があるが、これについても十分な検討は行われていなかった。 Furthermore, the annealing conditions may change because the thermal history varies depending on the diameter of the crystal. In this case, it is necessary to optimize the crystal with respect to the annealing condition, but this is also thoroughly investigated. It wasn't.
このように、従来のシリコン単結晶ウェーハにおいては、ＤＺ−ＩＧ処理を施してもＤＺ層内に欠陥が残留したり、ゲッタリング効果が不十分であったり、特性のバラツキや劣化があるという問題があった。
そこで本発明者らは、従来、ＤＺ−ＩＧ処理されたシリコン単結晶ウェーハにおいて、同位体２８Ｓｉの含有率が高く、且つ結晶欠陥の少ない、高品質のシリコン単結晶の成長条件等に関しては全く開示されておらず、同位体２８Ｓｉの含有率に関しては全く配慮がなされていなかったことに着目した。
As described above, in the conventional silicon single crystal wafer, even if the DZ-IG treatment is performed, defects remain in the DZ layer, the gettering effect is insufficient, and there are variations in characteristics and deterioration. was there.
Therefore, the present inventors have heretofore made a high-quality silicon single crystal growth condition with a high content of isotope 28 Si and few crystal defects in a silicon single crystal wafer that has been subjected to DZ-IG processing. It was not disclosed and attention was paid to the fact that no consideration was given to the content of isotope 28 Si.
そして、本発明者らは、シリコン同位体２８Ｓｉの含有率を高くすることでシリコン結晶が高純度化されて、異なるシリコン同位体２９Ｓｉや３０Ｓｉのシリコン格子が形成する歪み場が少なくなり、その歪み場が少なくなることで酸素原子が析出物となるための析出核も少なくなり酸素析出量に影響することが考えられ、ウェーハ表面のＤＺ層内に残留するような結晶欠陥に対しても有効に作用するのではないかと考えた。
また、このようにシリコン同位体２８Ｓｉの含有率を高くすることでバルク部における酸素析出が減少してＩＧ効果が得られなくなる可能性があるが、酸素析出促進効果のある炭素をドープすることによりこれを補うことを考えた。
The inventors of the present invention increase the content of the silicon isotope 28 Si so that the silicon crystal is highly purified, and the strain field formed by the silicon lattice of different silicon isotopes 29 Si and 30 Si is reduced. It is thought that the decrease of the strain field also reduces the number of precipitation nuclei for oxygen atoms to become precipitates, which affects the amount of oxygen precipitation. For crystal defects that remain in the DZ layer on the wafer surface, I thought that would work effectively.
In addition, by increasing the content of the silicon isotope 28 Si in this way, oxygen precipitation in the bulk portion may be reduced and the IG effect may not be obtained, but doping with carbon having an effect of promoting oxygen precipitation is performed. I thought about making up for this.
前述したように、近年、シリコン集積回路素子における急速な高集積化、高速動作化及び高電力化による素子自体の発熱が問題となっており、集積回路の発熱はキャリア移動度の低下による素子の低速化を招き、或いは誤動作や破壊の原因となるため、発熱に対する対策は重要課題となっており、その解決策が求められていた。これは、ＤＺ−ＩＧ処理を施したシリコン単結晶ウェーハにおいては無関係のように思われたが、デバイスの電気特性の性能、信頼性、歩留まりをより一層高いものとするのに、ＤＺ−ＩＧ処理を施したシリコン単結晶ウェーハにも応用できるのではないかと思量し、本発明はこのような基本思想に基づき、諸条件を検討の結果、完成したものである。 As described above, in recent years, the heat generation of the element itself due to rapid high integration, high speed operation, and high power in the silicon integrated circuit element has been a problem, and the heat generation of the integrated circuit is caused by the decrease in carrier mobility. Since this causes a reduction in speed or causes malfunction or destruction, countermeasures against heat generation have become an important issue, and a solution has been demanded. This seemed irrelevant in the silicon single crystal wafer subjected to the DZ-IG process, but the DZ-IG process was performed to further improve the performance, reliability and yield of the electrical characteristics of the device. The present invention has been completed as a result of studying various conditions based on such a basic idea.
本発明に従い、シリコン同位体２８Ｓｉの含有率が天然のシリコンの割合を超えるシリコン単結晶ウェーハにＩＧ熱処理を施すことによって、ＣＺ法を用いて作製されるシリコン単結晶ウェーハにおける結晶欠陥（グローンイン欠陥）の成長を抑制し、欠陥密度が安定して低く、たとえサイズの小さい結晶欠陥が発生しても、ウェーハ表層部の欠陥を熱処理により確実に低減すると共に、ウェーハのバルク部では酸素の析出を促進することによって充分なＩＧ効果を有し、しかも従来には存在しなかった結晶性が極めてよく且つ放熱効果と動作速度の高いシリコン単結晶ウェーハを、高生産性でかつ簡単に作製できる。 According to the present invention, a crystal defect (grow-in defect) in a silicon single crystal wafer produced by using the CZ method by subjecting a silicon single crystal wafer having a silicon isotope 28 Si content exceeding the ratio of natural silicon to IG heat treatment. ), The defect density is stable and low, and even if small crystal defects occur, defects in the surface layer of the wafer are reliably reduced by heat treatment, and oxygen is precipitated in the bulk part of the wafer. By promoting it, a silicon single crystal wafer having a sufficient IG effect, excellent crystallinity that has not existed in the past, and having a high heat dissipation effect and high operating speed can be easily produced with high productivity.
以下では、本発明の実施の形態について説明するが、本発明はこれに限定されるものではない。
本発明において、まずＣＺ法によってシリコン単結晶棒を育成する。ＣＺ法は、水平回転する石英ルツボ中に収容されたシリコン多結晶原料の融液に種結晶を接触させ、種結晶を回転させながらゆっくりと引き上げて所望直径のシリコン単結晶棒を育成する方法である。このとき、本発明ではシリコン多結晶原料として同位体２８Ｓｉの含有率が９２．３％以上のものを使用する。このような多結晶原料は、従来のガス拡散法等で製造することができる。また、熱伝導率やキャリア移動度を十分高いものとするには９４％以上が好ましく、９８％以上であれば一層好ましい。成長させる単結晶の同位体含有率はほぼ原料多結晶の同位体含有率で決まるため、石英ルツボ及び種結晶は天然の同位体含有率のシリコンからなるものを用いることができるが、これら石英ルツボ及び種結晶も同位体２８Ｓｉの含有率が９２．３％以上のものを用いれば、成長させる単結晶の同位体２８Ｓｉの含有率を確実に高いものとすることができる。
Hereinafter, embodiments of the present invention will be described, but the present invention is not limited thereto.
In the present invention, a silicon single crystal rod is first grown by the CZ method. The CZ method is a method in which a seed crystal is brought into contact with a melt of a silicon polycrystalline raw material housed in a horizontally rotating quartz crucible, and a silicon single crystal rod having a desired diameter is grown by slowly pulling the seed crystal while rotating the seed crystal. is there. At this time, in the present invention, a silicon polycrystal raw material having an isotope 28 Si content of 92.3% or more is used. Such a polycrystalline raw material can be produced by a conventional gas diffusion method or the like. Moreover, 94% or more is preferable to make the thermal conductivity and carrier mobility sufficiently high, and 98% or more is more preferable. Since the isotope content of the single crystal to be grown is almost determined by the isotope content of the raw material polycrystal, the quartz crucible and the seed crystal can be made of silicon having a natural isotope content. and if even seed crystal content of isotopes 28 Si using the more than 92.3%, can be the content of isotopes 28 Si single crystal is grown as reliably high.
単結晶育成の際に、炭素をドープすることにより、同位体２８Ｓｉの含有率が９２．３％以上のものであっても、後工程である酸素析出熱処理を行ったときにシリコン単結晶中の酸素析出がより促進され、酸素析出物密度をより高くすることができる。炭素濃度については、０．１〜５ｐｐｍａの範囲でドープする。これは、酸素析出促進の効果を得るためには０．１ｐｐｍａ以上の濃度が必要とされ、５ｐｐｍａを超えると単結晶育成時に単結晶化の妨げになるからである。すなわち、炭素濃度が０．１〜５ｐｐｍａであれば、酸素析出効果が十分で、かつ結晶性の高い単結晶とすることができる。炭素をこのような所定の濃度でドープするには、通常のＣＺ単結晶を引き上げる際に、炭素棒をシリコン多結晶原料と同時に投入したり、シリコン融液に所定面積で所定時間接触させたり、結晶育成時の雰囲気ガスにＣＯ等の炭素を含むガスを混合する等の方法を用いればよく、炭素の偏析係数を考慮して計算することにより、所望の濃度に制御することが可能である。また、このとき、シリコン単結晶を所望の抵抗率とするために、ボロンやリンなどの抵抗率調整用ドープ剤を合わせてドープすることができる。 Even when the content of the isotope 28 Si is 92.3% or more by doping carbon during the growth of the single crystal, the oxygen precipitation heat treatment, which is a subsequent step, is performed in the silicon single crystal. Oxygen precipitation is further promoted, and the oxygen precipitate density can be further increased. The carbon concentration is doped in the range of 0.1 to 5 ppma. This is because a concentration of 0.1 ppma or more is required to obtain the effect of promoting oxygen precipitation, and if it exceeds 5 ppma, single crystallization is hindered during single crystal growth. That is, when the carbon concentration is 0.1 to 5 ppma, a single crystal having sufficient oxygen precipitation effect and high crystallinity can be obtained. In order to dope carbon at such a predetermined concentration, when pulling up a normal CZ single crystal, a carbon rod is introduced at the same time as the silicon polycrystalline raw material, or a silicon melt is brought into contact with a silicon melt for a predetermined time, A method of mixing a gas containing carbon such as CO with the atmosphere gas at the time of crystal growth may be used, and the calculation can be performed in consideration of the segregation coefficient of carbon, and the concentration can be controlled to a desired level. At this time, in order to make the silicon single crystal have a desired resistivity, a resistivity adjusting dopant such as boron or phosphorus can be doped together.
このとき、育成するシリコン単結晶棒に１×１０１３〜５×１０１５ａｔｏｍｓ／ｃｍ３の濃度の窒素をドープすることが好ましい。このように窒素をドープすることによって、結晶育成時に導入されるグローンイン欠陥の成長を抑制させることができるとともに、炭素と同様に酸素析出物密度をより高くすることができる。また、グローンイン欠陥の成長が抑制されるため結晶成長速度を高速化することができるため、単結晶の引上げ速度を従来のように例えば０．４ｍｍ／ｍｉｎ以下といった低速化する必要がなく、結晶の生産性を大幅に改善することが出来る。 At this time, it is preferable that the silicon single crystal rod to be grown is doped with nitrogen at a concentration of 1 × 10 13 to 5 × 10 15 atoms / cm 3 . By doping nitrogen in this manner, growth of grown-in defects introduced during crystal growth can be suppressed, and the density of oxygen precipitates can be increased as in the case of carbon. In addition, since growth of grow-in defects can be suppressed, the crystal growth rate can be increased. Therefore, there is no need to reduce the pulling rate of the single crystal, for example, 0.4 mm / min or less as in the prior art. Productivity can be greatly improved.
窒素をシリコン単結晶中にドープすると、シリコン中の酸素原子の凝集が助長され、酸素析出が促進され、酸素析出物密度が高くなる理由は、酸素原子の凝集過程が、均一核形成から不純物窒素を核とした不均一形成に移行するためであると考えられる。従って、ドープする窒素の濃度は、十分に不均一核形成を引き起こすために１×１０１３ａｔｏｍｓ／ｃｍ３以上にするのが好ましい。 Doping nitrogen into a silicon single crystal promotes the aggregation of oxygen atoms in the silicon, promotes oxygen precipitation, and increases the density of oxygen precipitates. This is thought to be due to the shift to non-uniform formation with nuclei. Therefore, the concentration of nitrogen to be doped is preferably 1 × 10 13 atoms / cm 3 or more in order to sufficiently cause heterogeneous nucleation.
一方、窒素濃度が、シリコン単結晶中の固溶限界である５×１０１５ａｔｏｍｓ／ｃｍ３を超えると、シリコン単結晶の単結晶化そのものが阻害されるので、この濃度を超えないようにするのが好ましい。さらに、ドープする窒素濃度を１×１０１３〜１×１０１４ａｔｏｍｓ／ｃｍ３にするのがより好ましい。これは、窒素濃度が１×１０１３ａｔｏｍｓ／ｃｍ３以上であれば、高温で安定な酸素析出核がａｓ−ｇｒｏｗｎ状態で確実に形成されるため、また窒素濃度が１×１０１４ａｔｏｍｓ／ｃｍ３以下であれば、これから作製したウェーハの表面にエピタキシャル層を成長させる場合に、エピタキシャル層に形成されるＳＦ等の結晶欠陥が著しく抑制されるからである。
On the other hand, when the nitrogen concentration exceeds 5 × 10 15 atoms / cm 3 , which is the solid solution limit in the silicon single crystal, the single crystallization of the silicon single crystal itself is inhibited, so that this concentration is not exceeded. Is preferred. Furthermore, it is more preferable that the nitrogen concentration to be doped is 1 × 10 13 to 1 × 10 14 atoms / cm 3 . This is because if the nitrogen concentration is 1 × 10 13 atoms / cm 3 or more, oxygen precipitation nuclei stable at high temperatures are reliably formed in the as-grown state, and the nitrogen concentration is 1 × 10 14 atoms /
窒素をドープするには、石英ルツボの原料多結晶中に予め表面に窒化シリコン膜が形成されたシリコンウェーハ等の窒化物を投入しておくことにより容易に行うことができるが、シリコン融液中に窒化物を投入してもよいし、結晶育成時の雰囲気ガスを窒素を含む雰囲気等としてもよい。また、育成する結晶中にドープされる窒素の濃度は、原料多結晶やルツボに投入する窒化物の量または窒素ガス等の濃度や導入時間、及び窒素の偏析係数などから計算により求めることができる。 Nitrogen can be easily doped by introducing a nitride such as a silicon wafer having a silicon nitride film formed on the surface thereof into a raw material polycrystal of a quartz crucible. Nitride may be introduced into the substrate, or the atmosphere gas during crystal growth may be an atmosphere containing nitrogen or the like. Further, the concentration of nitrogen doped in the crystal to be grown can be obtained by calculation from the amount of nitride introduced into the raw material polycrystal or the crucible, the concentration of nitrogen gas or the like, the introduction time, and the nitrogen segregation coefficient. .
また、シリコン単結晶の初期格子間酸素濃度が２０ｐｐｍａ以下となるようにシリコン単結晶を育成することが好ましい。このように、シリコン単結晶中の酸素濃度を２０ｐｐｍａ以下となるようにすることで、ＯＳＦの核が確実に制御され、結晶欠陥の成長も一層抑制されたものとなり、表面層での酸素析出物の形成が抑制されたものとできる。また、好ましくは、初期格子間酸素濃度が８ｐｐｍａ以上であれば、ウェーハバルク部での酸素析出物が確実に生じるものとなり、十分なＩＧ効果を得ることができるので好ましい。 Further, it is preferable to grow the silicon single crystal so that the initial interstitial oxygen concentration of the silicon single crystal is 20 ppma or less. In this way, by making the oxygen concentration in the silicon single crystal 20 ppma or less, the OSF nuclei are reliably controlled and the growth of crystal defects is further suppressed, and oxygen precipitates in the surface layer are reduced. The formation of can be suppressed. Moreover, it is preferable that the initial interstitial oxygen concentration is 8 ppma or more because oxygen precipitates are reliably generated in the wafer bulk portion, and a sufficient IG effect can be obtained.
格子間酸素濃度を上記の値にするためには、従来の方法を用いればよい。例えば、ルツボの回転数の減少、導入雰囲気ガス流量の増加、雰囲気圧力の低下、シリコン融液の温度分布及び対流を適宜に調整することで、ルツボから融け出す酸素の量を調整することができるので、所望の低い酸素濃度の結晶を得ることができる。 A conventional method may be used to set the interstitial oxygen concentration to the above value. For example, the amount of oxygen melted from the crucible can be adjusted by appropriately adjusting the rotation speed of the crucible, increasing the flow rate of introduced atmosphere gas, lowering the atmospheric pressure, and the temperature distribution and convection of the silicon melt. Therefore, a desired low oxygen concentration crystal can be obtained.
このとき育成するシリコン単結晶棒の直径を２００ｍｍ以上にすることが好ましい。このようにすれば、所望の半導体デバイスを収率よく製造するのに適した直径２００ｍｍ以上のシリコン単結晶ウェーハを製造することができ、特に近年需要が高まっている２００ｍｍや３００ｍｍ、あるいはそれ以上の大口径シリコンウェーハを製造することができる。 At this time, the diameter of the silicon single crystal rod to be grown is preferably 200 mm or more. In this way, it is possible to manufacture a silicon single crystal wafer having a diameter of 200 mm or more suitable for manufacturing a desired semiconductor device with a high yield, and in particular, 200 mm, 300 mm, or more, whose demand has been increasing in recent years. Large-diameter silicon wafers can be manufactured.
こうして、同位体２８Ｓｉの含有率が９２．３％以上であり、所望の炭素、窒素、酸素濃度を有するシリコン単結晶棒を育成することができる。この単結晶棒を通常の方法に従い、内周刃スライサあるいはワイヤーソー等の切断装置でスライスした後、面取り、ラッピング、エッチング、研磨等の工程を経てシリコン単結晶ウェーハに加工する。もちろん、これらの工程は例示列挙したにとどまり、この他にも洗浄、熱処理等様々の工程があり得るし、工程の順序変更、一部工程の省略等は目的に応じて適宜行うことができる。こうして得られたシリコン単結晶ウェーハは同位体２８Ｓｉの含有率が９２．３％以上であり、熱伝導率が高く、放熱性の良いものとなるし、表面における酸素析出物の発生が抑制されるのでそれに起因する結晶性の劣化のない、良質なシリコン単結晶ウェーハとなる。 Thus, it is possible to grow a silicon single crystal rod having a content of isotope 28 Si of 92.3% or more and having desired carbon, nitrogen, and oxygen concentrations. This single crystal rod is sliced with a cutting device such as an inner peripheral slicer or a wire saw according to a normal method, and then processed into a silicon single crystal wafer through processes such as chamfering, lapping, etching, and polishing. Of course, these steps are merely exemplified and enumerated, and there are various other steps such as washing and heat treatment. Changing the order of steps and omitting some steps can be appropriately performed according to the purpose. The silicon single crystal wafer thus obtained has an isotope 28 Si content of 92.3% or more, high thermal conductivity, good heat dissipation, and the generation of oxygen precipitates on the surface is suppressed. Therefore, it becomes a high-quality silicon single crystal wafer with no deterioration of crystallinity caused by it.
次に、このようにして得られたシリコン単結晶ウェーハに半導体素子を形成する前に、シリコン単結晶ウェーハに９００℃〜シリコンの融点の間の温度、好ましくは、１１００℃〜１２５０℃で熱処理を施す。このような温度範囲で熱処理することによって、シリコン単結晶ウェーハ表層部の炭素や窒素、酸素を外方拡散させることができるので、表面層における酸素析出物に起因する欠陥の発生を防ぎ、確実にＤＺ層を形成することができる。この熱処理は、９００℃〜シリコンの融点の間の温度であれば、一段であってもよいし、異なる温度で複数段行なってもよい。特に本発明のシリコン単結晶ウェーハは、同位体２８Ｓｉの含有率が９２．３％以上であり、酸素が外方拡散した領域では特に酸素析出核の発生を抑制することができるため、その後、ウェーハ上にエピタキシャル層を形成する場合にも、エピタキシャル層の結晶性に悪影響が生じることを効果的に防ぐことができる。 Next, before forming a semiconductor element on the silicon single crystal wafer thus obtained, the silicon single crystal wafer is subjected to heat treatment at a temperature between 900 ° C. and the melting point of silicon, preferably 1100 ° C. to 1250 ° C. Apply. By performing heat treatment in such a temperature range, carbon, nitrogen, and oxygen in the surface layer portion of the silicon single crystal wafer can be diffused outward, so that generation of defects due to oxygen precipitates in the surface layer can be prevented and ensured. A DZ layer can be formed. This heat treatment may be performed in a single step or a plurality of steps at different temperatures as long as the temperature is between 900 ° C. and the melting point of silicon. In particular, the silicon single crystal wafer of the present invention has a content of isotope 28 Si of 92.3% or more, and can suppress generation of oxygen precipitation nuclei particularly in a region where oxygen is outwardly diffused. Even when an epitaxial layer is formed on a wafer, it is possible to effectively prevent an adverse effect on the crystallinity of the epitaxial layer.
そして、ウェーハのバルク部では、炭素が０．１ｐｐｍａ以上ドープされているため、例えば１０００℃以上の高温でデバイスの形成を行っても、酸素析出核が消滅することなく、酸素析出熱処理後に酸素析出物（ＢＭＤ）密度が１×１０８ 個/ｃｍ３ 以上という高いＩＧ効果を実現するのに十分な値となるシリコン単結晶ウェーハをより確実に作製することができる。尚、酸素析出物密度が高すぎるとウェーハの反りや変形、割れなどが発生する恐れがあるので、５×１０９個/ｃｍ３を超えないことが好ましい。
なお、ａｓ−ｇｒｏｗｎ状態での酸素析出核を直接測定することはできないが、酸素析出熱処理を行った後の酸素析出密度を測定することにより、間接的に評価できる。
And since carbon is doped at 0.1 ppma or more in the bulk part of the wafer, even if the device is formed at a high temperature of 1000 ° C. or more, for example, oxygen precipitation nuclei do not disappear and oxygen precipitation after the oxygen precipitation heat treatment A silicon single crystal wafer having a value sufficient to realize a high IG effect with an object (BMD) density of 1 × 10 8 pieces / cm 3 or more can be more reliably produced. If the oxygen precipitate density is too high, the wafer may be warped, deformed, cracked, etc., and it is preferable not to exceed 5 × 10 9 pieces / cm 3 .
In addition, although the oxygen precipitation nucleus in an as-grown state cannot be measured directly, it can evaluate indirectly by measuring the oxygen precipitation density after performing oxygen precipitation heat processing.
なお、熱処理に使用する装置としては、例えばＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）装置として知られるランプ加熱器等の加熱方式を用いた急速加熱・急速冷却装置を用いるようにすれば、高い生産性で処理できるし、急速に昇降温をすることができるので、新たに昇降温中に酸素析出等に起因する結晶欠陥が生じるようなこともない。このときの熱処理時間は、５秒以上であれば、十分にウェーハ表層部の酸素、炭素、窒素を外方拡散できるので、確実に結晶欠陥を消滅させることができるので好ましい。また、例えばヒータ加熱方式等の抵抗加熱炉で行なえば、多少熱処理時間が長くなるが、バッチ式なので一度に大量（例えば１００枚単位）のウェーハを熱処理することが可能となる。このときの熱処理時間は１０分以上であれば好ましい。 In addition, as an apparatus used for the heat treatment, if a rapid heating / cooling apparatus using a heating method such as a lamp heater known as an RTA (Rapid Thermal Annealing) apparatus is used, the apparatus can be processed with high productivity. In addition, since the temperature can be raised and lowered rapidly, no crystal defects due to oxygen precipitation or the like are newly generated during the raising or lowering temperature. If the heat treatment time at this time is 5 seconds or more, oxygen, carbon, and nitrogen in the wafer surface layer portion can be sufficiently diffused outward, so that crystal defects can be surely eliminated. For example, if it is performed in a resistance heating furnace such as a heater heating method, the heat treatment time is somewhat longer, but since it is a batch method, a large number of wafers (for example, 100 wafers) can be heat treated at a time. The heat treatment time at this time is preferably 10 minutes or longer.
この熱処理の際の雰囲気は、酸素、水素、窒素、アルゴン又はこれらの混合ガス中で行なうことができる。雰囲気が酸素の場合は、熱処理条件次第ではウェーハ表面のＯＳＦ核を成長させることがあり、また表面に酸化膜が成膜されることになる。表面に酸化膜が形成されてしまうと、この酸化膜を除去する工程が必要となるため、水素、アルゴン等の膜形成のない雰囲気のほうがより好ましい。 The atmosphere for the heat treatment can be performed in oxygen, hydrogen, nitrogen, argon, or a mixed gas thereof. When the atmosphere is oxygen, OSF nuclei on the wafer surface may grow depending on the heat treatment conditions, and an oxide film is formed on the surface. If an oxide film is formed on the surface, a step for removing the oxide film is required. Therefore, an atmosphere in which no film is formed, such as hydrogen or argon, is more preferable.
図１は、本発明で用いられるシリコンウェーハの急速加熱・急速急冷装置の一例を示した概略図である。この熱処理装置１０による熱処理は次のように行なわれる。
まず、加熱ヒータ２，２’によりベルジャ１内を、アルゴンガス等雰囲気下で９００℃〜シリコンの融点の所望の温度で維持しながら、熱処理装置１０に隣接して配置される、不図示のウェーハハンドリング装置によって処理するシリコンウェーハを水冷チャンバ４の挿入口から挿入し、最下端位置で待機させたステージ７上に例えばＳｉＣボートを介してウェーハを載せる。このとき、水冷チャンバ４およびベースプレート５は水冷されているので、ウェーハはこの位置では高温化しない。
そして、ウェーハのステージ７上への載置が完了したら、すぐにモータ９によって支持軸６を炉内に挿入することによって、ステージ７を上記所望の温度の位置まで上昇させ、ステージ７上のシリコンウェーハに高温熱処理を加える。このとき、上昇には例えば２０秒程度しかかからないので、シリコンウェーハは急速加熱されることになる。
そして、所望の温度位置で例えば５秒以上の所望の熱処理時間だけ停止させて熱処理を加えた後、すぐにモータ９により支持軸６を炉内から引き抜き、急速冷却する。最後に、ウェーハハンドリング装置によりウェーハを取り出し、熱処理を完了する。さらに熱処理するウェーハがある場合には、熱処理装置１０の温度を降温させていないので、次々にウェーハを投入して連続的に熱処理を行なうことができる。
FIG. 1 is a schematic view showing an example of a rapid heating / rapid cooling apparatus for a silicon wafer used in the present invention. The heat treatment by the
First, a wafer (not shown) disposed adjacent to the
When the placement of the wafer on the stage 7 is completed, the stage 7 is raised to the position of the desired temperature by immediately inserting the
Then, after the heat treatment is stopped at a desired temperature position for a desired heat treatment time of, for example, 5 seconds or more, the
こうして熱処理したシリコン単結晶ウェーハは、表層部に結晶欠陥が極めて少なくデバイスの電気特性が良好であり、放熱効果が高く、且つデバイスの動作速度が速くその低下もほどんとないウェーハとできる。特に、その表面から少なくとも深さ５μｍまでの領域における５０ｎｍ以上のサイズのＬＳＴＤが０．０５個／ｃｍ２以下の極低欠陥のＤＺ層が得られる一方で、ウェーハバルク部では酸素析出熱処理後の酸素析出物密度が１×１０８ 個/ｃｍ３以上という高いＩＧ効果を実現するのに十分な値となり、しかも放熱性が高く、キャリア移動度の高いシリコン単結晶ウェーハとなる。 The silicon single crystal wafer thus heat-treated can be a wafer having very few crystal defects in the surface layer portion, good device electrical characteristics, high heat dissipation effect, high device operation speed, and almost no deterioration. In particular, an ultra-low defect DZ layer having a LSTD of 50 nm or more in a region from the surface to a depth of at least 5 μm and having a size of 0.05 / cm 2 or less can be obtained, while in the wafer bulk portion, after oxygen precipitation heat treatment It becomes a value sufficient to realize a high IG effect of oxygen precipitate density of 1 × 10 8 pieces / cm 3 or more, and it becomes a silicon single crystal wafer having high heat dissipation and high carrier mobility.
以下に本発明の実施例及び比較例をあげてさらに具体的に説明するが、本発明はこれらに限定されるものではない。
（実施例１、比較例１）
実施例１として、直径４５０ｍｍの石英ルツボに所定の濃度のボロンを添加した同位体２８Ｓｉの含有率が９８％以上のシリコン多結晶原料を投入し、同時に炭素棒とシリコン窒化膜付きのシリコンウェーハとを投入した。そしてＣＺ法により直径２００ｍｍ、Ｐ型、方位＜１００＞の結晶棒を、通常の引き上げ速度である１．０ｍｍ／ｍｉｎで引き上げた。また比較例１として、同位体２８Ｓｉの含有率が通常（自然界に存在するのと同じ９２．２３％）のシリコン多結晶原料を使い、他の条件は実施例１と同じ結晶を引き上げた。実施例１、比較例１のいずれの結晶とも、引き上げ中のルツボの回転数を調整して、単結晶中の格子間酸素濃度が１６ｐｐｍａ（ＪＥＩＤＡ）となるようにした。なお、シリコンの同位体含有率を天然のものから変更するのはシリコン多結晶原料のみとし、ルツボ、種結晶等は同位体含有率を変更していない通常のものを用いた。
Hereinafter, the present invention will be described more specifically with reference to examples and comparative examples, but the present invention is not limited to these examples.
(Example 1, Comparative Example 1)
As Example 1, a silicon polycrystalline material having an isotope 28 Si content of 98% or more in which a predetermined concentration of boron is added to a quartz crucible having a diameter of 450 mm is introduced, and at the same time, a silicon wafer with a carbon rod and a silicon nitride film. And put it in. Then, a crystal rod having a diameter of 200 mm, P-type, and orientation <100> was pulled at a normal pulling speed of 1.0 mm / min by the CZ method. Further, as Comparative Example 1, a silicon polycrystal raw material having a normal content of isotope 28 Si (92.23%, which is the same as that existing in nature) was used, and the same crystal as in Example 1 was pulled up under other conditions. In both the crystals of Example 1 and Comparative Example 1, the rotational speed of the crucible being pulled was adjusted so that the interstitial oxygen concentration in the single crystal was 16 ppma (JEIDA). It should be noted that the silicon isotope content is changed from a natural one only by using a silicon polycrystalline raw material, and ordinary crucibles, seed crystals and the like whose isotopic contents are not changed are used.
結晶棒の尾部の炭素及び窒素濃度をＦＴ−ＩＲにより測定したところ、それぞれ３ｐｐｍａ、１．０×１０１４ａｔｏｍｓ／ｃｍ３であった（炭素、窒素の偏析係数は小さいので、結晶棒の直胴部の濃度はこの値以下となる）。また、酸素濃度をＦＴ−ＩＲにより測定したところ、実施例１、比較例１のどちらの結晶も１６ｐｐｍａの酸素濃度となっていることを確認した。 The carbon and nitrogen concentrations in the tail of the crystal rod were measured by FT-IR, respectively, and found to be 3 ppma and 1.0 × 10 14 atoms / cm 3 (since the segregation coefficients of carbon and nitrogen are small, the straight cylinder of the crystal rod The density of the part is below this value). Moreover, when oxygen concentration was measured by FT-IR, it was confirmed that both the crystals of Example 1 and Comparative Example 1 had an oxygen concentration of 16 ppma.
この実施例１、比較例１の２本の単結晶棒から、ワイヤーソーを用いてウェーハを切り出し、面取り、ラッピング、エッチング、鏡面研磨加工を施してシリコン単結晶鏡面ウェーハをそれぞれ１０枚作製した。このシリコン単結晶ウェーハの抵抗率を測定したところどちらも約１０Ω・ｃｍであった。 A wafer was cut out from the two single crystal rods of Example 1 and Comparative Example 1 using a wire saw, and chamfering, lapping, etching, and mirror polishing were performed to prepare 10 silicon single crystal mirror wafers. When the resistivity of this silicon single crystal wafer was measured, both were about 10 Ω · cm.
次に、上記のウェーハに、図１に示したような急速加熱・急速冷却装置（ＡＳＴ社製、ＳＨＳ−２８００）を用いて、１２００℃で１０秒間の急速加熱・急速冷却熱処理を施した。雰囲気ガスは１００％アルゴンガス雰囲気とした。そして熱処理後のウェーハを、ＭＯ−６０１により、深さ５μｍまでに存在する大きさ５０ｎｍ以上のグローンイン欠陥（ＬＳＴＤ）の測定を行った。 Next, the wafer was subjected to a rapid heating / cooling heat treatment at 1200 ° C. for 10 seconds using a rapid heating / rapid cooling apparatus (AST-2, SHS-2800) as shown in FIG. The atmosphere gas was a 100% argon gas atmosphere. The wafer after heat treatment was subjected to measurement of grown-in defects (LSTD) having a size of 50 nm or more existing up to a depth of 5 μm by MO-601.
その結果、実施例１で作製したウェーハではそれぞれ４〜８個／２００ｍｍウェーハ（約０．０１２〜０．０２４個／ｃｍ２）であり、比較例１で作製したウェーハの１２〜２２個／２００ｍｍウェーハ（約０．０３８〜０．０６９個／ｃｍ２）よりも極低欠陥のウエーハが得られた。 As a result, the wafers produced in Example 1 were 4 to 8 pieces / 200 mm wafers (about 0.012 to 0.024 pieces / cm 2 ), and the wafers produced in Comparative Example 1 were 12 to 22 pieces / 200 mm. Wafers with extremely low defects were obtained compared to wafers (about 0.038 to 0.069 / cm 2 ).
次に、上記のウェーハに、１０００℃で１０時間の熱処理を施し、ウェーハ表面の炭素、窒素あるいは酸素を外方拡散させるとともに、バルク中の酸素析出物を成長させた。なお、雰囲気ガスは１００％アルゴンガス雰囲気とした。 Next, the wafer was subjected to a heat treatment at 1000 ° C. for 10 hours to diffuse out the carbon, nitrogen or oxygen on the wafer surface and grow oxygen precipitates in the bulk. The atmosphere gas was a 100% argon gas atmosphere.
上記熱処理後のウェーハを壁開し、ＭＯ−６０１により、その壁開面（ウェーハ断面）のウェーハのバルク部における酸素析出物の密度を測定した。その結果、実施例１により製造されたウェーハの酸素析出物密度は４〜８×１０８個／ｃｍ３程度であり、比較例１により製造されたウェーハの密度６〜１１×１０８個／ｃｍ３程度より若干低目ではあったが、本発明の方法及びウェーハでも十分なＩＧ効果を有するシリコン単結晶ウェーハを作製出来ることがわかった。すなわち、ウェーハ表層欠陥が非常に少ないとともに、バルク部のＢＭＤが多いウェーハを作製することができた。
The wall of the wafer after the heat treatment was opened, and the density of oxygen precipitates in the bulk portion of the wafer on the wall opening surface (wafer cross section) was measured by MO-601. As a result, the oxygen precipitate density of the wafer manufactured according to Example 1 is about 4 to 8 × 10 8 pieces / cm 3 , and the density of the wafer manufactured according to Comparative Example 1 is 6 to 11 × 10 8 pieces /
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。 In addition, this invention is not limited to the said embodiment. The above-described embodiment is an exemplification, and the present invention has substantially the same configuration as the technical idea described in the claims of the present invention, and any device that exhibits the same function and effect is the present invention. It is included in the technical scope of the invention.
例えば、本発明においてチョクラルスキー法によって炭素をドープしたシリコン単結晶棒を育成するに際しては、融液に磁場が印加されているか否かは問われないものであり、本発明のチョクラルスキー法にはいわゆる磁場を印加するＭＣＺ法も含まれる。 For example, in growing the silicon single crystal rod doped with carbon by the Czochralski method in the present invention, it does not matter whether a magnetic field is applied to the melt, and the Czochralski method of the present invention. Includes an MCZ method in which a so-called magnetic field is applied.
１…ベルジャ、 ２，２’…加熱ヒータ、 ３…ハウジング、４…水冷チャンバ、
５…ベースプレート、 ６…支持軸、７…ステージ、 ８…シリコンウェーハ、
９…モータ、 １０…熱処理装置。
DESCRIPTION OF SYMBOLS 1 ... Berja, 2, 2 '... Heating heater, 3 ... Housing, 4 ... Water cooling chamber,
5 ... Base plate, 6 ... Support shaft, 7 ... Stage, 8 ... Silicon wafer,
9 ... motor, 10 ... heat treatment apparatus.
Claims (11)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003378735A JP4529416B2 (en) | 2003-11-07 | 2003-11-07 | Manufacturing method of silicon single crystal wafer and silicon single crystal wafer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003378735A JP4529416B2 (en) | 2003-11-07 | 2003-11-07 | Manufacturing method of silicon single crystal wafer and silicon single crystal wafer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005142434A JP2005142434A (en) | 2005-06-02 |
| JP4529416B2 true JP4529416B2 (en) | 2010-08-25 |
Family
ID=34689021
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003378735A Expired - Fee Related JP4529416B2 (en) | 2003-11-07 | 2003-11-07 | Manufacturing method of silicon single crystal wafer and silicon single crystal wafer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4529416B2 (en) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4806975B2 (en) * | 2005-06-20 | 2011-11-02 | 株式会社Ｓｕｍｃｏ | Method for growing silicon single crystal |
| US7819972B2 (en) | 2005-06-20 | 2010-10-26 | Sumco Corporation | Method for growing silicon single crystal and method for manufacturing silicon wafer |
| JP2007194232A (en) * | 2006-01-17 | 2007-08-02 | Shin Etsu Handotai Co Ltd | Process for producing silicon single crystal wafer |
| JP2007284324A (en) * | 2006-04-20 | 2007-11-01 | Sumco Corp | Manufacturing device and manufacturing method for semiconductor single crystal |
| JP4899608B2 (en) * | 2006-04-20 | 2012-03-21 | 株式会社Ｓｕｍｃｏ | Semiconductor single crystal manufacturing apparatus and manufacturing method |
| JP5217245B2 (en) * | 2007-05-23 | 2013-06-19 | 株式会社Ｓｕｍｃｏ | Silicon single crystal wafer and manufacturing method thereof |
| JP4978396B2 (en) * | 2007-09-19 | 2012-07-18 | 信越半導体株式会社 | Epitaxial wafer manufacturing method |
| JP4962406B2 (en) * | 2008-05-14 | 2012-06-27 | 信越半導体株式会社 | Method for growing silicon single crystal |
| JP2010114211A (en) * | 2008-11-05 | 2010-05-20 | Shin Etsu Handotai Co Ltd | Method of manufacturing epitaxial silicon wafer |
| ATE545719T1 (en) | 2009-12-29 | 2012-03-15 | Siltronic Ag | SILICON WAFER AND PRODUCTION PROCESS THEREOF |
| JP2013129564A (en) | 2011-12-21 | 2013-07-04 | Siltronic Ag | Silicon single crystal substrate and method of manufacturing the same |
| JP5333620B2 (en) * | 2012-03-14 | 2013-11-06 | 信越半導体株式会社 | Epitaxial silicon wafer manufacturing method |
| JP6845020B2 (en) * | 2017-01-11 | 2021-03-17 | グローバルウェーハズ・ジャパン株式会社 | Heat treatment method for silicon wafer |
| JP7361061B2 (en) * | 2017-01-11 | 2023-10-13 | グローバルウェーハズ・ジャパン株式会社 | silicon wafer |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0992588A (en) * | 1995-09-21 | 1997-04-04 | Nec Corp | Single-crystal silicon substrate |
| JP2002043318A (en) * | 2000-07-28 | 2002-02-08 | Shin Etsu Handotai Co Ltd | Method for manufacturing silicon single crystal wafer |
| JP2002087900A (en) * | 2000-09-08 | 2002-03-27 | Ito Associates:Kk | Method of producing single crystal silicon |
-
2003
- 2003-11-07 JP JP2003378735A patent/JP4529416B2/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0992588A (en) * | 1995-09-21 | 1997-04-04 | Nec Corp | Single-crystal silicon substrate |
| JP2002043318A (en) * | 2000-07-28 | 2002-02-08 | Shin Etsu Handotai Co Ltd | Method for manufacturing silicon single crystal wafer |
| JP2002087900A (en) * | 2000-09-08 | 2002-03-27 | Ito Associates:Kk | Method of producing single crystal silicon |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005142434A (en) | 2005-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5072460B2 (en) | Silicon wafer for semiconductor and manufacturing method thereof | |
| JP4463957B2 (en) | Silicon wafer manufacturing method and silicon wafer | |
| JP4224966B2 (en) | Manufacturing method of silicon single crystal wafer, manufacturing method of epitaxial wafer, evaluation method of silicon single crystal wafer | |
| EP1881093A2 (en) | Silicon single crystal wafer for IGBT and method for manufacturing silicon single crystal wafer for IGBT | |
| JP5515406B2 (en) | Silicon wafer and manufacturing method thereof | |
| JP5321460B2 (en) | Manufacturing method of silicon single crystal wafer for IGBT | |
| US6139625A (en) | Method for producing a silicon single crystal wafer and a silicon single crystal wafer | |
| JP3692812B2 (en) | Nitrogen-doped low-defect silicon single crystal wafer and manufacturing method thereof | |
| KR101684873B1 (en) | Method of manufacturing silicon substrate, and silicon substrate | |
| JP4529416B2 (en) | Manufacturing method of silicon single crystal wafer and silicon single crystal wafer | |
| JP3975605B2 (en) | Silicon single crystal wafer and method for producing silicon single crystal wafer | |
| JP4699675B2 (en) | Annealed wafer manufacturing method | |
| JP2008066357A (en) | Silicon single crystal wafer and method of manufacturing the same | |
| JP2010222241A (en) | Silicon single crystal wafer for igbt and method for manufacturing silicon single crystal wafer for igbt | |
| JP5387408B2 (en) | Manufacturing method of silicon single crystal wafer for IGBT | |
| JP2007235153A (en) | High-resistance silicon wafer, and manufacturing method thereof | |
| JP3614019B2 (en) | Manufacturing method of silicon single crystal wafer and silicon single crystal wafer | |
| JP5278324B2 (en) | Manufacturing method of silicon single crystal wafer for IGBT | |
| KR101532154B1 (en) | Method of manufacturing annealed wafer | |
| JP3771737B2 (en) | Method for producing silicon single crystal wafer | |
| JP2005206391A (en) | Method for guaranteeing resistivity of silicon single crystal substrate, method for manufacturing silicon single crystal substrate, and silicon single crystal substrate | |
| JP2007242920A (en) | Nitrogen-doped and annealed wafer and method of manufacturing the same | |
| JP4089137B2 (en) | Method for producing silicon single crystal and method for producing epitaxial wafer | |
| JPH11349394A (en) | Nitrogen-doped silicon single crystal wafer having low defect density and it production | |
| JP2003109961A (en) | Epitaxial silicon wafer and its manufacturing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060823 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100315 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100323 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100518 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100531 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4529416 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130618 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |