JP3975605B2 - Silicon single crystal wafer and method for producing silicon single crystal wafer - Google Patents

Silicon single crystal wafer and method for producing silicon single crystal wafer Download PDF

Info

Publication number
JP3975605B2
JP3975605B2 JP06361299A JP6361299A JP3975605B2 JP 3975605 B2 JP3975605 B2 JP 3975605B2 JP 06361299 A JP06361299 A JP 06361299A JP 6361299 A JP6361299 A JP 6361299A JP 3975605 B2 JP3975605 B2 JP 3975605B2
Authority
JP
Japan
Prior art keywords
single crystal
silicon single
wafer
nitrogen
heat treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP06361299A
Other languages
Japanese (ja)
Other versions
JP2000211995A (en
Inventor
正郎 玉塚
徳弘 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP06361299A priority Critical patent/JP3975605B2/en
Publication of JP2000211995A publication Critical patent/JP2000211995A/en
Application granted granted Critical
Publication of JP3975605B2 publication Critical patent/JP3975605B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、チョクラルスキー法(CZ法)によってシリコン単結晶を引上げる際に、窒素をドープし、かつ窒素濃度、酸素濃度、及び冷却速度を制御して結晶成長を行うことにより、所望の品質を有するシリコン単結晶ウエーハを製造する技術に関する。
【0002】
【従来の技術】
半導体集積回路等のデバイスを作製するためのウエーハとしては、主にチョクラルスキー法(CZ法)によって育成されたシリコン単結晶ウエーハが用いられている。このようなシリコン単結晶ウエーハに結晶欠陥が存在すると、半導体デバイス作製時にパターン不良などを引き起こしてしまう。特に、近年の高度に集積化されたデバイスにおけるパターン幅は、0.3μm以下といった非常に微細なものとなっているため、このようなパターン形成時には、0.1μmサイズの結晶欠陥の存在でもパターン不良等の原因になり、デバイスの生産歩留あるいは品質特性を著しく低下させてしまう。従って、シリコン単結晶ウエーハに存在する結晶欠陥は極力サイズを小さくさせなければならない。
【0003】
特に最近になって、CZ法により育成されたシリコン単結晶中には、Grown-in欠陥と呼ばれる、結晶成長中に導入された結晶欠陥が存在することが報告されている。このような結晶欠陥の主な発生原因は、単結晶製造中に凝集する原子空孔のクラスタあるいは石英ルツボから混入する酸素原子の凝集体である酸素析出物であると考えられている。これらの結晶欠陥はデバイスが形成されるウエーハの表層部に存在すると、デバイス特性を劣化させる有害な欠陥となるので、このような結晶欠陥を低減し、十分な深さを有する無欠陥層(DZ)を表層部に有するウエーハを作製することが望ましい。
【0004】
また、シリコン単結晶ウエーハの表層部にFeやCu等の重金属不純物が存在すると、デバイス作製時にデバイス特性の劣化を生じる。そのため、シリコンウエーハのバルク部にゲッタリングサイトとして、内部微小欠陥を析出させ、重金属不純物を除去するイントリンシックゲッタリング(IG)が重要となる。このイントリンシックゲッタリングを効果的なものとするには、ウエーハのバルク部に充分な密度の内部微小欠陥(BMD)を形成させることが必要となる。
なお、ここでいう内部微小欠陥とは、バルク中に存在する酸素析出物および酸素析出に誘起されて発生する転位、積層欠陥等の微小欠陥を指す。
【0005】
以上の点から、シリコン半導体ウエーハの製造にあたっては、ゲッタリング熱処理あるいはデバイス工程熱処理後において、デバイスが作製されるウエーハ表面の無欠陥層の深さと、ゲッタリングサイトとなるウエーハ内部の内部微小欠陥の密度が重要な要素となる。
【0006】
この無欠陥層深さと内部微小欠陥密度は、CZ法により育成されるシリコン単結晶の酸素濃度、あるいはシリコン単結晶育成中の冷却速度(成長速度)に依存することが知られていた。そのため従来は、シリコンウエーハの無欠陥層深さと内部微小欠陥密度を制御するのに、主に酸素濃度と冷却速度を制御することが行われていた。
【0007】
【発明が解決しようとする課題】
しかし、このような酸素濃度と冷却速度を制御する方法によって育成されたシリコン単結晶棒から得られたシリコン単結晶ウエーハは、Grown-in欠陥等の結晶欠陥のサイズが大きいため、その後のゲッタリング熱処理等によっても十分に結晶欠陥を消滅させることができなかった。その結果として、従来のシリコン単結晶ウエーハの無欠陥層深さは最大でも0.5μm程度の浅いものとなっていた。
【0008】
また、従来法では、20ppma(JEIDA:日本電子工業振興協会規格)程度の高酸素濃度のウエーハの場合には、熱処理後の内部微小欠陥密度は最大で1×1010ケ/cm程度となるが、表面近傍に酸素起因の結晶欠陥が残存するためにデバイスの歩留りを低下させる原因となっていた。また、通常デバイスに使用される酸素濃度が9〜17ppmaのウエーハでは、熱処理後の内部微小欠陥密度は、最大でも1×10ケ/cm程度に留まり、十分なゲッタリング効果をあげるためには、内部微小欠陥密度が不足していた。そのためウエーハ表面の重金属汚染に起因したデバイス工程歩留りの低下が問題であった。
【0009】
本発明はこのような問題点に鑑みて為されたもので、CZ法によって作製されるシリコン単結晶ウエーハにおいて、無欠陥層深さと内部微小欠陥密度の制御可能範囲を大幅に拡大し、高品質のシリコン単結晶ウエーハを得ることを目的とする。
【0010】
【課題を解決するための手段】
上記課題を解決するため、本発明は、チョクラルスキー法により窒素をドープして育成されたシリコン単結晶棒をスライスして得たシリコン単結晶ウエーハであって、該シリコン単結晶ウエーハのゲッタリング熱処理後またはデバイス製造熱処理後の無欠陥層深さが2〜12μmであり、かつゲッタリング熱処理後またはデバイス製造熱処理後の内部微小欠陥密度が1×10〜2×1010ケ/cmであることを特徴とするシリコン単結晶ウエーハである。
【0011】
このようにチョクラルスキー法により窒素をドープして育成されたシリコン単結晶棒から成るシリコン単結晶ウエーハは、ゲッタリング熱処理後またはデバイス製造熱処理後の無欠陥層深さが2〜12μmで、かつゲッタリング熱処理後またはデバイス製造熱処理後の内部微小欠陥密度が1×10〜2×1010ケ/cmと、従来のシリコン単結晶ウエーハに比べて大幅に広い範囲で制御可能となるため、デバイス形成可能な領域が広く、高いゲッタリング能力を有するシリコン単結晶ウエーハとなる。
【0012】
なお、ここでゲッタリング熱処理とは、育成されたシリコン単結晶棒をウエーハに加工した後からデバイス工程に入る前までに施される熱処理を総称し、主に不純物酸素の外方拡散による表面近傍の結晶欠陥の消滅を目的とする。デバイス熱処理とは、ゲッタリング熱処理その他の処理をウエーハに施した後に、デバイス製造工程で施される熱処理を総称するものである。
【0013】
この場合前記シリコン単結晶ウエーハの窒素濃度が1×1012〜1×1015atoms/cm3であることが好ましい。
結晶欠陥のサイズを小さくして欠陥の成長を抑制するには、窒素濃度を1×1010atoms/cm3以上にするのが望ましく、シリコン単結晶の単結晶化の妨げにならないようにするためには、5×1015atoms/cm3以下とするのが好ましいが、この1×1012〜1×1015atoms/cm3の範囲の窒素濃度は、結晶欠陥の成長の抑制に最も効果的な窒素濃度であるため、ウエーハの窒素濃度がこの範囲であれば、結晶欠陥のサイズを十分に小さくすることができ、ゲッタリング熱処理後の無欠陥層深さを深くすることができる。
【0014】
この場合前記シリコン単結晶ウエーハの窒素濃度が1×1013〜1×1014atoms/cm3であればさらに好ましい。
窒素濃度を1×1014atoms/cm3以下とすれば、ゲッタリング熱処理またはデバイス製造熱処理が施された後においては、より確実にOSF核を消滅させることができるので、このようなウエーハ上に形成されたデバイスの特性はさらに信頼性の高いものとなる。また、このようなウエーハ表面にエピタキシャル成長を行なった場合は、このOSF消滅に伴い、形成したエピタキシャル層中に形成される積層欠陥(SF)などの結晶欠陥を著しく抑制することができる利点も有する。
一方、窒素濃度が1×1013atoms/cm3以上であれば、ゲッタリング熱処理またはデバイス製造熱処理後の内部欠陥密度は1×10ケ/cm以上が確実に得られるので、より一層のゲッタリング効果が期待できる。
【0015】
この場合前記シリコン単結晶ウエーハの酸素濃度が9〜17ppmaであることが好ましい。
シリコン単結晶ウエーハの酸素濃度がこの範囲の値であれば、結晶欠陥の成長形成を一層抑制することができ、無欠陥層での酸素析出物の形成を防止することもできる。一方、バルク部では、窒素の存在により酸素析出が促進されるので、上記範囲の下限値である9ppma程度の低酸素濃度であっても十分にIG効果を発揮することができる。
【0016】
この場合前記シリコン単結晶棒が、結晶成長時の1150℃から1080℃までの冷却速度を1.0〜4.5℃/minの範囲に制御されて育成された単結晶棒であることが好ましい。
結晶成長後の1150℃から1080℃までの冷却速度が1.0〜4.5℃/minの範囲であれば、結晶欠陥を十分に小さくすることができ、ゲッタリング熱処理後の無欠陥層深さが2〜12μmであり、かつ内部微小欠陥密度が1×10〜2×1010ケ/cmの範囲であるシリコンウエーハを製造することができる。また、この範囲の冷却速度であれば、シリコン単結晶の成長速度を生産性に影響があるほど遅くする必要はない。
【0017】
また、本発明は、シリコン単結晶ウエーハの製造方法において、チョクラルスキー法によって窒素をドープしたシリコン単結晶棒を、窒素濃度、酸素濃度、及び冷却速度を制御しつつ育成し、該シリコン単結晶棒をスライスしてウエーハに加工することを特徴とするシリコン単結晶ウエーハの製造方法である。
【0018】
このように、酸素濃度および冷却速度のみならず、窒素ドープ量をも制御して、シリコン単結晶棒を育成することにより、無欠陥層深さと内部微小欠陥密度の制御範囲は大幅に拡大し、無欠陥層深さが2〜12μmであり、かつ内部微小欠陥密度が1×10〜2×1010ケ/cmである高品質のシリコン単結晶ウエーハを製造することができる。
【0019】
この場合前記チョクラルスキー法によって窒素をドープしたシリコン単結晶棒を育成する際に、該単結晶棒にドープする窒素濃度を1×1012〜1×1015atoms/cm3に制御することが好ましく窒素濃度を1×1013〜1×1014atoms/cm3に制御すれば、一層好ましい。また、該単結晶棒に含有される酸素濃度を9〜17ppmaに制御することが好ましく、さらに、該単結晶棒の結晶成長時の1150℃から1080℃までの冷却速度を1.0〜4.5℃/minの範囲に制御することが好ましい。
【0020】
このように、窒素をドープしたシリコン単結晶棒を育成する際に、窒素濃度、酸素濃度、冷却速度を上記の範囲に制御することによって、確実に無欠陥層深さが2〜12μmであり、かつ内部微小欠陥密度が1×10〜2×1010ケ/cmに制御されたシリコン単結晶ウエーハを製造することができる。
【0021】
以下、本発明をさらに詳細に説明する。
本発明は、従来の方法で行われていた酸素濃度および冷却速度を制御することに加えて、シリコン単結晶中の窒素濃度を制御することにより、無欠陥層深さと内部微小欠陥密度を制御し得る範囲を大幅に拡大することができるという知見に基づき、鋭意研究を重ねて完成に至ったものである。
【0022】
従来、シリコンウエーハの無欠陥層深さと内部微小欠陥密度は、極めて狭い範囲でしか制御することができなかった。ここで図1は、酸素濃度等各パラメータの値におけるシリコン単結晶ウエーハの無欠陥層深さ及び内部微小欠陥密度を示した図である。
【0023】
図1に示すように、従来の方法のように酸素濃度を変化させ、冷却速度を変更したとしても、酸素濃度が9〜17ppmaのウエーハでは無欠陥層深さと内部微小欠陥密度は、それぞれ0〜0.5μm、8×10〜1×10ケ/cmといった狭い範囲でしか制御できないことが判る。
【0024】
この原因は、従来法における結晶欠陥のサイズと酸素析出物のサイズ及びその密度にあった。
図2(a)(b)はシリコン単結晶ウエーハ内の結晶欠陥、酸素析出物の様子を模式的に示した図であり、図2(b)は従来の製法によるウエーハ内の様子を示した図である。図2(b)に示すように従来法によると、結晶欠陥の密度は低く欠陥数は少ないものの、サイズの大きい結晶欠陥が発生してしまう。このサイズの大きい結晶欠陥はその後のゲッタリング熱処理等では十分に除去することができず、無欠陥層深さを薄くさせる原因となっていた。また、ウエーハバルク部での酸素析出物の密度は低く、そのサイズも小さいため、ゲッタリング能力は低いものとなっていた。
【0025】
そこで、本発明の発明者らは、チョクラルスキー法によりシリコン単結晶を育成する際に窒素をドープし、その量を制御することを着想した。図1に本発明のシリコン単結晶ウエーハの各パラメータ値における無欠陥層深さ及び内部微小欠陥密度を併記した。図1より本発明のウエーハは、無欠陥層深さは2〜12μmであり、内部微小欠陥密度は1×10〜2×1010ケ/cmという広範囲で制御できることが判る。
【0026】
また、図2(a)に本発明のウエーハ内の様子を示した。図2(a)に示すように本発明の方法によると、結晶欠陥の密度は高く欠陥数は多いものの、サイズの小さい結晶欠陥が発生する。このようなサイズの小さい結晶欠陥は、その後のゲッタリング熱処理等で容易に消去することができる。そのため、無欠陥層深さは従来のウエーハに比べて、大幅に深いものとすることができる。
加えて、ウエーハのバルク部には、ゲッタリング熱処理で溶解しにくいサイズの大きい酸素析出物が大量に析出するため、従来のウエーハに比べてはるかに高いゲッタリング効果を得ることができる。
【0027】
本発明のシリコン単結晶ウエーハがこのような性質を持つのは、適量に制御された窒素をドープされているからである。すなわち、窒素をシリコン単結晶中にドープすると、シリコン中の原子空孔の凝集が抑制され、結晶欠陥のサイズが縮小することが指摘されている(T.Abe and H.Takeno,Mat.Res.Soc.Symp.Proc.Vol.262,3,1992)。この効果は原子空孔の凝集過程が、均一核形成から不均一核形成に移行するためであると考えられる。したがって、CZ法によりシリコン単結晶を育成する際に、窒素をドープすれば、結晶欠陥のサイズを非常に小さくしたシリコン単結晶およびこれを加工したシリコン単結晶ウエーハを得ることが出来る。
【0028】
一方、窒素原子は結晶成長中に酸素析出を助長させる効果があることも知られている。(例えば、F.Shimura and R.S.Hockett,Appl.Phys.Lett.48,224,1986)。従って、窒素を適量にドープすることにより、ウエーハバルク部の酸素析出物密度を高め、シリコン単結晶ウエーハのゲッタリング能力を著しく向上させることができる。
【0029】
窒素をシリコン単結晶中にドープすると、シリコン中に導入される結晶欠陥が減少する理由は、前述の通り原子空孔の凝集過程が、均一核形成から不均一核形成に移行するためであると考えられる。
従って、ドープする窒素の濃度は、十分に不均一核形成を引き起こす、1×1010atoms/cm3以上にするのが好ましく、またシリコン単結晶中の固溶限界である5×1015atoms/cm3を越えると、シリコン単結晶の単結晶化そのものが阻害されることがあるので、この濃度を越えないようにすることが望ましい。
【0030】
さらに本発明の発明者は、この窒素濃度についてさらに研究・検討を重ねた結果、結晶欠陥の発生を抑制し、無欠陥層深さ及び内部微小欠陥密度の制御に効果的な窒素濃度は、1×1012〜1×1015atoms/cm3の範囲であることを見出した。ドープする窒素の濃度が比較的高い、このような濃度範囲であれば、容易に無欠陥層深さと内部微小欠陥密度を本発明のウエーハの範囲に制御することができるからである。
【0031】
さらに加えて本発明の発明者は、この窒素濃度についてさらに研究を続けたところ、上記窒素濃度を1×1013〜1×1014atoms/cm3とすることが最も効果的であることが判明した。
本発明の発明者らは、窒素濃度の最適値を発見するため以下の実験を行なった。
(実験1)
まず、直径8インチ、P型(ボロンドープ)、方位<100>の単結晶棒を、引上げ速度1.0mm/min、1.8mm/min、の2種類で引上げた。その際、窒素濃度が3×1012〜1×1015atoms/cm3となるように原料中に投入する窒化珪素膜付きウエーハの量を調整した。そして、引上げられたシリコン単結晶棒を加工し、シリコン単結晶鏡面ウエーハを作製した。作製されたシリコン単結晶鏡面ウエーハの抵抗率はいずれも約10Ω・cm、酸素濃度は9〜17ppma(JEIDA)の範囲であった。
【0032】
次に、これらのウエーハに1100℃、60分のOSF酸化熱処理を行い、表面に発生したOSF領域の幅を測定し、測定結果を図3に示した。尚、図3において、例えば横軸の表記1.0E+13は1×1013を意味している。
図3より、窒素濃度が1×1014atoms/cm3以下において、OSFの発生する領域幅が極端に縮小していることがわかる。
【0033】
また、OSFを調査したウエーハと同一条件で作製した別ウエーハについて、OSF酸化を行なわずに、800℃、4時間の熱処理(窒素雰囲気)と1000℃、16時間の酸化熱処理を行い、後述のOPP法によりウエーハの内部微小欠陥密度を評価した。その結果、窒素濃度が1×1013atoms/cm3以上では確実に1×10ケ/cm以上の内部微小欠陥密度が得られることが判った。
【0034】
(実験2)
窒素濃度が1×1013〜1×1015atoms/cm3である以外は、実験1と同一仕様のシリコン単結晶鏡面ウエーハを作製し、ゲッタリング熱処理として水素ガス100%雰囲気で6℃/minで昇温し、1200℃で60分維持した後、3℃/minで冷却する熱処理を施したものとその熱処理を行なわないものとに分類した。次に、それぞれのウエーハの表面に、エピタキシャル成長装置を用いて1090℃で15μmの厚さのシリコンエピタキシャル成長を行なった。そして、エピタキシャル成長後の表面の積層欠陥(SF)密度をSP1(KLAテンコール社製商品名)により行い、その結果を図4に示した。尚、図4においても、例えば横軸の表記1.0E+13は1×1013を意味している。
【0035】
図4より、引き上げ速度、ゲッタリング熱処理の有無に関わらず、窒素濃度が1×1014atoms/cm3以下であればエピタキシャル層表面の積層欠陥(SF)密度を大幅に低減できることがわかる。
【0036】
以上の実験結果をまとめると、以上の事が判る。
窒素がドープされたウエーハは、ゲッタリング熱処理またはデバイス製造熱処理を施すことにより、ウエーハ表面にもともと存在したOSF(酸化誘起積層欠陥)の核の大部分が消滅するので、OSFが発生してデバイス特性に大きな影響を及ぼすことは少ない。
【0037】
しかし、窒素濃度を1×1014atoms/cm3以下とすれば、ゲッタリング熱処理またはデバイス製造熱処理前の状態であっても、OSF核が極めて少ないので、OSFが発生する領域をウエーハ全面にわたりほぼ完全に消滅させることができる。 したがって、ゲッタリング熱処理またはデバイス製造熱処理が施された後においては、より確実にOSF核を消滅させることができるので、このようなウエーハ上に形成されたデバイスの特性はさらに信頼性の高いものとなる。
なお、OSFの核は、後述の酸化膜耐圧特性評価(TZDB,TDDB)では不良として検出されない欠陥である。
【0038】
また、窒素濃度を1×1014atoms/cm3以下にした場合、OSF核の消滅に伴い、そのウエーハ表面にエピタキシャル成長を行なった場合において、形成したエピタキシャル層中に形成される積層欠陥(SF)などの結晶欠陥も著しく抑制することができる利点も有する。
【0039】
一方、窒素濃度が1×1013atoms/cm3以上であれば、ゲッタリング熱処理またはデバイス製造熱処理後の内部欠陥密度は1×10ケ/cm以上が確実に得られるので、より一層のゲッタリング効果が確実に期待できる。
【0040】
また発明者は、無欠陥層深さと内部微小欠陥密度を本発明のウエーハの範囲に制御するためには、酸素濃度を9〜17ppmaの範囲にすることが好ましいことを発見した。これは、17ppma以下の酸素濃度にすると、ウエーハ加工後、デバイスが形成される無欠陥層に有害な酸素析出物が形成される危険性はなく、逆に9ppma以上にすることによって酸素析出物が不足し、ゲッタリング効果の低下や、結晶強度の低下を招く心配がないからである。そのため、シリコン単結晶ウエーハの酸素濃度は9〜17ppmaの範囲であることが好ましい。
【0041】
さらに発明者は、無欠陥層深さと内部微小欠陥密度を本発明のウエーハの範囲に制御するためには、結晶成長時の1150℃から1080℃までの冷却速度を1.0〜4.5℃/minに制御することが好ましいことを発見した。これは、結晶欠陥のサイズは原子空孔の凝集温度帯域の通過時間に大きく影響されるからである。冷却速度を1.0℃/min以上に速くすれば結晶欠陥のサイズを縮小することができ、冷却速度が4.5℃/min以下であれば無転位結晶を成長させることができる。そのため、本発明のウエーハの範囲に制御するためには、冷却速度を1.0〜4.5℃/minの範囲に制御することが好ましい。
尚、4.5℃/min以上の冷却速度であっても無転位結晶が作製可能な製造条件を見い出せればよい。
【0042】
【発明の実施の形態】
本発明において、CZ法によって窒素をドープしたシリコン単結晶棒を育成するには、例えば特開昭60−251190号に記載されているような公知の方法によれば良い。
【0043】
すなわち、CZ法は、石英ルツボ中に収容された多結晶シリコン原料の融液に種結晶を接触させ、これを回転させながらゆっくりと引き上げて所望直径のシリコン単結晶棒を育成する方法であるが、あらかじめ石英ルツボ内に窒化物を入れておくか、シリコン融液中に窒化物を投入するか、雰囲気ガスを窒素を含む雰囲気とすること等によって、引き上げ結晶中に窒素をドープすることができる。この際、窒化物の量あるいは窒素ガスの濃度あるいは導入時間等を調整することによって、結晶中のドープ量を制御することが出来る。こうして前述の1×1012〜1×1015atoms/cm3あるいは1×1013〜1×1014atoms/cm3の窒素濃度に制御することも容易に行うことができる。
【0044】
また、前述したように本発明では、CZ法によって窒素をドープしたシリコン単結晶棒を育成する際に、単結晶棒に含有される酸素濃度を、9〜17ppmaの範囲に制御することが好ましい。
シリコン単結晶棒を育成する際に、含有される酸素濃度を上記範囲に低下させる方法は、従来から慣用されている方法によれば良い。例えば、ルツボ回転数の減少、導入ガス流量の増加、雰囲気圧力の低下、シリコン融液の温度分布および対流の調整等の手段によって、簡単に上記酸素濃度範囲とすることが出来る。
【0045】
また、前述したように本発明では、CZ法によって窒素をドープしたシリコン単結晶棒を育成する際に、結晶成長中の冷却速度を1.0〜4.5℃/minに制御することが好ましい。
実際にこのような結晶製造条件を実現するためには、例えば、結晶の引上げ速度を調整して結晶の成長速度を増減させる方法により行うことが可能である。あるいは、CZ法シリコン単結晶製造装置のチャンバー内において、結晶を任意の冷却速度で冷却することができる装置を設ければ良い。このような冷却装置としては、冷却ガスを吹き付けて結晶を冷却できる装置あるいは、融液面上の一定位置に、結晶を囲うように水冷リングを設ける等の方法を適用することができる。この場合、上記冷却法と結晶の引上速度を調整することによって、上記冷却速度範囲内とすることができる。
【0046】
こうしてCZ法において、所望濃度の窒素がドープされ、所望濃度の酸素を含有し、所望の冷却速度で結晶成長がなされたシリコン単結晶棒を得ることができる。これを通常の方法にしたがい、内周刃スライサあるいはワイヤソー等の切断装置でスライスした後、面取り、ラッピング、エッチング、研磨等の工程を経てシリコン単結晶ウエーハに加工する。もちろん、これらの工程は例示列挙したにとどまり、この他にも洗浄等種々の工程があり得るし、工程順の変更、一部省略等目的に応じ適宜工程は変更使用されている。
【0047】
そして、こうして得られたシリコン単結晶ウエーハを、その後のゲッタリング熱処理および/またはデバイス製造熱処理において熱処理を施すことにより、無欠陥層深さが2〜12μmであって、かつ内部微小欠陥密度が1×10〜2×1010ケ/cmという本発明のシリコン単結晶ウエーハを得ることができる。この本発明のシリコン単結晶ウエーハは、デバイス作製領域である無欠陥層が深いためデバイス作製の自由度が高く、高いゲッタリング能力を有するためデバイス歩留りも高いウエーハとなる。
【0048】
【実施例】
以下、本発明の実施例および比較例を挙げて具体的に説明するが、本発明はこれらに限定されるものではない。
(実施例、比較例)
CZ法により、直径18インチの石英ルツボに、原料多結晶シリコンをチャージし、直径8インチ、P型、方位<100>、抵抗率10Ω・cmの結晶棒を、窒素ドープ量、酸素濃度、冷却速度の条件を変えて12本引上げた。
【0049】
窒素ドープ量の制御は、原料中にあらかじめ所定量の窒化珪素膜を有するシリコンウエーハを投入しておくことにより行なった。酸素濃度の制御は、引き上げ中ルツボ回転を制御することにより行った。冷却速度の制御は、単結晶棒の引上げ速度を変化させ、結晶の成長速度を変化させることにより行った。
【0050】
ここで得られた単結晶棒から、ワイヤソーを用いてウエーハを切り出し、面取り、ラッピング、エッチング、鏡面研磨加工を施して、窒素のドープ量、酸素濃度及び冷却速度以外の条件はほぼ同一とした12種類の直径8インチのシリコン単結晶鏡面ウエーハを各々複数枚作製した。
【0051】
こうして得られたシリコン単結晶ウエーハにゲッタリング熱処理を施した。この場合のゲッタリング熱処理は、シリコン単結晶ウエーハを水素50%とアルゴン50%から成る雰囲気下で、6℃/minの昇温率で1200℃まで昇温し、1200℃で60分維持した後、3℃/minの降温率で冷却することにより行った。
【0052】
この後、これら12種類のシリコン単結晶ウエーハの無欠陥層深さを評価した。この無欠陥層深さの評価は、まず表面研磨を行い、表面からの研磨除去量を変えたウエーハを準備した。そして、SC−1混合液(アンモニア水(NHOH)と過酸化水素水(H)及び超純水の1:1:20の混合液)にて、ウエーハを温度約80℃で1時間洗浄することにより微小なCOPを顕在化させ、ウエーハ表面をKLA/Tencor社製SP1パーティクル測定装置にて、そのウエーハ表面に存在する大きさが0.10μm以上のCOP(Crystal Originated Particle)について、COP数をカウントすることによって測定した。研磨除去は1μm毎に12μmの深さまで行った。
【0053】
また、無欠陥層深さについては、上記と同様に、表面からの研磨除去量を変えたウエーハについて、酸化膜耐圧品質を評価することによっても行った。酸化膜耐圧品質の評価は、TZDB(Time Zero Dielectric Breakdown)のCモード収率、詳しくはリンドープポリシリコン電極(酸化膜厚25nm、電極面積8mm)を作製し、判定電流値1mA/cm2で評価した絶縁破壊電界8MV/cm以上のものを良品として、ウエーハ面内100ケの電極を測定した場合の良品率をC−mode良品率とした。
【0054】
また、TDDB(Time Dependent Dielectric Breakdown)のγモード収率でも評価した。これは、リンドープポリシリコン電極(酸化膜厚25nm、電極面積4mm)を作製し、ストレス電流0.01mA/cm2を継続的に流して、電荷量25C/cm2以上で絶縁破壊が発生するものを良品として、ウエーハ面内100ケの電極を測定した場合の良品率をγ−mode良品率とした。
そして、TZDB及びTDDB両方の評価において良品率が90%以上の場合を無欠陥層と判定した。
【0055】
この後、これら12種類のシリコン単結晶ウエーハに、デバイス熱処理を模した熱処理を施した。この熱処理は、シリコン単結晶ウエーハを窒素雰囲気で、800℃の熱処理を4時間施してから、1000℃の酸化熱処理を16時間施すことによって行った。
【0056】
そして、これら12種類のシリコン単結晶ウエーハの内部微小欠陥密度を評価した。この内部微小欠陥密度の測定はOPP(Optical Precipitate Profiler)法で行った。このOPP法は、ノルマルスキータイプ微分干渉顕微鏡を応用したもので、まず光源からでたレーザ光を偏光プリズムで2本の直交する90°位相が異なる直線偏光のビームに分離して、ウエーハ鏡面側から入射させる。この時1つのビームが欠陥を横切ると位相シフトが生じ、もう1つのビームとの位相差が生じる。この位相差をウエーハ裏面透過後に、偏光アナライザーにより検出することにより欠陥を検出する。
【0057】
こうして得られた測定結果を表1に示した。ここで無欠陥層深さの評価については、COP数による評価はウエーハ面内のCOP数が100より少ない深さまでが無欠陥層であると評価し、また酸化膜耐圧による評価は良品率が90%以上の深さまでが無欠陥層であるとして評価した。
【0058】
【表1】

Figure 0003975605
【0059】
表1より、本発明に係る窒素濃度を制御されて育成された単結晶から作製されたウエーハは、従来の酸素濃度及び冷却速度のみを制御されたウエーハに比べて、無欠陥層深さ及び内部微小欠陥密度は著しく向上していることが判る。また、無欠陥層深さをCOP数による評価及び酸化膜耐圧による評価の内、低い値を示しているものを無欠陥層深さとして、図1にプロットした。図1より、実施例の本発明に係るウエーハは、比較例の従来のウエーハに比べて、無欠陥層深さと内部微小欠陥密度の制御可能範囲がはるかに拡大していることが判る。
【0060】
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
【0061】
例えば、本発明においてチョクラルスキー法によって窒素をドープしたシリコン単結晶棒を育成するに際しては、融液に磁場が印加されているか否かは問われないものであり、本発明のチョクラルスキー法にはいわゆる磁場を印加するMCZ法も含まれる。
【0062】
また、シリコン単結晶ウエーハに施されたゲッタリング熱処理またはデバイス製造熱処理においても、上記実施形態はあくまでも例示であり、製造されるデバイスの仕様等によって、適宜変更が可能なものである。
【0063】
【発明の効果】
本発明では、チョクラルスキー法によって窒素をドープしたシリコン単結晶棒を育成し、CZ結晶中の窒素濃度、酸素濃度及び結晶成長中の冷却速度を制御することにより、ゲッタリング熱処理後の無欠陥層深さを2〜12μmの範囲にすることができ、ゲッタリング熱処理後あるいはデバイス製造熱処理後の内部微小欠陥密度を1×10〜2×1010ケ/cmと広い範囲で制御し得るものである。そのため本発明のシリコン単結晶ウエーハはデバイス作製領域が広く、高いゲッタリング能力を持つものになり、産業上の利用価値はすこぶる高い。
【図面の簡単な説明】
【図1】種々のパラメータ値におけるシリコン単結晶ウエーハの無欠陥層深さ及び内部微小欠陥密度を示した図である。
【図2】シリコン単結晶ウエーハ内の結晶欠陥、酸素析出物の様子を模式的に示した図であって、(a)は本発明に係るウエーハ内の様子を示した図であり、(b)は従来の製法によるウエーハのウエーハ内の様子を示した図である。
【図3】シリコン単結晶ウエーハの窒素濃度とウエーハ表面のOSF領域の幅との関係を示した図である。
【図4】シリコン単結晶ウエーハの表面にエピタキシャル成長を行なった場合における、ウエーハの窒素濃度とウエーハ表面のSF密度との関係を示した図である。[0001]
BACKGROUND OF THE INVENTION
In the present invention, when a silicon single crystal is pulled by the Czochralski method (CZ method), a desired crystal is grown by doping nitrogen and controlling the nitrogen concentration, oxygen concentration, and cooling rate. The present invention relates to a technique for producing a quality silicon single crystal wafer.
[0002]
[Prior art]
As a wafer for manufacturing a device such as a semiconductor integrated circuit, a silicon single crystal wafer grown mainly by the Czochralski method (CZ method) is used. If there is a crystal defect in such a silicon single crystal wafer, a pattern defect or the like is caused when a semiconductor device is manufactured. In particular, since the pattern width in a highly integrated device in recent years is very fine such as 0.3 μm or less, the pattern is formed even in the presence of a crystal defect of 0.1 μm size when such a pattern is formed. This may cause a defect or the like, and significantly reduce the production yield or quality characteristics of the device. Therefore, the crystal defects present in the silicon single crystal wafer must be made as small as possible.
[0003]
Particularly recently, it has been reported that a silicon single crystal grown by the CZ method has a crystal defect introduced during crystal growth called a Grown-in defect. It is considered that the main cause of such crystal defects is oxygen precipitates that are aggregates of atomic vacancies that aggregate during the production of a single crystal or aggregates of oxygen atoms mixed from a quartz crucible. If these crystal defects are present in the surface layer portion of the wafer on which the device is formed, they become harmful defects that degrade the device characteristics. Therefore, such crystal defects are reduced and a defect-free layer (DZ having a sufficient depth) (DZ It is desirable to produce a wafer having a surface layer part).
[0004]
In addition, when heavy metal impurities such as Fe and Cu are present in the surface layer portion of the silicon single crystal wafer, device characteristics are deteriorated during device fabrication. For this reason, intrinsic gettering (IG), in which internal minute defects are deposited as gettering sites in the bulk portion of the silicon wafer and heavy metal impurities are removed, is important. In order to make this intrinsic gettering effective, it is necessary to form internal micro defects (BMD) having a sufficient density in the bulk portion of the wafer.
Here, the internal minute defects refer to oxygen precipitates existing in the bulk, and minute defects such as dislocations and stacking faults generated by oxygen precipitation.
[0005]
In view of the above, in the manufacture of silicon semiconductor wafers, after gettering heat treatment or device process heat treatment, the depth of the defect-free layer on the surface of the wafer on which the device is fabricated and the internal microdefects inside the wafer that will be the gettering site. Density is an important factor.
[0006]
It has been known that the defect-free layer depth and the internal minute defect density depend on the oxygen concentration of the silicon single crystal grown by the CZ method or the cooling rate (growth rate) during the silicon single crystal growth. Therefore, conventionally, in order to control the defect-free layer depth and internal micro defect density of the silicon wafer, mainly the oxygen concentration and the cooling rate have been controlled.
[0007]
[Problems to be solved by the invention]
However, the silicon single crystal wafer obtained from the silicon single crystal rod grown by the method of controlling the oxygen concentration and the cooling rate has a large size of crystal defects such as a Grown-in defect, so that subsequent gettering The crystal defects could not be sufficiently eliminated even by heat treatment or the like. As a result, the defect-free layer depth of the conventional silicon single crystal wafer is as shallow as about 0.5 μm at the maximum.
[0008]
In the conventional method, in the case of a wafer having a high oxygen concentration of about 20 ppma (JEIDA: Japan Electronics Industry Promotion Association standard), the internal micro defect density after heat treatment is 1 × 10 at the maximum. 10 Ke / cm 3 However, oxygen-induced crystal defects remain in the vicinity of the surface, which causes a reduction in device yield. Further, in a wafer having an oxygen concentration of 9 to 17 ppma which is usually used for a device, the internal micro defect density after the heat treatment is 1 × 10 at the maximum. 9 Ke / cm 3 However, in order to achieve a sufficient gettering effect, the internal micro defect density was insufficient. Therefore, a decrease in device process yield due to heavy metal contamination on the wafer surface has been a problem.
[0009]
The present invention has been made in view of such problems, and in a silicon single crystal wafer manufactured by the CZ method, the controllable range of the defect-free layer depth and the internal micro-defect density is greatly expanded, and high quality is achieved. An object of the present invention is to obtain a silicon single crystal wafer.
[0010]
[Means for Solving the Problems]
To solve the above problem, The present invention A silicon single crystal wafer obtained by slicing a silicon single crystal rod grown by doping with nitrogen by the Czochralski method, which is a defect-free layer after gettering heat treatment or device heat treatment of the silicon single crystal wafer The depth is 2 to 12 μm and the density of internal micro defects after gettering heat treatment or device manufacturing heat treatment is 1 × 10 8 ~ 2x10 10 Ke / cm 3 A silicon single crystal wafer characterized by
[0011]
Thus, the silicon single crystal wafer composed of the silicon single crystal rod grown by doping with nitrogen by the Czochralski method has a defect-free layer depth of 2 to 12 μm after the gettering heat treatment or the device manufacturing heat treatment, and Internal micro defect density after gettering heat treatment or device manufacturing heat treatment is 1 × 10 8 ~ 2x10 10 Ke / cm 3 As compared with the conventional silicon single crystal wafer, it can be controlled in a significantly wider range, so that a silicon single crystal wafer having a wide device-forming region and high gettering ability can be obtained.
[0012]
Here, the gettering heat treatment is a general term for heat treatment performed after processing the grown silicon single crystal rod into a wafer and before entering the device process, and mainly in the vicinity of the surface by outward diffusion of impurity oxygen. The purpose is to eliminate crystal defects. Device heat treatment is a general term for heat treatment performed in a device manufacturing process after gettering heat treatment or other treatment is performed on a wafer.
[0013]
in this case , The nitrogen concentration of the silicon single crystal wafer is 1 × 10 12 ~ 1x10 15 atoms / cm Three It is preferable that
In order to reduce the size of crystal defects and suppress the growth of defects, the nitrogen concentration is set to 1 × 10 10 atoms / cm Three In order not to interfere with the single crystallization of the silicon single crystal, 5 × 10 is desirable. 15 atoms / cm Three The following is preferable, but this 1 × 10 12 ~ 1x10 15 atoms / cm Three Since the nitrogen concentration in the range is the most effective nitrogen concentration for suppressing the growth of crystal defects, if the wafer nitrogen concentration is in this range, the size of the crystal defects can be sufficiently reduced, and gettering is performed. The defect-free layer depth after the heat treatment can be increased.
[0014]
in this case , The nitrogen concentration of the silicon single crystal wafer is 1 × 10 13 ~ 1x10 14 atoms / cm Three More preferably.
Nitrogen concentration is 1 × 10 14 atoms / cm Three Since the OSF nuclei can be more surely extinguished after the gettering heat treatment or device manufacturing heat treatment, the characteristics of the device formed on such a wafer are more reliable. It will be expensive. Further, when epitaxial growth is performed on such a wafer surface, there is an advantage that crystal defects such as stacking faults (SF) formed in the formed epitaxial layer can be remarkably suppressed with the disappearance of the OSF.
On the other hand, the nitrogen concentration is 1 × 10 13 atoms / cm Three If so, the internal defect density after the gettering heat treatment or device manufacturing heat treatment is 1 × 10 9 Ke / cm 3 Since the above is surely obtained, a further gettering effect can be expected.
[0015]
in this case , It is preferable that the silicon single crystal wafer has an oxygen concentration of 9 to 17 ppma.
If the oxygen concentration of the silicon single crystal wafer is within this range, the growth of crystal defects can be further suppressed, and the formation of oxygen precipitates in the defect-free layer can also be prevented. On the other hand, in the bulk part, oxygen precipitation is promoted by the presence of nitrogen, so that the IG effect can be sufficiently exhibited even at a low oxygen concentration of about 9 ppma which is the lower limit of the above range.
[0016]
in this case , The silicon single crystal rod is preferably a single crystal rod grown by controlling a cooling rate from 1150 ° C. to 1080 ° C. during crystal growth in a range of 1.0 to 4.5 ° C./min.
If the cooling rate from 1150 ° C. to 1080 ° C. after crystal growth is in the range of 1.0 to 4.5 ° C./min, crystal defects can be made sufficiently small and the defect-free layer depth after gettering heat treatment can be reduced. Is 2 to 12 μm and the internal micro defect density is 1 × 10 8 ~ 2x10 10 Ke / cm 3 It is possible to produce a silicon wafer that falls within the above range. Further, if the cooling rate is within this range, it is not necessary to slow down the growth rate of the silicon single crystal so as to affect the productivity.
[0017]
Also, The present invention In the method for producing a silicon single crystal wafer, a silicon single crystal rod doped with nitrogen by the Czochralski method is grown while controlling the nitrogen concentration, oxygen concentration, and cooling rate, and the silicon single crystal rod is sliced to obtain a wafer. This is a method for producing a silicon single crystal wafer, which is characterized in that the silicon single crystal wafer is processed.
[0018]
Thus, by controlling not only the oxygen concentration and the cooling rate, but also the nitrogen doping amount and growing the silicon single crystal rod, the control range of the defect-free layer depth and the internal micro defect density is greatly expanded, Defect-free layer depth is 2 to 12 μm and internal micro defect density is 1 × 10 8 ~ 2x10 10 Ke / cm 3 It is possible to manufacture a high quality silicon single crystal wafer.
[0019]
in this case , When growing a silicon single crystal rod doped with nitrogen by the Czochralski method, the concentration of nitrogen doped into the single crystal rod is 1 × 10 12 ~ 1x10 15 atoms / cm Three It is preferable to control , Nitrogen concentration is 1 × 10 13 ~ 1x10 14 atoms / cm Three It is more preferable to control it. Also, It is preferable to control the oxygen concentration contained in the single crystal rod to 9 to 17 ppma, further, It is preferable to control the cooling rate from 1150 ° C. to 1080 ° C. during crystal growth of the single crystal rod in the range of 1.0 to 4.5 ° C./min.
[0020]
Thus, when growing a silicon single crystal rod doped with nitrogen, the defect-free layer depth is reliably 2 to 12 μm by controlling the nitrogen concentration, oxygen concentration, and cooling rate to the above ranges, And the internal micro defect density is 1 × 10 8 ~ 2x10 10 Ke / cm 3 It is possible to manufacture a silicon single crystal wafer controlled in the above manner.
[0021]
Hereinafter, the present invention will be described in more detail.
In addition to controlling the oxygen concentration and cooling rate performed by the conventional method, the present invention controls the defect-free layer depth and the internal micro defect density by controlling the nitrogen concentration in the silicon single crystal. Based on the knowledge that the range that can be obtained can be greatly expanded, it has been completed through extensive research.
[0022]
Conventionally, the defect-free layer depth and internal micro defect density of silicon wafers could only be controlled within a very narrow range. Here, FIG. 1 is a diagram showing the defect-free layer depth and internal micro defect density of the silicon single crystal wafer at the values of parameters such as oxygen concentration.
[0023]
As shown in FIG. 1, even when the oxygen concentration is changed and the cooling rate is changed as in the conventional method, the defect-free layer depth and the internal micro defect density are 0 to 0 respectively for a wafer having an oxygen concentration of 9 to 17 ppma. 0.5 μm, 8 × 10 6 ~ 1x10 9 Ke / cm 3 It can be seen that control is possible only in such a narrow range.
[0024]
This was due to the size of crystal defects and the size and density of oxygen precipitates in the conventional method.
FIGS. 2A and 2B are diagrams schematically showing crystal defects and oxygen precipitates in the silicon single crystal wafer, and FIG. 2B shows a state in the wafer by a conventional manufacturing method. FIG. As shown in FIG. 2B, according to the conventional method, although the density of crystal defects is low and the number of defects is small, large crystal defects are generated. This large crystal defect cannot be sufficiently removed by the subsequent gettering heat treatment or the like, which causes the depth of the defect-free layer to be reduced. Further, the density of oxygen precipitates in the wafer bulk portion is low and the size thereof is small, so that the gettering ability is low.
[0025]
Therefore, the inventors of the present invention have conceived of doping nitrogen and controlling the amount when growing a silicon single crystal by the Czochralski method. FIG. 1 shows the defect-free layer depth and internal micro defect density for each parameter value of the silicon single crystal wafer of the present invention. From FIG. 1, the wafer of the present invention has a defect-free layer depth of 2 to 12 μm and an internal micro defect density of 1 × 10 6. 8 ~ 2x10 10 Ke / cm 3 It can be seen that it can be controlled in a wide range.
[0026]
FIG. 2A shows the inside of the wafer of the present invention. As shown in FIG. 2A, according to the method of the present invention, although the density of crystal defects is high and the number of defects is large, small crystal defects are generated. Such small crystal defects can be easily erased by a subsequent gettering heat treatment or the like. Therefore, the defect-free layer depth can be made significantly deeper than that of the conventional wafer.
In addition, since a large amount of large-sized oxygen precipitates that are difficult to dissolve by the gettering heat treatment are precipitated in the bulk portion of the wafer, a much higher gettering effect can be obtained as compared with the conventional wafer.
[0027]
The silicon single crystal wafer of the present invention has such a property because it is doped with nitrogen controlled to an appropriate amount. That is, it has been pointed out that doping nitrogen into a silicon single crystal suppresses the aggregation of atomic vacancies in silicon and reduces the size of crystal defects (T. Abe and H. Takeno, Mat. Res. Soc.Symp.Proc.Vol.262,3,1992). This effect is thought to be because the agglomeration process of atomic vacancies shifts from uniform nucleation to heterogeneous nucleation. Accordingly, when nitrogen is doped when growing a silicon single crystal by the CZ method, it is possible to obtain a silicon single crystal having a very small crystal defect size and a silicon single crystal wafer obtained by processing this.
[0028]
On the other hand, nitrogen atoms are also known to have the effect of promoting oxygen precipitation during crystal growth. (For example, F. Shimura and RSHockett, Appl. Phys. Lett. 48, 224, 1986). Therefore, by doping nitrogen in an appropriate amount, the density of oxygen precipitates in the wafer bulk portion can be increased, and the gettering ability of the silicon single crystal wafer can be remarkably improved.
[0029]
The reason why crystal defects introduced into silicon decrease when nitrogen is doped into silicon single crystal is that the process of agglomeration of atomic vacancies shifts from uniform nucleation to heterogeneous nucleation as described above. Conceivable.
Therefore, the concentration of doping nitrogen causes a sufficiently heterogeneous nucleation 1 × 10 10 atoms / cm Three The above is preferable, and 5 × 10 which is the limit of solid solution in the silicon single crystal. 15 atoms / cm Three If this value is exceeded, the single crystallization of the silicon single crystal itself may be inhibited, so it is desirable not to exceed this concentration.
[0030]
Furthermore, as a result of further research and examination on the nitrogen concentration, the inventor of the present invention suppresses the generation of crystal defects, and the effective nitrogen concentration for controlling the defect-free layer depth and the internal micro defect density is 1 × 10 12 ~ 1x10 15 atoms / cm Three It was found to be in the range. This is because the defect-free layer depth and the internal minute defect density can be easily controlled within the range of the wafer of the present invention if the concentration of nitrogen to be doped is relatively high.
[0031]
In addition, the inventor of the present invention further studied the nitrogen concentration, and as a result, the nitrogen concentration was reduced to 1 × 10. 13 ~ 1x10 14 atoms / cm Three And proved to be most effective.
The inventors of the present invention conducted the following experiment in order to find the optimum value of the nitrogen concentration.
(Experiment 1)
First, a single crystal rod having a diameter of 8 inches, P-type (boron-doped), and orientation <100> was pulled at two pulling rates of 1.0 mm / min and 1.8 mm / min. At that time, the nitrogen concentration is 3 × 10. 12 ~ 1x10 15 atoms / cm Three The amount of the wafer with a silicon nitride film introduced into the raw material was adjusted so that Then, the pulled silicon single crystal rod was processed to produce a silicon single crystal mirror wafer. The resistivity of the produced silicon single crystal mirror wafer was about 10 Ω · cm, and the oxygen concentration was in the range of 9 to 17 ppma (JEIDA).
[0032]
Next, these wafers were subjected to an OSF oxidation heat treatment at 1100 ° C. for 60 minutes to measure the width of the OSF region generated on the surface, and the measurement results are shown in FIG. In FIG. 3, for example, the horizontal axis notation 1.0E + 13 is 1 × 10. 13 Means.
From FIG. 3, the nitrogen concentration is 1 × 10. 14 atoms / cm Three In the following, it can be seen that the region width where the OSF is generated is extremely reduced.
[0033]
Further, another wafer manufactured under the same conditions as the wafer for which the OSF was investigated was subjected to heat treatment at 800 ° C. for 4 hours (nitrogen atmosphere) and oxidation heat treatment at 1000 ° C. for 16 hours without performing OSF oxidation. The internal micro defect density of the wafer was evaluated by the method. As a result, the nitrogen concentration is 1 × 10. 13 atoms / cm Three The above is definitely 1 × 10 9 Ke / cm 3 It was found that the above internal micro defect density can be obtained.
[0034]
(Experiment 2)
Nitrogen concentration is 1 × 10 13 ~ 1x10 15 atoms / cm Three Except for the above, a silicon single crystal mirror wafer having the same specifications as in Experiment 1 was prepared, and as a gettering heat treatment, the temperature was increased at 6 ° C./min in a 100% hydrogen gas atmosphere, maintained at 1200 ° C. for 60 minutes, and then 3 ° C. They were classified into those with heat treatment cooled at / min and those without heat treatment. Next, silicon epitaxial growth with a thickness of 15 μm was performed on the surface of each wafer at 1090 ° C. using an epitaxial growth apparatus. And the stacking fault (SF) density of the surface after epitaxial growth was performed by SP1 (trade name of KLA Tencor), and the result is shown in FIG. Also in FIG. 4, for example, the horizontal axis notation 1.0E + 13 is 1 × 10 13 Means.
[0035]
FIG. 4 shows that the nitrogen concentration is 1 × 10 regardless of the pulling rate and the presence or absence of gettering heat treatment. 14 atoms / cm Three It can be seen that the stacking fault (SF) density on the surface of the epitaxial layer can be greatly reduced as long as it is below.
[0036]
The above can be understood by summarizing the above experimental results.
When a wafer doped with nitrogen is subjected to a gettering heat treatment or a device manufacturing heat treatment, most of the nuclei of OSF (oxidation induced stacking fault) originally present on the wafer surface disappear, so that OSF is generated and device characteristics are obtained. Has little effect on
[0037]
However, the nitrogen concentration is 1 × 10 14 atoms / cm Three If it is as follows, since there are very few OSF nuclei even in the state before the gettering heat treatment or the device manufacturing heat treatment, the region where the OSF is generated can be almost completely eliminated over the entire surface of the wafer. Therefore, after the gettering heat treatment or the device manufacturing heat treatment, the OSF nucleus can be more surely extinguished. Therefore, the characteristics of the device formed on such a wafer are more reliable. Become.
The core of the OSF is a defect that is not detected as a defect in the oxide film breakdown voltage characteristic evaluation (TZDB, TDDB) described later.
[0038]
The nitrogen concentration is 1 × 10 14 atoms / cm Three In the following cases, there is an advantage that crystal defects such as stacking faults (SF) formed in the formed epitaxial layer can be remarkably suppressed when the OSF nucleus disappears and epitaxial growth is performed on the wafer surface. Have.
[0039]
On the other hand, the nitrogen concentration is 1 × 10 13 atoms / cm Three If so, the internal defect density after the gettering heat treatment or device manufacturing heat treatment is 1 × 10 9 Ke / cm 3 Since the above is surely obtained, a further gettering effect can be expected with certainty.
[0040]
The inventor has also found that it is preferable to set the oxygen concentration in the range of 9 to 17 ppma in order to control the defect-free layer depth and the internal minute defect density within the range of the wafer of the present invention. This is because when oxygen concentration is 17 ppma or less, there is no danger that harmful oxygen precipitates are formed in the defect-free layer in which the device is formed after wafer processing. This is because there is no fear that the gettering effect is lowered and the crystal strength is lowered. Therefore, the oxygen concentration of the silicon single crystal wafer is preferably in the range of 9 to 17 ppma.
[0041]
Further, the inventor controls the cooling rate from 1150 ° C. to 1080 ° C. during crystal growth in order to control the defect-free layer depth and internal micro defect density within the range of the wafer of the present invention. I found it preferable to control to / min. This is because the size of crystal defects is greatly affected by the transit time of the atomic vacancy aggregation temperature zone. If the cooling rate is increased to 1.0 ° C./min or more, the size of crystal defects can be reduced. If the cooling rate is 4.5 ° C./min or less, dislocation-free crystals can be grown. Therefore, in order to control to the range of the wafer of this invention, it is preferable to control a cooling rate to the range of 1.0-4.5 degreeC / min.
In addition, it is only necessary to find manufacturing conditions capable of producing dislocation-free crystals even at a cooling rate of 4.5 ° C./min or more.
[0042]
DETAILED DESCRIPTION OF THE INVENTION
In the present invention, in order to grow a silicon single crystal rod doped with nitrogen by the CZ method, a known method described in, for example, JP-A-60-251190 may be used.
[0043]
That is, the CZ method is a method for growing a silicon single crystal rod having a desired diameter by bringing a seed crystal into contact with a melt of a polycrystalline silicon raw material housed in a quartz crucible and slowly pulling it up while rotating it. The pulling crystal can be doped with nitrogen by putting nitride in a quartz crucible in advance, introducing nitride into the silicon melt, or setting the atmosphere gas to an atmosphere containing nitrogen. . At this time, the doping amount in the crystal can be controlled by adjusting the amount of nitride, the concentration of nitrogen gas, the introduction time, or the like. Thus, the aforementioned 1 × 10 12 ~ 1x10 15 atoms / cm Three Or 1 × 10 13 ~ 1x10 14 atoms / cm Three The nitrogen concentration can be easily controlled.
[0044]
Further, as described above, in the present invention, when growing a silicon single crystal rod doped with nitrogen by the CZ method, the oxygen concentration contained in the single crystal rod is preferably controlled in the range of 9 to 17 ppma.
When growing a silicon single crystal rod, the method of reducing the concentration of oxygen contained in the above range may be a conventionally used method. For example, the oxygen concentration range can be easily set by means such as reduction of the crucible rotation speed, increase of the introduced gas flow rate, reduction of the atmospheric pressure, adjustment of the temperature distribution and convection of the silicon melt.
[0045]
Further, as described above, in the present invention, when growing a silicon single crystal rod doped with nitrogen by the CZ method, it is preferable to control the cooling rate during crystal growth to 1.0 to 4.5 ° C./min. .
In order to actually realize such crystal manufacturing conditions, for example, it is possible to adjust the crystal pulling rate to increase or decrease the crystal growth rate. Or what is necessary is just to provide the apparatus which can cool a crystal | crystallization with arbitrary cooling rates in the chamber of the CZ method silicon | silicone single crystal manufacturing apparatus. As such a cooling device, a device capable of cooling the crystal by blowing a cooling gas or a method of providing a water cooling ring so as to surround the crystal at a certain position on the melt surface can be applied. In this case, by adjusting the cooling method and the pulling speed of the crystal, it can be within the cooling speed range.
[0046]
Thus, in the CZ method, a silicon single crystal rod doped with a desired concentration of nitrogen, containing a desired concentration of oxygen, and having undergone crystal growth at a desired cooling rate can be obtained. According to a normal method, this is sliced by a cutting device such as an inner peripheral slicer or a wire saw, and then processed into a silicon single crystal wafer through processes such as chamfering, lapping, etching, and polishing. Of course, these steps are merely exemplified and listed, and there may be various other steps such as washing, and the steps are appropriately changed according to the purpose such as changing the order of the steps or omitting some of the steps.
[0047]
The silicon single crystal wafer thus obtained is subjected to heat treatment in the subsequent gettering heat treatment and / or device manufacturing heat treatment, so that the defect-free layer depth is 2 to 12 μm and the internal micro defect density is 1 × 10 8 ~ 2x10 10 Ke / cm 3 The silicon single crystal wafer of the present invention can be obtained. This silicon single crystal wafer of the present invention has a high degree of freedom in device fabrication because the defect-free layer, which is a device fabrication region, is deep, and has a high gettering capability, and therefore a wafer with a high device yield.
[0048]
【Example】
Hereinafter, the present invention will be specifically described with reference to Examples and Comparative Examples, but the present invention is not limited thereto.
(Examples and comparative examples)
Raw material polycrystalline silicon is charged into a quartz crucible of 18 inches in diameter by the CZ method, and a crystal rod of 8 inches in diameter, P-type, orientation <100>, resistivity 10 Ω · cm is doped with nitrogen, oxygen concentration, and cooling. The speed was changed and the 12 were pulled up.
[0049]
The nitrogen doping amount was controlled by putting a silicon wafer having a predetermined amount of silicon nitride film into the raw material in advance. The oxygen concentration was controlled by controlling the crucible rotation during pulling. The cooling rate was controlled by changing the pulling rate of the single crystal rod and changing the crystal growth rate.
[0050]
The wafer was cut out from the single crystal rod obtained here using a wire saw, chamfered, lapped, etched, and mirror polished, and the conditions other than the nitrogen doping amount, oxygen concentration, and cooling rate were made substantially the same. A plurality of silicon single crystal mirror wafers each having a diameter of 8 inches were prepared.
[0051]
The silicon single crystal wafer thus obtained was subjected to gettering heat treatment. In this case, the gettering heat treatment is performed by heating the silicon single crystal wafer to 1200 ° C. at a temperature increase rate of 6 ° C./min in an atmosphere composed of 50% hydrogen and 50% argon and maintaining the temperature at 1200 ° C. for 60 minutes. It was performed by cooling at a temperature drop rate of 3 ° C./min.
[0052]
Thereafter, the defect-free layer depth of these 12 types of silicon single crystal wafers was evaluated. For evaluation of the defect-free layer depth, first, surface polishing was performed, and a wafer was prepared in which the amount of polishing removal from the surface was changed. And SC-1 liquid mixture (ammonia water (NH 4 OH) and hydrogen peroxide (H 2 O 2 ) And ultrapure water 1: 1: 20 mixture), the wafer was washed at a temperature of about 80 ° C. for 1 hour to reveal minute COPs, and the surface of the wafer was measured for SP1 particles by KLA / Tencor. Using a device, the COP (Crystal Originated Particle) having a size of 0.10 μm or more present on the wafer surface was measured by counting the number of COPs. Polishing removal was performed to a depth of 12 μm every 1 μm.
[0053]
In addition, the defect-free layer depth was also evaluated by evaluating the oxide film pressure resistance quality for wafers with different amounts of polishing removal from the surface, as described above. The evaluation of oxide breakdown voltage quality is based on C-mode yield of TZDB (Time Zero Dielectric Breakdown), more specifically phosphorus-doped polysilicon electrode (oxide film thickness 25 nm, electrode area 8 mm 2 ), And a judgment current value of 1 mA / cm 2 A product having a dielectric breakdown electric field of 8 MV / cm or more evaluated in the above was regarded as a non-defective product, and a non-defective product rate when 100 electrodes were measured on the wafer surface was defined as a C-mode good product rate.
[0054]
The γ mode yield of TDDB (Time Dependent Dielectric Breakdown) was also evaluated. This is a phosphorus-doped polysilicon electrode (oxide film thickness 25 nm, electrode area 4 mm 2 ) And a stress current of 0.01 mA / cm 2 Continuously flowing, charge amount 25C / cm 2 A product with dielectric breakdown generated as described above was regarded as a non-defective product, and the yield rate when 100 electrodes were measured on the wafer surface was defined as a γ-mode good product rate.
And in the evaluation of both TZDB and TDDB, the case where the yield rate was 90% or more was determined as a defect-free layer.
[0055]
Thereafter, these 12 types of silicon single crystal wafers were subjected to heat treatment simulating device heat treatment. This heat treatment was performed by subjecting the silicon single crystal wafer to a heat treatment at 800 ° C. for 4 hours in a nitrogen atmosphere and then an oxidation heat treatment at 1000 ° C. for 16 hours.
[0056]
And the internal micro defect density of these 12 types of silicon single crystal wafers was evaluated. The measurement of the internal minute defect density was performed by an OPP (Optical Precipitate Profiler) method. This OPP method is an application of a Normalsky type differential interference microscope. First, the laser beam emitted from the light source is separated into two linearly polarized beams with different 90 ° phases by a polarizing prism, and the wafer mirror surface side is separated. Incident from. At this time, when one beam crosses the defect, a phase shift occurs, and a phase difference from the other beam occurs. A defect is detected by detecting this phase difference with a polarization analyzer after passing through the back surface of the wafer.
[0057]
The measurement results thus obtained are shown in Table 1. Here, regarding the evaluation of the defect-free layer depth, the evaluation by the COP number is evaluated as a defect-free layer up to the depth where the COP number in the wafer surface is less than 100, and the evaluation by the oxide film breakdown voltage is 90% yield. The depth up to more than% was evaluated as a defect-free layer.
[0058]
[Table 1]
Figure 0003975605
[0059]
As shown in Table 1, the wafer produced from the single crystal grown under the controlled nitrogen concentration according to the present invention has a defect-free layer depth and an internal structure as compared with a conventional wafer in which only the oxygen concentration and the cooling rate are controlled. It can be seen that the micro defect density is remarkably improved. In addition, the defect-free layer depth is plotted in FIG. 1 as the defect-free layer depth that shows a low value among the evaluation by the COP number and the evaluation by the oxide film breakdown voltage. From FIG. 1, it can be seen that the controllable range of the defect-free layer depth and the internal micro defect density of the wafer according to the embodiment of the present invention is far greater than that of the conventional wafer of the comparative example.
[0060]
The present invention is not limited to the above embodiment. The above-described embodiment is an exemplification, and the present invention has substantially the same configuration as the technical idea described in the claims of the present invention, and any device that exhibits the same function and effect is the present invention. It is included in the technical scope of the invention.
[0061]
For example, when growing a silicon single crystal rod doped with nitrogen by the Czochralski method in the present invention, whether or not a magnetic field is applied to the melt is not questioned, and the Czochralski method of the present invention Includes an MCZ method in which a so-called magnetic field is applied.
[0062]
Also, in the gettering heat treatment or device manufacturing heat treatment applied to the silicon single crystal wafer, the above embodiment is merely an example, and can be appropriately changed depending on the specifications of the device to be manufactured.
[0063]
【The invention's effect】
In the present invention, a silicon single crystal rod doped with nitrogen is grown by the Czochralski method, and the nitrogen concentration in the CZ crystal, the oxygen concentration, and the cooling rate during the crystal growth are controlled, so that no defect is obtained after the gettering heat treatment. The layer depth can be in the range of 2 to 12 μm, and the internal micro defect density after gettering heat treatment or device manufacturing heat treatment is 1 × 10 8 ~ 2x10 10 Ke / cm 3 It can be controlled in a wide range. Therefore, the silicon single crystal wafer of the present invention has a wide device fabrication area and high gettering capability, and its industrial utility value is extremely high.
[Brief description of the drawings]
FIG. 1 is a diagram showing a defect-free layer depth and internal micro defect density of a silicon single crystal wafer at various parameter values.
FIG. 2 is a diagram schematically showing the state of crystal defects and oxygen precipitates in a silicon single crystal wafer, wherein (a) is a diagram showing the state in the wafer according to the present invention; ) Is a diagram showing the inside of the wafer of the wafer by the conventional manufacturing method.
FIG. 3 is a diagram showing the relationship between the nitrogen concentration of a silicon single crystal wafer and the width of an OSF region on the wafer surface.
FIG. 4 is a diagram showing the relationship between the nitrogen concentration of a wafer and the SF density of the wafer surface when epitaxial growth is performed on the surface of a silicon single crystal wafer.

Claims (6)

チョクラルスキー法により窒素をドープして育成されたシリコン単結晶棒をスライスして得たシリコン単結晶ウエーハであって、前記シリコン単結晶棒が、結晶成長時の1150℃から1080℃までの冷却速度を1.0〜4.5℃/minの範囲に制御されて育成された単結晶棒であり、前記シリコン単結晶ウエーハのゲッタリング熱処理後またはデバイス製造熱処理後の無欠陥層深さが2〜12μmであり、かつゲッタリング熱処理後またはデバイス製造熱処理後の内部微小欠陥密度が1×10〜2×1010ケ/cmであることを特徴とするシリコン単結晶ウエーハ。A silicon single crystal wafer obtained by slicing a silicon single crystal rod grown by doping nitrogen with the Czochralski method, wherein the silicon single crystal rod is cooled from 1150 ° C. to 1080 ° C. during crystal growth A single crystal rod grown at a speed controlled in the range of 1.0 to 4.5 ° C./min, and the defect-free layer depth after the gettering heat treatment or device manufacturing heat treatment of the silicon single crystal wafer is 2 A silicon single crystal wafer having a density of ˜12 μm and an internal micro defect density after gettering heat treatment or device manufacturing heat treatment of 1 × 10 8 to 2 × 10 10 pieces / cm 3 . 前記シリコン単結晶ウエーハの窒素濃度が1×1012〜1×1015atoms/cm3であることを特徴とする請求項1に記載したシリコン単結晶ウエーハ。2. The silicon single crystal wafer according to claim 1, wherein the nitrogen concentration of the silicon single crystal wafer is 1 × 10 12 to 1 × 10 15 atoms / cm 3 . 前記シリコン単結晶ウエーハの窒素濃度が1×1013〜1×1014atoms/cm3であることを特徴とする請求項1に記載したシリコン単結晶ウエーハ。2. The silicon single crystal wafer according to claim 1, wherein the silicon single crystal wafer has a nitrogen concentration of 1 * 10 < 13 > to 1 * 10 < 14 > atoms / cm < 3 >. 前記シリコン単結晶ウエーハの酸素濃度が9〜17ppmaであることを特徴とする請求項1ないし請求項3のいずれか1項に記載したシリコン単結晶ウエーハ。  4. The silicon single crystal wafer according to claim 1, wherein an oxygen concentration of the silicon single crystal wafer is 9 to 17 ppma. 5. シリコン単結晶ウエーハの製造方法において、チョクラルスキー法によって窒素をドープしたシリコン単結晶棒を、該単結晶棒にドープする窒素濃度を1×10 12 〜1×10 15 atoms/cm 3 に、該単結晶棒に含有される酸素濃度を9〜17ppmaに制御しつつ、結晶成長時の1150℃から1080℃までの冷却速度を1.0〜4.5℃/minの範囲に制御して育成し、該シリコン単結晶棒をスライスしてウエーハに加工することを特徴とするシリコン単結晶ウエーハの製造方法。In the method for producing a silicon single crystal wafer, a silicon single crystal rod doped with nitrogen by the Czochralski method is used, and the nitrogen concentration doped in the single crystal rod is set to 1 × 10 12 to 1 × 10 15 atoms / cm 3 . Growing by controlling the cooling rate from 1150 ° C. to 1080 ° C. during crystal growth in the range of 1.0-4.5 ° C./min while controlling the oxygen concentration contained in the single crystal rod to 9-17 ppma. A method for producing a silicon single crystal wafer, wherein the silicon single crystal rod is sliced and processed into a wafer. 前記チョクラルスキー法によって窒素をドープしたシリコン単結晶棒を育成する際に、該単結晶棒にドープする窒素濃度を1×1013〜1×1014atoms/cm3に制御することを特徴とする請求項5に記載したシリコン単結晶ウエーハの製造方法。When growing a silicon single crystal rod doped with nitrogen by the Czochralski method, the concentration of nitrogen doped in the single crystal rod is controlled to 1 × 10 13 to 1 × 10 14 atoms / cm 3. A method for producing a silicon single crystal wafer according to claim 5.
JP06361299A 1998-11-17 1999-03-10 Silicon single crystal wafer and method for producing silicon single crystal wafer Expired - Lifetime JP3975605B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP06361299A JP3975605B2 (en) 1998-11-17 1999-03-10 Silicon single crystal wafer and method for producing silicon single crystal wafer

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP34361298 1998-11-17
JP10-343612 1998-11-17
JP06361299A JP3975605B2 (en) 1998-11-17 1999-03-10 Silicon single crystal wafer and method for producing silicon single crystal wafer

Publications (2)

Publication Number Publication Date
JP2000211995A JP2000211995A (en) 2000-08-02
JP3975605B2 true JP3975605B2 (en) 2007-09-12

Family

ID=26404754

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06361299A Expired - Lifetime JP3975605B2 (en) 1998-11-17 1999-03-10 Silicon single crystal wafer and method for producing silicon single crystal wafer

Country Status (1)

Country Link
JP (1) JP3975605B2 (en)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3589119B2 (en) * 1999-10-07 2004-11-17 三菱住友シリコン株式会社 Manufacturing method of epitaxial wafer
JP4007193B2 (en) * 2000-06-27 2007-11-14 信越半導体株式会社 Method for producing silicon single crystal
JP2002134511A (en) * 2000-08-16 2002-05-10 Sony Corp Method for manufacturing semiconductor substrate and method for manufacturing solid-state image-pickup equipment
JP2002093814A (en) * 2000-09-19 2002-03-29 Memc Japan Ltd Substrate single crystal of silicon epitaxial wafer, and its manufacturing method
JP4463957B2 (en) * 2000-09-20 2010-05-19 信越半導体株式会社 Silicon wafer manufacturing method and silicon wafer
JP2002353282A (en) * 2001-05-30 2002-12-06 Shin Etsu Handotai Co Ltd Method for evaluating nitrogen concentration in single- crystal silicon wafer
JPWO2003003441A1 (en) * 2001-06-28 2004-10-21 信越半導体株式会社 Method of manufacturing annealed wafer and annealed wafer
JP4566478B2 (en) 2001-08-09 2010-10-20 シルトロニック・ジャパン株式会社 Silicon semiconductor substrate and manufacturing method thereof
JP4615161B2 (en) * 2001-08-23 2011-01-19 信越半導体株式会社 Epitaxial wafer manufacturing method
JP4549589B2 (en) * 2001-09-14 2010-09-22 シルトロニック・ジャパン株式会社 Silicon semiconductor substrate and manufacturing method thereof
JP2003282580A (en) * 2002-03-27 2003-10-03 Shin Etsu Handotai Co Ltd Manufacturing method for silicon epitaxial wafer
JP4670224B2 (en) * 2003-04-01 2011-04-13 株式会社Sumco Silicon wafer manufacturing method
JP2005064256A (en) * 2003-08-12 2005-03-10 Shin Etsu Handotai Co Ltd Method of manufacturing epitaxial wafer
US7211141B2 (en) 2003-08-12 2007-05-01 Shin-Etsu Handotai Co., Ltd. Method for producing a wafer
JP2005064254A (en) * 2003-08-12 2005-03-10 Shin Etsu Handotai Co Ltd Method of manufacturing annealed wafer
KR100573473B1 (en) * 2004-05-10 2006-04-24 주식회사 실트론 Silicon wafer and method of fabricating the same
JP2005333090A (en) * 2004-05-21 2005-12-02 Sumco Corp P-type silicon wafer and method for heat-treatment thereof
JP2006054350A (en) * 2004-08-12 2006-02-23 Komatsu Electronic Metals Co Ltd Nitrogen-doped silicon wafer and its manufacturing method
JP5550180B2 (en) * 2010-06-30 2014-07-16 グローバルウェーハズ・ジャパン株式会社 Silicon wafer and manufacturing method thereof
JP6493105B2 (en) * 2015-09-04 2019-04-03 株式会社Sumco Epitaxial silicon wafer
JP2018030765A (en) * 2016-08-25 2018-03-01 信越半導体株式会社 Method for manufacturing silicon single crystal wafer, method for manufacturing silicon epitaxial wafer, silicon single crystal wafer and silicon epitaxial wafer

Also Published As

Publication number Publication date
JP2000211995A (en) 2000-08-02

Similar Documents

Publication Publication Date Title
JP3975605B2 (en) Silicon single crystal wafer and method for producing silicon single crystal wafer
KR100581047B1 (en) Method for producing silicon single crystal wafer and silicon single crystal wafer
JP3800006B2 (en) Manufacturing method of silicon single crystal wafer and silicon single crystal wafer
JP3626364B2 (en) Epitaxial silicon single crystal wafer manufacturing method and epitaxial silicon single crystal wafer
KR100622622B1 (en) A method for producing an epitaxial silicon single crystal wafer and the epitaxial silicon single crystal wafer
US6478883B1 (en) Silicon single crystal wafer, epitaxial silicon wafer, and methods for producing them
JP4463957B2 (en) Silicon wafer manufacturing method and silicon wafer
JP4224966B2 (en) Manufacturing method of silicon single crystal wafer, manufacturing method of epitaxial wafer, evaluation method of silicon single crystal wafer
WO2001036719A1 (en) Silicon single crystal wafer and production method thereof and soi wafer
JP3846627B2 (en) Silicon wafer, silicon epitaxial wafer, annealed wafer, and manufacturing method thereof
KR20140001815A (en) Method of manufacturing silicon substrate, and silicon substrate
JP4567251B2 (en) Silicon semiconductor substrate and manufacturing method thereof
JP3771737B2 (en) Method for producing silicon single crystal wafer
JP3614019B2 (en) Manufacturing method of silicon single crystal wafer and silicon single crystal wafer
JP4549589B2 (en) Silicon semiconductor substrate and manufacturing method thereof
JP2004043256A (en) Silicon wafer for epitaxial growth and epitaxial wafer, and method for manufacturing the same
JP4089137B2 (en) Method for producing silicon single crystal and method for producing epitaxial wafer
JP3433678B2 (en) Antimony-doped silicon single crystal wafer and epitaxial silicon wafer, and methods for producing them
JP3861524B2 (en) Silicon wafer and manufacturing method thereof
JP2005064406A (en) Epitaxial silicon single crystal wafer and method of manufacturing the same
JP2002134514A (en) Silicon wafer and its manufacturing method

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060316

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060328

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060518

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060725

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060907

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070529

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070611

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100629

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100629

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100629

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100629

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110629

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110629

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120629

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120629

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130629

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term