JP2000211995A - Silicon single crystal wafer and its production - Google Patents

Silicon single crystal wafer and its production

Info

Publication number
JP2000211995A
JP2000211995A JP6361299A JP6361299A JP2000211995A JP 2000211995 A JP2000211995 A JP 2000211995A JP 6361299 A JP6361299 A JP 6361299A JP 6361299 A JP6361299 A JP 6361299A JP 2000211995 A JP2000211995 A JP 2000211995A
Authority
JP
Japan
Prior art keywords
single crystal
silicon single
wafer
nitrogen
heat treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6361299A
Other languages
Japanese (ja)
Other versions
JP3975605B2 (en
Inventor
Masaro Tamazuka
正郎 玉塚
Norihiro Kobayashi
徳弘 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP06361299A priority Critical patent/JP3975605B2/en
Publication of JP2000211995A publication Critical patent/JP2000211995A/en
Application granted granted Critical
Publication of JP3975605B2 publication Critical patent/JP3975605B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

PROBLEM TO BE SOLVED: To enlarge the control region of defect-free layer depth and fine defect density of the inside in a CZ silicon wafer. SOLUTION: This silicon wafer is a silicon wafer which is obtained from a silicon single crystal rod grown by doping with nitrogen by CZ method, has 2-12 μm defect-free layer depth after gettering heat treatment and after device production and heat treatment of silicon wafer and 1×108 to 2×1010 defects/cm3 internal fine defect density after gettering heat treatment and after device production and heat treatment. This method for producing a silicon wafer comprises growing a silicon single crystal rod doped with nitrogen by CZ method while controlling a nitrogen concentration, an oxygen concentration and a cooling rate and processing the silicon single crystal rod into a wafer.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、チョクラルスキー
法(CZ法)によってシリコン単結晶を引上げる際に、
窒素をドープし、かつ窒素濃度、酸素濃度、及び冷却速
度を制御して結晶成長を行うことにより、所望の品質を
有するシリコン単結晶ウエーハを製造する技術に関す
る。
TECHNICAL FIELD The present invention relates to a method for pulling a silicon single crystal by the Czochralski method (CZ method).
The present invention relates to a technique for producing a silicon single crystal wafer having a desired quality by doping with nitrogen and controlling the nitrogen concentration, the oxygen concentration, and the cooling rate to perform crystal growth.

【0002】[0002]

【従来の技術】半導体集積回路等のデバイスを作製する
ためのウエーハとしては、主にチョクラルスキー法(C
Z法)によって育成されたシリコン単結晶ウエーハが用
いられている。このようなシリコン単結晶ウエーハに結
晶欠陥が存在すると、半導体デバイス作製時にパターン
不良などを引き起こしてしまう。特に、近年の高度に集
積化されたデバイスにおけるパターン幅は、0.3μm
以下といった非常に微細なものとなっているため、この
ようなパターン形成時には、0.1μmサイズの結晶欠
陥の存在でもパターン不良等の原因になり、デバイスの
生産歩留あるいは品質特性を著しく低下させてしまう。
従って、シリコン単結晶ウエーハに存在する結晶欠陥は
極力サイズを小さくさせなければならない。
2. Description of the Related Art Wafers for manufacturing devices such as semiconductor integrated circuits are mainly manufactured by the Czochralski method (C
A silicon single crystal wafer grown by the Z method) is used. If a crystal defect exists in such a silicon single crystal wafer, a pattern defect or the like is caused at the time of manufacturing a semiconductor device. In particular, the pattern width in recent highly integrated devices is 0.3 μm
In the case of forming such a pattern, the presence of a crystal defect having a size of 0.1 μm may cause a pattern defect or the like at the time of forming such a pattern. Would.
Therefore, crystal defects existing in the silicon single crystal wafer must be reduced in size as much as possible.

【0003】特に最近になって、CZ法により育成され
たシリコン単結晶中には、Grown-in欠陥と呼ばれる、結
晶成長中に導入された結晶欠陥が存在することが報告さ
れている。このような結晶欠陥の主な発生原因は、単結
晶製造中に凝集する原子空孔のクラスタあるいは石英ル
ツボから混入する酸素原子の凝集体である酸素析出物で
あると考えられている。これらの結晶欠陥はデバイスが
形成されるウエーハの表層部に存在すると、デバイス特
性を劣化させる有害な欠陥となるので、このような結晶
欠陥を低減し、十分な深さを有する無欠陥層(DZ)を
表層部に有するウエーハを作製することが望ましい。
In recent years, it has recently been reported that a silicon single crystal grown by the CZ method has a crystal defect called a Grown-in defect introduced during crystal growth. It is considered that the main cause of such crystal defects is a cluster of atomic vacancies that aggregate during the production of a single crystal or an oxygen precipitate that is an aggregate of oxygen atoms mixed in from a quartz crucible. If these crystal defects exist in the surface layer of the wafer on which the device is formed, they become harmful defects that degrade the device characteristics. Therefore, such crystal defects are reduced and the defect-free layer (DZ) having a sufficient depth is reduced. It is desirable to produce a wafer having () in the surface layer.

【0004】また、シリコン単結晶ウエーハの表層部に
FeやCu等の重金属不純物が存在すると、デバイス作
製時にデバイス特性の劣化を生じる。そのため、シリコ
ンウエーハのバルク部にゲッタリングサイトとして、内
部微小欠陥を析出させ、重金属不純物を除去するイント
リンシックゲッタリング(IG)が重要となる。このイ
ントリンシックゲッタリングを効果的なものとするに
は、ウエーハのバルク部に充分な密度の内部微小欠陥
(BMD)を形成させることが必要となる。なお、ここ
でいう内部微小欠陥とは、バルク中に存在する酸素析出
物および酸素析出に誘起されて発生する転位、積層欠陥
等の微小欠陥を指す。
When heavy metal impurities such as Fe and Cu are present in the surface layer of a silicon single crystal wafer, device characteristics are degraded during device fabrication. Therefore, intrinsic gettering (IG) for depositing internal minute defects and removing heavy metal impurities as a gettering site in a bulk portion of a silicon wafer is important. In order to make this intrinsic gettering effective, it is necessary to form internal micro defects (BMD) of sufficient density in the bulk portion of the wafer. The term "internal micro defects" as used herein refers to oxygen precipitates present in the bulk and micro defects such as dislocations and stacking faults generated by oxygen precipitation.

【0005】以上の点から、シリコン半導体ウエーハの
製造にあたっては、ゲッタリング熱処理あるいはデバイ
ス工程熱処理後において、デバイスが作製されるウエー
ハ表面の無欠陥層の深さと、ゲッタリングサイトとなる
ウエーハ内部の内部微小欠陥の密度が重要な要素とな
る。
[0005] In view of the above, in manufacturing a silicon semiconductor wafer, after the gettering heat treatment or the device process heat treatment, the depth of the defect-free layer on the surface of the wafer on which the device is to be manufactured and the inside of the wafer serving as the gettering site. The density of microdefects is an important factor.

【0006】この無欠陥層深さと内部微小欠陥密度は、
CZ法により育成されるシリコン単結晶の酸素濃度、あ
るいはシリコン単結晶育成中の冷却速度(成長速度)に
依存することが知られていた。そのため従来は、シリコ
ンウエーハの無欠陥層深さと内部微小欠陥密度を制御す
るのに、主に酸素濃度と冷却速度を制御することが行わ
れていた。
The depth of the defect-free layer and the density of the internal minute defects are as follows:
It has been known that it depends on the oxygen concentration of the silicon single crystal grown by the CZ method or the cooling rate (growth rate) during the growth of the silicon single crystal. Therefore, conventionally, in order to control the depth of the defect-free layer and the density of the internal minute defects in the silicon wafer, the oxygen concentration and the cooling rate are mainly controlled.

【0007】[0007]

【発明が解決しようとする課題】しかし、このような酸
素濃度と冷却速度を制御する方法によって育成されたシ
リコン単結晶棒から得られたシリコン単結晶ウエーハ
は、Grown-in欠陥等の結晶欠陥のサイズが大きいため、
その後のゲッタリング熱処理等によっても十分に結晶欠
陥を消滅させることができなかった。その結果として、
従来のシリコン単結晶ウエーハの無欠陥層深さは最大で
も0.5μm程度の浅いものとなっていた。
However, a silicon single crystal wafer obtained from a silicon single crystal rod grown by such a method of controlling the oxygen concentration and the cooling rate has a problem of crystal defects such as Grown-in defects. Because of the size,
The crystal defects could not be sufficiently eliminated by the subsequent gettering heat treatment or the like. As a result,
The depth of a defect-free layer of a conventional silicon single crystal wafer has been as shallow as about 0.5 μm at the maximum.

【0008】また、従来法では、20ppma(JEI
DA:日本電子工業振興協会規格)程度の高酸素濃度の
ウエーハの場合には、熱処理後の内部微小欠陥密度は最
大で1×1010ケ/cm程度となるが、表面近傍に酸
素起因の結晶欠陥が残存するためにデバイスの歩留りを
低下させる原因となっていた。また、通常デバイスに使
用される酸素濃度が9〜17ppmaのウエーハでは、
熱処理後の内部微小欠陥密度は、最大でも1×10
/cm程度に留まり、十分なゲッタリング効果をあげる
ためには、内部微小欠陥密度が不足していた。そのため
ウエーハ表面の重金属汚染に起因したデバイス工程歩留
りの低下が問題であった。
In the conventional method, 20 ppma (JEI
In the case of a wafer having a high oxygen concentration of about DA (standard of Japan Electronics Industry Development Association), the density of internal microdefects after heat treatment is a maximum of about 1 × 10 10 / cm 3 , but oxygen-induced Since crystal defects remain, the yield of devices has been reduced. Further, in a wafer having an oxygen concentration of 9 to 17 ppma which is usually used for a device,
The density of internal microdefects after heat treatment is at most 1 × 10 9
/ cm 3 , and the density of internal minute defects was insufficient to achieve a sufficient gettering effect. Therefore, there has been a problem that the yield of the device process is reduced due to heavy metal contamination on the wafer surface.

【0009】本発明はこのような問題点に鑑みて為され
たもので、CZ法によって作製されるシリコン単結晶ウ
エーハにおいて、無欠陥層深さと内部微小欠陥密度の制
御可能範囲を大幅に拡大し、高品質のシリコン単結晶ウ
エーハを得ることを目的とする。
SUMMARY OF THE INVENTION The present invention has been made in view of such problems, and in a silicon single crystal wafer manufactured by the CZ method, the controllable range of the defect-free layer depth and the internal fine defect density has been greatly expanded. And to obtain a high quality silicon single crystal wafer.

【0010】[0010]

【課題を解決するための手段】上記課題を解決するた
め、本発明の請求項1に記載した発明は、チョクラルス
キー法により窒素をドープして育成されたシリコン単結
晶棒をスライスして得たシリコン単結晶ウエーハであっ
て、該シリコン単結晶ウエーハのゲッタリング熱処理後
またはデバイス製造熱処理後の無欠陥層深さが2〜12
μmであり、かつゲッタリング熱処理後またはデバイス
製造熱処理後の内部微小欠陥密度が1×10〜2×1
10ケ/cmであることを特徴とするシリコン単結晶
ウエーハである。
According to a first aspect of the present invention, there is provided a silicon single crystal rod obtained by slicing a silicon single crystal rod grown by doping with nitrogen by the Czochralski method. A silicon single crystal wafer having a defect-free layer depth of 2 to 12 after a gettering heat treatment or a device manufacturing heat treatment of the silicon single crystal wafer.
μm, and the internal minute defect density after the gettering heat treatment or the device manufacturing heat treatment is 1 × 10 8 to 2 × 1
A silicon single crystal wafer, which is a 0 10 Quai / cm 3.

【0011】このようにチョクラルスキー法により窒素
をドープして育成されたシリコン単結晶棒から成るシリ
コン単結晶ウエーハは、ゲッタリング熱処理後またはデ
バイス製造熱処理後の無欠陥層深さが2〜12μmで、
かつゲッタリング熱処理後またはデバイス製造熱処理後
の内部微小欠陥密度が1×10〜2×1010ケ/cm
と、従来のシリコン単結晶ウエーハに比べて大幅に広
い範囲で制御可能となるため、デバイス形成可能な領域
が広く、高いゲッタリング能力を有するシリコン単結晶
ウエーハとなる。
The silicon single crystal wafer made of a silicon single crystal rod grown by doping with nitrogen by the Czochralski method has a defect-free layer depth of 2 to 12 μm after the gettering heat treatment or the device manufacturing heat treatment. so,
In addition, the internal minute defect density after the gettering heat treatment or the device manufacturing heat treatment is 1 × 10 8 to 2 × 10 10 pcs / cm.
3 , since control can be performed in a much wider range than a conventional silicon single crystal wafer, a silicon single crystal wafer having a wide device formation area and high gettering ability can be obtained.

【0012】なお、ここでゲッタリング熱処理とは、育
成されたシリコン単結晶棒をウエーハに加工した後から
デバイス工程に入る前までに施される熱処理を総称し、
主に不純物酸素の外方拡散による表面近傍の結晶欠陥の
消滅を目的とする。デバイス熱処理とは、ゲッタリング
熱処理その他の処理をウエーハに施した後に、デバイス
製造工程で施される熱処理を総称するものである。
Here, the gettering heat treatment is a general term for heat treatment performed after processing the grown silicon single crystal rod into a wafer and before entering a device process.
The purpose is to eliminate crystal defects near the surface mainly due to outward diffusion of impurity oxygen. The device heat treatment is a general term for heat treatment performed in a device manufacturing process after a gettering heat treatment and other processes are performed on a wafer.

【0013】この場合、本発明の請求項2に記載したよ
うに、前記シリコン単結晶ウエーハの窒素濃度が1×1
12〜1×1015atoms/cm3であることが好まし
い。結晶欠陥のサイズを小さくして欠陥の成長を抑制す
るには、窒素濃度を1×1010atoms/cm3以上にする
のが望ましく、シリコン単結晶の単結晶化の妨げになら
ないようにするためには、5×1015atoms/cm3以下
とするのが好ましいが、この1×1012〜1×10
15atoms/cm3の範囲の窒素濃度は、結晶欠陥の成長の
抑制に最も効果的な窒素濃度であるため、ウエーハの窒
素濃度がこの範囲であれば、結晶欠陥のサイズを十分に
小さくすることができ、ゲッタリング熱処理後の無欠陥
層深さを深くすることができる。
In this case, as described in claim 2 of the present invention, the nitrogen concentration of the silicon single crystal wafer is 1 × 1.
It is preferable that the concentration be in the range of 0 12 to 1 × 10 15 atoms / cm 3 . In order to reduce the size of the crystal defects and suppress the growth of the defects, it is desirable that the nitrogen concentration be 1 × 10 10 atoms / cm 3 or more, so as not to hinder the single crystallization of the silicon single crystal. Is preferably not more than 5 × 10 15 atoms / cm 3, but this 1 × 10 12 to 1 × 10
Since the nitrogen concentration in the range of 15 atoms / cm 3 is the most effective nitrogen concentration for suppressing the growth of crystal defects, if the nitrogen concentration of the wafer is within this range, it is necessary to sufficiently reduce the size of the crystal defects. And the depth of the defect-free layer after the gettering heat treatment can be increased.

【0014】この場合、本発明の請求項3に記載したよ
うに、前記シリコン単結晶ウエーハの窒素濃度が1×1
13〜1×1014atoms/cm3であればさらに好まし
い。窒素濃度を1×1014atoms/cm3以下とすれば、
ゲッタリング熱処理またはデバイス製造熱処理が施され
た後においては、より確実にOSF核を消滅させること
ができるので、このようなウエーハ上に形成されたデバ
イスの特性はさらに信頼性の高いものとなる。また、こ
のようなウエーハ表面にエピタキシャル成長を行なった
場合は、このOSF消滅に伴い、形成したエピタキシャ
ル層中に形成される積層欠陥(SF)などの結晶欠陥を
著しく抑制することができる利点も有する。一方、窒素
濃度が1×1013atoms/cm3以上であれば、ゲッタリ
ング熱処理またはデバイス製造熱処理後の内部欠陥密度
は1×10ケ/cm以上が確実に得られるので、より
一層のゲッタリング効果が期待できる。
In this case, as described in claim 3 of the present invention, the nitrogen concentration of the silicon single crystal wafer is 1 × 1.
More preferably, it is 0 13 to 1 × 10 14 atoms / cm 3 . If the nitrogen concentration is 1 × 10 14 atoms / cm 3 or less,
After performing the gettering heat treatment or the device manufacturing heat treatment, the OSF nucleus can be more reliably eliminated, so that the characteristics of the device formed on such a wafer become more reliable. In addition, when epitaxial growth is performed on such a wafer surface, there is an advantage that along with the disappearance of the OSF, crystal defects such as stacking faults (SF) formed in the formed epitaxial layer can be significantly suppressed. On the other hand, if the nitrogen concentration 1 × 10 13 atoms / cm 3 or more, the internal defect density after gettering heat treatment or device fabricating heat treatment is 1 × 10 9 Ke / cm 3 or more can be surely obtained, even more A gettering effect can be expected.

【0015】この場合、本発明の請求項4に記載したよ
うに、前記シリコン単結晶ウエーハの酸素濃度が9〜1
7ppmaであることが好ましい。シリコン単結晶ウエ
ーハの酸素濃度がこの範囲の値であれば、結晶欠陥の成
長形成を一層抑制することができ、無欠陥層での酸素析
出物の形成を防止することもできる。一方、バルク部で
は、窒素の存在により酸素析出が促進されるので、上記
範囲の下限値である9ppma程度の低酸素濃度であっ
ても十分にIG効果を発揮することができる。
In this case, as described in claim 4 of the present invention, the silicon single crystal wafer has an oxygen concentration of 9-1.
It is preferably 7 ppma. When the oxygen concentration of the silicon single crystal wafer falls within this range, the growth and formation of crystal defects can be further suppressed, and the formation of oxygen precipitates in the defect-free layer can also be prevented. On the other hand, in the bulk portion, oxygen precipitation is promoted by the presence of nitrogen, so that the IG effect can be sufficiently exhibited even at a low oxygen concentration of about 9 ppma, which is the lower limit of the above range.

【0016】この場合、本発明の請求項5に記載したよ
うに、前記シリコン単結晶棒が、結晶成長時の1150
℃から1080℃までの冷却速度を1.0〜4.5℃/m
inの範囲に制御されて育成された単結晶棒であることが
好ましい。結晶成長後の1150℃から1080℃まで
の冷却速度が1.0〜4.5℃/minの範囲であれば、結
晶欠陥を十分に小さくすることができ、ゲッタリング熱
処理後の無欠陥層深さが2〜12μmであり、かつ内部
微小欠陥密度が1×10〜2×1010ケ/cmの範
囲であるシリコンウエーハを製造することができる。ま
た、この範囲の冷却速度であれば、シリコン単結晶の成
長速度を生産性に影響があるほど遅くする必要はない。
In this case, as set forth in claim 5 of the present invention, the silicon single crystal rod is set at 1150 during crystal growth.
Cooling rate from 1.0 to 4.5 ° C to 1.0 to 4.5 ° C / m
It is preferably a single crystal rod grown while being controlled in the range of in. When the cooling rate from 1150 ° C. to 1080 ° C. after crystal growth is in the range of 1.0 to 4.5 ° C./min, crystal defects can be sufficiently reduced, and the defect-free layer depth after gettering heat treatment A silicon wafer having a thickness of 2 to 12 μm and an internal fine defect density of 1 × 10 8 to 2 × 10 10 chips / cm 3 can be manufactured. Further, if the cooling rate is in this range, it is not necessary to reduce the growth rate of the silicon single crystal so as to affect the productivity.

【0017】また、本発明の請求項6に記載した発明
は、シリコン単結晶ウエーハの製造方法において、チョ
クラルスキー法によって窒素をドープしたシリコン単結
晶棒を、窒素濃度、酸素濃度、及び冷却速度を制御しつ
つ育成し、該シリコン単結晶棒をスライスしてウエーハ
に加工することを特徴とするシリコン単結晶ウエーハの
製造方法である。
According to a sixth aspect of the present invention, in a method for manufacturing a silicon single crystal wafer, a silicon single crystal rod doped with nitrogen by the Czochralski method is provided with a nitrogen concentration, an oxygen concentration, and a cooling rate. And manufacturing the silicon single crystal wafer by slicing the silicon single crystal bar and processing it into a wafer.

【0018】このように、酸素濃度および冷却速度のみ
ならず、窒素ドープ量をも制御して、シリコン単結晶棒
を育成することにより、無欠陥層深さと内部微小欠陥密
度の制御範囲は大幅に拡大し、無欠陥層深さが2〜12
μmであり、かつ内部微小欠陥密度が1×10〜2×
1010ケ/cmである高品質のシリコン単結晶ウエー
ハを製造することができる。
As described above, by growing not only the oxygen concentration and the cooling rate but also the nitrogen doping amount and growing the silicon single crystal rod, the control range of the defect-free layer depth and the internal minute defect density is greatly increased. Enlarged, defect-free layer depth 2-12
μm and the density of internal minute defects is 1 × 10 8 to 2 ×
A high-quality silicon single crystal wafer having a density of 10 10 / cm 3 can be manufactured.

【0019】この場合、本発明の請求項7に記載したよ
うに、前記チョクラルスキー法によって窒素をドープし
たシリコン単結晶棒を育成する際に、該単結晶棒にドー
プする窒素濃度を1×1012〜1×1015atoms/cm
3に制御することが好ましく、請求項8に記載したよう
に、窒素濃度を1×1013〜1×1014atoms/cm3
に制御すれば、一層好ましい。また請求項9に記載した
ように、該単結晶棒に含有される酸素濃度を9〜17p
pmaに制御することが好ましく、さらに請求項10に
記載したように、該単結晶棒の結晶成長時の1150℃
から1080℃までの冷却速度を1.0〜4.5℃/min
の範囲に制御することが好ましい。
In this case, as described in claim 7 of the present invention, when growing a silicon single crystal rod doped with nitrogen by the Czochralski method, the concentration of nitrogen doped into the single crystal rod is 1 ×. 10 12 -1 × 10 15 atoms / cm
It is preferable to control the 3, as described in claim 8, the nitrogen concentration 1 × 10 13 ~1 × 10 14 atoms / cm 3
It is more preferable to control to. Further, as described in claim 9, the concentration of oxygen contained in the single crystal rod is 9 to 17 p.
pma, preferably 1150 ° C. at the time of crystal growth of the single crystal rod as described in claim 10.
Cooling rate from 1.0 to 4.5 ° C / min.
It is preferable to control within the range.

【0020】このように、窒素をドープしたシリコン単
結晶棒を育成する際に、窒素濃度、酸素濃度、冷却速度
を上記の範囲に制御することによって、確実に無欠陥層
深さが2〜12μmであり、かつ内部微小欠陥密度が1
×10〜2×1010ケ/cmに制御されたシリコン
単結晶ウエーハを製造することができる。
As described above, when growing a nitrogen-doped silicon single crystal rod, by controlling the nitrogen concentration, oxygen concentration and cooling rate within the above ranges, the depth of the defect-free layer is ensured to be 2 to 12 μm. And the internal minute defect density is 1
It is possible to manufacture a silicon single crystal wafer controlled at a rate of × 10 8 to 2 × 10 10 pieces / cm 3 .

【0021】以下、本発明をさらに詳細に説明する。本
発明は、従来の方法で行われていた酸素濃度および冷却
速度を制御することに加えて、シリコン単結晶中の窒素
濃度を制御することにより、無欠陥層深さと内部微小欠
陥密度を制御し得る範囲を大幅に拡大することができる
という知見に基づき、鋭意研究を重ねて完成に至ったも
のである。
Hereinafter, the present invention will be described in more detail. According to the present invention, in addition to controlling the oxygen concentration and the cooling rate performed by the conventional method, by controlling the nitrogen concentration in the silicon single crystal, the defect-free layer depth and the internal minute defect density are controlled. Based on the finding that the range to be obtained can be greatly expanded, the inventor has conducted extensive research and completed the work.

【0022】従来、シリコンウエーハの無欠陥層深さと
内部微小欠陥密度は、極めて狭い範囲でしか制御するこ
とができなかった。ここで図1は、酸素濃度等各パラメ
ータの値におけるシリコン単結晶ウエーハの無欠陥層深
さ及び内部微小欠陥密度を示した図である。
Conventionally, the depth of a defect-free layer and the density of internal minute defects of a silicon wafer can be controlled only in an extremely narrow range. Here, FIG. 1 is a diagram showing the defect-free layer depth and the internal minute defect density of a silicon single crystal wafer at various parameter values such as oxygen concentration.

【0023】図1に示すように、従来の方法のように酸
素濃度を変化させ、冷却速度を変更したとしても、酸素
濃度が9〜17ppmaのウエーハでは無欠陥層深さと
内部微小欠陥密度は、それぞれ0〜0.5μm、8×1
〜1×10ケ/cmといった狭い範囲でしか制御
できないことが判る。
As shown in FIG. 1, even when the oxygen concentration is changed and the cooling rate is changed as in the conventional method, the depth of the defect-free layer and the density of the internal minute defects in a wafer having an oxygen concentration of 9 to 17 ppma are as follows. 0 to 0.5 μm, 8 × 1 each
0 6-1 it can be seen that can only be controlled within a narrow range such as × 10 9 Ke / cm 3.

【0024】この原因は、従来法における結晶欠陥のサ
イズと酸素析出物のサイズ及びその密度にあった。図2
(a)(b)はシリコン単結晶ウエーハ内の結晶欠陥、
酸素析出物の様子を模式的に示した図であり、図2
(b)は従来の製法によるウエーハ内の様子を示した図
である。図2(b)に示すように従来法によると、結晶
欠陥の密度は低く欠陥数は少ないものの、サイズの大き
い結晶欠陥が発生してしまう。このサイズの大きい結晶
欠陥はその後のゲッタリング熱処理等では十分に除去す
ることができず、無欠陥層深さを薄くさせる原因となっ
ていた。また、ウエーハバルク部での酸素析出物の密度
は低く、そのサイズも小さいため、ゲッタリング能力は
低いものとなっていた。
This was due to the size of crystal defects, the size of oxygen precipitates, and the density thereof in the conventional method. FIG.
(A) and (b) are crystal defects in a silicon single crystal wafer,
FIG. 2 is a diagram schematically showing the appearance of oxygen precipitates, and FIG.
(B) is a diagram showing a state inside the wafer by a conventional manufacturing method. As shown in FIG. 2B, according to the conventional method, although the density of crystal defects is low and the number of defects is small, large-sized crystal defects are generated. This large crystal defect cannot be sufficiently removed by the subsequent gettering heat treatment or the like, which causes the depth of the defect-free layer to be reduced. Further, since the density of the oxygen precipitate in the wafer bulk portion is low and the size thereof is small, the gettering ability is low.

【0025】そこで、本発明の発明者らは、チョクラル
スキー法によりシリコン単結晶を育成する際に窒素をド
ープし、その量を制御することを着想した。図1に本発
明のシリコン単結晶ウエーハの各パラメータ値における
無欠陥層深さ及び内部微小欠陥密度を併記した。図1よ
り本発明のウエーハは、無欠陥層深さは2〜12μmで
あり、内部微小欠陥密度は1×10〜2×1010
/cmという広範囲で制御できることが判る。
Therefore, the inventors of the present invention conceived of doping nitrogen and growing the silicon single crystal by the Czochralski method and controlling the amount thereof. FIG. 1 also shows the defect-free layer depth and the internal minute defect density at each parameter value of the silicon single crystal wafer of the present invention. From FIG. 1, the wafer of the present invention has a defect-free layer depth of 2 to 12 μm and an internal fine defect density of 1 × 10 8 to 2 × 10 10 .
It can be seen that control can be performed over a wide range of / cm 3 .

【0026】また、図2(a)に本発明のウエーハ内の
様子を示した。図2(a)に示すように本発明の方法に
よると、結晶欠陥の密度は高く欠陥数は多いものの、サ
イズの小さい結晶欠陥が発生する。このようなサイズの
小さい結晶欠陥は、その後のゲッタリング熱処理等で容
易に消去することができる。そのため、無欠陥層深さは
従来のウエーハに比べて、大幅に深いものとすることが
できる。加えて、ウエーハのバルク部には、ゲッタリン
グ熱処理で溶解しにくいサイズの大きい酸素析出物が大
量に析出するため、従来のウエーハに比べてはるかに高
いゲッタリング効果を得ることができる。
FIG. 2A shows the inside of the wafer of the present invention. As shown in FIG. 2A, according to the method of the present invention, although the density of crystal defects is high and the number of defects is large, crystal defects of small size are generated. Such small crystal defects can be easily erased by a subsequent gettering heat treatment or the like. Therefore, the depth of the defect-free layer can be significantly deeper than that of a conventional wafer. In addition, since a large amount of large-sized oxygen precipitates which are hardly dissolved by the gettering heat treatment precipitate in the bulk portion of the wafer, a much higher gettering effect can be obtained as compared with a conventional wafer.

【0027】本発明のシリコン単結晶ウエーハがこのよ
うな性質を持つのは、適量に制御された窒素をドープさ
れているからである。すなわち、窒素をシリコン単結晶
中にドープすると、シリコン中の原子空孔の凝集が抑制
され、結晶欠陥のサイズが縮小することが指摘されてい
る(T.Abe and H.Takeno,Mat.Res.Soc.Symp.Proc.Vol.2
62,3,1992)。この効果は原子空孔の凝集過程が、均一
核形成から不均一核形成に移行するためであると考えら
れる。したがって、CZ法によりシリコン単結晶を育成
する際に、窒素をドープすれば、結晶欠陥のサイズを非
常に小さくしたシリコン単結晶およびこれを加工したシ
リコン単結晶ウエーハを得ることが出来る。
The silicon single crystal wafer of the present invention has such properties because it is doped with an appropriately controlled amount of nitrogen. That is, it has been pointed out that doping nitrogen into a silicon single crystal suppresses the aggregation of atomic vacancies in silicon and reduces the size of crystal defects (T. Abe and H. Takeno, Mat. Res. Soc.Symp.Proc.Vol.2
62,3,1992). This effect is considered to be due to the transition of the process of aggregation of atomic vacancies from the formation of uniform nuclei to the formation of heterogeneous nuclei. Therefore, by doping nitrogen when growing a silicon single crystal by the CZ method, it is possible to obtain a silicon single crystal with a very small crystal defect size and a silicon single crystal wafer obtained by processing the same.

【0028】一方、窒素原子は結晶成長中に酸素析出を
助長させる効果があることも知られている。(例えば、
F.Shimura and R.S.Hockett,Appl.Phys.Lett.48,224,19
86)。従って、窒素を適量にドープすることにより、ウ
エーハバルク部の酸素析出物密度を高め、シリコン単結
晶ウエーハのゲッタリング能力を著しく向上させること
ができる。
On the other hand, it is known that nitrogen atoms have the effect of promoting oxygen precipitation during crystal growth. (For example,
F. Shimura and RSHockett, Appl. Phys. Lett. 48, 224, 19
86). Therefore, by doping nitrogen in an appropriate amount, the density of oxygen precipitates in the wafer bulk portion can be increased, and the gettering ability of the silicon single crystal wafer can be significantly improved.

【0029】窒素をシリコン単結晶中にドープすると、
シリコン中に導入される結晶欠陥が減少する理由は、前
述の通り原子空孔の凝集過程が、均一核形成から不均一
核形成に移行するためであると考えられる。従って、ド
ープする窒素の濃度は、十分に不均一核形成を引き起こ
す、1×1010atoms/cm3以上にするのが好ましく、
またシリコン単結晶中の固溶限界である5×1015at
oms/cm3を越えると、シリコン単結晶の単結晶化そのも
のが阻害されることがあるので、この濃度を越えないよ
うにすることが望ましい。
When nitrogen is doped into a silicon single crystal,
It is considered that the reason why the number of crystal defects introduced into silicon is reduced is that the aggregation process of atomic vacancies shifts from uniform nucleation to heterogeneous nucleation as described above. Therefore, the concentration of nitrogen to be doped is preferably set to 1 × 10 10 atoms / cm 3 or more which causes sufficient heterogeneous nucleation.
In addition, 5 × 10 15 at which is the solid solution limit in silicon single crystal
If it exceeds oms / cm 3 , single crystallization of the silicon single crystal itself may be hindered. Therefore, it is desirable not to exceed this concentration.

【0030】さらに本発明の発明者は、この窒素濃度に
ついてさらに研究・検討を重ねた結果、結晶欠陥の発生
を抑制し、無欠陥層深さ及び内部微小欠陥密度の制御に
効果的な窒素濃度は、1×1012〜1×1015atom
s/cm3の範囲であることを見出した。ドープする窒素の
濃度が比較的高い、このような濃度範囲であれば、容易
に無欠陥層深さと内部微小欠陥密度を本発明のウエーハ
の範囲に制御することができるからである。
Further, the inventor of the present invention has conducted further studies and studies on the nitrogen concentration. As a result, the generation of crystal defects is suppressed, and the nitrogen concentration is effective for controlling the depth of the defect-free layer and the density of the internal minute defects. Is 1 × 10 12 to 1 × 10 15 atom
s / cm 3 range. This is because, if the concentration of nitrogen to be doped is relatively high, in such a concentration range, the defect-free layer depth and the internal minute defect density can be easily controlled within the range of the wafer of the present invention.

【0031】さらに加えて本発明の発明者は、この窒素
濃度についてさらに研究を続けたところ、上記窒素濃度
を1×1013〜1×1014atoms/cm3とすることが
最も効果的であることが判明した。本発明の発明者ら
は、窒素濃度の最適値を発見するため以下の実験を行な
った。 (実験1)まず、直径8インチ、P型(ボロンドー
プ)、方位<100>の単結晶棒を、引上げ速度1.0
mm/min、1.8mm/min、の2種類で引上げ
た。その際、窒素濃度が3×1012〜1×1015at
oms/cm3となるように原料中に投入する窒化珪素膜付き
ウエーハの量を調整した。そして、引上げられたシリコ
ン単結晶棒を加工し、シリコン単結晶鏡面ウエーハを作
製した。作製されたシリコン単結晶鏡面ウエーハの抵抗
率はいずれも約10Ω・cm、酸素濃度は9〜17pp
ma(JEIDA)の範囲であった。
In addition, the inventor of the present invention has continued his research on the nitrogen concentration. It is most effective to set the nitrogen concentration to 1 × 10 13 to 1 × 10 14 atoms / cm 3. It has been found. The inventors of the present invention performed the following experiment to find the optimum value of the nitrogen concentration. (Experiment 1) First, a single crystal rod having a diameter of 8 inches, a P type (boron dope) and an orientation of <100> was pulled at a pulling speed of 1.0.
mm / min and 1.8 mm / min. At that time, the nitrogen concentration was 3 × 10 12 to 1 × 10 15 at
The amount of the wafer with the silicon nitride film introduced into the raw material was adjusted so as to be oms / cm 3 . Then, the pulled silicon single crystal rod was processed to produce a silicon single crystal mirror-finished wafer. Each of the silicon single crystal mirror-surface wafers manufactured has a resistivity of about 10 Ω · cm and an oxygen concentration of 9 to 17 pp.
ma (JEIDA).

【0032】次に、これらのウエーハに1100℃、6
0分のOSF酸化熱処理を行い、表面に発生したOSF
領域の幅を測定し、測定結果を図3に示した。尚、図3
において、例えば横軸の表記1.0E+13は1×10
13を意味している。図3より、窒素濃度が1×10
14atoms/cm3以下において、OSFの発生する領域幅
が極端に縮小していることがわかる。
Next, these wafers were heated at 1100 ° C. for 6 hours.
OSF oxidation heat treatment for 0 min.
The width of the region was measured, and the measurement results are shown in FIG. FIG.
For example, the notation 1.0E + 13 on the horizontal axis is 1 × 10
13 means. From FIG. 3, the nitrogen concentration is 1 × 10
It can be seen that at 14 atoms / cm 3 or less, the width of the region where OSF occurs is extremely reduced.

【0033】また、OSFを調査したウエーハと同一条
件で作製した別ウエーハについて、OSF酸化を行なわ
ずに、800℃、4時間の熱処理(窒素雰囲気)と10
00℃、16時間の酸化熱処理を行い、後述のOPP法
によりウエーハの内部微小欠陥密度を評価した。その結
果、窒素濃度が1×1013atoms/cm3以上では確実に
1×10ケ/cm以上の内部微小欠陥密度が得られる
ことが判った。
Further, another wafer manufactured under the same conditions as the wafer whose OSF was investigated was subjected to a heat treatment (800 ° C., 4 hours) (nitrogen atmosphere) at 800 ° C. for 4 hours without OSF oxidation.
Oxidation heat treatment was performed at 00 ° C. for 16 hours, and the internal minute defect density of the wafer was evaluated by the OPP method described later. As a result, the nitrogen concentration was found to reliably 1 × 10 9 Ke / cm 3 or more bulk micro defect density is obtained in the 1 × 10 13 atoms / cm 3 or more.

【0034】(実験2)窒素濃度が1×1013〜1×
1015atoms/cm3である以外は、実験1と同一仕様の
シリコン単結晶鏡面ウエーハを作製し、ゲッタリング熱
処理として水素ガス100%雰囲気で6℃/minで昇温
し、1200℃で60分維持した後、3℃/minで冷却す
る熱処理を施したものとその熱処理を行なわないものと
に分類した。次に、それぞれのウエーハの表面に、エピ
タキシャル成長装置を用いて1090℃で15μmの厚
さのシリコンエピタキシャル成長を行なった。そして、
エピタキシャル成長後の表面の積層欠陥(SF)密度を
SP1(KLAテンコール社製商品名)により行い、そ
の結果を図4に示した。尚、図4においても、例えば横
軸の表記1.0E+13は1×1013を意味してい
る。
(Experiment 2) Nitrogen concentration is 1 × 10 13 to 1 ×
Except for 10 15 atoms / cm 3 , a silicon single crystal mirror surface wafer having the same specifications as in Experiment 1 was prepared, and as a gettering heat treatment, the temperature was increased at a rate of 6 ° C./min in a 100% hydrogen gas atmosphere, and at 1200 ° C. for 60 minutes. After being maintained, it was classified into those subjected to a heat treatment of cooling at 3 ° C./min and those not subjected to the heat treatment. Next, a silicon epitaxial growth of 15 μm thickness was performed on the surface of each wafer at 1090 ° C. using an epitaxial growth apparatus. And
The stacking fault (SF) density on the surface after the epitaxial growth was measured by SP1 (trade name, manufactured by KLA Tencor), and the results are shown in FIG. In FIG. 4, for example, the notation 1.0E + 13 on the horizontal axis means 1 × 10 13 .

【0035】図4より、引き上げ速度、ゲッタリング熱
処理の有無に関わらず、窒素濃度が1×1014atoms/
cm3以下であればエピタキシャル層表面の積層欠陥(S
F)密度を大幅に低減できることがわかる。
FIG. 4 shows that the nitrogen concentration was 1 × 10 14 atoms / regardless of the pulling speed and the presence or absence of the gettering heat treatment.
cm 3 or less, the stacking fault (S
F) It can be seen that the density can be significantly reduced.

【0036】以上の実験結果をまとめると、以上の事が
判る。窒素がドープされたウエーハは、ゲッタリング熱
処理またはデバイス製造熱処理を施すことにより、ウエ
ーハ表面にもともと存在したOSF(酸化誘起積層欠
陥)の核の大部分が消滅するので、OSFが発生してデ
バイス特性に大きな影響を及ぼすことは少ない。
The above can be understood by summarizing the above experimental results. When a wafer doped with nitrogen is subjected to a gettering heat treatment or a device manufacturing heat treatment, most of the nuclei of OSF (oxidation-induced stacking faults) originally present on the wafer surface disappear, so that OSF is generated and the device characteristics are reduced. Has little effect on

【0037】しかし、窒素濃度を1×1014atoms/cm
3以下とすれば、ゲッタリング熱処理またはデバイス製
造熱処理前の状態であっても、OSF核が極めて少ない
ので、OSFが発生する領域をウエーハ全面にわたりほ
ぼ完全に消滅させることができる。 したがって、ゲッ
タリング熱処理またはデバイス製造熱処理が施された後
においては、より確実にOSF核を消滅させることがで
きるので、このようなウエーハ上に形成されたデバイス
の特性はさらに信頼性の高いものとなる。なお、OSF
の核は、後述の酸化膜耐圧特性評価(TZDB,TDD
B)では不良として検出されない欠陥である。
However, when the nitrogen concentration is 1 × 10 14 atoms / cm
If the value is 3 or less, even before the gettering heat treatment or the device manufacturing heat treatment, the number of OSF nuclei is extremely small, so that the region where OSF is generated can be almost completely eliminated over the entire surface of the wafer. Therefore, after the gettering heat treatment or the device manufacturing heat treatment is performed, the OSF nucleus can be more reliably eliminated, so that the characteristics of the device formed on such a wafer are more reliable. Become. OSF
The nucleus of the oxide film is described later in the oxide film breakdown voltage characteristic evaluation (TZDB, TDD).
B) is a defect that is not detected as a defect.

【0038】また、窒素濃度を1×1014atoms/cm3
以下にした場合、OSF核の消滅に伴い、そのウエーハ
表面にエピタキシャル成長を行なった場合において、形
成したエピタキシャル層中に形成される積層欠陥(S
F)などの結晶欠陥も著しく抑制することができる利点
も有する。
The nitrogen concentration is set to 1 × 10 14 atoms / cm 3
In the following cases, when the OSF nuclei are eliminated and the epitaxial growth is performed on the wafer surface, the stacking fault (S) formed in the formed epitaxial layer is formed.
There is also an advantage that crystal defects such as F) can be significantly suppressed.

【0039】一方、窒素濃度が1×1013atoms/cm3
以上であれば、ゲッタリング熱処理またはデバイス製造
熱処理後の内部欠陥密度は1×10ケ/cm以上が確
実に得られるので、より一層のゲッタリング効果が確実
に期待できる。
On the other hand, when the nitrogen concentration is 1 × 10 13 atoms / cm 3
If it is above, since the internal defect density after the gettering heat treatment or the device manufacturing heat treatment is 1 × 10 9 / cm 3 or more, a further gettering effect can be surely expected.

【0040】また発明者は、無欠陥層深さと内部微小欠
陥密度を本発明のウエーハの範囲に制御するためには、
酸素濃度を9〜17ppmaの範囲にすることが好まし
いことを発見した。これは、17ppma以下の酸素濃
度にすると、ウエーハ加工後、デバイスが形成される無
欠陥層に有害な酸素析出物が形成される危険性はなく、
逆に9ppma以上にすることによって酸素析出物が不
足し、ゲッタリング効果の低下や、結晶強度の低下を招
く心配がないからである。そのため、シリコン単結晶ウ
エーハの酸素濃度は9〜17ppmaの範囲であること
が好ましい。
In order to control the defect-free layer depth and the internal minute defect density within the range of the wafer of the present invention,
It has been found that it is preferable to have an oxygen concentration in the range of 9 to 17 ppma. This means that when the oxygen concentration is 17 ppma or less, there is no danger that harmful oxygen precipitates are formed on the defect-free layer where the device is formed after wafer processing.
Conversely, by setting the content to 9 ppma or more, oxygen precipitates become insufficient, and there is no fear that the gettering effect is reduced or the crystal strength is reduced. Therefore, the oxygen concentration of the silicon single crystal wafer is preferably in the range of 9 to 17 ppma.

【0041】さらに発明者は、無欠陥層深さと内部微小
欠陥密度を本発明のウエーハの範囲に制御するために
は、結晶成長時の1150℃から1080℃までの冷却
速度を1.0〜4.5℃/minに制御することが好ましい
ことを発見した。これは、結晶欠陥のサイズは原子空孔
の凝集温度帯域の通過時間に大きく影響されるからであ
る。冷却速度を1.0℃/min以上に速くすれば結晶欠陥
のサイズを縮小することができ、冷却速度が4.5℃/m
in以下であれば無転位結晶を成長させることができる。
そのため、本発明のウエーハの範囲に制御するために
は、冷却速度を1.0〜4.5℃/minの範囲に制御する
ことが好ましい。尚、4.5℃/min以上の冷却速度であ
っても無転位結晶が作製可能な製造条件を見い出せれば
よい。
In order to control the defect-free layer depth and the internal minute defect density within the range of the wafer of the present invention, the inventor has set the cooling rate from 1150 ° C. to 1080 ° C. during crystal growth to 1.0 to 4 ° C. It has been found that it is preferable to control the temperature to 0.5 ° C./min. This is because the size of crystal defects is greatly affected by the transit time of the atomic vacancies in the aggregation temperature zone. If the cooling rate is increased to 1.0 ° C./min or more, the size of crystal defects can be reduced, and the cooling rate is 4.5 ° C./m
If it is not more than in, dislocation-free crystals can be grown.
Therefore, in order to control the wafer within the range of the present invention, it is preferable to control the cooling rate within the range of 1.0 to 4.5 ° C./min. In addition, it is only necessary to find a production condition under which a dislocation-free crystal can be produced even at a cooling rate of 4.5 ° C./min or more.

【0042】[0042]

【発明の実施の形態】本発明において、CZ法によって
窒素をドープしたシリコン単結晶棒を育成するには、例
えば特開昭60−251190号に記載されているよう
な公知の方法によれば良い。
DESCRIPTION OF THE PREFERRED EMBODIMENTS In the present invention, a silicon single crystal rod doped with nitrogen by the CZ method may be grown by a known method described in, for example, Japanese Patent Application Laid-Open No. 60-251190. .

【0043】すなわち、CZ法は、石英ルツボ中に収容
された多結晶シリコン原料の融液に種結晶を接触させ、
これを回転させながらゆっくりと引き上げて所望直径の
シリコン単結晶棒を育成する方法であるが、あらかじめ
石英ルツボ内に窒化物を入れておくか、シリコン融液中
に窒化物を投入するか、雰囲気ガスを窒素を含む雰囲気
とすること等によって、引き上げ結晶中に窒素をドープ
することができる。この際、窒化物の量あるいは窒素ガ
スの濃度あるいは導入時間等を調整することによって、
結晶中のドープ量を制御することが出来る。こうして前
述の1×10 〜1×1015atoms/cm3あるいは1
×1013〜1×1014atoms/cm3の窒素濃度に制御
することも容易に行うことができる。
That is, in the CZ method, a seed crystal is brought into contact with a melt of a polycrystalline silicon raw material accommodated in a quartz crucible,
This is a method of growing a silicon single crystal rod of a desired diameter by slowly pulling it up while rotating it. The nitride is put in a quartz crucible in advance, the nitride is put into a silicon melt, or the atmosphere is By making the gas into an atmosphere containing nitrogen, nitrogen can be doped into the pulled crystal. At this time, by adjusting the amount of nitride, the concentration of nitrogen gas, the introduction time, etc.,
The doping amount in the crystal can be controlled. Thus the aforementioned 1 × 10 1 2 ~1 × 10 15 atoms / cm 3 or 1
It is also easy to control the nitrogen concentration to a concentration of × 10 13 to 1 × 10 14 atoms / cm 3 .

【0044】また、前述したように本発明では、CZ法
によって窒素をドープしたシリコン単結晶棒を育成する
際に、単結晶棒に含有される酸素濃度を、9〜17pp
maの範囲に制御することが好ましい。シリコン単結晶
棒を育成する際に、含有される酸素濃度を上記範囲に低
下させる方法は、従来から慣用されている方法によれば
良い。例えば、ルツボ回転数の減少、導入ガス流量の増
加、雰囲気圧力の低下、シリコン融液の温度分布および
対流の調整等の手段によって、簡単に上記酸素濃度範囲
とすることが出来る。
As described above, according to the present invention, when growing a silicon single crystal rod doped with nitrogen by the CZ method, the oxygen concentration contained in the single crystal rod is adjusted to 9 to 17 pp.
It is preferable to control it within the range of ma. When growing a silicon single crystal rod, the method of lowering the concentration of oxygen contained in the silicon single crystal rod to the above range may be according to a conventionally used method. For example, the above oxygen concentration range can be easily set by means such as a decrease in the number of rotations of the crucible, an increase in the flow rate of the introduced gas, a decrease in the atmospheric pressure, and a control of the temperature distribution and convection of the silicon melt.

【0045】また、前述したように本発明では、CZ法
によって窒素をドープしたシリコン単結晶棒を育成する
際に、結晶成長中の冷却速度を1.0〜4.5℃/minに
制御することが好ましい。実際にこのような結晶製造条
件を実現するためには、例えば、結晶の引上げ速度を調
整して結晶の成長速度を増減させる方法により行うこと
が可能である。あるいは、CZ法シリコン単結晶製造装
置のチャンバー内において、結晶を任意の冷却速度で冷
却することができる装置を設ければ良い。このような冷
却装置としては、冷却ガスを吹き付けて結晶を冷却でき
る装置あるいは、融液面上の一定位置に、結晶を囲うよ
うに水冷リングを設ける等の方法を適用することができ
る。この場合、上記冷却法と結晶の引上速度を調整する
ことによって、上記冷却速度範囲内とすることができ
る。
Further, as described above, in the present invention, when growing a silicon single crystal rod doped with nitrogen by the CZ method, the cooling rate during the crystal growth is controlled to 1.0 to 4.5 ° C./min. Is preferred. Actually, such a crystal production condition can be realized by, for example, a method of adjusting the crystal pulling speed to increase or decrease the crystal growth speed. Alternatively, an apparatus capable of cooling the crystal at an arbitrary cooling rate may be provided in the chamber of the CZ method silicon single crystal manufacturing apparatus. As such a cooling device, a device that can cool a crystal by spraying a cooling gas or a method of providing a water-cooling ring at a certain position on the melt surface so as to surround the crystal can be applied. In this case, by adjusting the cooling method and the pulling rate of the crystal, the cooling rate can be set within the above range.

【0046】こうしてCZ法において、所望濃度の窒素
がドープされ、所望濃度の酸素を含有し、所望の冷却速
度で結晶成長がなされたシリコン単結晶棒を得ることが
できる。これを通常の方法にしたがい、内周刃スライサ
あるいはワイヤソー等の切断装置でスライスした後、面
取り、ラッピング、エッチング、研磨等の工程を経てシ
リコン単結晶ウエーハに加工する。もちろん、これらの
工程は例示列挙したにとどまり、この他にも洗浄等種々
の工程があり得るし、工程順の変更、一部省略等目的に
応じ適宜工程は変更使用されている。
Thus, a silicon single crystal rod doped with nitrogen at a desired concentration, containing oxygen at a desired concentration, and grown at a desired cooling rate in the CZ method can be obtained. This is sliced by a cutting device such as an inner peripheral blade slicer or a wire saw according to a usual method, and then processed into a silicon single crystal wafer through processes such as chamfering, lapping, etching, and polishing. Needless to say, these steps are merely listed as examples, and there may be various other steps such as washing, and the steps are appropriately changed and used according to the purpose, such as a change in the order of the steps or a partial omission.

【0047】そして、こうして得られたシリコン単結晶
ウエーハを、その後のゲッタリング熱処理および/また
はデバイス製造熱処理において熱処理を施すことによ
り、無欠陥層深さが2〜12μmであって、かつ内部微
小欠陥密度が1×10〜2×1010ケ/cmという
本発明のシリコン単結晶ウエーハを得ることができる。
この本発明のシリコン単結晶ウエーハは、デバイス作製
領域である無欠陥層が深いためデバイス作製の自由度が
高く、高いゲッタリング能力を有するためデバイス歩留
りも高いウエーハとなる。
Then, the silicon single crystal wafer thus obtained is subjected to a heat treatment in a subsequent gettering heat treatment and / or a device manufacturing heat treatment so that the defect-free layer has a depth of 2 to 12 μm and an internal minute defect. The silicon single crystal wafer of the present invention having a density of 1 × 10 8 to 2 × 10 10 pieces / cm 3 can be obtained.
The silicon single crystal wafer of the present invention has a high degree of freedom in device fabrication because the defect-free layer, which is a device fabrication region, is deep, and has a high gettering ability, and thus has a high device yield.

【0048】[0048]

【実施例】以下、本発明の実施例および比較例を挙げて
具体的に説明するが、本発明はこれらに限定されるもの
ではない。 (実施例、比較例)CZ法により、直径18インチの石
英ルツボに、原料多結晶シリコンをチャージし、直径8
インチ、P型、方位<100>、抵抗率10Ω・cmの
結晶棒を、窒素ドープ量、酸素濃度、冷却速度の条件を
変えて12本引上げた。
EXAMPLES The present invention will now be described specifically with reference to examples and comparative examples of the present invention, but the present invention is not limited to these examples. (Examples and Comparative Examples) The raw material polycrystalline silicon was charged into a quartz crucible having a diameter of 18 inches by the CZ method, and a diameter of 8 mm.
Twelve crystal bars of inch, P type, orientation <100>, and resistivity of 10 Ω · cm were pulled while changing the conditions of nitrogen doping amount, oxygen concentration and cooling rate.

【0049】窒素ドープ量の制御は、原料中にあらかじ
め所定量の窒化珪素膜を有するシリコンウエーハを投入
しておくことにより行なった。酸素濃度の制御は、引き
上げ中ルツボ回転を制御することにより行った。冷却速
度の制御は、単結晶棒の引上げ速度を変化させ、結晶の
成長速度を変化させることにより行った。
The control of the nitrogen doping amount was performed by previously charging a silicon wafer having a predetermined amount of a silicon nitride film in the raw material. The oxygen concentration was controlled by controlling the crucible rotation during the lifting. The cooling rate was controlled by changing the pulling rate of the single crystal rod and changing the crystal growth rate.

【0050】ここで得られた単結晶棒から、ワイヤソー
を用いてウエーハを切り出し、面取り、ラッピング、エ
ッチング、鏡面研磨加工を施して、窒素のドープ量、酸
素濃度及び冷却速度以外の条件はほぼ同一とした12種
類の直径8インチのシリコン単結晶鏡面ウエーハを各々
複数枚作製した。
A wafer was cut out from the obtained single crystal rod using a wire saw, chamfered, wrapped, etched and mirror-polished, and the conditions other than the nitrogen doping amount, oxygen concentration and cooling rate were almost the same. A plurality of 12 types of silicon single crystal mirror-surface wafers having a diameter of 8 inches were prepared.

【0051】こうして得られたシリコン単結晶ウエーハ
にゲッタリング熱処理を施した。この場合のゲッタリン
グ熱処理は、シリコン単結晶ウエーハを水素50%とア
ルゴン50%から成る雰囲気下で、6℃/minの昇温率で
1200℃まで昇温し、1200℃で60分維持した
後、3℃/minの降温率で冷却することにより行った。
The silicon single crystal wafer thus obtained was subjected to gettering heat treatment. In the gettering heat treatment in this case, the silicon single crystal wafer is heated to 1200 ° C. at a rate of 6 ° C./min and maintained at 1200 ° C. for 60 minutes in an atmosphere composed of 50% hydrogen and 50% argon. This was carried out by cooling at a cooling rate of 3 ° C./min.

【0052】この後、これら12種類のシリコン単結晶
ウエーハの無欠陥層深さを評価した。この無欠陥層深さ
の評価は、まず表面研磨を行い、表面からの研磨除去量
を変えたウエーハを準備した。そして、SC−1混合液
(アンモニア水(NHOH)と過酸化水素水(H
)及び超純水の1:1:20の混合液)にて、ウエー
ハを温度約80℃で1時間洗浄することにより微小なC
OPを顕在化させ、ウエーハ表面をKLA/Tenco
r社製SP1パーティクル測定装置にて、そのウエーハ
表面に存在する大きさが0.10μm以上のCOP(Cr
ystal Originated Particle)について、COP数をカ
ウントすることによって測定した。研磨除去は1μm毎
に12μmの深さまで行った。
Thereafter, the depths of the defect-free layers of these 12 types of silicon single crystal wafers were evaluated. For the evaluation of the depth of the defect-free layer, first, the surface was polished, and a wafer was prepared in which the polishing removal amount from the surface was changed. Then, the SC-1 mixed solution (aqueous ammonia (NH 4 OH) and aqueous hydrogen peroxide (H 2 O)
2 ) and a 1: 1: 20 mixture of ultrapure water) to wash the wafer at a temperature of about 80 ° C. for 1 hour to obtain fine C.
OP is exposed, and the wafer surface is KLA / Tenco
With a SP1 particle measuring device manufactured by R Co., Ltd., the COP (Cr
ystal Originated Particle) was measured by counting the number of COPs. The polishing removal was performed every 1 μm to a depth of 12 μm.

【0053】また、無欠陥層深さについては、上記と同
様に、表面からの研磨除去量を変えたウエーハについ
て、酸化膜耐圧品質を評価することによっても行った。
酸化膜耐圧品質の評価は、TZDB(Time Zero Dielec
tric Breakdown)のCモード収率、詳しくはリンドープ
ポリシリコン電極(酸化膜厚25nm、電極面積8mm
)を作製し、判定電流値1mA/cm2で評価した絶縁破
壊電界8MV/cm以上のものを良品として、ウエーハ面
内100ケの電極を測定した場合の良品率をC−mod
e良品率とした。
The depth of the defect-free layer is the same as described above.
In the same way, the amount of polishing removed from the surface
The evaluation was also performed by evaluating the withstand voltage quality of the oxide film.
Evaluation of oxide film breakdown voltage quality is based on TZDB (Time Zero Dielec).
tric Breakdown) C-mode yield, specifically phosphorus doping
Polysilicon electrode (oxide film thickness 25 nm, electrode area 8 mm
2) Is prepared, and the judgment current value is 1 mA / cm.TwoInsulation breakdown evaluated in
A wafer with a breakdown field of 8 MV / cm or more is regarded as a non-defective product.
C-mod is the percentage of non-defective products when 100 electrodes are measured.
e The ratio of non-defective products was determined.

【0054】また、TDDB(Time Dependent Dielect
ric Breakdown)のγモード収率でも評価した。これ
は、リンドープポリシリコン電極(酸化膜厚25nm、
電極面積4mm)を作製し、ストレス電流0.01m
A/cm2を継続的に流して、電荷量25C/cm2以上で絶縁
破壊が発生するものを良品として、ウエーハ面内100
ケの電極を測定した場合の良品率をγ−mode良品率
とした。そして、TZDB及びTDDB両方の評価にお
いて良品率が90%以上の場合を無欠陥層と判定した。
Further, TDDB (Time Dependent Dielect)
ric Breakdown). This is a phosphorus-doped polysilicon electrode (oxide film thickness 25 nm,
An electrode area of 4 mm 2 ) was prepared, and the stress current was 0.01 m.
A / cm 2 is continuously flowed, and a material that causes dielectric breakdown when the charge amount is 25 C / cm 2 or more is regarded as a non-defective product, and is taken as 100% in the wafer surface.
The non-defective rate when the electrodes were measured was defined as the γ-mode non-defective rate. Then, in the evaluation of both TZDB and TDDB, a case where the non-defective rate was 90% or more was determined to be a defect-free layer.

【0055】この後、これら12種類のシリコン単結晶
ウエーハに、デバイス熱処理を模した熱処理を施した。
この熱処理は、シリコン単結晶ウエーハを窒素雰囲気
で、800℃の熱処理を4時間施してから、1000℃
の酸化熱処理を16時間施すことによって行った。
Thereafter, a heat treatment simulating a device heat treatment was applied to these 12 types of silicon single crystal wafers.
In this heat treatment, a silicon single crystal wafer is subjected to a heat treatment at 800 ° C. for 4 hours in a nitrogen atmosphere, and then to a temperature of 1000 ° C.
Was carried out for 16 hours.

【0056】そして、これら12種類のシリコン単結晶
ウエーハの内部微小欠陥密度を評価した。この内部微小
欠陥密度の測定はOPP(Optical Precipitate Profil
er)法で行った。このOPP法は、ノルマルスキータイ
プ微分干渉顕微鏡を応用したもので、まず光源からでた
レーザ光を偏光プリズムで2本の直交する90°位相が
異なる直線偏光のビームに分離して、ウエーハ鏡面側か
ら入射させる。この時1つのビームが欠陥を横切ると位
相シフトが生じ、もう1つのビームとの位相差が生じ
る。この位相差をウエーハ裏面透過後に、偏光アナライ
ザーにより検出することにより欠陥を検出する。
Then, the internal minute defect density of these 12 types of silicon single crystal wafers was evaluated. The measurement of the internal minute defect density is based on OPP (Optical Precipitate Profile).
er) method. This OPP method is based on a normal ski type differential interference microscope. First, a laser beam emitted from a light source is separated by a polarizing prism into two beams of linearly polarized light that are orthogonal to each other and have a phase difference of 90 °. From. At this time, when one beam crosses the defect, a phase shift occurs, and a phase difference occurs with another beam. Defects are detected by detecting this phase difference with a polarization analyzer after passing through the back surface of the wafer.

【0057】こうして得られた測定結果を表1に示し
た。ここで無欠陥層深さの評価については、COP数に
よる評価はウエーハ面内のCOP数が100より少ない
深さまでが無欠陥層であると評価し、また酸化膜耐圧に
よる評価は良品率が90%以上の深さまでが無欠陥層で
あるとして評価した。
Table 1 shows the measurement results thus obtained. Here, regarding the evaluation of the depth of the defect-free layer, the evaluation based on the number of COPs is that the defect-free layer is evaluated up to a depth where the number of COPs in the wafer surface is less than 100, and the evaluation based on the oxide film breakdown voltage is 90%. % Was evaluated as a defect-free layer.

【0058】[0058]

【表1】 [Table 1]

【0059】表1より、本発明に係る窒素濃度を制御さ
れて育成された単結晶から作製されたウエーハは、従来
の酸素濃度及び冷却速度のみを制御されたウエーハに比
べて、無欠陥層深さ及び内部微小欠陥密度は著しく向上
していることが判る。また、無欠陥層深さをCOP数に
よる評価及び酸化膜耐圧による評価の内、低い値を示し
ているものを無欠陥層深さとして、図1にプロットし
た。図1より、実施例の本発明に係るウエーハは、比較
例の従来のウエーハに比べて、無欠陥層深さと内部微小
欠陥密度の制御可能範囲がはるかに拡大していることが
判る。
From Table 1, it can be seen that the wafer prepared from the single crystal grown under controlled nitrogen concentration according to the present invention has a defect-free layer depth lower than the conventional wafer controlled only by oxygen concentration and cooling rate. It can be seen that the density and the density of internal minute defects are significantly improved. FIG. 1 shows the defect-free layer depth as a defect-free layer depth, which shows a lower value among the evaluations based on the number of COPs and the oxide film breakdown voltage. From FIG. 1, it can be seen that the controllable range of the defect-free layer depth and the density of the internal minute defect is much larger in the wafer according to the present invention of the example than in the conventional wafer of the comparative example.

【0060】なお、本発明は、上記実施形態に限定され
るものではない。上記実施形態は、例示であり、本発明
の特許請求の範囲に記載された技術的思想と実質的に同
一な構成を有し、同様な作用効果を奏するものは、いか
なるものであっても本発明の技術的範囲に包含される。
The present invention is not limited to the above embodiment. The above embodiment is an exemplification, and has substantially the same configuration as the technical idea described in the scope of the claims of the present invention. It is included in the technical scope of the invention.

【0061】例えば、本発明においてチョクラルスキー
法によって窒素をドープしたシリコン単結晶棒を育成す
るに際しては、融液に磁場が印加されているか否かは問
われないものであり、本発明のチョクラルスキー法には
いわゆる磁場を印加するMCZ法も含まれる。
For example, when growing a silicon single crystal rod doped with nitrogen by the Czochralski method in the present invention, it does not matter whether a magnetic field is applied to the melt or not. The Ralski method includes a so-called MCZ method in which a magnetic field is applied.

【0062】また、シリコン単結晶ウエーハに施された
ゲッタリング熱処理またはデバイス製造熱処理において
も、上記実施形態はあくまでも例示であり、製造される
デバイスの仕様等によって、適宜変更が可能なものであ
る。
The above-described embodiment is merely an example of the gettering heat treatment or the device manufacturing heat treatment performed on the silicon single crystal wafer, and can be appropriately changed according to the specifications of the device to be manufactured.

【0063】[0063]

【発明の効果】本発明では、チョクラルスキー法によっ
て窒素をドープしたシリコン単結晶棒を育成し、CZ結
晶中の窒素濃度、酸素濃度及び結晶成長中の冷却速度を
制御することにより、ゲッタリング熱処理後の無欠陥層
深さを2〜12μmの範囲にすることができ、ゲッタリ
ング熱処理後あるいはデバイス製造熱処理後の内部微小
欠陥密度を1×10〜2×1010ケ/cmと広い範
囲で制御し得るものである。そのため本発明のシリコン
単結晶ウエーハはデバイス作製領域が広く、高いゲッタ
リング能力を持つものになり、産業上の利用価値はすこ
ぶる高い。
According to the present invention, gettering is achieved by growing a silicon single crystal rod doped with nitrogen by the Czochralski method and controlling the nitrogen concentration and oxygen concentration in the CZ crystal and the cooling rate during crystal growth. The depth of the defect-free layer after the heat treatment can be in the range of 2 to 12 μm, and the internal minute defect density after the gettering heat treatment or the device manufacturing heat treatment is as wide as 1 × 10 8 to 2 × 10 10 / cm 3. It can be controlled in a range. Therefore, the silicon single crystal wafer of the present invention has a wide device fabrication area and a high gettering ability, and its industrial utility value is extremely high.

【図面の簡単な説明】[Brief description of the drawings]

【図1】種々のパラメータ値におけるシリコン単結晶ウ
エーハの無欠陥層深さ及び内部微小欠陥密度を示した図
である。
FIG. 1 is a diagram showing a defect-free layer depth and an internal minute defect density of a silicon single crystal wafer at various parameter values.

【図2】シリコン単結晶ウエーハ内の結晶欠陥、酸素析
出物の様子を模式的に示した図であって、(a)は本発
明に係るウエーハ内の様子を示した図であり、(b)は
従来の製法によるウエーハのウエーハ内の様子を示した
図である。
FIGS. 2A and 2B are diagrams schematically illustrating crystal defects and oxygen precipitates in a silicon single crystal wafer, wherein FIG. 2A is a diagram illustrating a state in a wafer according to the present invention, and FIG. () Is a diagram showing a state of the inside of the wafer of the wafer by the conventional manufacturing method.

【図3】シリコン単結晶ウエーハの窒素濃度とウエーハ
表面のOSF領域の幅との関係を示した図である。
FIG. 3 is a diagram showing the relationship between the nitrogen concentration of a silicon single crystal wafer and the width of an OSF region on the surface of the wafer.

【図4】シリコン単結晶ウエーハの表面にエピタキシャ
ル成長を行なった場合における、ウエーハの窒素濃度と
ウエーハ表面のSF密度との関係を示した図である。
FIG. 4 is a diagram showing the relationship between the nitrogen concentration of the wafer and the SF density of the wafer surface when epitaxial growth is performed on the surface of a silicon single crystal wafer.

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】 チョクラルスキー法により窒素をドープ
して育成されたシリコン単結晶棒をスライスして得たシ
リコン単結晶ウエーハであって、該シリコン単結晶ウエ
ーハのゲッタリング熱処理後またはデバイス製造熱処理
後の無欠陥層深さが2〜12μmであり、かつゲッタリ
ング熱処理後またはデバイス製造熱処理後の内部微小欠
陥密度が1×10〜2×1010ケ/cmであること
を特徴とするシリコン単結晶ウエーハ。
1. A silicon single crystal wafer obtained by slicing a silicon single crystal rod grown by doping with nitrogen by the Czochralski method, wherein the silicon single crystal wafer is subjected to a gettering heat treatment or a device manufacturing heat treatment. The depth of the defect-free layer after that is 2 to 12 μm, and the density of internal minute defects after the gettering heat treatment or the device manufacturing heat treatment is 1 × 10 8 to 2 × 10 10 / cm 3. Silicon single crystal wafer.
【請求項2】 前記シリコン単結晶ウエーハの窒素濃度
が1×1012〜1×1015atoms/cm3であることを
特徴とする請求項1に記載したシリコン単結晶ウエー
ハ。
2. The silicon single crystal wafer according to claim 1, wherein the nitrogen concentration of the silicon single crystal wafer is 1 × 10 12 to 1 × 10 15 atoms / cm 3 .
【請求項3】 前記シリコン単結晶ウエーハの窒素濃度
が1×1013〜1×1014atoms/cm3であることを
特徴とする請求項1に記載したシリコン単結晶ウエー
ハ。
3. The silicon single crystal wafer according to claim 1, wherein the nitrogen concentration of the silicon single crystal wafer is 1 × 10 13 to 1 × 10 14 atoms / cm 3 .
【請求項4】 前記シリコン単結晶ウエーハの酸素濃度
が9〜17ppmaであることを特徴とする請求項1な
いし請求項3のいずれか1項に記載したシリコン単結晶
ウエーハ。
4. The silicon single crystal wafer according to claim 1, wherein the oxygen concentration of the silicon single crystal wafer is 9 to 17 ppma.
【請求項5】 前記シリコン単結晶棒が、結晶成長時の
1150℃から1080℃までの冷却速度を1.0〜
4.5℃/minの範囲に制御されて育成された単結晶棒で
あることを特徴とする請求項1ないし請求項4のいずれ
か1項に記載したシリコン単結晶ウエーハ。
5. A cooling rate of the silicon single crystal rod from 1150 ° C. to 1080 ° C. during crystal growth is 1.0 to 1.0.
The silicon single crystal wafer according to any one of claims 1 to 4, wherein the silicon single crystal wafer is a single crystal rod grown at a controlled temperature of 4.5 ° C / min.
【請求項6】 シリコン単結晶ウエーハの製造方法にお
いて、チョクラルスキー法によって窒素をドープしたシ
リコン単結晶棒を、窒素濃度、酸素濃度、及び冷却速度
を制御しつつ育成し、該シリコン単結晶棒をスライスし
てウエーハに加工することを特徴とするシリコン単結晶
ウエーハの製造方法。
6. A method for producing a silicon single crystal wafer, comprising: growing a silicon single crystal rod doped with nitrogen by a Czochralski method while controlling a nitrogen concentration, an oxygen concentration, and a cooling rate; Slicing and processing into a wafer.
【請求項7】 前記チョクラルスキー法によって窒素を
ドープしたシリコン単結晶棒を育成する際に、該単結晶
棒にドープする窒素濃度を1×1012〜1×1015
atoms/cm3に制御することを特徴とする請求項6に記載
したシリコン単結晶ウエーハの製造方法。
7. When growing a silicon single crystal rod doped with nitrogen by the Czochralski method, the concentration of nitrogen doped into the single crystal rod is 1 × 10 12 to 1 × 10 15.
7. The method for producing a silicon single crystal wafer according to claim 6, wherein the control is performed at atoms / cm 3 .
【請求項8】 前記チョクラルスキー法によって窒素を
ドープしたシリコン単結晶棒を育成する際に、該単結晶
棒にドープする窒素濃度を1×1013〜1×1014
atoms/cm3に制御することを特徴とする請求項6に記載
したシリコン単結晶ウエーハの製造方法。
8. When growing a silicon single crystal rod doped with nitrogen by the Czochralski method, the concentration of nitrogen doped into the single crystal rod is 1 × 10 13 to 1 × 10 14.
7. The method for producing a silicon single crystal wafer according to claim 6, wherein the control is performed at atoms / cm 3 .
【請求項9】 前記チョクラルスキー法によって窒素を
ドープしたシリコン単結晶棒を育成する際に、該単結晶
棒に含有される酸素濃度を9〜17ppmaに制御する
ことを特徴とする請求項6ないし請求項8のいずれか1
項に記載したシリコン単結晶ウエーハの製造方法。
9. The method according to claim 6, wherein when growing a silicon single crystal rod doped with nitrogen by the Czochralski method, the concentration of oxygen contained in the single crystal rod is controlled to 9 to 17 ppma. Or any one of claims 8 to
3. The method for producing a silicon single crystal wafer described in the section 1.
【請求項10】 前記チョクラルスキー法によって窒素
をドープしたシリコン単結晶棒を育成する際に、該単結
晶棒の結晶成長時の1150℃から1080℃までの冷
却速度を1.0〜4.5℃/minの範囲に制御することを
特徴とする請求項6ないし請求項9のいずれか1項に記
載したシリコン単結晶ウエーハの製造方法。
10. When growing a silicon single crystal rod doped with nitrogen by the Czochralski method, the cooling rate from 1150 ° C. to 1080 ° C. during the crystal growth of the single crystal rod is 1.0 to 4.0. The method for producing a silicon single crystal wafer according to any one of claims 6 to 9, wherein the control is performed within a range of 5 ° C / min.
JP06361299A 1998-11-17 1999-03-10 Silicon single crystal wafer and method for producing silicon single crystal wafer Expired - Lifetime JP3975605B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP06361299A JP3975605B2 (en) 1998-11-17 1999-03-10 Silicon single crystal wafer and method for producing silicon single crystal wafer

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP10-343612 1998-11-17
JP34361298 1998-11-17
JP06361299A JP3975605B2 (en) 1998-11-17 1999-03-10 Silicon single crystal wafer and method for producing silicon single crystal wafer

Publications (2)

Publication Number Publication Date
JP2000211995A true JP2000211995A (en) 2000-08-02
JP3975605B2 JP3975605B2 (en) 2007-09-12

Family

ID=26404754

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06361299A Expired - Lifetime JP3975605B2 (en) 1998-11-17 1999-03-10 Silicon single crystal wafer and method for producing silicon single crystal wafer

Country Status (1)

Country Link
JP (1) JP3975605B2 (en)

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001106594A (en) * 1999-10-07 2001-04-17 Sumitomo Metal Ind Ltd Method for producing epitaxial wafer
WO2002000970A1 (en) * 2000-06-27 2002-01-03 Shin-Etsu Handotai Co., Ltd. Method for producing silicon single crystal
JP2002093814A (en) * 2000-09-19 2002-03-29 Memc Japan Ltd Substrate single crystal of silicon epitaxial wafer, and its manufacturing method
JP2002134511A (en) * 2000-08-16 2002-05-10 Sony Corp Method for manufacturing semiconductor substrate and method for manufacturing solid-state image-pickup equipment
JP2002353282A (en) * 2001-05-30 2002-12-06 Shin Etsu Handotai Co Ltd Method for evaluating nitrogen concentration in single- crystal silicon wafer
EP1284311A3 (en) * 2001-08-09 2003-03-05 Wacker Siltronic Gesellschaft für Halbleitermaterialien Aktiengesellschaft Silicon semiconductor substrate and process for producing the same
JP2003068743A (en) * 2001-08-23 2003-03-07 Shin Etsu Handotai Co Ltd Epitaxial wafer and its manufacturing method
JP2003086597A (en) * 2001-09-14 2003-03-20 Wacker Nsce Corp Silicon semiconductor substrate and method for manufacturing the same
EP1326269A1 (en) * 2000-09-20 2003-07-09 Shin-Etsu Handotai Co., Ltd Method of producing silicon wafer and silicon wafer
JP2003282580A (en) * 2002-03-27 2003-10-03 Shin Etsu Handotai Co Ltd Manufacturing method for silicon epitaxial wafer
JPWO2003003441A1 (en) * 2001-06-28 2004-10-21 信越半導体株式会社 Method of manufacturing annealed wafer and annealed wafer
JP2004304095A (en) * 2003-04-01 2004-10-28 Sumitomo Mitsubishi Silicon Corp Silicon wafer, and manufacturing method thereof
WO2005014898A1 (en) * 2003-08-12 2005-02-17 Shin-Etsu Handotai Co.,Ltd. Process for producing wafer
JP2005064254A (en) * 2003-08-12 2005-03-10 Shin Etsu Handotai Co Ltd Method of manufacturing annealed wafer
JP2005064256A (en) * 2003-08-12 2005-03-10 Shin Etsu Handotai Co Ltd Method of manufacturing epitaxial wafer
JP2005333090A (en) * 2004-05-21 2005-12-02 Sumco Corp P-type silicon wafer and method for heat-treatment thereof
WO2006016659A1 (en) * 2004-08-12 2006-02-16 Komatsu Electronic Metals Co., Ltd. Nitrogen doped silicon wafer and manufacturing method thereof
JP2007318160A (en) * 2004-05-10 2007-12-06 Siltron Inc Silicon wafer
JP2012015298A (en) * 2010-06-30 2012-01-19 Covalent Materials Corp Silicon wafer and method of manufacturing the same
JP2017050490A (en) * 2015-09-04 2017-03-09 株式会社Sumco Epitaxial silicon wafer
WO2018037755A1 (en) * 2016-08-25 2018-03-01 信越半導体株式会社 Silicon single crystal wafer production method, silicon epitaxial wafer production method, silicon single crystal wafer, and silicon epitaxial wafer

Cited By (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001106594A (en) * 1999-10-07 2001-04-17 Sumitomo Metal Ind Ltd Method for producing epitaxial wafer
WO2002000970A1 (en) * 2000-06-27 2002-01-03 Shin-Etsu Handotai Co., Ltd. Method for producing silicon single crystal
JP2002134511A (en) * 2000-08-16 2002-05-10 Sony Corp Method for manufacturing semiconductor substrate and method for manufacturing solid-state image-pickup equipment
JP2002093814A (en) * 2000-09-19 2002-03-29 Memc Japan Ltd Substrate single crystal of silicon epitaxial wafer, and its manufacturing method
EP1326269A4 (en) * 2000-09-20 2007-06-06 Shinetsu Handotai Kk Method of producing silicon wafer and silicon wafer
EP1326269A1 (en) * 2000-09-20 2003-07-09 Shin-Etsu Handotai Co., Ltd Method of producing silicon wafer and silicon wafer
US7147711B2 (en) 2000-09-20 2006-12-12 Shin-Etsu Handotai Co., Ltd. Method of producing silicon wafer and silicon wafer
JP2002353282A (en) * 2001-05-30 2002-12-06 Shin Etsu Handotai Co Ltd Method for evaluating nitrogen concentration in single- crystal silicon wafer
JPWO2003003441A1 (en) * 2001-06-28 2004-10-21 信越半導体株式会社 Method of manufacturing annealed wafer and annealed wafer
US7189293B2 (en) 2001-06-28 2007-03-13 Shin-Etsu Handotai Co., Ltd. Method of producing annealed wafer and annealed wafer
EP1284311A3 (en) * 2001-08-09 2003-03-05 Wacker Siltronic Gesellschaft für Halbleitermaterialien Aktiengesellschaft Silicon semiconductor substrate and process for producing the same
US6805742B2 (en) 2001-08-09 2004-10-19 Siltronic Ag Silicon semiconductor substrate and process for producing the same
EP1420440A4 (en) * 2001-08-23 2007-11-07 Shinetsu Handotai Kk Epitaxial wafer and production method therefor
EP1420440A1 (en) * 2001-08-23 2004-05-19 Shin-Etsu Handotai Co., Ltd Epitaxial wafer and production method therefor
JP4615161B2 (en) * 2001-08-23 2011-01-19 信越半導体株式会社 Epitaxial wafer manufacturing method
JP2003068743A (en) * 2001-08-23 2003-03-07 Shin Etsu Handotai Co Ltd Epitaxial wafer and its manufacturing method
JP2003086597A (en) * 2001-09-14 2003-03-20 Wacker Nsce Corp Silicon semiconductor substrate and method for manufacturing the same
JP4549589B2 (en) * 2001-09-14 2010-09-22 シルトロニック・ジャパン株式会社 Silicon semiconductor substrate and manufacturing method thereof
JP2003282580A (en) * 2002-03-27 2003-10-03 Shin Etsu Handotai Co Ltd Manufacturing method for silicon epitaxial wafer
JP4670224B2 (en) * 2003-04-01 2011-04-13 株式会社Sumco Silicon wafer manufacturing method
JP2004304095A (en) * 2003-04-01 2004-10-28 Sumitomo Mitsubishi Silicon Corp Silicon wafer, and manufacturing method thereof
WO2005014898A1 (en) * 2003-08-12 2005-02-17 Shin-Etsu Handotai Co.,Ltd. Process for producing wafer
JP2005064256A (en) * 2003-08-12 2005-03-10 Shin Etsu Handotai Co Ltd Method of manufacturing epitaxial wafer
US7211141B2 (en) 2003-08-12 2007-05-01 Shin-Etsu Handotai Co., Ltd. Method for producing a wafer
JP2005064254A (en) * 2003-08-12 2005-03-10 Shin Etsu Handotai Co Ltd Method of manufacturing annealed wafer
JP2007318160A (en) * 2004-05-10 2007-12-06 Siltron Inc Silicon wafer
JP2007329488A (en) * 2004-05-10 2007-12-20 Siltron Inc Manufacturing method of silicon wafer
JP2005333090A (en) * 2004-05-21 2005-12-02 Sumco Corp P-type silicon wafer and method for heat-treatment thereof
US7939441B2 (en) 2004-05-21 2011-05-10 Sumco Corporation P-type silicon wafer and method for heat-treating the same
JP2006054350A (en) * 2004-08-12 2006-02-23 Komatsu Electronic Metals Co Ltd Nitrogen-doped silicon wafer and its manufacturing method
US7875117B2 (en) 2004-08-12 2011-01-25 Sumco Techxiv Corporation Nitrogen doped silicon wafer and manufacturing method thereof
WO2006016659A1 (en) * 2004-08-12 2006-02-16 Komatsu Electronic Metals Co., Ltd. Nitrogen doped silicon wafer and manufacturing method thereof
JP2012015298A (en) * 2010-06-30 2012-01-19 Covalent Materials Corp Silicon wafer and method of manufacturing the same
JP2017050490A (en) * 2015-09-04 2017-03-09 株式会社Sumco Epitaxial silicon wafer
WO2018037755A1 (en) * 2016-08-25 2018-03-01 信越半導体株式会社 Silicon single crystal wafer production method, silicon epitaxial wafer production method, silicon single crystal wafer, and silicon epitaxial wafer

Also Published As

Publication number Publication date
JP3975605B2 (en) 2007-09-12

Similar Documents

Publication Publication Date Title
KR100581047B1 (en) Method for producing silicon single crystal wafer and silicon single crystal wafer
JP3626364B2 (en) Epitaxial silicon single crystal wafer manufacturing method and epitaxial silicon single crystal wafer
KR100622622B1 (en) A method for producing an epitaxial silicon single crystal wafer and the epitaxial silicon single crystal wafer
US6478883B1 (en) Silicon single crystal wafer, epitaxial silicon wafer, and methods for producing them
JP3800006B2 (en) Manufacturing method of silicon single crystal wafer and silicon single crystal wafer
JP3975605B2 (en) Silicon single crystal wafer and method for producing silicon single crystal wafer
US6299982B1 (en) Silicon single crystal wafer and method for producing silicon single crystal wafer
KR100788988B1 (en) Silicon single-crystal wafer for epitaxial wafer, epitaxial wafer, methods for producing them, and evaluating method
TWI402383B (en) Epitaxial wafer and production method thereof
JP4567251B2 (en) Silicon semiconductor substrate and manufacturing method thereof
JP3771737B2 (en) Method for producing silicon single crystal wafer
JP4089137B2 (en) Method for producing silicon single crystal and method for producing epitaxial wafer
JP3412531B2 (en) Phosphorus-doped silicon single crystal wafer, epitaxial silicon wafer, and methods for producing them
JP2000072595A (en) Single silicon crystal wafer doped with boron and epitaxial silicon wafer and their production
JP3433678B2 (en) Antimony-doped silicon single crystal wafer and epitaxial silicon wafer, and methods for producing them
JP3861524B2 (en) Silicon wafer and manufacturing method thereof
JP2001039797A (en) Silicon wafer for laminating epitaxial layer and epitaxial wafer
JP2005064406A (en) Epitaxial silicon single crystal wafer and method of manufacturing the same

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060316

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060328

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060518

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060725

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060907

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070529

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070611

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100629

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100629

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100629

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100629

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110629

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110629

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120629

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120629

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130629

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term