JP4978396B2 - Epitaxial wafer manufacturing method - Google Patents

Epitaxial wafer manufacturing method Download PDF

Info

Publication number
JP4978396B2
JP4978396B2 JP2007243054A JP2007243054A JP4978396B2 JP 4978396 B2 JP4978396 B2 JP 4978396B2 JP 2007243054 A JP2007243054 A JP 2007243054A JP 2007243054 A JP2007243054 A JP 2007243054A JP 4978396 B2 JP4978396 B2 JP 4978396B2
Authority
JP
Japan
Prior art keywords
wafer
single crystal
epitaxial
heat treatment
carbon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007243054A
Other languages
Japanese (ja)
Other versions
JP2009073684A (en
Inventor
偉峰 曲
真一郎 八木
清 三谷
彰一 高見澤
尚久 戸田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2007243054A priority Critical patent/JP4978396B2/en
Publication of JP2009073684A publication Critical patent/JP2009073684A/en
Application granted granted Critical
Publication of JP4978396B2 publication Critical patent/JP4978396B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本発明は、シリコン単結晶ウェーハ上にエピタキシャル層が形成されたエピタキシャルウェーハの製造方法に関するものである。   The present invention relates to an epitaxial wafer manufacturing method in which an epitaxial layer is formed on a silicon single crystal wafer.

通常、半導体デバイスを製造するシリコンウェーハとしては、チョクラルスキー法(CZ法)によって育成したシリコン単結晶棒からウェーハを切り出し、表面を鏡面状に研磨したシリコンウェーハが用いられている。しかし、CZ法によって育成したシリコン単結晶には多くの場合、結晶内のシリコン原子空孔が集まってできたCOPと呼ばれる八面体ボイド欠陥等のいわゆるグローイン欠陥が存在し、これがシリコンウェーハの酸化膜耐圧劣化の主要な原因となっている。   Usually, as a silicon wafer for manufacturing a semiconductor device, a silicon wafer is used in which a wafer is cut out from a silicon single crystal rod grown by the Czochralski method (CZ method) and the surface is polished into a mirror surface. However, in many cases, silicon single crystals grown by the CZ method have so-called glow-in defects such as octahedral void defects called COP, which are formed by collecting silicon vacancies in the crystal, and this is the oxide film of a silicon wafer. It is a major cause of pressure breakdown.

また、CZ法で製造したシリコンウェーハには過飽和な格子間酸素と、結晶引き上げ後の冷却途中で形成された多数の酸素析出核が含まれている。この過飽和な格子間酸素と多数の酸素析出核を含んだシリコンウェーハを用いて半導体デバイスを製造する場合、デバイス製造工程中の熱処理中に酸素析出核に格子間酸素が析出して、シリコンウェーハ内部に酸素析出物やこれに起因する微小な欠陥が多数発生する。このような酸素析出物やこれに起因する微小な欠陥はウェーハのバルク部に存在する場合にはゲッタリングサイトとなり(通常IG(Internal gettering)効果と呼ばれている)、デバイスの製造には好適であるが、ウェーハ表面近傍のデバイス作製領域に存在すると、半導体デバイスの動作を阻害することが知られている。   A silicon wafer manufactured by the CZ method contains supersaturated interstitial oxygen and a large number of oxygen precipitation nuclei formed during the cooling after the crystal pulling. When a semiconductor device is manufactured using this supersaturated interstitial oxygen and a silicon wafer containing a large number of oxygen precipitation nuclei, interstitial oxygen precipitates in the oxygen precipitation nuclei during the heat treatment in the device manufacturing process, and the inside of the silicon wafer. In addition, a large number of oxygen precipitates and minute defects resulting from this occur. When such oxygen precipitates and minute defects resulting from this are present in the bulk portion of the wafer, they become gettering sites (usually called the IG (Internal Gettering) effect) and are suitable for device manufacturing. However, it is known that the operation of the semiconductor device is hindered when it exists in the device manufacturing region near the wafer surface.

近年上記のCOP欠陥に対する対策として、シリコンウェーハの表面近傍のデバイス作製領域を無欠陥化するために、CZシリコン鏡面ウェーハを下地シリコンウェーハとして、その上にCVD法によってシリコン単結晶をエピタキシャル成長させた、エピタキシャルウェーハの需要が高まっている。   In recent years, as a countermeasure against the above-mentioned COP defect, in order to make the device fabrication region near the surface of the silicon wafer defect-free, a CZ silicon mirror wafer was used as a base silicon wafer, and a silicon single crystal was epitaxially grown thereon by a CVD method. The demand for epitaxial wafers is increasing.

しかし、エピタキシャルウェーハはシリコン鏡面ウェーハと比較するとIG能力が低いという問題があった。即ち、エピタキシャルウェーハでは、エピタキシャル層の成長工程が1050℃〜1150℃程度の高温であり、またそのときの昇温速度も大きいことから、エピタキシャル層の成長工程で下地シリコン単結晶ウェーハ中の酸素析出核が減少あるいは消滅する、かつ、エピタキシャル層の成長工程中にSiの注入によるVacancy(以下、空孔と表記することもある)を消滅させるため、その後の熱処理によっても下地シリコン単結晶ウェーハ内に析出物が形成されにくくなり、通常の鏡面ウェーハと比較してIG能力が低下する。   However, the epitaxial wafer has a problem that the IG capability is low as compared with the silicon mirror wafer. That is, in the epitaxial wafer, the growth process of the epitaxial layer is at a high temperature of about 1050 ° C. to 1150 ° C., and the rate of temperature rise is high at that time. Nuclei decrease or disappear, and vacancy due to Si implantation (hereinafter also referred to as vacancies) is extinguished during the epitaxial layer growth process. Precipitates are not easily formed, and the IG capability is reduced as compared with a normal mirror wafer.

従来、この問題を解決してIG能力の高いエピタキシャルウェーハを実現する製造方法としては、単結晶育成時に窒素をドープしたシリコン単結晶ウェーハを熱処理し、その後ウェーハ表面にエピタキシャル層を成長させる方法(例えば特許文献1参照)や、単結晶育成時に窒素と炭素をともにドープしたシリコン単結晶ウェーハを急速加熱し、その後ウェーハ表面にエピタキシャル層を成長させる方法(例えば特許文献2参照)、単結晶育成時に炭素をドープしたシリコン単結晶ウェーハを抵抗加熱によって熱処理し、その後ウェーハ表面に低温(1000℃未満)でエピタキシャル層を成長させる方法(例えば特許文献3参照)、単結晶育成時に炭素をドープしたシリコン単結晶ウェーハの表面にエピタキシャル層を成長させ、その後、ウェーハを急速加熱によって熱処理する方法(例えば特許文献4参照)などが考案されている。   Conventionally, as a manufacturing method for solving this problem and realizing an epitaxial wafer with high IG capability, a method of thermally treating a silicon single crystal wafer doped with nitrogen at the time of single crystal growth and then growing an epitaxial layer on the wafer surface (for example, Patent Document 1), a method of rapidly heating a silicon single crystal wafer doped with both nitrogen and carbon during single crystal growth, and then growing an epitaxial layer on the wafer surface (see, for example, Patent Document 2), carbon during single crystal growth A silicon single crystal wafer doped with a heat treatment by resistance heating, and then an epitaxial layer is grown on the wafer surface at a low temperature (less than 1000 ° C.) (see, for example, Patent Document 3), a silicon single crystal doped with carbon during single crystal growth Grow an epitaxial layer on the surface of the wafer, then A method of heat-treating (for example, see Patent Document 4) has been devised by rapid heating Eha.

しかしながら、先に記載した製造方法で作製したエピタキシャルウェーハでは、酸素析出核が十分ではないためにエピタキシャル層近傍での近接ゲッタリングが弱く、所望のゲッタリング能力が得られなかった。特に窒素と炭素をドープした結晶は炭素ドープのみの結晶より欠陥サイズが小さくなるので、エピ成長中に欠陥が消滅しやすくなるという利点があるが、同時に酸素析出しにくいという欠点も有している。さらに、エピ成長中に消滅させることができなかった欠陥は形態が板状に変化し、エピ欠陥の原因となっていた。   However, in the epitaxial wafer manufactured by the manufacturing method described above, oxygen gettering nuclei are not sufficient, so that proximity gettering in the vicinity of the epitaxial layer is weak, and a desired gettering ability cannot be obtained. In particular, a crystal doped with nitrogen and carbon has an advantage that the defect size is smaller than a crystal doped with carbon only, so that the defect easily disappears during epi-growth, but also has a disadvantage that oxygen does not easily precipitate. . Further, the defects that could not be eliminated during the epi growth changed into a plate shape, causing the epi defects.

特開2001−274167号公報JP 2001-274167 A 特表2005−515633号公報JP 2005-515633 A 特開2001−237247号公報JP 2001-237247 A 特開2006−40980号公報JP 2006-40980 A

本発明は、エピタキシャルウェーハの製造方法において、エピタキシャル層にエピ欠陥が形成されることがなく、かつバルク部に高密度のBMDが形成されることによって強力なゲッタリング能力を備えたエピタキシャルウェーハの製造方法を提供することを目的とする。   The present invention provides an epitaxial wafer manufacturing method in which epitaxial defects are not formed in an epitaxial layer, and high density BMD is formed in a bulk portion, thereby manufacturing an epitaxial wafer having a strong gettering capability. It aims to provide a method.

上記課題を解決するため、本発明では、エピタキシャルウェーハの製造方法において、チョクラルスキー法によって、抵抗制御用ドーパントを除いては炭素のみをドープしてシリコン単結晶棒を育成し、該シリコン単結晶棒をスライスしてシリコン単結晶ウェーハに加工した後、急速加熱・急速冷却(RTA)装置を用いて熱処理を行い、その後、該単結晶ウェーハ表面にエピタキシャル層を形成することを特徴とするエピタキシャルウェーハの製造方法を提供する。 In order to solve the above-mentioned problems, in the present invention, in the method for producing an epitaxial wafer, a Czochralski method is used to grow a silicon single crystal rod by doping only carbon except for a resistance control dopant. An epitaxial wafer characterized in that a rod is sliced and processed into a silicon single crystal wafer, followed by heat treatment using a rapid heating / rapid cooling (RTA) apparatus, and then an epitaxial layer is formed on the surface of the single crystal wafer. that provides a method of manufacturing.

このように、本発明のエピタキシャルウェーハの製造方法では、単結晶育成時に、抵抗制御用のドーパントを除いては炭素のみをドープし、RTA装置によって熱処理を行う。これによって、ウェーハに空孔が注入され、ウェーハ表面近傍に高密度の空孔注入層が形成される。エピ成長工程中に格子間シリコンがウェーハに注入されても、このウェーハ表面に注入された空孔が格子間シリコンを捕獲するため、ウェーハバルク中に格子間シリコンが注入されるのを阻止することができる。これによってエピタキシャル層が形成された後にもウェーハバルク部の酸素析出核を確保することができ、従って、デバイス工程における熱処理時にウェーハ本来の酸素析出が起き、BMDをゲッタリングに必要十分な量形成することができる。また、窒素をドープしていないため、板状欠陥が発生することもなく、エピタキシャル層形成時にエピ欠陥が発生することもない。よって、ゲッタリング能力が高く、かつ、エピタキシャル層にエピ欠陥が形成されないエピタキシャルウェーハを製造することができる。   Thus, in the method for producing an epitaxial wafer of the present invention, at the time of growing a single crystal, only carbon is doped except for a dopant for resistance control, and heat treatment is performed by an RTA apparatus. As a result, holes are injected into the wafer, and a high-density hole injection layer is formed in the vicinity of the wafer surface. Even if interstitial silicon is injected into the wafer during the epi-growth process, the vacancies injected into the wafer surface capture the interstitial silicon, thus preventing interstitial silicon from being injected into the wafer bulk. Can do. Thus, even after the epitaxial layer is formed, oxygen precipitation nuclei in the wafer bulk portion can be secured. Therefore, the oxygen precipitation inherent in the wafer occurs during the heat treatment in the device process, and a sufficient amount of BMD is formed for gettering. be able to. Further, since nitrogen is not doped, no plate-like defects are generated, and no epi-defects are generated during the formation of the epitaxial layer. Therefore, an epitaxial wafer having high gettering capability and no epitaxial defects formed in the epitaxial layer can be manufactured.

また、前記チョクラルスキー法により育成時にシリコン単結晶にドープする炭素濃度を1.0ppma以上にすることが好ましい。
シリコン単結晶ウェーハ中の炭素濃度が上記の範囲になるように単結晶を育成することで、熱処理の際に析出する酸素量を増やすことができ、これによって金属不純物のゲッタリング能力を強くすることができる。
Moreover, it is not preferable that the concentration of carbon doped in the silicon single crystal during growing by the Czochralski method or 1.0 ppma.
By growing the single crystal so that the carbon concentration in the silicon single crystal wafer is in the above range, the amount of oxygen precipitated during the heat treatment can be increased, thereby enhancing the gettering ability of metal impurities. Can do.

また、前記RTA装置を用いた熱処理は、雰囲気を非酸化性雰囲気とし、熱処理温度を1150〜1250℃の範囲とし、処理時間を10秒以上とすることが好ましい。
このような条件の熱処理を行うことによって、空孔を短時間でウェーハに十分な量を注入することができる熱処理条件とすることができる。
Furthermore, the RTA apparatus heat treatment using a can, the atmosphere non-oxidizing atmosphere, the heat treatment temperature in the range of 1150 to 1250 ° C., the treatment time have preferred to be at least 10 seconds.
By performing the heat treatment under such conditions, the heat treatment conditions can be set such that a sufficient amount of holes can be injected into the wafer in a short time.

以上のように、本発明のエピタキシャルウェーハの製造方法では、ウェーハ表面近傍に高密度の空孔注入層が形成され、エピ成長工程中に格子間シリコンがウェーハに注入されても、この空孔が格子間シリコンを捕獲する。よってエピタキシャル層が形成された後にもウェーハバルク部の酸素析出核を確保することができ、従って、デバイス工程における熱処理時にウェーハ本来の酸素析出が起き、BMDをゲッタリングに必要十分量形成することができる。また、窒素をドープしていないため、板状欠陥が発生することもないため、エピタキシャル層にエピ欠陥が発生することもない。よって、ゲッタリング能力が高く、かつ、エピタキシャル層にエピ欠陥が形成されないエピタキシャルウェーハを製造することができる。   As described above, in the epitaxial wafer manufacturing method of the present invention, a high-density hole injection layer is formed in the vicinity of the wafer surface, and even if interstitial silicon is injected into the wafer during the epi-growth process, Capture interstitial silicon. Therefore, even after the epitaxial layer is formed, oxygen precipitation nuclei in the wafer bulk portion can be ensured. Therefore, the oxygen precipitation inherent in the wafer occurs during the heat treatment in the device process, and a necessary and sufficient amount of BMD can be formed for gettering. it can. Further, since nitrogen is not doped, no plate defects are generated, and therefore no epi defects are generated in the epitaxial layer. Therefore, an epitaxial wafer having high gettering capability and no epitaxial defects formed in the epitaxial layer can be manufactured.

以下、本発明についてより具体的に説明する。
前述のように、エピタキシャル層にエピ欠陥が形成されることがなく、かつバルク部に高密度のBMDが形成されることによって強力なゲッタリング能力を備えたエピタキシャルウェーハの製造方法の開発が待たれていた。
Hereinafter, the present invention will be described more specifically.
As described above, there is no need to develop an epitaxial wafer manufacturing method having strong gettering ability by forming no epitaxial defect in the epitaxial layer and forming a high-density BMD in the bulk portion. It was.

そこで、本発明者らは、シリコン単結晶ウェーハ中にドープしてもウェーハ表面で結晶欠陥を形成しない元素、およびエピ成長中にウェーハに注入される格子間シリコンによって酸素析出核が消失することを防止する処理が存在しないか鋭意検討を重ねた。   Therefore, the present inventors have found that oxygen precipitation nuclei disappear due to elements that do not form crystal defects on the wafer surface even when doped into a silicon single crystal wafer, and interstitial silicon implanted into the wafer during epi growth. We intensively investigated whether there was a treatment to prevent.

その結果、本発明者らは、単結晶育成時に抵抗制御用ドーパントを除いて炭素のみをドープし、その単結晶から作製したウェーハに空孔を注入する処理を行い、格子間シリコンを捕獲させることで、酸素析出核をエピタキシャル層形成後に確保することができるとともに、板状欠陥が形成されることもないのでエピ欠陥が発生しないことを見出し、本発明を完成させた。   As a result, the present inventors dope the process of injecting vacancies into a wafer prepared from the single crystal by doping only carbon except for the resistance control dopant during single crystal growth, and capturing interstitial silicon. Thus, the inventors have found that oxygen precipitation nuclei can be secured after the formation of the epitaxial layer and that no plate defects are formed, so that no epi defects are generated, and the present invention has been completed.

以下、本発明について詳細に説明するが、本発明はこれらに限定されるものではない。
本発明の製造方法によって製造されたエピタキシャルウェーハは、シリコン単結晶の育成時に抵抗制御用ドーパントを除いては炭素のみがドープされたシリコン単結晶ウェーハを、RTA装置によって熱処理した後、その表面にエピタキシャル層が形成されたものである。
Hereinafter, the present invention will be described in detail, but the present invention is not limited thereto.
The epitaxial wafer manufactured by the manufacturing method of the present invention is obtained by subjecting a silicon single crystal wafer doped only with carbon except for a resistance control dopant during the growth of the silicon single crystal to an epitaxial surface on the surface after heat treatment by an RTA apparatus. A layer is formed.

図1に、本発明の製造方法によって製造されたエピタキシャルウェーハの概念断面図を示す。
本発明の製造方法によって製造されたエピタキシャルウェーハは、単結晶育成時に炭素(C)がドープされたシリコン単結晶ウェーハに、RTA処理によって空孔(V)が注入されて、空孔注入層13が形成され、更にウェーハ表面にエピタキシャル層11が形成されたものである。
FIG. 1 shows a conceptual cross-sectional view of an epitaxial wafer manufactured by the manufacturing method of the present invention.
In the epitaxial wafer manufactured by the manufacturing method of the present invention, vacancies (V) are injected into the silicon single crystal wafer doped with carbon (C s ) at the time of single crystal growth by RTA treatment, and the hole injection layer 13 And an epitaxial layer 11 is further formed on the wafer surface.

RTA処理によってウェーハ表面近傍に空孔(V)が注入されるが、この熱処理の際に予めドープされていた炭素(C)が格子間炭素(C)となることがあり、ウェーハ中のこれら(C)(C)が、空孔注入層13において炭素複合体を形成することがある。
この空孔(V)と炭素複合体が、エピタキシャル層11形成の際に注入される格子間シリコン(Si)を捕獲することで、ウェーハバルク部12に存在する空孔(V)をエピタキシャル層11形成後に確保することができ、酸素析出が促進され、デバイス工程における熱処理時にBMDがウェーハのバルクに形成され、ゲッタリング能力を強力なものにすることができる。
The RTA treatment injects vacancies (V) in the vicinity of the wafer surface, and carbon (C s ) doped in advance during this heat treatment may become interstitial carbon (C i ), These (C s ) (C i ) may form a carbon composite in the hole injection layer 13.
The vacancies (V) and the carbon composite capture the interstitial silicon (Si I ) injected during the formation of the epitaxial layer 11, so that the vacancies (V) existing in the wafer bulk portion 12 can be converted into the epitaxial layer. 11 can be secured after formation, oxygen precipitation is promoted, BMD is formed in the bulk of the wafer during heat treatment in the device process, and the gettering ability can be enhanced.

本発明のエピタキシャルウェーハの製造方法は以下のような工程とすることができ、以下にその一例を示すが、本発明のエピタキシャルウェーハの製造方法は以下に限定されるものではない。   The manufacturing method of the epitaxial wafer of the present invention can be set as the following steps, and an example thereof is shown below, but the manufacturing method of the epitaxial wafer of the present invention is not limited to the following.

本発明において、チョクラルスキー法によって炭素をドープしたシリコン単結晶棒を育成するが、単結晶棒に炭素をドープするには、一般的な手法を用いればよい。石英ルツボ中に収容された多結晶シリコン原料の融液に種結晶を接触させ、これを回転させながらゆっくりと引き上げて所望直径のシリコン単結晶棒を育成する際に、雰囲気ガスに炭素を含んだものを使用することができるし、または高純度炭素粉末をドープ剤として原料融液に添加することもでき、さらには、炭素塊(ブロック状のカーボン)をあらかじめ石英ルツボ内に入れることもできる。さらにはドープ剤として炭素繊維及び/又は炭化ケイ素繊維を用いることも可能である。   In the present invention, a silicon single crystal rod doped with carbon is grown by the Czochralski method. In order to dope carbon into the single crystal rod, a general method may be used. When the seed crystal was brought into contact with the melt of the polycrystalline silicon raw material contained in the quartz crucible, and the silicon single crystal rod having a desired diameter was grown by rotating it slowly, the atmosphere gas contained carbon. A high-purity carbon powder can be added to the raw material melt as a dopant, and a carbon lump (block-like carbon) can be previously placed in a quartz crucible. Furthermore, carbon fibers and / or silicon carbide fibers can be used as the dopant.

この際、炭素ガス濃度あるいは導入時間や添加炭素粉末等の量を調整することによって、単結晶棒中の炭素ドープ量を制御することができる。
単結晶棒の育成中にドープする炭素濃度は1.0ppma以上になるようにすることができる。これによってデバイス製造工程時の熱処理の際に析出する酸素析出物の密度を十分に高くすることが可能となり、ウェーハのゲッタリング能力を更に強力なものとすることができる。
ここで、ドープする炭素濃度は5.0ppmaを上限とすることが望ましい。上限を5.0ppmaとすることで、シリコン単結晶の単結晶化を妨げることを抑制することができる。
At this time, the amount of carbon dope in the single crystal rod can be controlled by adjusting the carbon gas concentration or introduction time, and the amount of added carbon powder.
The carbon concentration doped during the growth of the single crystal rod can be 1.0 ppma or more. This makes it possible to sufficiently increase the density of oxygen precipitates that are deposited during the heat treatment in the device manufacturing process, thereby further enhancing the gettering ability of the wafer.
Here, it is desirable that the carbon concentration to be doped is 5.0 ppma as an upper limit. By setting the upper limit to 5.0 ppma, it is possible to suppress the single crystallization of the silicon single crystal.

次に育成したシリコン単結晶棒を内周刃スライサあるいはワイヤソー等の切断装置によってスライスした後、面取り、ラッピング、エッチング、研磨等の工程を経てシリコン単結晶ウェーハを作製する。
ここで、シリコン単結晶ウェーハのグローイン欠陥の領域は特に限定されるものではない。例えばOSF領域であっても構わない。なぜならば、窒素をドープしていないため、板上欠陥が形成されることはなく、後工程であるエピタキシャル成長においてエピ欠陥が発生することがないからである。
Next, the grown silicon single crystal rod is sliced by a cutting device such as an inner peripheral slicer or a wire saw, and then a silicon single crystal wafer is manufactured through processes such as chamfering, lapping, etching, and polishing.
Here, the area of the glow-in defect of the silicon single crystal wafer is not particularly limited. For example, the OSF area may be used. This is because, since nitrogen is not doped, no defects on the plate are formed, and no epi defects are generated in the subsequent epitaxial growth.

その後、作製したシリコン単結晶ウェーハに対して、熱処理を行う。熱処理は、急速加熱・急速冷却(RTA)装置を用いて行う。
この熱処理は、雰囲気を非酸化性雰囲気とし、熱処理温度を1150〜1250℃の範囲とし、処理時間を10秒以上とすることができる。
このような条件の熱処理を行うことによって、シリコン単結晶ウェーハに対して空孔を短時間でウェーハに十分な量を注入することができる熱処理条件とすることができる。よって、製造コストを低減することができ、その上、強力なゲッタリング能力を有したエピタキシャルウェーハを作製することができる。
Thereafter, heat treatment is performed on the produced silicon single crystal wafer. The heat treatment is performed using a rapid heating / rapid cooling (RTA) apparatus.
In this heat treatment, the atmosphere can be a non-oxidizing atmosphere, the heat treatment temperature can be in the range of 1150 to 1250 ° C., and the treatment time can be 10 seconds or longer.
By performing the heat treatment under such conditions, it is possible to achieve heat treatment conditions that allow a sufficient amount of holes to be injected into the silicon single crystal wafer in a short time. Therefore, the manufacturing cost can be reduced, and in addition, an epitaxial wafer having a strong gettering ability can be manufactured.

熱処理後のシリコン単結晶ウェーハの表面に、エピタキシャル層を形成する。エピタキシャル層の形成には一般的な条件を用いることができる。
たとえば、HをキャリアガスとしてSiHCl等のソースガスをチャンバー内に導入し、サセプタ上に配置したウェーハ上に、1050〜1250℃程度で、CVD法により、エピタキシャル成長させることによって形成する。
An epitaxial layer is formed on the surface of the silicon single crystal wafer after the heat treatment. General conditions can be used to form the epitaxial layer.
For example, a source gas such as SiHCl 3 is introduced into the chamber using H 2 as a carrier gas, and epitaxial growth is performed by CVD at about 1050 to 1250 ° C. on a wafer placed on the susceptor.

このように、本発明によれば、RTA処理により、シリコン単結晶ウェーハに空孔が注入され、ウェーハ表面近傍に高密度の空孔注入層が形成される。よって、エピ成長中に格子間シリコンがウェーハに注入されても、この空孔が格子間シリコンを捕獲し、ウェーハバルク中に格子間シリコンが注入されるのを阻止することができる。これによって格子間シリコンと空孔が結合して酸素析出核が消滅するのを抑制し、エピタキシャル層が形成された後にもウェーハバルク部の炭素ドープに基づく促進された酸素析出核を確保することができ、従って、デバイス工程における熱処理時に酸素析出が起き、BMDを容易に形成することができる。しかも、窒素をドープしていないため、板状欠陥が形成されることがなく、エピタキシャル層にエピ欠陥が発生することもない。よって、ゲッタリング能力が高く、かつ、エピタキシャル層にエピ欠陥が形成されないエピタキシャルウェーハを製造することができる。   Thus, according to the present invention, vacancies are injected into the silicon single crystal wafer by the RTA process, and a high-density vacancy injection layer is formed in the vicinity of the wafer surface. Therefore, even if interstitial silicon is implanted into the wafer during epi growth, the vacancies can capture the interstitial silicon and prevent the interstitial silicon from being implanted into the wafer bulk. This prevents interstitial silicon and vacancies from bonding and disappearance of oxygen precipitation nuclei, and ensures accelerated oxygen precipitation nuclei based on carbon doping in the wafer bulk even after the epitaxial layer is formed. Therefore, oxygen precipitation occurs during the heat treatment in the device process, and the BMD can be easily formed. Moreover, since nitrogen is not doped, no plate defects are formed, and no epi defects are generated in the epitaxial layer. Therefore, an epitaxial wafer having high gettering capability and no epitaxial defects formed in the epitaxial layer can be manufactured.

以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
(実施例)
まず、チョクラルスキー法によって、直径200mm、N型(リンドープ)、結晶方位<100>のシリコン単結晶棒の育成を行った。この際、予め石英ルツボ内に炭素粉末を入れることによって、単結晶中に炭素をドープした。炭素ドープ量が後述する表1に示したように、0.5〜3.0ppmaの範囲の所定の値になるように炭素濃度の制御を行った。育成されたシリコン単結晶棒は10Ω・cmであった。
その後、シリコン単結晶棒をスライスしてシリコン単結晶ウェーハを作製した。作製したシリコン単結晶ウェーハの酸素濃度は16.5〜16.8ppmaの範囲であった。なお、酸素はドープしたものではなく、CZ法において石英ルツボから不可避的に混入したものである。
その作製したシリコン単結晶ウェーハを、アンモニア濃度が3.0%のアルゴン雰囲気下にてRTA装置を用いて、後述する表1に示したように1100〜1300℃の範囲の所定の温度・10秒の条件で熱処理を行った。
その後、1130℃の処理条件でウェーハ表面にエピタキシャル層を形成し、エピタキシャルウェーハを作製した。形成したエピタキシャル層の厚さは約6μmである。
EXAMPLES Hereinafter, although an Example and a comparative example are shown and this invention is demonstrated more concretely, this invention is not limited to these.
(Example)
First, a silicon single crystal rod having a diameter of 200 mm, an N type (phosphorus dope), and a crystal orientation <100> was grown by the Czochralski method. At this time, carbon was doped into the single crystal by previously putting carbon powder in a quartz crucible. As shown in Table 1 described later, the carbon concentration was controlled so that the carbon doping amount was a predetermined value in the range of 0.5 to 3.0 ppma. The grown silicon single crystal rod was 10 Ω · cm.
Thereafter, the silicon single crystal rod was sliced to produce a silicon single crystal wafer. The oxygen concentration of the produced silicon single crystal wafer was in the range of 16.5 to 16.8 ppma. Note that oxygen is not doped but is inevitably mixed from a quartz crucible in the CZ method.
The produced silicon single crystal wafer was subjected to a predetermined temperature and 10 seconds in a range of 1100 to 1300 ° C. as shown in Table 1 described later using an RTA apparatus in an argon atmosphere with an ammonia concentration of 3.0%. The heat treatment was performed under the following conditions.
Thereafter, an epitaxial layer was formed on the wafer surface under a processing condition of 1130 ° C. to produce an epitaxial wafer. The thickness of the formed epitaxial layer is about 6 μm.

作製したエピタキシャルウェーハの特性評価を以下の通り行った。
エピタキシャルウェーハ表面のエピ欠陥をパーティクルカウンターを用いて観察した。
また、酸素析出熱処理を行い、BMD密度を評価した。酸素析出熱処理条件は800℃・4時間および1000℃・16時間とした。そして、酸素析出熱処理前後のウェーハの残存酸素濃度変化(ΔOi:酸素析出量)をFTIRにて評価した。
さらに酸素析出熱処理後のエピタキシャルウェーハを劈開し、エッチングした後に、エピタキシャル層およびエピタキシャル層下部の断面を観察し、BMD分布およびBMD密度を評価した。
The characteristics of the produced epitaxial wafer were evaluated as follows.
Epi defects on the surface of the epitaxial wafer were observed using a particle counter.
Moreover, oxygen precipitation heat processing was performed and BMD density was evaluated. Oxygen precipitation heat treatment conditions were 800 ° C. · 4 hours and 1000 ° C. · 16 hours. Then, the residual oxygen concentration change (ΔO i: oxygen precipitation amount) of the wafer before and after the oxygen precipitation heat treatment was evaluated by FTIR.
Further, the epitaxial wafer after the oxygen precipitation heat treatment was cleaved and etched, and then the cross section of the epitaxial layer and the lower part of the epitaxial layer was observed to evaluate the BMD distribution and the BMD density.

(比較例1)
実施例において、単結晶中に炭素をドープするとともに窒素もドープした以外は、実施例と同様の条件でエピタキシャルウェーハを作製した。窒素のドープ量は6×1013atoms/cmとした。そして作製したウェーハについて実施例と同様の評価を行った。
(Comparative Example 1)
In the example, an epitaxial wafer was produced under the same conditions as in the example except that the single crystal was doped with carbon and also with nitrogen. The doping amount of nitrogen was 6 × 10 13 atoms / cm 3 . And evaluation similar to the Example was performed about the produced wafer.

(比較例2)
実施例において、シリコン単結晶ウェーハを作製した後の熱処理を、抵抗加熱とした以外は、実施例と同様の条件でエピタキシャルウェーハを作製した。抵抗加熱の条件としては、窒素100%雰囲気下で、1100〜1200℃・10分の条件とした。そして作製したウェーハについて実施例と同様の評価を行った。
(Comparative Example 2)
In the examples, epitaxial wafers were produced under the same conditions as in the examples, except that the heat treatment after producing the silicon single crystal wafer was resistance heating. The resistance heating was performed at 1100 to 1200 ° C. for 10 minutes in a 100% nitrogen atmosphere. And evaluation similar to the Example was performed about the produced wafer.

実施例および比較例1、2において、エピ欠陥の有無およびBMD密度を評価した結果をそれぞれ表1、2、3にまとめて示す。   The results of evaluating the presence or absence of epi defects and the BMD density in Examples and Comparative Examples 1 and 2 are summarized in Tables 1, 2, and 3, respectively.

Figure 0004978396
Figure 0004978396

Figure 0004978396
Figure 0004978396

Figure 0004978396
Figure 0004978396

ここで、図2に、実施例における酸素析出熱処理後のエピタキシャルウェーハの劈開面を観察した結果の一例を示す。
表1より、実施例のエピタキシャルウェーハは、炭素濃度およびRTA温度に係らず、いずれの場合においてもエピタキシャル層にエピ欠陥は発生しなかった。そして、ドープした炭素濃度が一定の場合、RTA温度が高いほどBMD密度が高くなることが分かった。また、RTA温度が一定の場合、ドープした炭素濃度が高いほどBMD密度が高くなることが分かった。
図2より、RTA温度が1170℃であっても、1200℃の場合と同様に、エピタキシャル層の下にBMDが形成されていることが分かった。
また、炭素濃度が高いほど、結晶のOSFを抑制することができることも分かった。
Here, FIG. 2 shows an example of the result of observing the cleavage plane of the epitaxial wafer after the oxygen precipitation heat treatment in the example.
From Table 1, the epitaxial wafer of an Example did not generate | occur | produce the epi defect in an epitaxial layer in any case irrespective of carbon concentration and RTA temperature. And when the carbon concentration doped was constant, it turned out that BMD density becomes high, so that RTA temperature is high. It was also found that when the RTA temperature is constant, the BMD density increases as the doped carbon concentration increases.
From FIG. 2, it was found that even when the RTA temperature was 1170 ° C., BMD was formed under the epitaxial layer as in the case of 1200 ° C.
It was also found that the higher the carbon concentration, the more the OSF of the crystal can be suppressed.

図3は、実施例と比較例1におけるエピタキシャルウェーハ表面のエピ欠陥の一例を示した図である。
表2より、単結晶育成時に炭素とともに窒素をドープした比較例1のウェーハは、炭素のみをドープした実施例のウェーハに比べ、BMD密度が低くなることが分かった。更に、エピ欠陥の発生をまったく抑えられないことが分かった。これは、炭素のみをドープした場合に比べ、窒素もドープすると単結晶育成段階において、単結晶中の酸素析出核が小さくなってしまうためであると考えられる。これによって、RTAで析出核が消滅するか、消滅しなかった場合は欠陥の形態が板状に変わり、その結果、BMDが少なく、エピ欠陥(SF)が発生したためである。
図3に示したように、単結晶に同時に炭素と窒素をドープすると、エピタキシャル層に板状の欠陥(積層欠陥)がウェーハ外周部に多く発生し、これによってエピタキシャル層にエピ欠陥が発生してしまうことが分かった。
FIG. 3 is a diagram showing an example of an epi defect on the surface of the epitaxial wafer in Example and Comparative Example 1. In FIG.
From Table 2, it was found that the wafer of Comparative Example 1 doped with nitrogen together with carbon during single crystal growth had a lower BMD density than the wafer of Example doped with only carbon. Furthermore, it has been found that the occurrence of epi defects cannot be suppressed at all. This is considered to be because oxygen precipitation nuclei in the single crystal become smaller in the single crystal growth stage when nitrogen is also doped as compared with the case of doping only with carbon. As a result, when the precipitation nuclei disappear or do not disappear by RTA, the defect form changes to a plate shape, and as a result, there are few BMDs and epi defects (SF) are generated.
As shown in FIG. 3, when carbon and nitrogen are simultaneously doped into a single crystal, a large number of plate-like defects (stacking defects) are generated in the outer peripheral portion of the epitaxial layer, thereby causing epitaxial defects in the epitaxial layer. I understood that.

一方、表3のように、比較例2の抵抗加熱による熱処理では、ウェーハに対する空孔の供給量が少ないため、通常のエピ成長温度ではBMDを高密度にすることは困難である。抵抗加熱による熱処理により、ウェーハ表面にOSF核が形成され、エピタキシャル層形成工程において、エピ欠陥が発生する。また、BMD密度も実施例および比較例1に対しても低くなることが分かった。   On the other hand, as shown in Table 3, in the heat treatment by resistance heating of Comparative Example 2, since the supply amount of vacancies to the wafer is small, it is difficult to increase the BMD at a normal epi growth temperature. By heat treatment by resistance heating, OSF nuclei are formed on the wafer surface, and epi defects are generated in the epitaxial layer forming step. Moreover, it turned out that a BMD density becomes low also with respect to an Example and the comparative example 1. FIG.

(比較例3)
実施例において、熱処理工程とエピタキシャル層形成工程の順序を入れ替えた以外は、実施例と同様の条件でエピタキシャルウェーハを作製した。そして実施例と同様に、酸素析出熱処理を行い、そして、酸素析出熱処理前後のウェーハの残存酸素濃度変化(ΔO:酸素析出量)をFTIRにて評価した。
(Comparative Example 3)
In the example, an epitaxial wafer was produced under the same conditions as in the example except that the order of the heat treatment step and the epitaxial layer forming step was changed. Then, in the same manner as in the Examples, an oxygen precipitation heat treatment was performed, and a change in residual oxygen concentration (ΔO i : oxygen precipitation amount) of the wafer before and after the oxygen precipitation heat treatment was evaluated by FTIR.

図4は、実施例、比較例2、3において、RTA条件は1200℃・抵抗加熱条件は1100℃としたときの各エピタキシャルウェーハの炭素ドープ量に対する酸素析出熱処理前後の残存酸素濃度変化(ΔO:酸素析出量)を示した図である。
図4より、比較例2、3は実施例に比べ酸素析出量が少なくなることが分かった。特に、エピ工程とRTA工程を逆にした比較例3においては、実施例の酸素析出量に比べかなり少なくなることが分かった。このことから、ウェーハバルク中の酸素析出核がエピ工程で消滅してしまったため、RTAによって空孔を注入しても酸素析出がほとんど起こらないことが分かった。
また、比較例3では、RTA雰囲気によっては、ウェーハ表面に膜が形成され、エッチング工程において、面状態が悪化することがあることがわかった。さらに、RTA工程中に導入された空孔がデバイス工程における熱処理条件によっては酸素析出核として作用しないことがあることがわかった。そして、エピ工程後のRTA工程によってウェーハにスリップ転位が導入されてしまうことが分かった。
FIG. 4 shows changes in residual oxygen concentration before and after the oxygen precipitation heat treatment (ΔO i ) with respect to the carbon doping amount of each epitaxial wafer when the RTA condition is 1200 ° C. and the resistance heating condition is 1100 ° C. in Examples and Comparative Examples 2 and 3. : Oxygen precipitation amount).
From FIG. 4, it was found that Comparative Examples 2 and 3 had a smaller amount of oxygen precipitation than the Examples. In particular, it was found that in Comparative Example 3 in which the epi process and the RTA process were reversed, the amount of precipitated oxygen was considerably smaller than that of the example. From this, it was found that oxygen precipitation nuclei in the wafer bulk disappeared in the epi process, so that oxygen precipitation hardly occurred even when vacancies were injected by RTA.
In Comparative Example 3, it was found that depending on the RTA atmosphere, a film may be formed on the wafer surface, and the surface state may deteriorate in the etching process. Furthermore, it has been found that the vacancies introduced during the RTA process may not act as oxygen precipitation nuclei depending on the heat treatment conditions in the device process. It was also found that slip dislocations were introduced into the wafer by the RTA process after the epi process.

なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。   The present invention is not limited to the above embodiment. The above-described embodiment is an exemplification, and the present invention has any configuration that has substantially the same configuration as the technical idea described in the claims of the present invention and that exhibits the same effects. Are included in the technical scope.

本発明の製造方法によって製造されたエピタキシャルウェーハの概念断面図である。It is a conceptual sectional view of an epitaxial wafer manufactured by the manufacturing method of the present invention. 実施例における酸素析出熱処理後のエピタキシャルウェーハの劈開面を観察した結果の一例を示す図である。It is a figure which shows an example of the result of having observed the cleavage surface of the epitaxial wafer after the oxygen precipitation heat processing in an Example. 実施例と比較例1におけるエピタキシャルウェーハ表面のエピ欠陥の一例を示した図である。5 is a diagram showing an example of epi defects on the surface of an epitaxial wafer in Examples and Comparative Example 1. FIG. 実施例、比較例2、3における各エピタキシャルウェーハの炭素ドープ量に対する酸素析出熱処理前後の残存酸素濃度変化(ΔO:酸素析出物)を示した図である。It is a diagram showing: (oxygen precipitates delta O.D. i) Example, the oxygen precipitation heat treatment before and after the remaining oxygen concentration change to carbon doping amount of the epitaxial wafers in Comparative Examples 2 and 3.

符号の説明Explanation of symbols

11…エピタキシャル層、 12…ウェーハバルク部、 13…空孔注入層。   DESCRIPTION OF SYMBOLS 11 ... Epitaxial layer, 12 ... Wafer bulk part, 13 ... Hole injection | pouring layer.

Claims (3)

エピタキシャルウェーハの製造方法において、チョクラルスキー法によって、抵抗制御用ドーパントを除いては炭素のみをドープしてシリコン単結晶棒を育成し、該シリコン単結晶棒をスライスしてシリコン単結晶ウェーハに加工した後、急速加熱・急速冷却(RTA)装置を用いてRTA熱処理を行うことで前記シリコン単結晶ウェーハに空孔を注入し、その後、該単結晶ウェーハ表面にエピタキシャル層を形成することを特徴とするエピタキシャルウェーハの製造方法。 In the epitaxial wafer manufacturing method, the Czochralski method is used to grow a silicon single crystal rod by doping only carbon except for the resistance control dopant, and the silicon single crystal rod is sliced and processed into a silicon single crystal wafer. Then, RTA heat treatment is performed using a rapid heating / rapid cooling (RTA) apparatus to inject vacancies into the silicon single crystal wafer, and then an epitaxial layer is formed on the surface of the single crystal wafer. A method of manufacturing an epitaxial wafer. 前記チョクラルスキー法により育成時にシリコン単結晶にドープする炭素濃度を1.0ppma以上にすることを特徴とする請求項1に記載のエピタキシャルウェーハの製造方法。   2. The method for producing an epitaxial wafer according to claim 1, wherein the carbon concentration doped into the silicon single crystal at the time of growth is set to 1.0 ppma or more by the Czochralski method. 前記RTA装置を用いたRTA熱処理は、雰囲気を非酸化性雰囲気とし、熱処理温度を1150〜1250℃の範囲とし、処理時間を10秒以上とすることを特徴とする請求項1または請求項2に記載のエピタキシャルウェーハの製造方法。 The RTA heat treatment using the RTA apparatus is characterized in that the atmosphere is a non-oxidizing atmosphere, the heat treatment temperature is in a range of 1150 to 1250 ° C., and the treatment time is 10 seconds or more. The manufacturing method of the epitaxial wafer of description.
JP2007243054A 2007-09-19 2007-09-19 Epitaxial wafer manufacturing method Active JP4978396B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007243054A JP4978396B2 (en) 2007-09-19 2007-09-19 Epitaxial wafer manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007243054A JP4978396B2 (en) 2007-09-19 2007-09-19 Epitaxial wafer manufacturing method

Publications (2)

Publication Number Publication Date
JP2009073684A JP2009073684A (en) 2009-04-09
JP4978396B2 true JP4978396B2 (en) 2012-07-18

Family

ID=40609052

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007243054A Active JP4978396B2 (en) 2007-09-19 2007-09-19 Epitaxial wafer manufacturing method

Country Status (1)

Country Link
JP (1) JP4978396B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6704781B2 (en) * 2016-04-27 2020-06-03 グローバルウェーハズ・ジャパン株式会社 Silicon wafer
CN106979791B (en) * 2017-04-20 2019-05-24 苏州南智传感科技有限公司 The method of heating FBG sensor in encapsulation

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3624827B2 (en) * 2000-12-20 2005-03-02 三菱住友シリコン株式会社 Method for producing silicon single crystal
US6986925B2 (en) * 2001-01-02 2006-01-17 Memc Electronic Materials, Inc. Single crystal silicon having improved gate oxide integrity
CN100348782C (en) * 2001-01-26 2007-11-14 Memc电子材料有限公司 Low defect density silicon substantially free of oxidution induced stacking faults having vacancy-dominated core
JP4529416B2 (en) * 2003-11-07 2010-08-25 信越半導体株式会社 Manufacturing method of silicon single crystal wafer and silicon single crystal wafer

Also Published As

Publication number Publication date
JP2009073684A (en) 2009-04-09

Similar Documents

Publication Publication Date Title
JP4463957B2 (en) Silicon wafer manufacturing method and silicon wafer
KR100939299B1 (en) Silicon wafer and method for producing same
US8211228B2 (en) Method for producing single crystal and a method for producing annealed wafer
US7879695B2 (en) Thin silicon wafer and method of manufacturing the same
JP2008311418A (en) Epitaxial wafer, and its manufacturing method
KR100853001B1 (en) Method for preparing nitrogen-doped and annealed wafer and nitrogen-doped and annealed wafer
JP2003124219A (en) Silicon wafer and epitaxial silicon wafer
JP2004304095A (en) Silicon wafer, and manufacturing method thereof
JP2011098883A (en) Epitaxial wafer and production method thereof
EP1422753B1 (en) Production method for anneal wafer
WO2001016408A1 (en) Epitaxial silicon wafer
JP3614019B2 (en) Manufacturing method of silicon single crystal wafer and silicon single crystal wafer
KR100847925B1 (en) Anneal wafer manufacturing method and anneal wafer
JP4615161B2 (en) Epitaxial wafer manufacturing method
JP3771737B2 (en) Method for producing silicon single crystal wafer
JP4978396B2 (en) Epitaxial wafer manufacturing method
JP2007242920A (en) Nitrogen-doped and annealed wafer and method of manufacturing the same
JP2010016169A (en) Epitaxial wafer and method for manufacturing epitaxial wafer
CN114174569A (en) Carbon-doped monocrystalline silicon wafer and method for producing same
JP2010114211A (en) Method of manufacturing epitaxial silicon wafer
WO2001016410A1 (en) Method for manufacturing silicon single crystal, silicon single crystal manufactured by the method, and silicon wafer
JP3726622B2 (en) Manufacturing method of semiconductor silicon wafer
JP4069554B2 (en) Epitaxial silicon wafer manufacturing method
JP2010205936A (en) High-resistance silicon wafer and method of manufacturing the same
JP5333620B2 (en) Epitaxial silicon wafer manufacturing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100114

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110524

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111115

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120321

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120403

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150427

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4978396

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250