JP5321460B2 - Manufacturing method of silicon single crystal wafer for IGBT - Google Patents
Manufacturing method of silicon single crystal wafer for IGBT Download PDFInfo
- Publication number
- JP5321460B2 JP5321460B2 JP2009529063A JP2009529063A JP5321460B2 JP 5321460 B2 JP5321460 B2 JP 5321460B2 JP 2009529063 A JP2009529063 A JP 2009529063A JP 2009529063 A JP2009529063 A JP 2009529063A JP 5321460 B2 JP5321460 B2 JP 5321460B2
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- silicon single
- atoms
- wafer
- less
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000013078 crystal Substances 0.000 title claims abstract description 383
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 324
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 320
- 239000010703 silicon Substances 0.000 title claims abstract description 319
- 238000004519 manufacturing process Methods 0.000 title claims description 74
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 188
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 122
- 239000001301 oxygen Substances 0.000 claims abstract description 122
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 122
- 238000000034 method Methods 0.000 claims abstract description 106
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 94
- 230000007547 defect Effects 0.000 claims abstract description 70
- 238000010438 heat treatment Methods 0.000 claims description 111
- 229910052698 phosphorus Inorganic materials 0.000 claims description 60
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 59
- 239000011574 phosphorus Substances 0.000 claims description 59
- 230000008859 change Effects 0.000 claims description 51
- 239000002019 doping agent Substances 0.000 claims description 44
- 238000005204 segregation Methods 0.000 claims description 26
- 230000007423 decrease Effects 0.000 claims description 21
- 235000012431 wafers Nutrition 0.000 abstract description 240
- 125000004429 atom Chemical group 0.000 description 146
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 54
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 41
- 239000010453 quartz Substances 0.000 description 36
- 239000001257 hydrogen Substances 0.000 description 34
- 229910052739 hydrogen Inorganic materials 0.000 description 34
- 239000012298 atmosphere Substances 0.000 description 23
- 239000000126 substance Substances 0.000 description 20
- 239000007789 gas Substances 0.000 description 17
- 230000008569 process Effects 0.000 description 16
- 238000005530 etching Methods 0.000 description 15
- 239000010410 layer Substances 0.000 description 14
- 239000000155 melt Substances 0.000 description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 14
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 12
- 230000002093 peripheral effect Effects 0.000 description 12
- 230000009467 reduction Effects 0.000 description 10
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 9
- 239000002994 raw material Substances 0.000 description 9
- 230000006798 recombination Effects 0.000 description 9
- 238000005215 recombination Methods 0.000 description 9
- 239000000523 sample Substances 0.000 description 9
- 239000000758 substrate Substances 0.000 description 9
- 230000015556 catabolic process Effects 0.000 description 7
- 239000000843 powder Substances 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 238000011156 evaluation Methods 0.000 description 6
- 150000002431 hydrogen Chemical class 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- 239000011261 inert gas Substances 0.000 description 5
- 238000007689 inspection Methods 0.000 description 5
- 239000007788 liquid Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 238000002844 melting Methods 0.000 description 5
- 230000008018 melting Effects 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 239000002244 precipitate Substances 0.000 description 4
- 239000000047 product Substances 0.000 description 4
- 238000005245 sintering Methods 0.000 description 4
- VZGDMQKNWNREIO-UHFFFAOYSA-N tetrachloromethane Chemical compound ClC(Cl)(Cl)Cl VZGDMQKNWNREIO-UHFFFAOYSA-N 0.000 description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 239000012300 argon atmosphere Substances 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 3
- 238000005034 decoration Methods 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 3
- 230000008030 elimination Effects 0.000 description 3
- 238000003379 elimination reaction Methods 0.000 description 3
- 238000005247 gettering Methods 0.000 description 3
- 229910002804 graphite Inorganic materials 0.000 description 3
- 239000010439 graphite Substances 0.000 description 3
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- -1 silicon alkoxide Chemical class 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000012141 concentrate Substances 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000005284 excitation Effects 0.000 description 2
- 238000002189 fluorescence spectrum Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000011259 mixed solution Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000004381 surface treatment Methods 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 1
- 238000005033 Fourier transform infrared spectroscopy Methods 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 238000004854 X-ray topography Methods 0.000 description 1
- OBNDGIHQAIXEAO-UHFFFAOYSA-N [O].[Si] Chemical compound [O].[Si] OBNDGIHQAIXEAO-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 150000001732 carboxylic acid derivatives Chemical class 0.000 description 1
- KRVSOGSZCMJSLX-UHFFFAOYSA-L chromic acid Substances O[Cr](O)(=O)=O KRVSOGSZCMJSLX-UHFFFAOYSA-L 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 229910000365 copper sulfate Inorganic materials 0.000 description 1
- ARUVKPQLZAKDPS-UHFFFAOYSA-L copper(II) sulfate Chemical compound [Cu+2].[O-][S+2]([O-])([O-])[O-] ARUVKPQLZAKDPS-UHFFFAOYSA-L 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000008034 disappearance Effects 0.000 description 1
- 238000004090 dissolution Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 238000010828 elution Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000004880 explosion Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- AWJWCTOOIBYHON-UHFFFAOYSA-N furo[3,4-b]pyrazine-5,7-dione Chemical compound C1=CN=C2C(=O)OC(=O)C2=N1 AWJWCTOOIBYHON-UHFFFAOYSA-N 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910001385 heavy metal Inorganic materials 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- 150000002430 hydrocarbons Chemical group 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 150000002484 inorganic compounds Chemical class 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000002356 laser light scattering Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 1
- 150000002894 organic compounds Chemical class 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000000376 reactant Substances 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- SCPYDCQAZCOKTP-UHFFFAOYSA-N silanol Chemical compound [SiH3]O SCPYDCQAZCOKTP-UHFFFAOYSA-N 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000002798 spectrophotometry method Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 238000005979 thermal decomposition reaction Methods 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
- 229910052724 xenon Inorganic materials 0.000 description 1
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/02—Elements
- C30B29/06—Silicon
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
- C30B15/02—Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt
- C30B15/04—Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt adding doping materials, e.g. for n-p-junction
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
- C30B15/20—Controlling or regulating
- C30B15/203—Controlling or regulating the relationship of pull rate (v) to axial thermal gradient (G)
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
- H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
- H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
Description
本発明は、絶縁ゲートバイポーラトランジスタ(IGBT)の製造に用いられるIGBT用シリコン単結晶ウェーハ及びIGBT用シリコン単結晶ウェーハの製造方法に関する。
本願は、2007年8月21日に、日本に出願された特願2007−215335号に基づき優先権を主張し、その内容をここに援用する。The present invention relates to an IGBT silicon single crystal wafer used for manufacturing an insulated gate bipolar transistor (IGBT) and a method for manufacturing an IGBT silicon single crystal wafer.
This application claims priority on August 21, 2007 based on Japanese Patent Application No. 2007-215335 for which it applied to Japan, and uses the content for it here.
絶縁ゲートバイポーラトランジスター(Insulated Gate Bipolar Transistor、以下IGBTと記す)は、大電力を制御するのに適したゲート電圧駆動型スイッチング素子であり、電車、ハイブリッド車、空調機器、冷蔵庫などのインバータなどに用いられている。IGBTには、図5A〜図5Cに示すように、エミッタE、コレクタC、ゲートGという3つの電極が備えられており、絶縁酸化膜SiO2を介して素子の表面側に形成されたゲートに印加する電圧によって、素子表面側のエミッタEと裏面側のコレクタC間の電流を制御するものである。
上述のように、IGBTは酸化膜で絶縁されたゲートで電流を制御する素子なので、ゲート酸化膜の品質(Gate Oxide Integrity、以下GOIと記す)が重要である。シリコン単結晶ウェーハ中に欠陥が含まれていると、その欠陥がゲート酸化膜に取り込まれて、酸化膜の絶縁破壊の原因となる。Insulated Gate Bipolar Transistor (hereinafter referred to as IGBT) is a gate voltage-driven switching element suitable for controlling high power, and is used for inverters in trains, hybrid cars, air conditioners, refrigerators, etc. It has been. The IGBT, as shown in FIG 5A~ Figure 5C, the emitter E, a collector C, is provided with three electrodes as the gate G, the gate formed on the surface side of the element through the insulating oxide film SiO 2 The current between the emitter E on the device surface side and the collector C on the back surface side is controlled by the applied voltage.
As described above, since the IGBT is an element that controls current with a gate insulated by an oxide film, the quality of the gate oxide film (hereinafter referred to as GOI) is important. If a defect is included in the silicon single crystal wafer, the defect is taken into the gate oxide film and causes a dielectric breakdown of the oxide film.
また、IGBTは、メモリ等のLSIのようにウェーハの表面近傍だけを横方向に使う素子ではなく、図5A〜図5Cに示すように、ウェーハを縦方向(厚み方向)に使う素子なので、その特性はウェーハのバルクの品質に影響される。特に、再結合ライフタイムと抵抗率は重要な品質である。再結合ライフタイムは、基板中の結晶欠陥によって低下するので、デバイスプロセスを経ても結晶欠陥が生じないように制御することが必要である。抵抗率に関しては、均一性と安定性が要求される。ウェーハの面内だけでなく、ウェーハ間、すなわち、シリコンインゴットの長さ方向でも均一で、且つデバイス熱プロセスを経ても変化しないことが重要である。
もし、ウェーハ平面上に複数の受けられた素子、つまり、複数の素子が並列に設けられていた場合、これらの素子間で抵抗率が異なると、抵抗率の低い素子に大電流が集中し破損してしまうので抵抗率の均一性と安定性が重要である。このように、複数の素子が並列に微細化された場合、抵抗率の差によって、大電流が集中し特定の素子に電流が集中し破損してしまうので抵抗率が均一で、しかも、デバイス熱プロセスを経ても変化しないことが重要である。Further, the IGBT is not an element that uses only the vicinity of the surface of the wafer in the horizontal direction like an LSI such as a memory, but is an element that uses the wafer in the vertical direction (thickness direction) as shown in FIGS. 5A to 5C. Properties are affected by the bulk quality of the wafer. In particular, recombination lifetime and resistivity are important qualities. Since the recombination lifetime is reduced by crystal defects in the substrate, it is necessary to control so that no crystal defects occur even after the device process. Regarding the resistivity, uniformity and stability are required. It is important that it is uniform not only in the plane of the wafer but also between the wafers, that is, in the length direction of the silicon ingot, and does not change even after the device thermal process.
If a plurality of received elements on the wafer plane, that is, a plurality of elements are provided in parallel, if the resistivity differs between these elements, a large current concentrates on the low resistivity element and breaks. Therefore, the uniformity and stability of the resistivity are important. As described above, when a plurality of elements are miniaturized in parallel, a large current is concentrated due to the difference in resistivity, and the current is concentrated on a specific element, resulting in damage. It is important that the process does not change.
また、図5Aに示すように、電流のオフ時に空乏層がコレクタ側に接触する所謂パンチスルー(Punch Through、以下PTと記す)型IGBT用の基板として、エピキタキシャルウェーハ(以下エピウェーハと記す)が使用されている。しかし、PT型IGBTは、エピウェーハを使用するためコストが高いという問題がある。また、ライフタイムコントロールのため、高温でスイッチング損失が増加する。このため高温でオン電圧が低下して並列使用時に特定の素子に電流が集中し破損の原因となることもある。
PT型基板の欠点を克服する為に、オフ時に空乏層がコレクタ側に接触しないノンパンチスルー(Non Punch Through、以下NPTと記す)型のIGBTが開発されている。更に最近になって、トレンチゲート構造や、図5Cに示すように、コレクタ側にフィールドストップ(Field Stop、以下FSと記す)層を形成した、よりオン電圧が低くスイッチング損失の少ないFS−IGBTが製造されるようになっている。NPT型やFS型のIGBT用の基板としては、従来からFZ法で育成したシリコン単結晶から切り出した直径150mm以下のウェーハ(以下、FZウェーハという)が使用されている。Further, as shown in FIG. 5A, as a substrate for a so-called punch through (hereinafter referred to as PT) type IGBT in which the depletion layer contacts the collector side when the current is turned off, an epitaxial wafer (hereinafter referred to as an epi wafer) is used. Is used. However, the PT type IGBT has a problem of high cost because it uses an epi-wafer. Also, switching loss increases at high temperatures for lifetime control. For this reason, the ON voltage decreases at a high temperature, and current may concentrate on a specific element during parallel use, causing damage.
In order to overcome the drawbacks of the PT-type substrate, a non-punch through (hereinafter referred to as NPT) type IGBT in which the depletion layer does not contact the collector side at the time of OFF has been developed. More recently, an FS-IGBT having a trench gate structure and a field stop (hereinafter referred to as FS) layer formed on the collector side as shown in FIG. It has come to be manufactured. As a substrate for an NPT type or FS type IGBT, a wafer having a diameter of 150 mm or less (hereinafter referred to as an FZ wafer) cut from a silicon single crystal grown by the FZ method has been used.
エピウェーハに比べてFZウェーハは安価であるが、IGBTの製造コストを更に下げる為には、ウェーハを大口径化する必要がある。しかし、FZ法で直径150mmより大きい単結晶を育成することは極めて難しく、たとえ製造できたとしても、低価格で安定供給するのは困難である。
そこで、我々はφ200mm以上好ましくはφ300mm以上の大口径結晶が容易に育成できるチョクラルスキー法(CZ法)でIGBT用シリコン単結晶ウェーハを製造することを試みた。Although the FZ wafer is cheaper than the epi wafer, it is necessary to increase the diameter of the wafer in order to further reduce the manufacturing cost of the IGBT. However, it is extremely difficult to grow a single crystal having a diameter larger than 150 mm by the FZ method, and even if it can be produced, it is difficult to stably supply it at a low price.
Therefore, we tried to manufacture a silicon single crystal wafer for IGBT by the Czochralski method (CZ method) that can easily grow a large diameter crystal of φ200 mm or more, preferably φ300 mm or more.
以下に説明する特許文献1〜3に記載されている技術はいずれもウェーハ内の欠陥の低減を目的とするものであり、特許文献1には、CZ法によって育成され、窒素がドープされ、全面N−領域からなり、かつ格子間酸素濃度が8ppma以下、或は窒素がドープされ、全面から少なくともボイド型欠陥と転位クラスターが排除されており、かつ格子間酸素濃度が8ppma以下であるシリコン単結晶ウェーハが開示されている。
また特許文献2には、酸素及び窒素でドーピングされる間にチョクラルスキー法を使って引き上げられるシリコン単結晶の製造方法であって、単結晶が引き上げられる間に6.5×1017原子/cm3未満の濃度の酸素、及び5×1013原子/cm3超の濃度の窒素でドーピングされるシリコン単結晶の製造方法が開示されている。
更に特許文献3には、窒素を添加した融液からチョクラルスキー法により育成され、2×1014atoms/cm3以上2×1016atoms/cm3以下の窒素濃度、及び7×1017atoms/cm3以下の酸素濃度を含有し、各種表面欠陥密度がFPD≦0.1個/cm2、SEPD≦0.1個/cm2、及びOSF≦0.1個/cm2であり、内部欠陥密度がLSTD≦1×105個/cm3であり、かつ酸化膜耐圧特性がTZDB高Cモード合格率≧90%及びTDDB合格率≧90%以上であるシリコン半導体基板が開示されている。
Further, in
しかし、特許文献1〜3には、結晶欠陥フリーとなるウェーハの製造方法について開示されているものの、IGBTに必要なウェーハ特性は明らかになっていない。また、無欠陥CZシリコンで格子間酸素濃度が7×1017atoms/cm3以下であり、ウェーハ面内での抵抗率のばらつきが5%以下である結晶を育成するには、石英ルツボの回転速度や、結晶の回転速度を従来の条件から大幅に変更する必要があり、無欠陥結晶が育成できる引き上げ速度マージンが小さくなってしまい、歩留まりが低下する問題があった。However, although
本発明は、上記事情に鑑みてなされたものであって、引き上げ速度マージンを拡大することが可能であるとともに、抵抗率のバラツキが小さく、かつ、デバイスプロセス後にも抵抗率変化を低減可能なウェーハの製造が可能であるIGBT用シリコン単結晶ウェーハの製造方法及びIGBT用シリコン単結晶ウェーハ、IGBT用シリコン単結晶ウェーハの抵抗率保証方法を提供することを目的とする。 The present invention has been made in view of the above circumstances, and it is possible to expand the pulling speed margin, reduce the variation in resistivity, and reduce the change in resistivity even after the device process. It is an object of the present invention to provide an IGBT silicon single crystal wafer manufacturing method, an IGBT silicon single crystal wafer, and an IGBT silicon single crystal wafer resistivity guarantee method.
シリコン単結晶ウェーハを、チョクラルスキー法(以下、CZ法と言う場合がある)により製造すると、直径300mm程度の大口径のウェーハが製造可能であるが、CZ法で製造されたウェーハは次のような理由でIGBT用のウェーハには適していなかった。
(1)CZ法では、単結晶の育成時に過剰な空孔が凝集して0.2〜0.3μm程度のCOP欠陥(Crystal Originated Particle)が生じる。IGBTを製造する際には、ウェーハ表面にゲート酸化膜を形成するが、COP欠陥がウェーハ表面に露出して出来たピット、あるいはウェーハ表面近傍に存在するCOP欠陥がこのゲート酸化膜に取り込まれると、GOI(Gate Oxide Integrity)を劣化させる。従って、GOIが劣化しないように、COP欠陥を含まないウェーハが必要になるが、CZ法では無欠陥のウェーハの製造が難しい。
(2)CZ法により製造されたシリコン単結晶ウェーハには、1×1018atoms/cm3程度の過剰な酸素が含まれており、このようなウェーハに対して450℃で1時間程度の低温熱処理(IGBT製造工程のシンタリング処理に相当する熱処理)を行うと酸素ドナーが発生し、熱処理前後でウェーハの抵抗率が変化してしまう。
(3)CZ法により製造されたシリコン単結晶ウェーハの抵抗率は、シリコン融液に添加するドーパント量によって制御でき、IGBT用のウェーハにはドーパントとしてリンが添加されるが、リンは偏析係数が小さい為にシリコン単結晶の長さ方向に渡って濃度が大きく変化する。そのため、一本のシリコン単結晶の中で、設計仕様に合致する抵抗率を有するウェーハの得られる範囲が狭い。
(4)CZ法により製造されたシリコン単結晶ウェーハには、1×1018atoms/cm3程度の過剰な酸素が含まれており、このようなウェーハに対してデバイス形成プロセスを行うと、過剰な酸素がSiO2となって析出し、再結合ライフタイムを劣化させる。When a silicon single crystal wafer is manufactured by the Czochralski method (hereinafter sometimes referred to as the CZ method), a wafer having a large diameter of about 300 mm can be manufactured. The wafer manufactured by the CZ method is For this reason, it is not suitable for an IGBT wafer.
(1) In the CZ method, excessive vacancies aggregate when a single crystal is grown, and COP defects (Crystal Originated Particles) of about 0.2 to 0.3 μm are generated. When manufacturing an IGBT, a gate oxide film is formed on the wafer surface. When a COP defect is exposed on the wafer surface or a COP defect existing in the vicinity of the wafer surface is taken into the gate oxide film. Degrading GOI (Gate Oxide Integrity). Therefore, a wafer that does not contain COP defects is necessary so that the GOI does not deteriorate, but it is difficult to manufacture a defect-free wafer by the CZ method.
(2) The silicon single crystal wafer manufactured by the CZ method contains excess oxygen of about 1 × 10 18 atoms / cm 3 , and such a wafer has a low temperature of about 1 hour at 450 ° C. When heat treatment (heat treatment corresponding to the sintering process in the IGBT manufacturing process) is performed, oxygen donors are generated, and the resistivity of the wafer changes before and after the heat treatment.
(3) The resistivity of a silicon single crystal wafer manufactured by the CZ method can be controlled by the amount of dopant added to the silicon melt, and phosphorus is added as a dopant to an IGBT wafer, but phosphorus has a segregation coefficient. Since it is small, the concentration greatly changes along the length direction of the silicon single crystal. Therefore, within a single silicon single crystal, the range of wafers having a resistivity that matches the design specifications is narrow.
(4) The silicon single crystal wafer manufactured by the CZ method contains excess oxygen of about 1 × 10 18 atoms / cm 3. Oxygen precipitates as SiO 2 and degrades the recombination lifetime.
(5)CZシリコンの抵抗率は、多結晶シリコンに添加するドーパント量によって制御できるが、IGBT基板に使われるリンは、偏析係数が小さい為に結晶の長さ方向で濃度が大きく変化する。そのため、一本の結晶の中で仕様に合った抵抗率のウェーハが作れる範囲が狭いため、これを改善したいという要求があった。
(6)CZシリコンには10×1017atoms/cm3程度の酸素が含まれており、450℃程度の低温熱処理を受けると酸素ドナーが発生して、基板の抵抗率が変化してしまう。窒素ドープ結晶においては、酸素ドナーを消す熱処理(典型的には650℃×30分)を施しているが、デバイスプロセスにおいてたとえばAl配線のシンタリング処理などはこの450℃程度の温度前後で行われるため、デバイス製造工程を通ると抵抗率がウェーハ出荷時の抵抗率よりも高くなるという問題があった。(5) Although the resistivity of CZ silicon can be controlled by the amount of dopant added to polycrystalline silicon, the concentration of phosphorus used in an IGBT substrate varies greatly in the length direction of the crystal because of its small segregation coefficient. For this reason, the range in which a wafer having a resistivity suitable for the specifications can be made in a single crystal is narrow, and there has been a demand to improve this.
(6) CZ silicon contains about 10 × 10 17 atoms / cm 3 of oxygen, and when subjected to a low-temperature heat treatment at about 450 ° C., oxygen donors are generated and the resistivity of the substrate changes. In the nitrogen-doped crystal, a heat treatment (typically 650 ° C. × 30 minutes) for eliminating the oxygen donor is performed. In the device process, for example, sintering of Al wiring is performed at a temperature around 450 ° C. Therefore, there is a problem that the resistivity becomes higher than the resistivity at the time of shipment of the wafer through the device manufacturing process.
上記(1)〜(6)の問題点を解決すべく、本発明者らが鋭意研究を行ったところ、以下の構成を採用することによって、IGBTに必要なウェーハ特性を備えたウェーハを、CZ法により製造できることが判明した。 In order to solve the above problems (1) to (6), the present inventors have conducted intensive research. As a result, by adopting the following configuration, a wafer having the wafer characteristics necessary for IGBT is obtained by CZ. It was found that it can be manufactured by the method.
本発明のIGBT用シリコン単結晶ウェーハの製造方法は、チョクラルスキー法によってシリコン単結晶を育成することにより得られるIGBT用シリコン単結晶ウェーハの製造方法であって、
前記シリコン単結晶ウェーハが、結晶径方向全域においてCOP欠陥および転位クラスタが排除されており、格子間酸素濃度が4×10 17 atoms/cm 3 (ASTM F121−1979)以下であり、ウェーハ面内における抵抗率のばらつきが5%以下とされ、
前記シリコン単結晶に、5×10 12 atoms/cm 3 以上9×10 14 atoms/cm 3 以下の窒素をドープするとともに、窒素起因のドナー濃度を5×10 12 atoms/cm 3 以下とし、
前記シリコン単結晶ウェーハにおいて、狙い抵抗率をR、1150℃×30分の熱処理またはこの条件と同等の熱処理を施した際にこの熱処理によって減少するドナー濃度変化を[D]とした場合に
[D]≦4.267×10 14 ×R−1.0173 (1)
となるように窒素起因のドナー濃度を設定して、
シリコン単結晶の引き上げ速度Vと結晶の成長方向での温度勾配GをGrown−in欠陥フリーなシリコン単結晶が引き上げ可能なV/Gで、格子間酸素濃度が4×10 17 atoms/cm 3 以下の単結晶を育成するとともに、
チョクラルスキー法によってシリコン単結晶を育成する際に、シリコン融液にn型ドーパントを添加するか、シリコン融液にリンを2.9×10 13 atoms/cm 3 以上2.9×10 15 atoms/cm 3 以下、前記リンよりも偏析係数の小さなp型ドーパントを、その偏析係数に応じて結晶中の濃度が1×10 13 atoms/cm 3 以上1×10 15 atoms/cm 3 以下となるように添加するか、または、引き上げ後のシリコン単結晶に中性子照射を行うことで、リンをドープすることを特徴とする。
本発明のIGBT用シリコン単結晶ウェーハの製造方法は、チョクラルスキー法によってシリコン単結晶を育成することにより得られるIGBT用シリコン単結晶ウェーハの製造方法であって、
前記シリコン単結晶ウェーハが、結晶径方向全域においてCOP欠陥および転位クラスタが排除されており、格子間酸素濃度が4×10 17 atoms/cm 3 (ASTM F121−1979)以下であり、ウェーハ面内における抵抗率のばらつきが5%以下とされ、
前記シリコン単結晶に、5×10 12 atoms/cm 3 以上9×10 14 atoms/cm 3 以下の窒素がドープされるとともに、この単結晶からスライスしたウェーハに対して1150℃×30分の熱処理またはこの条件と同等の熱処理を施した際にこの熱処理によって減少する窒素起因のドナー濃度を5×10 12 atoms/cm 3 以下とし、
前記シリコン単結晶ウェーハにおいて、狙い抵抗率をR、1150℃×30分の熱処理またはこの条件と同等の熱処理を施した際にこの熱処理によって減少するドナー濃度変化を[D]とした場合に
[D]≦4.267×10 14 ×R−1.0173 (1)
となるように窒素起因のドナー濃度を設定して、
シリコン単結晶の引き上げ速度Vと結晶の成長方向での温度勾配GをGrown−in欠陥フリーなシリコン単結晶が引き上げ可能なV/Gで、格子間酸素濃度が4×10 17 atoms/cm 3 以下の単結晶を育成するとともに、
チョクラルスキー法によってシリコン単結晶を育成する際に、シリコン融液にn型ドーパントを添加するか、シリコン融液にリンを2.9×10 13 atoms/cm 3 以上2.9×10 15 atoms/cm 3 以下、前記リンよりも偏析係数の小さなp型ドーパントを、その偏析係数に応じて結晶中の濃度が1×10 13 atoms/cm 3 以上1×10 15 atoms/cm 3 以下となるように添加するか、または、引き上げ後のシリコン単結晶に中性子照射を行うことで、リンをドープすることを特徴とする。
本発明は、狙い抵抗率が30〜120Ω・cmの高抵抗ウェーハにおいては、狙い抵抗率が0〜30Ω・cmの低抵抗ウェーハに比べて、前記熱処理前後における抵抗率の上昇を抑えるために許容される許容ドナー濃度変化を抑制することができる。
本発明は、狙い抵抗率が30〜120Ω・cmの高抵抗ウェーハにおいては、前記熱処理によって減少するドナー濃度の変化量を5×10 12 atoms/cm 3 以下にし、
狙い抵抗率が0〜30Ω・cmの低抵抗ウェーハにおいては、前記熱処理によって減少するドナー濃度の変化量を2×10 13 atoms/cm 3 以下にすることができる。
本発明は、前記シリコン単結晶ウェーハにおいて、狙い抵抗率をR、1150℃×30分の熱処理またはこの条件と同等の熱処理を施した際にこの熱処理によって減少するドナー濃度変化を[D]とした場合に
[D]≦2.2368×10 14 ×R−1.0173 (2)
となるように窒素起因のドナー濃度が設定されることができる。
本発明のIGBT用のシリコン単結晶ウェーハは、チョクラルスキー法によって育成されたシリコン単結晶からなるIGBT用のシリコン単結晶ウェーハであって、
前記シリコン単結晶に、5×10 12 atoms/cm 3 以上9×10 14 atoms/cm 3 以下の窒素がドープされるとともに、窒素起因のドナー濃度が5×10 12 atoms/cm 3 以下とされ、
結晶径方向全域においてCOP欠陥および転位クラスタが排除されており、格子間酸素濃度が4×10 17 atoms/cm 3 以下であり、ウェーハ面内における抵抗率のばらつきが5%以下であることができる。
本発明のIGBT用のシリコン単結晶ウェーハは、チョクラルスキー法によって育成されたシリコン単結晶からなるIGBT用のシリコン単結晶ウェーハであって、
前記シリコン単結晶に、5×10 12 atoms/cm 3 以上9×10 14 atoms/cm 3 以下の窒素がドープされるとともに、この単結晶からスライスしたウェーハに対して1150℃×30分の熱処理またはこの条件と同等の熱処理を施した際にこの熱処理によって減少する窒素起因のドナー濃度が5×10 12 atoms/cm 3 以下とされ、
結晶径方向全域においてCOP欠陥および転位クラスタが排除されており、格子間酸素濃度が4×10 17 atoms/cm 3 以下であり、ウェーハ面内における抵抗率のばらつきが5%以下であることができる。
本発明の前記シリコン単結晶が、窒素濃度が5×10 12 atoms/cm 3 以上9×10 14 atoms/cm 3 以下とされてなるものであることができる。
本発明の前記シリコン単結晶ウェーハにおいて、狙い抵抗率をR、1150℃×30分の熱処理またはこの条件と同等の熱処理を施した際にこの熱処理によって減少するドナー濃度変化を[D]とした場合に
[D]≦4.267×10 14 ×R−1.0173 (1)
となるように窒素起因のドナー濃度が設定されることが好ましい。
本発明の前記シリコン単結晶が、前記チョクラルスキー法により育成される際にGrown−in欠陥フリーなシリコン単結晶を引き上げ可能な引き上げ速度で育成されたものであり、かつ、引き上げ後のシリコン単結晶に中性子照射がなされてリンがドープされてなるものであることができる。
本発明の前記シリコン単結晶が、前記チョクラルスキー法より育成される際に、n型ドーパントがドープされたシリコン融液から、Grown−in欠陥フリーなシリコン単結晶を引き上げ可能な引き上げ速度により育成されたものであることができる。
本発明は、リンと、前記リンよりも偏析係数の小さなp型ドーパントがそれぞれ、1×10 13 atoms/cm 3 以上1×10 15 atoms/cm 3 以下の濃度で含まれていることができる。
本発明は、ウェーハ表面におけるLPD密度が0.1個/cm 2 以下であり、ライトエッチング欠陥密度が1×10 3 個/cm 2 以下であることができる。
本発明は、裏面側に50nm以上1000nm以下の多結晶シリコン層が形成されていることができる。
本発明のIGBT用シリコン単結晶ウェーハの製造方法は、チョクラルスキー法によってシリコン単結晶を育成することにより得られるIGBT用シリコン単結晶ウェーハの製造方法であって、
前記シリコン単結晶に、5×10 12 atoms/cm 3 以上9×10 14 atoms/cm 3 以下の窒素がドープされるとともに、窒素起因のドナー濃度が5×10 12 atoms/cm 3 以下とされ、
シリコン単結晶の引き上げ速度をGrown−in欠陥フリーなシリコン単結晶が引き上げ可能な速度で、格子間酸素濃度が4×10 17 atoms/cm 3 以下の単結晶を育成することができる。
本発明のIGBT用シリコン単結晶ウェーハの製造方法は、チョクラルスキー法によってシリコン単結晶を育成することにより得られるIGBT用シリコン単結晶ウェーハの製造方法であって、
前記シリコン単結晶に、5×10 12 atoms/cm 3 以上9×10 14 atoms/cm 3 以下の窒素がドープされるとともに、この単結晶からスライスしたウェーハに対して1150℃×30分の熱処理またはこの条件と同等の熱処理を施した際にこの熱処理によって減少する窒素起因のドナー濃度が5×10 12 atoms/cm 3 以下とされ、
シリコン単結晶の引き上げ速度をGrown−in欠陥フリーなシリコン単結晶が引き上げ可能な速度で、格子間酸素濃度が4×10 17 atoms/cm 3 以下の単結晶を育成することができる。
The method for producing a silicon single crystal wafer for IGBT of the present invention is a method for producing a silicon single crystal wafer for IGBT obtained by growing a silicon single crystal by the Czochralski method,
In the silicon single crystal wafer, COP defects and dislocation clusters are eliminated in the entire crystal diameter direction, and the interstitial oxygen concentration is 4 × 10 17 atoms / cm 3 (ASTM F121-1979) or less. Variation in resistivity is 5% or less,
The silicon single crystal is doped with nitrogen of 5 × 10 12 atoms / cm 3 or more and 9 × 10 14 atoms / cm 3 or less, and a donor concentration caused by nitrogen is set to 5 × 10 12 atoms / cm 3 or less.
In the silicon single crystal wafer, when the target resistivity is R, heat treatment equivalent to 1150 ° C. × 30 minutes or a heat treatment equivalent to this condition, and [D] the change in donor concentration that decreases by this heat treatment is [D] ] ≦ 4.267 × 10 14 × R −1.0173 (1)
Set the donor concentration due to nitrogen so that
The pulling speed V of the silicon single crystal and the temperature gradient G in the crystal growth direction are V / G at which the grown-in defect-free silicon single crystal can be pulled, and the interstitial oxygen concentration is 4 × 10 17 atoms / cm 3 or less. While growing single crystals of
When a silicon single crystal is grown by the Czochralski method, an n-type dopant is added to the silicon melt, or phosphorus is added to the silicon melt at 2.9 × 10 13 atoms / cm 3 or more to 2.9 × 10 15 atoms. / cm 3 or less, the Do p-type dopant small segregation coefficient than the phosphorus, so that the concentration in the crystal in accordance with the segregation coefficient becomes 1 × 10 15 atoms / cm 3 or less 1 × 10 13 atoms / cm 3 or more It is characterized in that phosphorus is doped by adding neutron irradiation to the silicon single crystal after being added to the silicon single crystal.
The method for producing a silicon single crystal wafer for IGBT of the present invention is a method for producing a silicon single crystal wafer for IGBT obtained by growing a silicon single crystal by the Czochralski method,
In the silicon single crystal wafer, COP defects and dislocation clusters are eliminated in the entire crystal diameter direction, and the interstitial oxygen concentration is 4 × 10 17 atoms / cm 3 (ASTM F121-1979) or less. Variation in resistivity is 5% or less,
The silicon single crystal is doped with nitrogen of 5 × 10 12 atoms / cm 3 or more and 9 × 10 14 atoms / cm 3 or less, and the wafer sliced from the single crystal is heat-treated at 1150 ° C. × 30 minutes or When a heat treatment equivalent to this condition is performed, the donor concentration caused by nitrogen that decreases by this heat treatment is set to 5 × 10 12 atoms / cm 3 or less,
In the silicon single crystal wafer, when the target resistivity is R, heat treatment equivalent to 1150 ° C. × 30 minutes or a heat treatment equivalent to this condition, and [D] the change in donor concentration that decreases by this heat treatment is [D] ] ≦ 4.267 × 10 14 × R −1.0173 (1)
Set the donor concentration due to nitrogen so that
The pulling speed V of the silicon single crystal and the temperature gradient G in the crystal growth direction are V / G at which the grown-in defect-free silicon single crystal can be pulled, and the interstitial oxygen concentration is 4 × 10 17 atoms / cm 3 or less. While growing single crystals of
When a silicon single crystal is grown by the Czochralski method, an n-type dopant is added to the silicon melt, or phosphorus is added to the silicon melt at 2.9 × 10 13 atoms / cm 3 or more to 2.9 × 10 15 atoms. / cm 3 or less, the Do p-type dopant small segregation coefficient than the phosphorus, so that the concentration in the crystal in accordance with the segregation coefficient becomes 1 × 10 15 atoms / cm 3 or less 1 × 10 13 atoms / cm 3 or more It is characterized in that phosphorus is doped by adding neutron irradiation to the silicon single crystal after being added to the silicon single crystal.
The present invention allows a high resistance wafer with a target resistivity of 30 to 120 Ω · cm to suppress an increase in resistivity before and after the heat treatment as compared with a low resistance wafer with a target resistivity of 0 to 30 Ω · cm. The change in the allowed donor concentration can be suppressed.
In the present invention, in a high resistance wafer having a target resistivity of 30 to 120 Ω · cm, the amount of change in the donor concentration that is reduced by the heat treatment is 5 × 10 12 atoms / cm 3 or less,
In a low-resistance wafer having a target resistivity of 0 to 30 Ω · cm, the amount of change in donor concentration that is reduced by the heat treatment can be 2 × 10 13 atoms / cm 3 or less.
In the present invention, when the target resistivity is R, heat treatment equivalent to 1150 ° C. × 30 minutes or equivalent heat treatment to the above-mentioned silicon single crystal wafer, the change in donor concentration that decreases by this heat treatment is [D]. [D] ≦ 2.2368 × 10 14 × R −1.0173 (2)
The donor concentration due to nitrogen can be set so that
The silicon single crystal wafer for IGBT of the present invention is a silicon single crystal wafer for IGBT composed of a silicon single crystal grown by the Czochralski method,
The silicon single crystal is doped with nitrogen of 5 × 10 12 atoms / cm 3 or more and 9 × 10 14 atoms / cm 3 or less, and the donor concentration due to nitrogen is 5 × 10 12 atoms / cm 3 or less,
COP defects and dislocation clusters are eliminated in the entire crystal diameter direction, the interstitial oxygen concentration is 4 × 10 17 atoms / cm 3 or less, and the variation in resistivity within the wafer surface can be 5% or less. .
The silicon single crystal wafer for IGBT of the present invention is a silicon single crystal wafer for IGBT composed of a silicon single crystal grown by the Czochralski method,
The silicon single crystal is doped with nitrogen of 5 × 10 12 atoms / cm 3 or more and 9 × 10 14 atoms / cm 3 or less, and the wafer sliced from the single crystal is heat-treated at 1150 ° C. × 30 minutes or When a heat treatment equivalent to this condition is performed, the donor concentration caused by nitrogen, which is reduced by this heat treatment, is set to 5 × 10 12 atoms / cm 3 or less,
COP defects and dislocation clusters are eliminated in the entire crystal diameter direction, the interstitial oxygen concentration is 4 × 10 17 atoms / cm 3 or less, and the variation in resistivity within the wafer surface can be 5% or less. .
The silicon single crystal of the present invention may have a nitrogen concentration of 5 × 10 12 atoms / cm 3 or more and 9 × 10 14 atoms / cm 3 or less.
In the silicon single crystal wafer of the present invention, when the target resistivity is R, heat treatment equivalent to this condition at 1150 ° C. × 30 minutes, or when the donor concentration change reduced by this heat treatment is [D] [D] ≦ 4.267 × 10 14 × R −1.0173 (1)
It is preferable to set the donor concentration derived from nitrogen so that
The silicon single crystal of the present invention is grown at a pulling speed capable of pulling up a grown-in defect-free silicon single crystal when grown by the Czochralski method. The crystal can be formed by neutron irradiation to be doped with phosphorus.
When the silicon single crystal of the present invention is grown by the Czochralski method, it is grown at a pulling speed capable of pulling a grown-in defect-free silicon single crystal from a silicon melt doped with an n-type dopant. Can be.
In the present invention, phosphorus and a p-type dopant having a segregation coefficient smaller than that of phosphorus may be contained at a concentration of 1 × 10 13 atoms / cm 3 or more and 1 × 10 15 atoms / cm 3 or less.
In the present invention, the LPD density on the wafer surface may be 0.1 pieces / cm 2 or less, and the light etching defect density may be 1 × 10 3 pieces / cm 2 or less.
In the present invention, a polycrystalline silicon layer having a thickness of 50 nm to 1000 nm can be formed on the back surface side.
The method for producing a silicon single crystal wafer for IGBT of the present invention is a method for producing a silicon single crystal wafer for IGBT obtained by growing a silicon single crystal by the Czochralski method,
The silicon single crystal is doped with nitrogen of 5 × 10 12 atoms / cm 3 or more and 9 × 10 14 atoms / cm 3 or less, and the donor concentration due to nitrogen is 5 × 10 12 atoms / cm 3 or less,
A single crystal having an interstitial oxygen concentration of 4 × 10 17 atoms / cm 3 or less can be grown at a pulling speed of the silicon single crystal at a speed at which a grown-in defect-free silicon single crystal can be pulled.
The method for producing a silicon single crystal wafer for IGBT of the present invention is a method for producing a silicon single crystal wafer for IGBT obtained by growing a silicon single crystal by the Czochralski method,
The silicon single crystal is doped with nitrogen of 5 × 10 12 atoms / cm 3 or more and 9 × 10 14 atoms / cm 3 or less, and the wafer sliced from the single crystal is heat-treated at 1150 ° C. × 30 minutes or When a heat treatment equivalent to this condition is performed, the donor concentration caused by nitrogen, which is reduced by this heat treatment, is set to 5 × 10 12 atoms / cm 3 or less,
A single crystal having an interstitial oxygen concentration of 4 × 10 17 atoms / cm 3 or less can be grown at a pulling speed of the silicon single crystal at a speed at which a grown-in defect-free silicon single crystal can be pulled.
本発明は、チョクラルスキー法によってシリコン単結晶を育成する際に、シリコン融液にn型ドーパントを添加するか、シリコン融液にリンを2.9×1013atoms/cm3以上2.9×1015atoms/cm3以下、前記リンよりも偏析係数の小さなp型ドーパントを、その偏析係数に応じて結晶中の濃度が1×1013atoms/cm3以上1×1015atoms/cm3以下となるように添加するか、または、引き上げ後のシリコン単結晶に中性子照射を行うことで、リンをドープすることがこのましい。
本発明は、前記シリコン単結晶ウェーハにおいて、狙い抵抗率をR、1150℃×30分の熱処理またはこの条件と同等の熱処理を施した際にこの熱処理によって減少するドナー濃度変化を[D]とした場合に
[D]≦4.267×1014×R−1.0173 (1)
となるように窒素起因のドナー濃度が設定されることが好ましい。
本発明のIGBT用シリコン単結晶ウェーハの抵抗率保証方法は、IGBT用シリコン単結晶ウェーハの抵抗率を保証する方法であって、
チョクラルスキー法によって、格子間酸素濃度が4×1017atoms/cm3以下、5×1012atoms/cm3以上9×1014atoms/cm3以下の窒素をドープするとともに、窒素起因のドナー濃度を5×1012atoms/cm3以下とするシリコン単結晶から円筒状ブロックを切り出し、この両端から切り出した抵抗率評価用サンプルウェーハに1050℃以上で30分以上の熱処理を施して抵抗率を測定して、
前記測定した抵抗率評価用サンプルウェーハの抵抗率の値を、前記シリコン単結晶の円筒状ブロックの残りの部分から切断するIGBT用シリコン単結晶ウェーハの抵抗率の保証値として用いることを特徴とする。In the present invention, when a silicon single crystal is grown by the Czochralski method, an n-type dopant is added to the silicon melt, or phosphorus is added to the silicon melt at 2.9 × 10 13 atoms / cm 3 or more and 2.9. A p-type dopant having a segregation coefficient smaller than that of phosphorus is 10 × 15 atoms / cm 3 or less, and the concentration in the crystal is 1 × 10 13 atoms / cm 3 or more and 1 × 10 15 atoms / cm 3 according to the segregation coefficient. It is preferable to dope phosphorus by adding neutrons to the silicon single crystal after the addition or so as to be as follows.
In the present invention, when the target resistivity is R, heat treatment equivalent to 1150 ° C. × 30 minutes or heat treatment equivalent to these conditions in the silicon single crystal wafer, the change in donor concentration that decreases by this heat treatment is [D]. [D] ≦ 4.267 × 10 14 × R −1.0173 (1)
It is preferable to set the donor concentration derived from nitrogen so that
The resistivity guarantee method of the silicon single crystal wafer for IGBT of the present invention is a method for guaranteeing the resistivity of the silicon single crystal wafer for IGBT,
According to the Czochralski method, nitrogen having an interstitial oxygen concentration of 4 × 10 17 atoms / cm 3 or less, 5 × 10 12 atoms / cm 3 or more and 9 × 10 14 atoms / cm 3 or less, and a nitrogen-derived donor A cylindrical block is cut out from a silicon single crystal having a concentration of 5 × 10 12 atoms / cm 3 or less, and a resistivity evaluation sample wafer cut from both ends is subjected to a heat treatment at 1050 ° C. or more for 30 minutes or more. Measure
The measured resistivity value of the sample wafer for resistivity evaluation is used as a guaranteed value of resistivity of the silicon single crystal wafer for IGBT that is cut from the remaining portion of the cylindrical block of the silicon single crystal. .
さらに、本発明のIGBT用のシリコン単結晶ウェーハは、チョクラルスキー法によって育成されたシリコン単結晶からなるIGBT用シリコン単結晶ウェーハであって、結晶径方向全域においてCOP欠陥および転位クラスタが排除されており、格子間酸素濃度が4×1017atoms/cm3以下であり、ウェーハ面内における抵抗率のばらつきが5%以下であることを特徴とする。
さらに、本発明のIGBT用のシリコン単結晶ウェーハにおいては、前記シリコン単結晶が、前記チョクラルスキー法により育成される際にGrown−in欠陥フリーなシリコン単結晶を引き上げ可能な引き上げ速度で育成されたものであり、かつ、引き上げ後のシリコン単結晶に中性子照射がなされてリンがドープされてなるものが好ましい。
また本発明のIGBT用のシリコン単結晶ウェーハにおいては、前記シリコン単結晶が、前記チョクラルスキー法より育成される際に、n型ドーパントがドープされたシリコン融液から、Grown−in欠陥フリーなシリコン単結晶を引き上げ可能な引き上げ速度により育成されたものであることが好ましい。
更に本発明のIGBT用のシリコン単結晶ウェーハにおいては、前記シリコン単結晶に、5×1012atoms/cm3以上9×1014atoms/cm3以下の窒素がドープされていることが好ましい。Furthermore, the silicon single crystal wafer for IGBT of the present invention is an IGBT silicon single crystal wafer made of silicon single crystal grown by the Czochralski method, and COP defects and dislocation clusters are eliminated in the entire crystal diameter direction. The interstitial oxygen concentration is 4 × 10 17 atoms / cm 3 or less, and the variation in resistivity within the wafer surface is 5% or less.
Furthermore, in the silicon single crystal wafer for IGBT of the present invention, the silicon single crystal is grown at a pulling speed capable of pulling up the grown-in defect-free silicon single crystal when grown by the Czochralski method. It is also preferable that the silicon single crystal after pulling is irradiated with neutrons and doped with phosphorus.
Further, in the silicon single crystal wafer for IGBT of the present invention, when the silicon single crystal is grown by the Czochralski method, the grown-in defect free from the silicon melt doped with the n-type dopant. It is preferable that the silicon single crystal is grown at a pulling speed capable of pulling up.
Furthermore, in the silicon single crystal wafer for IGBT of the present invention, the silicon single crystal is preferably doped with nitrogen of 5 × 10 12 atoms / cm 3 or more and 9 × 10 14 atoms / cm 3 or less.
さらに、本発明のIGBT用のシリコン単結晶ウェーハにおいては、破壊電界8MV/cmでのTZDBの合格率が90%以上であり、450℃で1時間の熱処理を行った場合に発生する酸素ドナーの濃度が6.5×1012個/cm3以下であり、800℃で4時間と1000℃で16時間の二段階熱処理を行った場合に析出するBMDの密度が5×107個/cm3以下であり、前記二段階熱処理を行った場合における再結合ライフタイムが100μ秒以上であることが好ましい。
さらにまた、本発明のIGBT用のシリコン単結晶ウェーハにおいては、リンと、前記リンよりも偏析係数の小さなp型ドーパントがそれぞれ、1×1013atoms/cm3以上1×1015atoms/cm3以下の濃度で含まれていることが好ましい。
さらにまた、本発明のIGBT用のシリコン単結晶ウェーハにおいては、ウェーハ表面におけるLPD密度が0.1個/cm2以下であり、ライトエッチング欠陥密度が1×103個/cm2以下であることが好ましい。
また本発明のIGBT用のシリコン単結晶ウェーハにおいては、裏面側に50nm以上1000nm以下の多結晶シリコン層が形成されていることが好ましい。Furthermore, in the silicon single crystal wafer for IGBT of the present invention, the pass rate of TZDB at a breakdown electric field of 8 MV / cm is 90% or more, and oxygen donors generated when heat treatment is performed at 450 ° C. for 1 hour. The density is 6.5 × 10 12 pieces / cm 3 or less, and the density of BMD precipitated when two-stage heat treatment is performed at 800 ° C. for 4 hours and 1000 ° C. for 16 hours is 5 × 10 7 pieces / cm 3. The recombination lifetime when the two-stage heat treatment is performed is preferably 100 μsec or more.
Furthermore, in the silicon single crystal wafer for IGBT of the present invention, phosphorus and a p-type dopant having a segregation coefficient smaller than that of phosphorus are 1 × 10 13 atoms / cm 3 or more and 1 × 10 15 atoms / cm 3, respectively. It is preferably contained at the following concentrations.
Furthermore, in the silicon single crystal wafer for IGBT of the present invention, the LPD density on the wafer surface is 0.1 piece / cm 2 or less, and the light etching defect density is 1 × 10 3 pieces / cm 2 or less. Is preferred.
Moreover, in the silicon single crystal wafer for IGBT of the present invention, it is preferable that a polycrystalline silicon layer of 50 nm or more and 1000 nm or less is formed on the back surface side.
なお、本発明において、抵抗率のばらつきは、ウェーハ中心、ウェーハ中心と外周の中間の位置、ウェーハ外周から5mmの位置の合計3カ所で抵抗率を測定し、その3カ所の抵抗率の中から最大値と最小値を選び、(最大値−最小値)×100/最小値の式で得られる値とする。
In the present invention, the variation in resistivity is measured at a total of three locations: the wafer center, a position between the wafer center and the periphery, and a
また、本発明において「Grown−in欠陥フリー」とは、COP欠陥と転位クラスタが排除されることを意味する。
また、本発明で、OSF領域とは、乾燥酸素雰囲気で900℃から1000℃まで、昇温速度5℃/minで昇温した後、乾燥酸素雰囲気で1000℃、1時間、その後、ウェット酸素雰囲気で1000℃から1150℃まで昇温速度3℃/minで昇温した後、ウェット酸素雰囲気で1150℃、2時間、その後900℃まで降温する熱処理後に、2μmのライトエッチングを実施してOSF領域を顕在化させ、OSF密度のウェーハ面内分布を測定した際に、OSFの密度が10個/cm2以上の領域を意味する。In the present invention, “Grown-in defect free” means that COP defects and dislocation clusters are eliminated.
Further, in the present invention, the OSF region means that the temperature is raised from 900 ° C. to 1000 ° C. in a dry oxygen atmosphere at a rate of temperature increase of 5 ° C./min, then 1000 ° C. for 1 hour in a dry oxygen atmosphere, and then a wet oxygen atmosphere After heating at 1000 ° C. to 1150 ° C. at a rate of temperature increase of 3 ° C./min, heat treatment was performed in a wet oxygen atmosphere at 1150 ° C. for 2 hours and then to 900 ° C., and then light etching of 2 μm was performed to form the OSF region. It means a region where the OSF density is 10 pieces / cm 2 or more when the OSF density is measured and the distribution in the wafer plane is measured.
なお、Pv領域、Pi領域とは、チョクラルスキー法によりシリコン単結晶インゴットを育成し、前記インゴット内での格子間シリコン型点欠陥が支配的に存在する領域をI領域とし、空孔型点欠陥が支配的に存在する領域をV領域とし、格子間シリコン型点欠陥の凝集体及び空孔型点欠陥の凝集体が存在しない領域をP領域とするとき、前記I領域に隣接しかつ前記P領域に属し侵入型転位を形成し得る最低の格子間シリコン濃度未満の領域をPi領域とし、前記OSF領域に隣接しかつ前記P領域に属しCOPを形成し得る空孔濃度以下の領域をPv領域とする。 The Pv region and the Pi region are silicon single crystal ingots grown by the Czochralski method, and a region where interstitial silicon type point defects exist predominantly in the ingot is defined as an I region, When a region in which defects exist predominantly is a V region, and a region in which no interstitial silicon type point defect aggregates and no vacancy type point defect aggregates exist is a P region, The region below the lowest interstitial silicon concentration that belongs to the P region and can form interstitial dislocations is defined as the Pi region, and the region that is adjacent to the OSF region and that is below the vacancy concentration that can belong to the P region and form COP is defined as Pv. This is an area.
シリコンウェーハは、CZ法により炉内のシリコン融液からインゴットをボロンコフ(Voronkov)の理論に基づいた所定の引上げ速度プロファイルで引上げた後、このインゴットを切出して作製される。一般的に、CZ法により炉内のシリコン融液からシリコン単結晶のインゴットを引上げたときには、シリコン単結晶における欠陥として、点欠陥(point defect)と点欠陥の凝集体(agglomerates:三次元欠陥)が発生する。点欠陥は空孔と格子間シリコン原子という二つの一般的な形態がある。空孔は一つのシリコン原子がシリコン結晶格子で正常な位置の一つから離脱したものである。一方、原子がシリコン結晶の格子点以外の位置(インタースチシャルサイト)に存在するシリコン原子が格子間シリコン原子である。 A silicon wafer is produced by pulling up an ingot from a silicon melt in a furnace with a predetermined pulling speed profile based on the Boronkov theory by the CZ method, and then cutting out the ingot. In general, when a silicon single crystal ingot is pulled from the silicon melt in the furnace by the CZ method, point defects and agglomerates (agglomerates: three-dimensional defects) Will occur. Point defects have two general forms: vacancies and interstitial silicon atoms. A vacancy is one in which one silicon atom leaves one of the normal positions in the silicon crystal lattice. On the other hand, silicon atoms present at positions (interstitial sites) other than the lattice points of the silicon crystal are interstitial silicon atoms.
点欠陥は一般的にシリコン融液(溶融シリコン)とインゴット(固状シリコン)の間の接触面で形成される。しかし、インゴットを継続的に引上げることによって接触面であった部分は引上げとともに冷却し始める。冷却の間、空孔又は格子間シリコン原子は拡散し、空孔の凝集体(vacancy agglomerates)であるCOP又は格子間シリコン原子の凝集体(interstitial agglomerates)である転位クラスタが形成される。言い換えれば、凝集体は点欠陥の合併に起因して発生する三次元構造である。空孔型点欠陥の凝集体は前述したCOPの他に、LSTD(Laser ScatteringTomograph Defects)又はFPD(Flow Pattern Defects)と呼ばれる欠陥を含み、格子間シリコン型点欠陥の凝集体は前述したLDと呼ばれる欠陥を含む。FPDとは、インゴットを切出して作製されたシリコンウェーハを30分間セコエッチング(Secco etching、HF:K2 Cr2O7 (0.15mol/l)=2:1の混合液によるエッチング)したときに現れる特異なフローパターンを呈する痕跡の源であり、LSTDとは、シリコン単結晶内に赤外線を照射したときにシリコンとは異なる屈折率を有し散乱光を発生する源である。 Point defects are generally formed at the contact surface between a silicon melt (molten silicon) and an ingot (solid silicon). However, by continuously pulling up the ingot, the portion that was the contact surface begins to cool as it is pulled up. During cooling, the vacancies or interstitial silicon atoms diffuse and form dislocation clusters that are COP or interstitial agglomerates of vacancy agglomerates. In other words, the aggregate is a three-dimensional structure generated due to the merge of point defects. The agglomerates of vacancy type point defects include defects called LSTD (Laser Scattering Tomograph Defects) or FPD (Flow Pattern Defects) in addition to the above-mentioned COP, and the agglomerates of interstitial silicon type point defects are called LDs mentioned above. Including defects. FPD is a peculiar flow pattern that appears when a silicon wafer produced by cutting an ingot is etched for 30 minutes (Secco etching, HF: Etching with a mixed solution of K2 Cr2 O7 (0.15 mol / l) = 2: 1). The LSTD is a source that generates scattered light having a refractive index different from that of silicon when an infrared ray is irradiated into a silicon single crystal.
ボロンコフの理論によると、欠陥の数が少ない高純度インゴットを成長させるために、インゴットの引上げ速度をV(mm/分)、インゴットとシリコン融液の界面近傍のインゴット鉛直方向の温度勾配をG(℃/mm)とするときに、V/G(mm2/分・℃)を制御することが重要である。According to Boronkov theory, in order to grow a high-purity ingot with a small number of defects, the ingot pulling speed is V (mm / min), and the temperature gradient in the ingot vertical direction near the interface between the ingot and the silicon melt is G ( It is important to control V / G (mm 2 / min · ° C.).
このV/Gの値が高い値から低い値と変化するのに対応して、上述したV領域、OSF領域、Pv領域、Pi領域、I領域の順となる。 このような領域の境界となるV/Gの値は、V領域とOSF領域との境界となるしきい値、OSF領域とPv領域との境界となるしきい値、Pv領域とPi領域との境界となるしきい値、Pi領域とI領域との境界となるしきい値の順に減少する。 Corresponding to the change of the V / G value from a high value to a low value, the above-described V region, OSF region, Pv region, Pi region, and I region are arranged in this order. The value of V / G serving as the boundary between such regions is the threshold that serves as the boundary between the V region and the OSF region, the threshold that serves as the boundary between the OSF region and the Pv region, and the Pv region and Pi region. The threshold value decreases in the order of the threshold value that becomes the boundary and the threshold value that becomes the boundary between the Pi region and the I region.
各領域が出現するV/Gの値は、引き上げ炉上部におけるホットゾーンの構造、計算に用いる物性値やソフトウェアによって異なるが、COP密度、OSF密度、BMD密度、ライトエッチング欠陥密度を測定することによって、判別可能である。 The value of V / G in which each region appears varies depending on the structure of the hot zone in the upper part of the pulling furnace, the physical property values used in the calculation, and the software, but by measuring the COP density, OSF density, BMD density, and light etching defect density. Can be discriminated.
また、「ライトエッチング欠陥」とは、As-Grownのシリコン単結晶ウェーハを硫酸銅水溶液に浸漬した後自然乾燥し、窒素雰囲気中で900℃、20分程度の熱処理を行なうCuデコレーションを行ない、その後、試片表層のCuシリサイド層を除去するために、HF/HNO3混合溶液中に浸漬して、表層を数十ミクロン程度エッチングして除去し、その後、ウェーハ表面を2μmライトエッチング(クロム酸エッチング)し、光学顕微鏡を用いて検出される欠陥である。この評価手法によれば、結晶育成時に形成した転位クラスタをCuデコレーションすることで顕在化させ、転位クラスタを感度良く検出することができる。即ちライトエッチング欠陥には、転位クラスタが含まれる。
また、本発明において、「LPD密度」とは、レーザ光散乱式パーティクルカウンター(SP1(surfscan SP1):KLA−Tencor社製)を用いて検出される0.1μmサイズ以上の欠陥の密度である。“Light etching defects” means that an As-Grown silicon single crystal wafer is immersed in an aqueous copper sulfate solution and then air-dried, and then subjected to Cu decoration for about 20 minutes at 900 ° C. in a nitrogen atmosphere. In order to remove the Cu silicide layer on the surface of the specimen, it was immersed in a HF / HNO 3 mixed solution, and the surface layer was etched and removed by several tens of microns, and then the wafer surface was etched by 2 μm light etching (chromic acid etching). And defects detected using an optical microscope. According to this evaluation method, the dislocation clusters formed at the time of crystal growth can be revealed by Cu decoration, and the dislocation clusters can be detected with high sensitivity. That is, the light etching defect includes a dislocation cluster.
In the present invention, the “LPD density” is a density of defects of 0.1 μm size or more detected using a laser light scattering particle counter (SP1 (surfscan SP1): manufactured by KLA-Tencor).
また、TZDBとは、タイムゼロ絶縁破壊(Time Zero Dielectric Breakdown)の略であり、GOIを表す指標のひとつである。本発明におけるTZDBの合格率は、測定電極の電極面積を8mm2とし、判定電流を1mAとした条件で、ウェーハ全体で416カ所程度の場所で電流−電圧曲線を測定し、静電破壊を起こさなかった確率をTZDBの合格率としている。なお、この合格率はCモード合格率とも呼ばれる。Further, TZDB is an abbreviation for Time Zero Dielectric Breakdown, and is one of the indexes representing GOI. The pass rate of TZDB in the present invention is that the electrode area of the measurement electrode is 8 mm 2 and the determination current is 1 mA, and the current-voltage curve is measured at about 416 locations on the entire wafer, causing electrostatic breakdown. The probability that there was no is taken as the pass rate of TZDB. This pass rate is also called a C-mode pass rate.
本発明のシリコン単結晶ウェーハによれば、ウェーハ厚み方向全域にわたって均質でかつ結晶径方向全域においてCOP欠陥および転位クラスタが排除されているので、ウェーハを縦方向(厚み方向)に使う素子であるIGBT用のウェーハとして好適である。即ち、結晶径方向全域においてCOP欠陥および転位クラスタが排除されているので、IGBT製造工程におけるウェーハ表面でのゲート酸化膜の形成時に、COP欠陥がゲート酸化膜に取り込まれることがなく、GOIを劣化させることがない。また、転位クラスタが排除されることによって、リーク電流を防止できる。 According to the silicon single crystal wafer of the present invention, since the COP defect and the dislocation cluster are eliminated in the whole area in the crystal diameter direction and uniform throughout the wafer thickness direction, the IGBT is an element that uses the wafer in the vertical direction (thickness direction) It is suitable as a wafer for use. That is, since COP defects and dislocation clusters are eliminated in the entire crystal diameter direction, the COP defects are not taken into the gate oxide film when the gate oxide film is formed on the wafer surface in the IGBT manufacturing process, and the GOI is deteriorated. I will not let you. Moreover, leakage current can be prevented by eliminating dislocation clusters.
更に、格子間酸素濃度が7×1017atoms/cm3以下なので、ウェーハの熱処理後に発生する酸素ドナーの濃度を6.5×1012個/cm3以下に抑えることができ、熱処理前後でのウェーハの抵抗率の変化を防ぐことができ、シリコン単結晶ウェーハの品質を安定にできる。
なお、酸素ドナーの濃度を6.5×1012個/cm3以下にする理由は次の通りである。高耐圧IGBTには、n型で抵抗率が30〜120Ω・cmのウェーハが使われる。例えば、基板の抵抗率の仕様が75Ω・cm±10%の場合では、許容できるドナー濃度の増加は6.5×1012個/cm3以下となる。ここで、酸素に起因した酸素ドナーが最も発生しやすい温度は450℃である。例えばデバイスプロセスにおいてAl配線のシンタリング処理はこの温度前後で行われる。450℃で1時間の熱処理を施した場合に発生する酸素ドナーの濃度の酸素濃度依存性を調べた結果を図1に示す。図1から、酸素ドナーの濃度を6.5×1012個/cm3以下に抑えるためには、ウェーハの格子間酸素濃度を7×1017atoms/cm3以下に制御しなければならないことが分かる。Furthermore, since the interstitial oxygen concentration is 7 × 10 17 atoms / cm 3 or less, the concentration of oxygen donors generated after the heat treatment of the wafer can be suppressed to 6.5 × 10 12 atoms / cm 3 or less. The change in the resistivity of the wafer can be prevented, and the quality of the silicon single crystal wafer can be stabilized.
The reason why the concentration of the oxygen donor is 6.5 × 10 12 atoms / cm 3 or less is as follows. An n-type wafer having a resistivity of 30 to 120 Ω · cm is used for the high voltage IGBT. For example, in the case where the resistivity specification of the substrate is 75 Ω · cm ± 10%, the allowable increase in donor concentration is 6.5 × 10 12 ions / cm 3 or less. Here, the temperature at which oxygen donors due to oxygen are most likely to be generated is 450 ° C. For example, in the device process, sintering of Al wiring is performed around this temperature. FIG. 1 shows the results of examining the oxygen concentration dependence of the oxygen donor concentration generated when heat treatment is performed at 450 ° C. for 1 hour. From Figure 1, the concentration of oxygen donors in order to suppress the 6.5 × 10 12 atoms / cm 3 or less, that must be controlled interstitial oxygen concentration of the wafer to 7 × 10 17 atoms / cm 3 or less I understand.
また、450℃で1時間の熱処理を施した場合に酸素ドナー(サーマルドナー)の発生による抵抗率変化を抑制するために必要な上限の酸素濃度が狙いの抵抗率に対して変化する様子を調べた結果を図5に示す。図において、狙い1%、狙い2%、狙い3%、狙い4%、とあるのは、狙いの抵抗率からのズレの許容幅を示している。
この図の結果から、狙いの抵抗率が高いほど、狙いの抵抗率からのズレの許容幅が狭いほど酸素濃度を下げなければならないことがわかる。
本願発明では、上記のように格子間酸素濃度が4×1017atoms/cm3以下として酸素濃度を規定しているので、サーマルドナーによる抵抗率変化を抑制することが可能になる。In addition, when heat treatment is performed at 450 ° C. for 1 hour, the upper limit oxygen concentration necessary for suppressing the change in resistivity due to the generation of oxygen donor (thermal donor) is examined to change with respect to the target resistivity. The results are shown in FIG. In the figure, the
From the result of this figure, it is understood that the oxygen concentration has to be lowered as the target resistivity is higher and the allowable deviation from the target resistivity is narrower.
In the present invention, since the interstitial oxygen concentration is defined as 4 × 10 17 atoms / cm 3 or less as described above, it is possible to suppress a change in resistivity due to a thermal donor.
なお、通常のCZ法では格子間酸素濃度を4×1017atoms/cm3以下にするのは困難な場合があるので、その場合は磁場を印加して単結晶を育成するMCZ法によって、格子間酸素濃度を4×1017atoms/cm3以下にすることが可能である。また、石英ルツボおよび引き上げる単結晶の回転速度を低速にすることによっても格子間酸素濃度の低減が図られる。In addition, in the normal CZ method, it may be difficult to reduce the interstitial oxygen concentration to 4 × 10 17 atoms / cm 3 or less. The interstitial oxygen concentration can be 4 × 10 17 atoms / cm 3 or less. The interstitial oxygen concentration can also be reduced by reducing the rotation speed of the quartz crucible and the single crystal to be pulled up.
具体的には、図10に示すように、石英ルツボ回転数R1(rpm)と、結晶回転数R2(rpm)とを、
添付図面図10に各点(R1,R2)で示すように、
点A (0.1,1)、点B(0.1,7)、点C(0.5,7)、点D(0.7,6)、点E(1,6)、点F(2,2)、点G(2,1)で囲まれる範囲内の値に設定することができる。これにより、格子間酸素濃度が4×1017atoms/cm3以下の単結晶を育成することができる。実質的には、石英ルツボの回転数をR1(rpm)、結晶回転数をR2(rpm)とするとき、R1:0.1以上2以下、R2:1以上7以下、の範囲であって、R1:0.5以上0.7以下の場合、R2<7−5(R1−0.5)を満足し、R1:0.7以上1以下の場合、R2<6を満足し、R1:1以上2以下の場合、R2<6−4(R1−1)を満足する範囲に設定することができる。この場合、単結晶中の格子間酸素濃度を4.0×1017atoms/cm3以下として低酸素濃度のシリコン単結晶を育成できる。Specifically, as shown in FIG. 10, the quartz crucible rotation speed R1 (rpm) and the crystal rotation speed R2 (rpm)
As shown by each point (R1, R2) in FIG.
Point A (0.1,1), Point B (0.1,7), Point C (0.5,7), Point D (0.7,6), Point E (1,6), Point F It can be set to a value within a range surrounded by (2, 2) and point G (2, 1). Thereby, a single crystal having an interstitial oxygen concentration of 4 × 10 17 atoms / cm 3 or less can be grown. Substantially, when the rotation speed of the quartz crucible is R1 (rpm) and the rotation speed of the crystal is R2 (rpm), R1: 0.1 or more and 2 or less, R2: 1 or more and 7 or less, When R1: 0.5 or more and 0.7 or less, R2 <7-5 (R1-0.5) is satisfied, and when R1: 0.7 or more and 1 or less, R2 <6 is satisfied, and R1: 1 In the case of 2 or less, it can be set in a range satisfying R2 <6-4 (R1-1). In this case, a silicon single crystal having a low oxygen concentration can be grown by setting the interstitial oxygen concentration in the single crystal to 4.0 × 10 17 atoms / cm 3 or less.
また、石英ルツボ回転数R1(rpm)と、結晶回転数R2(rpm)とを、
添付図面図10に各点(R1,R2)で示すように、
点A (0.1,1)、点B(0.1,7)、点L(0.2,7)、点K(0.3,7)、点J(0.5,6)、点I(0.7,6)、点H(1,5)、点N(1,3)、点M(1,1)で囲まれる範囲内の値に設定してシリコン単結晶を引き上げることで、単結晶中の格子間酸素濃度を3.5×1017atoms/cm3以下としてより低酸素濃度のシリコン単結晶を育成できる。実質的には、石英ルツボ回転数R1(rpm)と結晶回転数R2(rpm)とをR1:0.1以上2以下、R2:1以上7以下、の範囲であって、但しR1:0.3以上、0.5以下の場合、R2<7−5(R1−0.3)を満足し、R1:0.5以上0.7以下の場合、R2<6を満足し、R1:0.7以上1以下の場合、R2<6−3.4(R1−0.7)を満足する範囲に設定すればよい。この場合、単結晶中の格子間酸素濃度が3.5×1017atoms/cm3以下として、低酸素濃度のシリコン単結晶を提供できる。Further, the quartz crucible rotation speed R1 (rpm) and the crystal rotation speed R2 (rpm)
As shown by each point (R1, R2) in FIG.
Point A (0.1,1), point B (0.1,7), point L (0.2,7), point K (0.3,7), point J (0.5,6), Pulling up the silicon single crystal by setting the value within the range surrounded by point I (0.7,6), point H (1,5), point N (1,3), and point M (1,1) Thus, a silicon single crystal having a lower oxygen concentration can be grown by setting the interstitial oxygen concentration in the single crystal to 3.5 × 10 17 atoms / cm 3 or less. Substantially, the quartz crucible rotation speed R1 (rpm) and the crystal rotation speed R2 (rpm) are in the range of R1: 0.1 or more and 2 or less, R2: 1 or more and 7 or less, provided that R1: 0. In the case of 3 or more and 0.5 or less, R2 <7-5 (R1-0.3) is satisfied, and in the case of R1: 0.5 or more and 0.7 or less, R2 <6 is satisfied, and R1: 0. In the case of 7 or more and 1 or less, it may be set in a range satisfying R2 <6-3.4 (R1-0.7). In this case, a silicon single crystal having a low oxygen concentration can be provided by setting the interstitial oxygen concentration in the single crystal to 3.5 × 10 17 atoms / cm 3 or less.
また、石英ルツボ回転数R1(rpm)と、結晶回転数R2(rpm)とを、
添付図面図10に各点(R1,R2)で示すように、
点A (0.1,1)、点B(0.1,7)、点L(0.2,7)、点Q(0.3,6)、点J(0.5,6)、点P(0.7,5)、点N(1,3)、点M(1,1)で囲まれる範囲内の値に設定してシリコン単結晶を引き上げてもよい。 実質的には、石英ルツボ回転数R1(rpm)と結晶回転数R2(rpm)とをR1:0.1以上1以下、R2:1以上7以下、の範囲であって、但しR1:0.2以上0.3以下の場合、R2<7−10(R1−0.2)を満足し、R1:0.3以上0.5以下の場合、R2<6を満足し、R1:0.5以上0.7以下の場合、R2<6−5(R1−0.5)を満足し、R1:0.7以上、1以下の場合、R2<5−6.7(R1−0.7)を満足する範囲に設定することができる。この場合、単結晶中の格子間酸素濃度3.0×1017atoms/cm3以下のシリコン単結晶を育成し、より低酸素濃度のシリコン単結晶を育成できる。
なお、石英ルツボ回転数R1(rpm)と、結晶回転数R2(rpm)と格子間酸素濃度との関係を表8に示す。Further, the quartz crucible rotation speed R1 (rpm) and the crystal rotation speed R2 (rpm)
As shown by each point (R1, R2) in FIG.
Point A (0.1,1), point B (0.1,7), point L (0.2,7), point Q (0.3,6), point J (0.5,6), The silicon single crystal may be pulled up by setting a value within a range surrounded by the points P (0.7, 5), N (1, 3), and M (1, 1). Substantially, the quartz crucible rotation speed R1 (rpm) and the crystal rotation speed R2 (rpm) are in the range of R1: 0.1 or more and 1 or less, R2: 1 or more and 7 or less, provided that R1: 0. When 2 or more and 0.3 or less, R2 <7-10 (R1-0.2) is satisfied, and when R1: 0.3 or more and 0.5 or less, R2 <6 is satisfied, and R1: 0.5 In the case of 0.7 or more and 0.7 or less, R2 <6-5 (R1-0.5) is satisfied, and in the case of R1: 0.7 or more and 1 or less, R2 <5-6.7 (R1-0.7) Can be set in a range that satisfies the above. In this case, a silicon single crystal having an interstitial oxygen concentration of 3.0 × 10 17 atoms / cm 3 or less in the single crystal can be grown, and a silicon single crystal having a lower oxygen concentration can be grown.
The relationship between the quartz crucible rotation speed R1 (rpm), the crystal rotation speed R2 (rpm), and the interstitial oxygen concentration is shown in Table 8.
また、本発明では、シリコン融液に印加する磁場は水平磁場やカスプ磁場など採用することができ、例えば水平磁場の強度としては、3000〜5000G(0.3T〜0.5T)とすることができる。磁場強度が上記の範囲以下であるとシリコン融液の対流抑制効果が充分でなく固液界面の形状を好ましい形状とすることができない上、酸素濃度を充分低下することができず好ましくない。また、上記の範囲以上に磁場強度を上げると、対流が抑制されすぎて、高温のシリコン融液が石英ルツボ内表面の劣化を進め、結晶の無転位化率が低下するため好ましくない。
また、本発明では、磁場中心位置と結晶引き上げ時の融液表面位置を−75〜+50mm、より好ましくは、20〜45mmとすることが好ましい。ここで、ここで磁場中心位置とは、水平磁場にあっては磁場発生コイルの中心が位置する高さ位置を意味し、−75mmとは、融液液面から上方75mmであることを意味している。In the present invention, the magnetic field applied to the silicon melt can be a horizontal magnetic field, a cusp magnetic field, or the like. For example, the intensity of the horizontal magnetic field is 3000 to 5000 G (0.3 T to 0.5 T). it can. If the magnetic field strength is not more than the above range, the effect of suppressing convection of the silicon melt is not sufficient, and the shape of the solid-liquid interface cannot be made preferable, and the oxygen concentration cannot be lowered sufficiently, which is not preferable. Further, if the magnetic field strength is increased beyond the above range, convection is suppressed too much, and the high temperature silicon melt advances the deterioration of the inner surface of the quartz crucible, and the dislocation-free rate of the crystal is lowered.
In the present invention, the magnetic field center position and the melt surface position during crystal pulling are preferably −75 to +50 mm, more preferably 20 to 45 mm. Here, the magnetic field center position means a height position where the center of the magnetic field generating coil is located in a horizontal magnetic field, and −75 mm means 75 mm above the melt surface. ing.
本発明のIGBT用シリコン単結晶ウェーハの製造方法は、8インチφCZシリコン単結晶において 酸素濃度4×1017atoms/cm3(ASTM F121−1979)以下というレベルは 今までに類を見ないレベルを実現することができた。COPフリーでかつ 酸素濃度4×1017atoms/cm3以下というシリコン単結晶は 従来結晶でいうCZ結晶とFZ結晶の中間に位置する結晶である。MCZ法でCOPフリー結晶を育成することにより FZ結晶同等の酸化膜耐圧を得ることができる。また、酸素濃度4×1017atoms/cm3以下とすることにより デバイス製造工程における熱処理によっても、での酸素ドナー発生の懸念を払拭することができ、さらに CZ結晶特有の酸素起因不良がほとんど見られなくなる。MCZ法による引き上げにおいて シリコン融液の対流を抑制し 石英ルツボの溶解量を減らすと共に、合成石英ルツボを使用し 石英ルツボ中の不純物濃度を低減させ、よりFZ結晶に近い品質のCZ結晶を育成できる。
ここで、合成石英ルツボとは、少なくとも原料融液に当接する内表面が以下のような合成石英から形成されたものを意味する。The manufacturing method of the silicon single crystal wafer for IGBT of the present invention has an unprecedented level of oxygen concentration of 4 × 10 17 atoms / cm 3 (ASTM F121-1979) or less in an 8-inch φCZ silicon single crystal. Could be realized. A silicon single crystal that is COP-free and has an oxygen concentration of 4 × 10 17 atoms / cm 3 or less is a crystal located between the CZ crystal and the FZ crystal, which is a conventional crystal. By growing the COP-free crystal by the MCZ method, an oxide film breakdown voltage equivalent to the FZ crystal can be obtained. In addition, by setting the oxygen concentration to 4 × 10 17 atoms / cm 3 or less, the heat treatment in the device manufacturing process can eliminate the concern about the generation of oxygen donors in the device manufacturing process. It becomes impossible. In the pulling by the MCZ method, the convection of the silicon melt is suppressed, the amount of dissolution of the quartz crucible is reduced, and the impurity concentration in the quartz crucible is reduced by using the synthetic quartz crucible, so that a CZ crystal having a quality closer to that of the FZ crystal can be grown. .
Here, the synthetic quartz crucible means that at least the inner surface in contact with the raw material melt is formed of the following synthetic quartz.
合成石英は、化学的に合成・製造した原料であり、合成石英ガラス粉は非晶質である。合成石英の原料は気体又は液体であるため、容易に精製することが可能であり、合成石英粉は天然石英粉よりも高純度とすることができる。合成石英ガラス原料としては四塩化炭素などの気体の原料由来とケイ素アルコキシドのような液体の原料由来がある。合成石英粉ガラスでは、すべての不純物を0.1ppm以下とすることが可能である。
合成石英ガラス粉を溶融して得られたガラスでは、光透過率を測定すると、波長200nm程度までの紫外線を良く透過し、紫外線光学用途に用いられている四塩化炭素を原料とした合成石英ガラスに近い特性であると考えられる。
合成石英ガラス粉を溶融して得られたガラスでは、波長245nmの紫外線で励起して得られる蛍光スペクトルを測定すると、天然石英粉の溶融品のような蛍光ピークは見られない。Synthetic quartz is a chemically synthesized and manufactured raw material, and synthetic quartz glass powder is amorphous. Since the raw material of synthetic quartz is gas or liquid, it can be easily purified, and synthetic quartz powder can have a higher purity than natural quartz powder. Synthetic quartz glass raw materials are derived from gaseous raw materials such as carbon tetrachloride and liquid raw materials such as silicon alkoxide. In synthetic quartz powder glass, all impurities can be made 0.1 ppm or less.
In the glass obtained by melting synthetic quartz glass powder, when the light transmittance is measured, the synthetic quartz glass is made of carbon tetrachloride, which is used for ultraviolet optical applications as a raw material, and transmits ultraviolet rays up to a wavelength of about 200 nm. It is considered that the characteristics are close to.
In a glass obtained by melting synthetic quartz glass powder, when a fluorescence spectrum obtained by excitation with ultraviolet rays having a wavelength of 245 nm is measured, a fluorescence peak like a melted product of natural quartz powder is not observed.
含有する不純物濃度を測定するか、シラノール量の違い、あるいは、光透過率を測定するか、波長245nmの紫外線で励起して得られる蛍光スペクトルを測定することにより、ガラス材料が天然石英であったか合成石英であったかを判別することができる。 Whether the glass material was natural quartz by measuring the concentration of impurities contained, measuring the amount of silanol, or measuring the light transmittance, or measuring the fluorescence spectrum obtained by excitation with ultraviolet light having a wavelength of 245 nm. It can be determined whether it was quartz.
また MCZ法により 8インチφシリコン単結晶の育成が FZ法に比べて 簡単になるとともに石英ルツボの使用により 大チャージ化が可能となり FZ法に比べて 原料コストの削減が可能となり、同時に、歩留りを向上することができる。 The MCZ method makes it easy to grow 8-inch φ silicon single crystals compared to the FZ method, and the use of a quartz crucible makes it possible to increase the charge. Compared with the FZ method, raw material costs can be reduced, and at the same time the yield can be increased. Can be improved.
また、本発明では、シリコン融液表面のガス流状態を制御するために、炉内圧力は、10torr(1.3kPa)以上、好ましくは30torr〜200torr(4.0〜27kPa)、さらに、好ましくは、30torr〜70torr(4.0〜9.3kPa)が望ましい。炉内圧力の上限は、炉内の圧力が増大するとAr等の不活性ガスの融液上でのガス流速が低下することにより、融液から蒸発したSiO等の反応物ガスが排気しにくくなることにより、結晶中の酸素濃度が高くなり、また、SiOが炉内の融液上部の1100℃程度またはより低温の部分に凝集することで、ダストを発生させ融液に落下することで結晶の有転位化を引き起こすため、これらを防止するために上記の上限の圧力を規定した。
また、本発明では、CZ炉内に供給する雰囲気ガス流量を100〜200リットル/min以上とし、CZ炉内の圧力を6700pa以下として、溶融液表面から蒸発するSiOを効果的に装置外に排出すると共に、溶融液表面を漂う異物もルツボ壁に追いやるとともに、結晶中の酸素濃度が高くなることを防止することができる。In the present invention, the pressure in the furnace is 10 torr (1.3 kPa) or more, preferably 30 to 200 torr (4.0 to 27 kPa), more preferably, in order to control the gas flow state on the surface of the silicon melt. 30 to 70 torr (4.0 to 9.3 kPa) is desirable. The upper limit of the pressure in the furnace is that when the pressure in the furnace increases, the gas flow rate on the melt of inert gas such as Ar decreases, so that it is difficult to exhaust the reactant gas such as SiO evaporated from the melt. As a result, the oxygen concentration in the crystal increases, and SiO aggregates in the upper part of the melt in the furnace at about 1100 ° C. or at a lower temperature, thereby generating dust and dropping into the melt. In order to prevent dislocations, the upper limit of the pressure was specified to prevent them.
In the present invention, the atmospheric gas flow rate supplied to the CZ furnace is set to 100 to 200 liters / min or more, the pressure in the CZ furnace is set to 6700 pa or less, and SiO evaporated from the melt surface is effectively discharged out of the apparatus. At the same time, foreign matter drifting on the surface of the melt can be driven to the crucible wall, and the oxygen concentration in the crystal can be prevented from increasing.
また、本発明のシリコン単結晶ウェーハによれば、ウェーハ面内における抵抗率のばらつきが5%以下なので、IGBTの品質を安定にできる。
ところで、CZ法により製造されたシリコン単結晶ウェーハの抵抗率は、シリコン単結晶に含まれるドーパント量によって制御できるが、IGBT基板のドーパントとして良く使われるリンは、偏析係数が小さい為にシリコン単結晶の長さ方向にわたってその濃度が大きく変化する。そのため、一本の単結晶の中で設計仕様に合った抵抗率を有するウェーハの得られる範囲が狭い。このため本発明では、上述したように、中性子照射、シリコン融液へのn型ドーパントの添加、リンとリンよりも偏析係数の小さなp型ドーパントを所定量添加、その他様々な手段を採用する。いずれの場合も、不純物濃度の低いシリコン多結晶を原料とし、不純物の溶出が少ない合成石英ルツボを用いて単結晶を育成することが重要である。これらの手段を用いることで、シリコン単結晶の歩留まりを改善することができる。Further, according to the silicon single crystal wafer of the present invention, the variation in resistivity within the wafer surface is 5% or less, so that the quality of the IGBT can be stabilized.
By the way, the resistivity of a silicon single crystal wafer manufactured by the CZ method can be controlled by the amount of dopant contained in the silicon single crystal, but phosphorus often used as a dopant for an IGBT substrate has a small segregation coefficient, so that the silicon single crystal The concentration varies greatly over the length direction. Therefore, the range in which a wafer having a resistivity that meets the design specifications in one single crystal is obtained is narrow. Therefore, in the present invention, as described above, neutron irradiation, addition of an n-type dopant to the silicon melt, addition of a predetermined amount of p-type dopant having a segregation coefficient smaller than phosphorus and phosphorus, and various other means are employed. In any case, it is important to grow a single crystal using a synthetic quartz crucible with a low impurity concentration as a raw material and a low impurity elution. By using these means, the yield of the silicon single crystal can be improved.
中性子照射については、まず、シリコン融液に抵抗率を調整するためのドーパントを添加せずにシリコン単結晶を育成し、このノンドープのシリコン単結晶に中性子を照射することによって、結晶中の30Siが31Pに変換される現象を利用してリンをドープすることが出来る。30Siは単結晶中に約3%の濃度で均一に含まれているので、この中性子照射は、結晶の径方向にも軸方向にも最も均一にリンをドープできる方法である。
また、シリコン融液へのn型ドーパントの添加によっても、抵抗率を制御することができる。この時、所謂DLCZ法(Double Layered Czochralski;二層式引き上げ法)を適用することが望ましい。DLCZ法とは、リンのような偏析係数の小さなドーパントの結晶軸方向の濃度変化を抑制する方法である。この方法は例えば特開平5−43384号公報に開示されており、CZ方法において、ルツボ中で多結晶シリコンを一旦全部溶かしてシリコン融液としてからリンを添加し、ルツボの底部の温度を下げてシリコン融液を底より上方に向かって凝固させてシリコン凝固層を形成し、このシリコン凝固層を上方から底に向けて徐々に溶かしながら結晶を育成することによって、単結晶中に取り込まれるドーパント濃度をほぼ一定に保つ方法である。
本発明ではこのDLCZ法を採用することによっても、シリコン単結晶の結晶軸方向の抵抗率変化を抑制することができる。For neutron irradiation, first, a silicon single crystal is grown without adding a dopant for adjusting the resistivity to the silicon melt, and irradiating this non-doped silicon single crystal with neutrons results in 30 Si in the crystal. Phosphorus can be doped by utilizing the phenomenon that is converted to 31 P. Since 30 Si is uniformly contained in a single crystal at a concentration of about 3%, this neutron irradiation is a method in which phosphorus can be doped most uniformly in both the radial and axial directions of the crystal.
The resistivity can also be controlled by adding an n-type dopant to the silicon melt. At this time, it is desirable to apply a so-called DLCZ method (Double Layered Czochralski). The DLCZ method is a method for suppressing a change in concentration in the crystal axis direction of a dopant having a small segregation coefficient such as phosphorus. This method is disclosed, for example, in Japanese Patent Laid-Open No. 5-43384. In the CZ method, all the polycrystalline silicon is once dissolved in a crucible, added as a silicon melt, phosphorus is added, and the temperature at the bottom of the crucible is lowered. Dopant concentration incorporated into the single crystal by solidifying the silicon melt upward from the bottom to form a silicon solidified layer and growing the crystal while gradually dissolving the silicon solidified layer from the top toward the bottom Is a method of keeping the constant almost constant.
In the present invention, the change in resistivity in the crystal axis direction of the silicon single crystal can also be suppressed by adopting the DLCZ method.
また、リンと、リンよりも偏析係数の小さなp型ドーパントを所定量添加することによっても、シリコン単結晶の結晶軸方向の抵抗率変化を抑制することができる。これは所謂ダブルドープ法と呼ばれ、例えば特開2002−128591号公報に開示されており、リンのような偏析係数の小さなドーパントをドープした結晶の軸方向の抵抗率変化を抑制する方法である。リンに対して、リンよりも偏析係数の小さなp型ドーパント(例えばAl、Ga、In)をカウンタードーパントとしてドープすることによってリンの濃度変化を補償する。リンだけをドープした場合とリンとアルミニウムを同時にドープした場合の結晶軸方向の抵抗率変化を図2に示す。ウェーハの抵抗率の仕様が50±5Ω・cmの場合、リンとアルミニウムを同時にドープすることによって、歩留まりが約3倍に向上する。単結晶の上端におけるリンに対するアルミニウムの濃度比を50%程度にすると歩留まりが最も高くなる。本発明では、リンと、リンよりも偏析係数の小さなp型ドーパントがそれぞれ、1×1013atoms/cm3以上1×1015atoms/cm3以下の濃度で含有されることで、シリコン単結晶の結晶軸方向の抵抗率変化を抑制することができる。Moreover, the resistivity change in the crystal axis direction of the silicon single crystal can also be suppressed by adding a predetermined amount of phosphorus and a p-type dopant having a segregation coefficient smaller than that of phosphorus. This is called a so-called double doping method and is disclosed in, for example, Japanese Patent Application Laid-Open No. 2002-128591, and is a method for suppressing a change in resistivity in the axial direction of a crystal doped with a dopant having a small segregation coefficient such as phosphorus. . The phosphorus concentration change is compensated for by doping p-type dopant (for example, Al, Ga, In) having a segregation coefficient smaller than that of phosphorus as a counter dopant. FIG. 2 shows a change in resistivity in the crystal axis direction when only phosphorus is doped and when phosphorus and aluminum are simultaneously doped. When the resistivity specification of the wafer is 50 ± 5 Ω · cm, the yield is improved about three times by simultaneously doping with phosphorus and aluminum. The yield is the highest when the concentration ratio of aluminum to phosphorus at the upper end of the single crystal is about 50%. In the present invention, phosphorous and a p-type dopant having a segregation coefficient smaller than that of phosphorous are contained in concentrations of 1 × 10 13 atoms / cm 3 or more and 1 × 10 15 atoms / cm 3 or less, respectively. The change in resistivity in the crystal axis direction can be suppressed.
更に、本発明においては、所謂CCZ法と呼ばれる方法も適用可能である。この方法は、例えば特開昭61−36197号公報に開示されており、単結晶育成中に、リンを含んだシリコン融液にドーパントを含まない多結晶シリコンを添加することによって、単結晶中に取り込まれるドーパント濃度をほぼ一定に保つ方法である。
更にまた、DLCZ法やCCZ法のようにシリコン融液にドーパントを添加する単結晶育成の場合には、ウェーハ面内の抵抗率バラツキを抑制するために、結晶育成中の結晶回転速度を速く回転させることが望ましく、直径200mm以下の単結晶育成では結晶回転速度を15〜30rpm、直径300mm以上では8〜15rpmの範囲で回転させることが望ましい。なお、通常、結晶回転速度を増加させると、Grow−in欠陥フリー結晶を得るための引き上げ速度マージン幅が狭くなってしまい、単結晶育成そのものが困難となるが、本発明では後述するように水素含有ガス雰囲気でシリコン単結晶を育成することにより、Grow−in欠陥フリー結晶を得るための引き上げ速度マージンを十分に確保することができる。Furthermore, in the present invention, a so-called CCZ method can also be applied. This method is disclosed in, for example, Japanese Patent Application Laid-Open No. 61-36197, and by adding polycrystalline silicon containing no dopant to a silicon melt containing phosphorus during single crystal growth, In this method, the concentration of the incorporated dopant is kept almost constant.
Furthermore, in the case of single crystal growth in which a dopant is added to a silicon melt as in the DLCZ method or CCZ method, the crystal rotation speed during crystal growth is rotated fast in order to suppress resistivity variation in the wafer surface. In the case of growing a single crystal having a diameter of 200 mm or less, it is desirable to rotate the crystal rotation speed in the range of 15 to 30 rpm, and in the case of a diameter of 300 mm or more, in the range of 8 to 15 rpm. Normally, when the crystal rotation speed is increased, the pulling speed margin width for obtaining a grow-in defect-free crystal is narrowed, and it becomes difficult to grow a single crystal itself. By growing the silicon single crystal in the contained gas atmosphere, a sufficient pulling speed margin for obtaining a grow-in defect free crystal can be secured.
次に、シリコン単結晶に、5×1012atoms/cm3以上5×1015atoms/cm3以下、あるいは、1×1013atoms/cm3以上2×1015atoms/cm3以下、より好ましくは、5×1013atoms/cm3以上9×1014atoms/cm3以下の窒素がドープされることによって、COP欠陥および転位クラスタの排除が容易になる。窒素のドープ量が上記の範囲未満ではV/Gの制御可能範囲が狭くCOP欠陥および転位クラスタの排除が完全になされない虞があり、上記の範囲を超えると、窒化物が生成してシリコン単結晶が育成できなくなるため好ましくない。また、上記の範囲以上とすることで、窒素をドープすることによる酸素析出促進効果が明らかであり、また、上記の範囲以下とすれば、単結晶引き上げ時の単結晶化の妨げとなったり、連続操業の不安定化を引き起こしたりすることもない。Next, 5 × 10 12 atoms / cm 3 or more and 5 × 10 15 atoms / cm 3 or less, or 1 × 10 13 atoms / cm 3 or more and 2 × 10 15 atoms / cm 3 or less are more preferable. Is doped with nitrogen of 5 × 10 13 atoms / cm 3 or more and 9 × 10 14 atoms / cm 3 or less, thereby facilitating elimination of COP defects and dislocation clusters. If the doping amount of nitrogen is less than the above range, the controllable range of V / G is narrow, and there is a possibility that COP defects and dislocation clusters will not be completely eliminated. This is not preferable because crystals cannot be grown. In addition, by making it above the above range, the effect of promoting oxygen precipitation by doping nitrogen is clear, and if it is below the above range, it may hinder single crystallization at the time of single crystal pulling, It does not cause instability of continuous operation.
本発明のIGBT用シリコン単結晶ウェーハは、5×1012atoms/cm3以上9×1014atoms/cm3以下の窒素がドープされるとともに、格子間酸素濃度が4×1017atoms/cm3以下とすることで、窒素起因のドナー濃度を5×1012atoms/cm3以下とする。The silicon single crystal wafer for IGBT of the present invention is doped with nitrogen of 5 × 10 12 atoms / cm 3 or more and 9 × 10 14 atoms / cm 3 or less and has an interstitial oxygen concentration of 4 × 10 17 atoms / cm 3. By setting it as below, the donor concentration caused by nitrogen is set to 5 × 10 12 atoms / cm 3 or less.
ここで、窒素起因のドナーとは、後述するように、1150℃×30分の熱処理またはこれと同等な条件の熱処理によって消滅可能なドナーを示すものである。 Here, the nitrogen-derived donor means a donor that can be extinguished by a heat treatment at 1150 ° C. for 30 minutes or a heat treatment under the same conditions as described later.
窒素をドープしたシリコン単結晶から切り出したウェーハは、酸素ドナーを消す熱処理(典型的には650℃×30分)を施した場合であっても、デバイスプロセスの高温熱処理によって抵抗率が上がってしまう。または、Al配線のシンタリング処理が行われる温度である450℃で1時間の熱処理、または、この条件に対応する程度であるデバイス製造プロセスの模擬熱処理を施した場合に抵抗率が上がってしまう。すなわち、650℃〜700℃の温度で10分〜1時間熱処理するようなドナーキラー処理後でもデバイスプロセスによってドナーが減少するという問題があった。
この原因を明らかにするために、以下の検証実験をおこなった。Wafers cut from nitrogen-doped silicon single crystals have increased resistivity due to the high-temperature heat treatment of the device process even when heat treatment (typically 650 ° C x 30 minutes) is applied to remove the oxygen donor. . Alternatively, the resistivity increases when a heat treatment is performed at 450 ° C., which is a temperature at which the sintering process of the Al wiring is performed, for one hour, or when a simulated heat treatment of the device manufacturing process that corresponds to this condition is performed. That is, there is a problem that the donor is reduced by the device process even after the donor killer treatment in which the heat treatment is performed at a temperature of 650 ° C. to 700 ° C. for 10 minutes to 1 hour.
In order to clarify the cause, the following verification experiment was conducted.
<窒素ドープ結晶特有のドナーの消滅温度>
酸素濃度5.6×1017atoms/cm3(ASTM F121-79)、窒素濃度7×1014atoms/cm3のシリコンウェーハに950℃から1150℃の範囲かつ50℃毎に異なる温度および1180℃として、いずれも処理時間30分に設定した熱処理を施してドナー濃度の変化を測定した。この結果を図7に示す。
図7の結果から、1150℃と1180℃ではドナー濃度が殆ど一致したことから、問題のドナーは1150℃でほぼ消滅することが分かった。なお、図7の縦軸は、各温度で熱処理したウェーハのドナー濃度から1180℃で熱処理したウェーハのドナー濃度を差し引いた値であり、窒素ドープ結晶特有のドナーの濃度と見なすことができる。<Non-doped crystal-specific donor annihilation temperature>
A silicon wafer having an oxygen concentration of 5.6 × 10 17 atoms / cm 3 (ASTM F121-79) and a nitrogen concentration of 7 × 10 14 atoms / cm 3 is in the range of 950 ° C. to 1150 ° C. and a temperature different every 50 ° C. and 1180 ° C. As for all, the heat processing which set the processing time to 30 minutes was performed, and the change of donor concentration was measured. The result is shown in FIG.
From the results shown in FIG. 7, it was found that the donor concentrations at 1150 ° C. and 1180 ° C. were almost the same, and that the donor in question almost disappeared at 1150 ° C. The vertical axis in FIG. 7 is a value obtained by subtracting the donor concentration of the wafer heat-treated at 1180 ° C. from the donor concentration of the wafer heat-treated at each temperature, and can be regarded as the donor concentration peculiar to the nitrogen-doped crystal.
<ドナー減少量の窒素濃度依存性、酸素濃度依存性>
上述したように、酸素ドナーを消す熱処理(典型的には650℃×30分)を施した場合でも、デバイス製造プロセスの模擬熱処理を施すと抵抗率が上がるという現象は、窒素ドープ結晶でのみ起きる現象である。この点を検証するために、1150℃×30分の熱処理によるドナー減少量の窒素濃度依存性を評価した。その結果を図8に示す。
IGBTの製造プロセスでは1150℃以上で30分以上の熱処理が行われるので、図8の縦軸は、IGBT製造プロセスを通った場合のドナー減少量と見なせる。窒素濃度が高いほど熱処理によるドナーの減少量が大きく、しかも、同じ窒素濃度であれば酸素濃度が高い方が熱処理によるドナーの減少量が大きいことが判明した。このことから、問題としているドナーは窒素と酸素に起因したドナーであると考えられる。<Dependence of donor reduction on nitrogen concentration and oxygen concentration>
As described above, even when a heat treatment (typically 650 ° C. × 30 minutes) for eliminating the oxygen donor is performed, the phenomenon that the resistivity increases when the simulated heat treatment of the device manufacturing process is performed occurs only in the nitrogen-doped crystal. It is a phenomenon. In order to verify this point, we evaluated the nitrogen concentration dependence of the donor reduction due to heat treatment at 1150 ° C for 30 minutes. The result is shown in FIG.
In the IGBT manufacturing process, heat treatment is performed at 1150 ° C. or higher for 30 minutes or longer. Therefore, the vertical axis in FIG. 8 can be regarded as the amount of donor decrease when the IGBT manufacturing process is performed. It was found that the higher the nitrogen concentration, the greater the decrease in donor due to heat treatment, and the higher the oxygen concentration, the greater the decrease in donor due to heat treatment at the same nitrogen concentration. From this, it is considered that the donor in question is a donor due to nitrogen and oxygen.
<許容できるドナー濃度変化>
1200VクラスのIGBTに使われるウェーハの抵抗率の仕様は、デバイスメーカーによって異なるが30〜120Ω・cm程度で、公差は±10%以下、±5%以下程度に設定されている。窒素起因ドナーによる抵抗率のばらつきも考慮して、IGBT製造プロセスの熱処理で窒素起因ドナーが消えることによる抵抗率の上昇を10%まで許容する場合に、許容できるドナー濃度変化を計算した。
この結果を図9に示す。<Acceptable change in donor concentration>
The specifications of the resistivity of wafers used in 1200V class IGBTs vary depending on the device manufacturer, but are about 30 to 120 Ω · cm, and tolerances are set to about ± 10% or less and ± 5% or less. Taking into account the variation in resistivity due to the nitrogen-derived donor, an allowable change in donor concentration was calculated when an increase in resistivity due to disappearance of the nitrogen-derived donor was allowed up to 10% in the heat treatment of the IGBT manufacturing process.
The result is shown in FIG.
図中の矢印で示すように、狙い抵抗率が30〜120Ω・cmの範囲、たとえば中間値の75Ω・cmで、デバイス製造プロセスの模擬熱処理前後における抵抗率の上昇を10%以下にするためには、ドナー濃度の変化量(減少量)を5×1012atoms/cm3以下にしなければならないことがわかる。
また、狙い抵抗率が0〜30Ω・cmの範囲、たとえば20Ω・cmで、デバイス製造ロセスの模擬熱処理前後における抵抗率の上昇を10%以下にするためには、ドナー濃度の変化量(減少量)を2×1013atoms/cm3以下にしなければならないことがわかる。
つまり、狙い抵抗率が30〜120Ω・cm程度の高抵抗ウェーハにおいては、狙い抵抗率が0〜30Ω・cm程度の低抵抗ウェーハに比べて、デバイス製造プロセスの模擬熱処理前後における抵抗率の上昇を抑えるために許容される許容ドナー濃度変化がより小さくなっていることがわかる。つまり、狙い抵抗率が30〜120Ω・cm程度の高抵抗ウェーハにおいては、狙い抵抗率が0〜30Ω・cm程度の低抵抗ウェーハに比べて、デバイス製造プロセスの模擬熱処理前後における抵抗率の上昇を抑えるためには、より厳しく窒素起因ドナー濃度を抑制することが必要である。As shown by the arrows in the figure, to increase the resistivity to 10% or less before and after the simulated heat treatment in the device manufacturing process when the target resistivity is in the range of 30 to 120 Ω · cm, for example, 75Ω · cm, which is an intermediate value Shows that the amount of change (decrease) in the donor concentration must be 5 × 10 12 atoms / cm 3 or less.
In addition, in order for the target resistivity to be within a range of 0 to 30 Ω · cm, for example 20 Ω · cm, and to increase the resistivity to 10% or less before and after the simulated heat treatment of the device manufacturing process, the amount of change in donor concentration (reduction amount) ) Must be 2 × 10 13 atoms / cm 3 or less.
In other words, in a high resistance wafer with a target resistivity of about 30 to 120 Ω · cm, compared to a low resistance wafer with a target resistivity of about 0 to 30 Ω · cm, the resistivity increases before and after the simulated heat treatment in the device manufacturing process. It can be seen that the allowable donor concentration change allowed for suppression is smaller. In other words, in a high resistance wafer with a target resistivity of about 30 to 120 Ω · cm, compared to a low resistance wafer with a target resistivity of about 0 to 30 Ω · cm, the resistivity increases before and after the simulated heat treatment in the device manufacturing process. In order to suppress it, it is necessary to more strictly suppress the nitrogen-derived donor concentration.
図9において、許容ドナー濃度変化を[D]、狙い抵抗率をRとした場合に、これらの関係は、
[D]≦4.267×1014×R−1.0173 (1)
となる。したがって、製造しようとする狙い抵抗率によって、式(1)のように許容ドナー濃度変化の範囲を設定することで、デバイス製造プロセスの模擬熱処理前後における抵抗率の上昇を10%以内に抑えることが可能となる。
ここで、許容ドナー濃度変化は、窒素起因のドナー濃度の変化であり、1150℃×30分の熱処理またはこれと同等な条件の熱処理によって消滅可能なドナー濃度変化であるから、ドープされる窒素量を、窒素ドナー濃度変化を式(1)となるようにすることで、デバイスプロセスにおいても抵抗率変化を抑制可能なIGBT用シリコン単結晶ウェーハを製造することが可能となる。In FIG. 9, when the allowable donor concentration change is [D] and the target resistivity is R, these relationships are
[D] ≦ 4.267 × 10 14 × R −1.0173 (1)
It becomes. Therefore, by setting the range of allowable donor concentration change as shown in equation (1) according to the target resistivity to be manufactured, the increase in resistivity before and after the simulated heat treatment in the device manufacturing process can be suppressed to within 10%. It becomes possible.
Here, the allowable donor concentration change is a change in donor concentration caused by nitrogen, and is a donor concentration change that can be eliminated by a heat treatment at 1150 ° C. × 30 minutes or a heat treatment under equivalent conditions. By making the nitrogen donor concentration change as expressed by Equation (1), it is possible to manufacture an IGBT silicon single crystal wafer capable of suppressing the change in resistivity even in the device process.
たとえば、狙い抵抗率が75Ω・cmの場合、窒素起因ドナーの濃度を5×1012atoms/cm3以下にするためには、酸素濃度が6×1017atoms/cm3の場合は窒素濃度を3×1014atoms/cm3以下、酸素濃度が4×1017atoms/cm3の場合は窒素濃度を9×1014atoms/cm3以下にする必要があることが図8からわかる(図中の矢印を参照)。
図8には、本発明の課題である窒素起因のドナーが、窒素だけではなく酸素にも関係したドナーであることを示すために、酸素濃度が6×1017atoms/cm3の結晶のデータもプロットしているが、酸素濃度が5×1017atoms/cm3以上の場合には、IGBTプロセスの熱処理工程を模擬した熱処理を施すと酸素析出物が発生することがあるので、IGBT用窒素ドープウェーハの酸素濃度は、4×1017atoms/cm3以下であることが好ましい。For example, when the target resistivity is 75 Ω · cm, in order to reduce the concentration of the donor due to nitrogen to 5 × 10 12 atoms / cm 3 or less, the nitrogen concentration is decreased when the oxygen concentration is 6 × 10 17 atoms / cm 3. It can be seen from FIG. 8 that when the oxygen concentration is 3 × 10 14 atoms / cm 3 or lower and the oxygen concentration is 4 × 10 17 atoms / cm 3 , the nitrogen concentration needs to be 9 × 10 14 atoms / cm 3 or lower (in the figure). (See arrows for.)
FIG. 8 shows data of a crystal having an oxygen concentration of 6 × 10 17 atoms / cm 3 in order to show that the donor derived from nitrogen, which is the subject of the present invention, is a donor related not only to nitrogen but also to oxygen. In the case where the oxygen concentration is 5 × 10 17 atoms / cm 3 or more, oxygen precipitates may be generated when heat treatment simulating the heat treatment step of the IGBT process is performed. The oxygen concentration of the doped wafer is preferably 4 × 10 17 atoms / cm 3 or less.
なお、叙述したように、CCZ,回転数制御等によって低酸素のシリコン単結晶を製造できる場合には、酸素濃度が4×1017atoms/cm3より低ければ、窒素濃度は9×1014atoms/cm3を超えても抵抗率変化を抑制可能なIGBT用シリコン単結晶ウェーハを製造することが可能となる。As described above, when a low oxygen silicon single crystal can be produced by CCZ, rotation speed control, etc., the nitrogen concentration is 9 × 10 14 atoms if the oxygen concentration is lower than 4 × 10 17 atoms / cm 3. Even if it exceeds / cm 3 , it becomes possible to manufacture a silicon single crystal wafer for IGBT that can suppress a change in resistivity.
また、本発明のシリコン単結晶ウェーハによれば、TZDBの合格率が90%以上であり、450℃で1時間の熱処理を行った場合に発生する酸素ドナーの濃度が6.5×1012個/cm3以下であり、800℃で4時間と1000℃で16時間の二段階熱処理を行った場合に生じるBMDの密度が5×107個/cm3以下であり、二段階熱処理を行った場合における再結合ライフタイムが100μ秒以上であるので、IGBT用のシリコン単結晶ウェーハに求められる特性を満たすことができる。Moreover, according to the silicon single crystal wafer of the present invention, the pass rate of TZDB is 90% or more, and the concentration of oxygen donors generated when heat treatment is performed at 450 ° C. for 1 hour is 6.5 × 10 12 pieces. / cm 3 or less, and a density of BMD that occurs when performing a two-stage heat treatment of 16 hours at 4 hours and 1000 ° C. at 800 ° C. is 5 × 10 7 / cm 3 or less, were two-stage heat treatment Since the recombination lifetime in this case is 100 μsec or more, the characteristics required for a silicon single crystal wafer for IGBT can be satisfied.
再結合ライフタイムは、シリコン単結晶に含まれる格子間酸素が、デバイス形成プロセスを経ることでSiO2として析出することによって劣化される。本発明のウェーハによれば、上述のように格子間酸素濃度が4×1017atoms/cm3以下なので、再結合ライフタイムを100μ秒以上にすることができる。The recombination lifetime is deteriorated by interstitial oxygen contained in the silicon single crystal being precipitated as SiO 2 through a device formation process. According to the wafer of the present invention, since the interstitial oxygen concentration is 4 × 10 17 atoms / cm 3 or less as described above, the recombination lifetime can be 100 μsec or more.
本発明のIGBT用のシリコン単結晶ウェーハの製造方法は、チョクラルスキー法によってシリコン単結晶を育成することにより得られるIGBT用シリコン単結晶ウェーハの製造方法であって、CZ炉内の雰囲気ガス中に水素ガス換算分圧で40Pa以上400Pa以下の範囲となる水素原子含有物質を導入し、シリコン単結晶の引き上げ速度をGrown−in欠陥フリーなシリコン単結晶が引き上げ可能なV/Gで、格子間酸素濃度が4×1017atoms/cm3以下の単結晶を育成し、引き上げ後のシリコン単結晶に中性子照射を行ってリンをドープすることができる。
また本発明のIGBT用シリコン単結晶ウェーハの製造方法は、チョクラルスキー法によってシリコン単結晶を育成することにより得られるIGBT用シリコン単結晶ウェーハの製造方法であって、シリコン融液にn型ドーパントを添加し、CZ炉内の雰囲気ガス中に水素ガス換算分圧で40Pa以上400Pa以下の範囲となる水素原子含有物質を導入し、シリコン単結晶の引き上げ速度をGrown−in欠陥フリーなシリコン単結晶が引き上げ可能な速度で、格子間酸素濃度が4×1017atoms/cm3以下の単結晶を育成することができる。
また本発明のIGBT用シリコン単結晶ウェーハの製造方法は、チョクラルスキー法によってシリコン単結晶を育成することにより得られるIGBT用シリコン単結晶ウェーハの製造方法であって、シリコン融液に、リンを2.9×1013atoms/cm3以上2.9×1015atoms/cm3以下、前記リンよりも偏析係数の小さなp型ドーパントを、その偏析係数に応じて結晶中の濃度が1×1013atoms/cm3以上1×1015atoms/cm3以下となるように添加し、CZ炉内の雰囲気ガス中に水素ガス換算分圧で40Pa以上400Pa以下の範囲となる水素原子含有物質を導入し、シリコン単結晶の引き上げ速度をGrown−in欠陥フリーなシリコン単結晶が引き上げ可能な速度で、格子間酸素濃度が4×1017atoms/cm3以下の単結晶を育成することができる。
更に本発明のIGBT用シリコン単結晶ウェーハの製造方法においては、前記チョクラルスキー法よりシリコン単結晶に対して、窒素を5×1012atoms/cm3以上9×1014atoms/cm3以下の濃度で添加することが好ましい。The method for producing a silicon single crystal wafer for IGBT of the present invention is a method for producing a silicon single crystal wafer for IGBT obtained by growing a silicon single crystal by the Czochralski method, and in an atmosphere gas in a CZ furnace. Introducing a hydrogen atom-containing substance with a hydrogen gas equivalent partial pressure in the range of 40 Pa to 400 Pa, the pulling rate of the silicon single crystal is V / G at which the growth rate of the grown-in defect-free silicon single crystal is V / G. A single crystal having an oxygen concentration of 4 × 10 17 atoms / cm 3 or less can be grown, and the silicon single crystal after pulling can be irradiated with neutrons to be doped with phosphorus.
Moreover, the manufacturing method of the silicon single crystal wafer for IGBT of this invention is a manufacturing method of the silicon single crystal wafer for IGBT obtained by growing a silicon single crystal by the Czochralski method, Comprising: An n-type dopant is added to a silicon melt. A hydrogen atom-containing substance having a hydrogen gas equivalent partial pressure in the range of 40 Pa or more and 400 Pa or less is introduced into the atmosphere gas in the CZ furnace, and the pulling rate of the silicon single crystal is reduced to a grown-in defect-free silicon single crystal Can grow a single crystal having an interstitial oxygen concentration of 4 × 10 17 atoms / cm 3 or less.
The method for producing a silicon single crystal wafer for IGBT of the present invention is a method for producing a silicon single crystal wafer for IGBT obtained by growing a silicon single crystal by the Czochralski method, wherein phosphorus is added to the silicon melt. 2.9 × 10 13 atoms / cm 3 or more and 2.9 × 10 15 atoms / cm 3 or less, a p-type dopant having a segregation coefficient smaller than that of phosphorus, and the concentration in the crystal is 1 × 10 according to the segregation coefficient Hydrogen atoms containing material that is added in the range of 13 atoms / cm 3 or more and 1 × 10 15 atoms / cm 3 or less and that is in the range of 40 Pa or more and 400 Pa or less in terms of hydrogen gas partial pressure is introduced into the atmosphere gas in the CZ furnace. The rate of pulling of the silicon single crystal is such that the grown-in defect-free silicon single crystal can be pulled, and the interstitial oxygen Degrees can be grown to 4 × 10 17 atoms / cm 3 or less of a single crystal.
Furthermore, in the method for producing a silicon single crystal wafer for IGBT of the present invention, nitrogen is 5 × 10 12 atoms / cm 3 or more and 9 × 10 14 atoms / cm 3 or less with respect to the silicon single crystal by the Czochralski method. It is preferable to add at a concentration.
ここで、水素含有物質とは、水素原子をその分子中に含む物質であって、シリコン融液中に溶け込んだ際に熱分解されることによって水素ガスを発生させる気体状の物質である。この水素含有物質には水素ガス自体も含まれる。この水素含有物質を不活性ガスに混合してネッキング部形成時の雰囲気中に導入することにより、シリコン融液中の水素濃度を向上させることができる。水素含有物質の具体例としては、水素ガス、H2O、HCl等の水素原子を含む無機化合物や、シランガス、CH4、C2H2などの炭化水素、アルコール、カルボン酸等の水素原子を含む有機化合物を例示できるが、特に水素ガスを用いることが望ましい。また、CZ炉内の雰囲気ガスとしては、安価なArガスが好ましく、これ以外にもHe、Ne、Kr、Xeなどの各種希ガス単体またはこれらの混合ガスを用いることができる。Here, the hydrogen-containing substance is a substance containing hydrogen atoms in its molecule, and is a gaseous substance that generates hydrogen gas by being thermally decomposed when dissolved in the silicon melt. This hydrogen-containing substance includes hydrogen gas itself. By mixing this hydrogen-containing substance with an inert gas and introducing it into the atmosphere at the time of forming the necking portion, the hydrogen concentration in the silicon melt can be improved. Specific examples of the hydrogen-containing substance include inorganic compounds containing hydrogen atoms such as hydrogen gas, H 2 O, and HCl, hydrocarbon atoms such as silane gas, CH 4 , and C 2 H 2, and hydrogen atoms such as alcohol and carboxylic acid. Examples of the organic compound include, but it is particularly preferable to use hydrogen gas. In addition, as the atmospheric gas in the CZ furnace, inexpensive Ar gas is preferable, and various rare gases such as He, Ne, Kr, and Xe alone or a mixed gas thereof can be used.
また本発明では、水素含有雰囲気中における水素含有物質の濃度を、水素ガス換算分圧で40Pa以上400Pa以下の範囲としている。ここで、水素ガス換算分圧としたのは、水素含有物質が熱分解等して得られる水素原子の量が、水素含有物質に元来含まれる水素原子の数量等によって左右されるためである。例えば、H2Oの1モルには1モル分のH2が含まれるが、HClの1モルには0.5モル分のH2しか含まれない。従って本発明においては、水素ガスが40〜400Paの分圧で不活性ガス中に導入されてなる水素含有雰囲気を基準とし、この基準となる雰囲気と同等の雰囲気が得られるように、水素含有物質の濃度を決めることが望ましく、このときの好ましい水素含有物質の圧力を水素ガス換算分圧として規定したものである。
即ち、本発明においては、水素含有物質がシリコン融液に溶解し高温のシリコン融液中で熱分解して水素原子に変換されると仮定した上で、変換後の雰囲気中の水素ガス換算分圧が40〜400Paの範囲になるように水素含有物質の添加量を調整すればよい。Moreover, in this invention, the density | concentration of the hydrogen containing substance in hydrogen containing atmosphere is made into the range of 40 Pa or more and 400 Pa or less in hydrogen gas conversion partial pressure. Here, the hydrogen gas equivalent partial pressure is because the amount of hydrogen atoms obtained by thermal decomposition of the hydrogen-containing material depends on the number of hydrogen atoms originally contained in the hydrogen-containing material. . For example, 1 mole of H 2 O contains 1 mole of H 2, but 1 mole of HCl contains only 0.5 mole of H 2 . Therefore, in the present invention, the hydrogen-containing substance is used so that an atmosphere equivalent to this reference atmosphere can be obtained on the basis of a hydrogen-containing atmosphere in which hydrogen gas is introduced into the inert gas at a partial pressure of 40 to 400 Pa. It is desirable to determine the concentration of hydrogen, and the preferable pressure of the hydrogen-containing substance at this time is defined as a partial pressure in terms of hydrogen gas.
That is, in the present invention, it is assumed that a hydrogen-containing substance is dissolved in a silicon melt and thermally decomposed in a high-temperature silicon melt to be converted into hydrogen atoms, and then converted into hydrogen gas equivalents in the atmosphere after conversion. What is necessary is just to adjust the addition amount of a hydrogen-containing substance so that a pressure may be in the range of 40-400 Pa.
上記のIGBT用のシリコン単結晶ウェーハの製造方法によれば、水素ガス換算分圧で40Pa以上400Pa以下の範囲となる水素原子含有物質を導入することで、Grown−in欠陥フリーなシリコン単結晶が引き上げ可能な速度の許容幅を広げることができ、これにより結晶径方向全域においてCOP欠陥および転位クラスタが排除されたウェーハを容易に製造できる。また、引き上げ後のノンドープのシリコン単結晶に中性子照射を行ってリンをドープするか、もしくはシリコン融液にリン等のn型ドーパントを添加することで、ウェーハの面内における抵抗率のバラツキを5%以下にすることができる。また抵抗率のバラツキの低減は、シリコン融液にリンとリンよりも偏析係数の小さなp型ドーパントを添加することでも達成できる。
また、シリコン融液に窒素を添加することで、Grown−in欠陥フリーなシリコン単結晶が引き上げ可能な速度の許容幅を更に広げることができ、ウェーハのCOP欠陥および転位クラスタの排除が容易になる。According to the above method for manufacturing a silicon single crystal wafer for IGBT, by introducing a hydrogen atom-containing substance having a hydrogen gas equivalent partial pressure of 40 Pa or more and 400 Pa or less, a grown-in defect-free silicon single crystal is obtained. The allowable range of the pullable speed can be widened, whereby a wafer from which COP defects and dislocation clusters are eliminated in the entire crystal diameter direction can be easily manufactured. Further, the non-doped silicon single crystal after the pulling is irradiated with neutrons to dope phosphorus, or an n-type dopant such as phosphorus is added to the silicon melt, thereby reducing the variation in resistivity in the plane of the wafer. % Or less. The reduction in resistivity variation can also be achieved by adding phosphorus and a p-type dopant having a smaller segregation coefficient than phosphorus to the silicon melt.
Moreover, by adding nitrogen to the silicon melt, the allowable range of the speed at which the grown-in defect-free silicon single crystal can be pulled can be further increased, and the elimination of COP defects and dislocation clusters in the wafer is facilitated. .
また、本発明のIGBT用シリコン単結晶ウェーハの抵抗率保証方法は、IGBT用シリコン単結晶ウェーハの抵抗率を保証する方法であって、
チョクラルスキー法によって、格子間酸素濃度を4×1017atoms/cm3以下とし、かつ、5×1012atoms/cm3以上9×1014atoms/cm3以下の窒素をドープするとともに、窒素起因のドナー濃度を5×1012atoms/cm3以下とするシリコン単結晶から円筒状ブロックを切り出し、この両端から切り出した抵抗率評価用サンプルウェーハに1050℃以上で30分以上の熱処理を施して抵抗率を測定して、
前記測定した抵抗率評価用サンプルウェーハの抵抗率の値を、前記シリコン単結晶の円筒状ブロックの残りの部分から切断するIGBT用シリコン単結晶ウェーハの抵抗率の保証値として用いる。
このように、窒素を添加してCZ法で育成したシリコン単結晶から切り出した円筒状ブロックの両端より抵抗率評価用サンプルウェーハをスライスして、これらの検査用のウェーハを、少なくともデバイス製造工程前に窒素起因のドナーを消滅させる熱処理、具体的には、1050℃以上、30分以上、または、この熱処理と同等な条件で保持して熱処理し、その後検査用ウェーハの抵抗率を測定すれば、窒素起因のドナーに基づいた抵抗率変化作用が熱処理により消去された後の抵抗率を測定できる。
このようにして測定した検査用ウェーハで得られた抵抗率は、様々なアニール工程やデバイス製造工程における熱処理がウェーハ製造工程後に行なわれても、IGBT用シリコン単結晶ウェーハの厚さ方向全体にわたって、大きく変化しない。従って、測定した検査用ウェーハの抵抗率を、この検査用ウェーハを切り出した後の、円筒状ブロックの残りの部分から製品となるIGBT用シリコン単結晶ウェーハ をスライスした際に、その製品となるIGBT用ウェーハの抵抗率の保証値として用いれば、製品用のIGBT用シリコン単結晶ウェーハの正確な抵抗率保証が可能となる。Moreover, the resistivity guarantee method of the silicon single crystal wafer for IGBT of the present invention is a method for guaranteeing the resistivity of the silicon single crystal wafer for IGBT,
By the Czochralski method, the interstitial oxygen concentration is set to 4 × 10 17 atoms / cm 3 or less, and 5 × 10 12 atoms / cm 3 or more and 9 × 10 14 atoms / cm 3 or less of nitrogen are doped. A cylindrical block was cut out from a silicon single crystal having a donor concentration of 5 × 10 12 atoms / cm 3 or less, and a sample wafer for resistivity evaluation cut out from both ends was subjected to heat treatment at 1050 ° C. or more for 30 minutes or more. Measure the resistivity
The measured resistivity value of the sample wafer for resistivity evaluation is used as a guaranteed value of the resistivity of the silicon single crystal wafer for IGBT that is cut from the remaining portion of the cylindrical block of the silicon single crystal.
In this way, a resistivity evaluation sample wafer is sliced from both ends of a cylindrical block cut out from a silicon single crystal grown by the CZ method by adding nitrogen, and these inspection wafers are at least before the device manufacturing process. Heat treatment to eliminate the donor due to nitrogen, specifically, 1050 ° C. or more, 30 minutes or more, or holding and heat treatment under the same conditions as this heat treatment, and then measuring the resistivity of the inspection wafer, It is possible to measure the resistivity after the resistivity changing action based on the nitrogen-derived donor is eliminated by the heat treatment.
The resistivity obtained in this way for the inspection wafer is measured over the entire thickness direction of the silicon single crystal wafer for IGBT, even if heat treatment in various annealing processes and device manufacturing processes is performed after the wafer manufacturing process. Does not change significantly. Therefore, when the resistivity of the measured inspection wafer is sliced from the remaining portion of the cylindrical block after cutting out the inspection wafer, the IGBT silicon single crystal wafer that is the product is sliced, and the IGBT that is the product If it is used as a guaranteed value of the resistivity of the wafer for production, it becomes possible to guarantee the resistivity of the silicon single crystal wafer for IGBT for products accurately.
本発明によれば、引き上げ速度マージンを拡大することが可能であるとともに、抵抗率のバラツキが小さくかつデバイス工程前後で抵抗率の変化しないウェーハの製造が可能であるIGBT用シリコン単結晶ウェーハの製造方法及びIGBT用シリコン単結晶ウェーハ、IGBT用シリコン単結晶ウェーハの抵抗率保証方法を提供できる。 According to the present invention, it is possible to manufacture a silicon single crystal wafer for IGBT that can increase a pulling speed margin, and can manufacture a wafer with small variation in resistivity and no change in resistivity before and after the device process. The present invention can provide a method, a silicon single crystal wafer for IGBT, and a resistivity guarantee method for the silicon single crystal wafer for IGBT.
3…シリコン融液
6…シリコン単結晶
T…種結晶3 ... Silicon melt 6 ... Silicon single crystal T ... Seed crystal
以下、本発明の実施の形態を図面を参照して説明する。
(CZ炉の構成)
図3は、本発明の実施形態におけるIGBT用のシリコン単結晶ウェーハの製造方法を実施するのに適したCZ炉の縦断面図である。
図3に示すCZ炉は、チャンバー内の中心部に配置されたルツボ1と、ルツボ1の外側に配置されたヒータ2と、ヒータ2の外側に配置された磁場供給装置9とを備えている。ルツボ1は、内側にシリコン融液3を収容する石英ルツボ1aを外側の黒鉛ルツボ1bで保持する二重構造であり、ペディスタルと呼ばれる支持軸1cにより回転および昇降駆動される。
ルツボ1の上方には、円筒形状の熱遮蔽体7が設けられている。熱遮蔽体7は、黒鉛で外殻を作り、内部に黒鉛フェルトを充填した構造である。熱遮蔽体7の内面は、上端部から下端部にかけて内径が漸減するテーパー面になっている。熱遮蔽体7の上部外面は内面に対応するテーパー面であり、下部外面は、熱遮蔽体7の厚みを下方に向かって漸増させるようにほぼストレート面に形成されている。
そして、シードチャック5に取り付けた種結晶Tをシリコン融液3に浸漬し、ルツボ1および引き上げ軸4を回転させつつ種結晶Tを引き上げることにより、シリコン単結晶6を形成できるようになっている。Hereinafter, embodiments of the present invention will be described with reference to the drawings.
(Configuration of CZ furnace)
FIG. 3 is a longitudinal sectional view of a CZ furnace suitable for carrying out the method for manufacturing a silicon single crystal wafer for IGBT in the embodiment of the present invention.
The CZ furnace shown in FIG. 3 includes a
A
Then, the silicon single crystal 6 can be formed by immersing the seed crystal T attached to the
熱遮蔽体7は、ヒータ2およびシリコン融液3面からシリコン単結晶6の側面部への輻射熱を遮断するものであり、育成中のシリコン単結晶6の側面を包囲するとともに、シリコン融液3面を包囲するものである。熱遮蔽体7の仕様例を挙げると次のとおりである。
半径方向の幅Wは例えば50mm、逆円錐台面である内面の垂直方向に対する傾きθは例えば21°、熱遮蔽体7の下端の融液面からの高さH1は例えば60mmとする。The
The radial width W is, for example, 50 mm, the inclination θ of the inner surface of the inverted truncated cone surface with respect to the vertical direction is, for example, 21 °, and the height H1 of the lower end of the
また、磁場供給装置9から供給される磁場は、水平磁場やカスプ磁場など採用することができ、例えば水平磁場の強度としては、2000〜4000G(0.2T〜0.4T)、より好ましくは2500〜3500G(0.25T〜0.35T)とされ、磁場中心高さが融液液面に対して−150〜+100mm、より好ましくは−75〜+50mmの範囲内になるように設定される。
The magnetic field supplied from the magnetic
(IGBT用のシリコン単結晶ウェーハの製造方法)
次に、図3に示すCZ炉を用いたIGBT用のシリコン単結晶ウェーハの製造方法を説明する。
先ず、ルツボ1内に高純度シリコンの多結晶を例えば100kg装入し、窒素源として例えば、窒化珪素からなるCVD膜を有するシリコンウェーハを投入する。シリコン結晶中の窒素濃度が5×1012atoms/cm3以上9×1014atoms/cm3以下濃度、かつ、ウェーハにおける狙い抵抗率をR、1150℃×30分の熱処理またはこの条件と同等の熱処理を施した際にこの熱処理によって減少するドナー濃度変化を[D]とした場合に
[D]≦4.267×1014×R−1.0173 (1)
となるドナー濃度を設定するように、シリコン単結晶中の窒素濃度と酸素濃度を調整することが好ましい。(Manufacturing method of silicon single crystal wafer for IGBT)
Next, a method for manufacturing a silicon single crystal wafer for IGBT using the CZ furnace shown in FIG. 3 will be described.
First, for example, 100 kg of high-purity silicon polycrystal is charged into the
It is preferable to adjust the nitrogen concentration and the oxygen concentration in the silicon single crystal so as to set the donor concentration to be.
次に、CZ炉内を水素含有物質と不活性ガスとの混合ガスからなる水素含有雰囲気とし、雰囲気圧力を1.3〜13.3kPa(10〜100torr)とし、雰囲気ガス中における水素含有物質の濃度が水素ガス換算分圧で40〜400Pa程度になるように調整する。水素含有物質として水素ガスを選択した場合には、水素ガス分圧を40〜400Paとすればよい。このときの水素ガスの濃度は0.3%〜31%の範囲になる。
なお、水素ガスを含有しない不活性ガスのみの雰囲気とすることもできる。Next, the inside of the CZ furnace is a hydrogen-containing atmosphere composed of a mixed gas of a hydrogen-containing substance and an inert gas, the atmosphere pressure is 1.3 to 13.3 kPa (10 to 100 torr), and the hydrogen-containing substance in the atmosphere gas is The concentration is adjusted to be about 40 to 400 Pa in terms of hydrogen gas partial pressure. When hydrogen gas is selected as the hydrogen-containing substance, the hydrogen gas partial pressure may be set to 40 to 400 Pa. The concentration of hydrogen gas at this time is in the range of 0.3% to 31%.
In addition, it can also be set as the atmosphere only of the inert gas which does not contain hydrogen gas.
水素含有物質の水素ガス換算分圧が40Pa未満では、引き上げ速度の許容幅が縮小し、COP欠陥及び転位クラスタの発生を抑制できなくなるので好ましくない。また、水素含有物質の水素ガス換算濃度(水素の濃度)が高い程、転位発生の抑制効果が増大する。ただし、水素ガス換算分圧が400Paを超えると、CZ炉内に酸素リークを生じた場合に爆発などの危険性が増大するので安全上好ましくない。より好ましい水素含有物質の水素ガス換算分圧は40Pa以上250Pa以下の範囲であり、特に好ましい水素ガス換算分圧は40Pa以上135Pa以下の範囲である。 If the hydrogen gas equivalent partial pressure of the hydrogen-containing material is less than 40 Pa, the allowable range of the pulling rate is reduced, and generation of COP defects and dislocation clusters cannot be suppressed. Further, the higher the hydrogen gas equivalent concentration (hydrogen concentration) of the hydrogen-containing substance, the greater the effect of suppressing dislocation generation. However, if the hydrogen gas equivalent partial pressure exceeds 400 Pa, the risk of explosion or the like increases when an oxygen leak occurs in the CZ furnace, which is not preferable for safety. The hydrogen gas equivalent partial pressure of the hydrogen-containing substance is more preferably in the range of 40 Pa to 250 Pa, and particularly preferably the hydrogen gas equivalent partial pressure is in the range of 40 Pa to 135 Pa.
次いで、磁場供給装置9から例えば3000G(0.3T)の水平磁場を磁場中心高さが融液液面に対して−75〜+50mmとなるように印加するとともに、ヒータ2によりシリコンの多結晶を加熱してシリコン融液3とする。
次に、シードチャック5に取り付けた種結晶Tをシリコン融液3に浸漬し、ルツボ1および引き上げ軸4を回転させつつ結晶引き上げを行う。この場合の引き上げ条件としては、単結晶の成長速度をV(mm/分)とし、単結晶成長時の融点から1350℃の温度勾配G(℃/mm)としたときの比V/G(mm2/分・℃)を0.22〜0.15程度に制御し、VをGrown−in欠陥フリーなシリコン単結晶が引き上げ可能な速度である0.65〜0.33mm/分に制御する、といった条件を例示できる。また、他の条件としては、石英るつぼの回転数を5〜0.1rpmとし、単結晶の回転速度を15rpm以下とし、アルゴン雰囲気の圧力を4000Pa(30Torr)とし、更に磁場強度を3000Gaussといった条件を例示できる。特に、石英ルツボの回転数を5rpm以下にすることで、石英ルツボに含まれる酸素原子のシリコン融液への拡散を防止することができ、シリコン単結晶中の格子間酸素濃度を低減することができる。
以上の引き上げ条件に設定することで、シリコン単結晶中の格子間酸素濃度を7×1017atoms/cm3以下、より好ましくは、4×1017atoms/cm3以下にすることができ、これによりIGBT製造工程での酸素ドナー発生を防止することができる。格子間酸素濃度が上記の範囲を越えるとIGBT製造工程でBMDが生じ、IGBTの特性を劣化させてしまうので好ましくない。Next, a horizontal magnetic field of, for example, 3000 G (0.3 T) is applied from the magnetic
Next, the seed crystal T attached to the
By setting the above pulling conditions, the interstitial oxygen concentration in the silicon single crystal can be reduced to 7 × 10 17 atoms / cm 3 or lower, more preferably 4 × 10 17 atoms / cm 3 or lower. As a result, the generation of oxygen donors in the IGBT manufacturing process can be prevented. If the interstitial oxygen concentration exceeds the above range, BMD is generated in the IGBT manufacturing process, and the characteristics of the IGBT are deteriorated.
次に、形成された抵抗率を調整するためのドーパントが添加されていない単結晶シリコンに対して中性子線を照射する。この中性子線照射によって、シリコン原子の一部をリンに変換させ、これにより単結晶シリコンにリンを均一にドープさせることができ、抵抗率が均一な単結晶シリコンが得られる。中性子線の照射条件は、例えば、3.0×1012個/cm2/s-1の中性子線束である位置において、結晶回転約2rpmで約80時間の照射とすると良い。こうして中性子線が照射されたシリコンインゴットは、抵抗率が48Ω・cm〜52Ω・cm程度になる。Next, a neutron beam is irradiated to the single crystal silicon to which the dopant for adjusting the formed resistivity is not added. By this neutron beam irradiation, a part of silicon atoms is converted into phosphorus, whereby the single crystal silicon can be uniformly doped with phosphorus, and single crystal silicon with a uniform resistivity can be obtained. The irradiation conditions of the neutron beam may be, for example, irradiation for about 80 hours at a crystal rotation of about 2 rpm at a position where the neutron beam flux is 3.0 × 10 12 pieces / cm 2 / s −1 . The silicon ingot thus irradiated with the neutron beam has a resistivity of about 48 Ω · cm to 52 Ω · cm.
また、中性子線の照射に代えて、シリコン融液に予めn型(P,As,Sb等)のドーパントを添加しておいても良いが、偏析係数が小さいためにシリコン単結晶の長さ方向で抵抗率が大きく変化する。こうしたn型ドーパントの濃度の変化を防止するためには、例えば上述したDLCZ法、ダブルドープ法、CCZ法を採用すればよい。更に、ウェーハ面内での抵抗率のばらつきを抑制するために、単結晶育成中の結晶回転速度を15rpm以上としても良い。 Instead of neutron irradiation, n-type (P, As, Sb, etc.) dopant may be added to the silicon melt in advance. However, since the segregation coefficient is small, the length direction of the silicon single crystal The resistivity changes greatly. In order to prevent such a change in n-type dopant concentration, for example, the above-described DLCZ method, double doping method, or CCZ method may be employed. Furthermore, the crystal rotation speed during single crystal growth may be set to 15 rpm or more in order to suppress variation in resistivity in the wafer plane.
次に、単結晶シリコンからウェーハを切り出し、必要に応じてラッピングやエッチング等を行った後に、必要に応じてRTA熱処理を行っても良い。
ラッピングを行う際には、ウェーハの割れを防止するために、ウェーハの表面の周縁部に表面側面取り部を形成するとともに、ウェーハの裏面の周縁部に裏面側面取り部を形成することが好ましい。図4には、ウェーハ加工完了後のウェーハ周縁部の断面を示す。Next, the wafer may be cut out from the single crystal silicon, and lapping or etching may be performed as necessary, and then RTA heat treatment may be performed as necessary.
When lapping, in order to prevent the wafer from cracking, it is preferable to form a front side chamfered portion at the peripheral portion of the front surface of the wafer and a back side chamfered portion at the peripheral portion of the rear surface of the wafer. FIG. 4 shows a cross section of the peripheral edge of the wafer after completion of the wafer processing.
図4に示すように、ウェーハの表面22には、平坦面である主面23と、周縁部に形成された表面側面取り部24とが設けられている。また、裏面26には、平坦面である主面27と、周縁部に形成された裏面側面取り部28とが設けられている。表面側面取り部24は、その周縁端29からウェーハ半径方向内方に向けた方向の幅A1が、裏面側面取り部28の周縁端29からウェーハ半径方向内方に向けた方向の幅A2よりも狭められている。表面側面取り部24の幅A1は50μmから200μmの範囲が好ましい。また、裏面側面取り部28の幅A2は200μmから300μmの範囲が好ましい。
また、表面側面取り部24は、表面22の主面23に対して傾斜する第一傾斜面11を有しており、裏面側面取り部28は、裏面26の主面27に対して傾斜する第二傾斜面12を有している。第一傾斜面11の傾斜角度θ1は10°から50°の範囲が好ましく、第二傾斜面12の傾斜角度θ2は10°から30°の範囲が好ましく、更にθ1≦θ2とされていることが好ましい。
また、第一傾斜面11と周縁端29との間には、これらを接続する第一曲面13が設けられている。また、第二傾斜面12と周縁端29との間には、これらを接続する第二曲面14が設けられている。第一曲面13の曲率半径R1の範囲は80μmから250μmの範囲が好ましく、第二曲面14の曲率半径R2の範囲は100μmから300μmの範囲が好ましい。As shown in FIG. 4, the
Further, the
A first
次に、ウェーハの一面側にポリシリコン層を形成する。本実施形態のシリコン単結晶ウェーハは、格子間酸素濃度が極めて低いので、酸素析出物によるゲッタリング効果は期待できない。そのため、裏面側にゲッタリング層としての多結晶シリコン層を形成し、IGBT製造工程における重金属汚染を除去する必要がある。また、多結晶シリコン層を裏面側に形成することで、スリップ等の発生を防止して、ウェーハ表面側へのスリップの伝搬を未然に防ぐこともできる。ポリシリコン層の厚みは、50nm以上2000nm以下の範囲が好ましい。厚みが50nm以上であればゲッタリング効果及びスリップ発生の抑制効果を十分に発揮させることができ、厚みが2000nm以下であれば、ウェーハの反りを防止できる。
このようにして、本実施形態のIGBT用のシリコン単結晶ウェーハを製造できる。Next, a polysilicon layer is formed on one side of the wafer. Since the silicon single crystal wafer of this embodiment has an extremely low interstitial oxygen concentration, the gettering effect due to oxygen precipitates cannot be expected. Therefore, it is necessary to form a polycrystalline silicon layer as a gettering layer on the back surface side to remove heavy metal contamination in the IGBT manufacturing process. Further, by forming the polycrystalline silicon layer on the back surface side, it is possible to prevent the occurrence of slip or the like and prevent the propagation of the slip to the wafer surface side. The thickness of the polysilicon layer is preferably in the range of 50 nm to 2000 nm. If the thickness is 50 nm or more, the gettering effect and the effect of suppressing the occurrence of slip can be sufficiently exerted, and if the thickness is 2000 nm or less, warpage of the wafer can be prevented.
Thus, the silicon single crystal wafer for IGBT of this embodiment can be manufactured.
上記の製造方法によれば、水素ガス換算分圧で40Pa以上400Pa以下の範囲となる水素原子含有物質を導入することで、Grown−in欠陥フリーなシリコン単結晶が引き上げ可能な速度の許容幅を広げることができ、これにより結晶径方向全域においてCOP欠陥および転位クラスタが排除されたウェーハを容易に製造できる。また、引き上げ後のシリコン単結晶に中性子照射を行ってリンをドープするか、もしくはシリコン融液にリン等のn型ドーパントを添加することで、ウェーハの面内における抵抗率のバラツキを5%以下にすることができる。また抵抗率のバラツキの低減は、シリコン融液にリンとリンよりも偏析係数の小さなp型ドーパントを添加することでも達成できる。
また、シリコン融液に窒素を添加することで、Grown−in欠陥フリーなシリコン単結晶が引き上げ可能な速度の許容幅を更に広げることができ、ウェーハのCOP欠陥および転位クラスタの排除が容易になる。According to the manufacturing method described above, by introducing a hydrogen atom-containing substance having a hydrogen gas equivalent partial pressure in the range of 40 Pa or more and 400 Pa or less, an allowable width of a speed at which a grown-in defect-free silicon single crystal can be pulled is increased. Thus, a wafer from which COP defects and dislocation clusters are eliminated in the entire crystal diameter direction can be easily manufactured. Moreover, the variability of resistivity within the wafer surface is less than 5% by neutron irradiation to the silicon single crystal after pulling to dope phosphorus, or by adding an n-type dopant such as phosphorus to the silicon melt. Can be. The reduction in resistivity variation can also be achieved by adding phosphorus and a p-type dopant having a smaller segregation coefficient than phosphorus to the silicon melt.
Moreover, by adding nitrogen to the silicon melt, the allowable range of the speed at which the grown-in defect-free silicon single crystal can be pulled can be further increased, and the elimination of COP defects and dislocation clusters in the wafer is facilitated. .
(IGBT用のシリコン単結晶ウェーハ)
以上のようにして製造されたシリコン単結晶ウェーハは、結晶径方向全域においてCOP欠陥および転位クラスタが排除されており、格子間酸素濃度が4×1017atoms/cm3以下であり、ウェーハ面内における抵抗率のばらつきが5%以下となっている。また、抵抗率自体は48Ω・cm〜52Ω・cm程度となる。更にシリコン単結晶ウェーハには、5×1012atoms/cm3以上9×1014atoms/cm3以下の窒素がドープされている。
更に本実施形態のシリコン単結晶ウェーハにおいては、破壊電界8MV/cmでのTZDBの合格率が90%以上であり、450℃で1時間の熱処理を行った場合に析出する酸素ドナーの濃度が6.5×1012個/cm3以下であり、800℃で4時間と1000℃で16時間の二段階熱処理を行った場合に生じるBMDの密度が5×107個/cm3以下であり、前記二段階熱処理を行った場合における再結合ライフタイムが100μ秒以上となっている。
更にまた、本実施形態のシリコン単結晶ウェーハにおいては、ウェーハ表面における0.1μm以上のLPD密度が0.1個/cm2であり、ライトエッチング欠陥密度が1×103個/cm2以下になっている。更にまた、本実施形態のシリコン単結晶ウェーハには、裏面側に50nm以上2000nm以下の多結晶シリコン層が形成されており、ウェーハの表面の周縁部には表面側面取り部が形成され、ウェーハの裏面の周縁部には裏面側面取り部が形成されている。(Silicon single crystal wafer for IGBT)
In the silicon single crystal wafer manufactured as described above, COP defects and dislocation clusters are eliminated in the entire crystal diameter direction, and the interstitial oxygen concentration is 4 × 10 17 atoms / cm 3 or less. The variation in resistivity is 5% or less. The resistivity itself is about 48 Ω · cm to 52 Ω · cm. Further, the silicon single crystal wafer is doped with nitrogen of 5 × 10 12 atoms / cm 3 or more and 9 × 10 14 atoms / cm 3 or less.
Furthermore, in the silicon single crystal wafer of this embodiment, the pass rate of TZDB at a breakdown electric field of 8 MV / cm is 90% or more, and the concentration of oxygen donor that precipitates when heat treatment is performed at 450 ° C. for 1 hour is 6 5 × 10 12 pieces / cm 3 or less, and the density of BMD generated when two-stage heat treatment is performed at 800 ° C. for 4 hours and 1000 ° C. for 16 hours is 5 × 10 7 pieces / cm 3 or less, The recombination lifetime when the two-stage heat treatment is performed is 100 μsec or more.
Furthermore, in the silicon single crystal wafer of this embodiment, the LPD density of 0.1 μm or more on the wafer surface is 0.1 piece / cm 2 , and the light etching defect density is 1 × 10 3 pieces / cm 2 or less. It has become. Furthermore, in the silicon single crystal wafer of this embodiment, a polycrystalline silicon layer having a thickness of 50 nm or more and 2000 nm or less is formed on the back surface side, and a surface chamfered portion is formed at the peripheral edge of the wafer surface. A back side chamfer is formed on the peripheral edge of the back side.
本実施形態のIGBT用のシリコン単結晶ウェーハによれば、結晶径方向全域においてCOP欠陥および転位クラスタが排除されているので、IGBT製造工程におけるウェーハ表面でのゲート酸化膜の形成時に、COP欠陥がゲート酸化膜に取り込まれることがなく、GOIを劣化させることがない。
さらに、OSF領域が排除されて、OSFの密度が10個/cm2以上である領域が存在しないので、IGBT製造工程におけるウェーハ表面でのゲート酸化膜の形成時に、COP欠陥がゲート酸化膜に取り込まれることがなく、GOIを劣化させることがない。また、集積回路におけるリーク電流を防止できる。さらに、良品率を90%以上とすることができる。According to the silicon single crystal wafer for IGBT of this embodiment, COP defects and dislocation clusters are eliminated in the entire crystal diameter direction, and therefore, when the gate oxide film is formed on the wafer surface in the IGBT manufacturing process, COP defects are not generated. The gate oxide film is not taken in, and the GOI is not deteriorated.
Further, since the OSF region is eliminated and there is no region where the density of OSF is 10 / cm 2 or more, COP defects are taken into the gate oxide film when the gate oxide film is formed on the wafer surface in the IGBT manufacturing process. The GOI is not deteriorated. In addition, leakage current in the integrated circuit can be prevented. Furthermore, the yield rate can be 90% or higher.
更に、結晶径方向全域においてCOP欠陥、転位クラスタ、が排除されることで、ウェーハを縦方向に使う素子であるIGBT用のウェーハとして好適に用いることができる。即ち、COP欠陥および転位クラスタが排除されているため、ウェーハのバルクの品質が優れたものとなる。
更に、格子間酸素濃度が上記の範囲以下なので、ウェーハの熱処理後に発生する酸素ドナーの濃度を6.5×1012個/cm3以下に抑えることができ、熱処理前後でのウェーハの抵抗率の変化を防ぐことができ、シリコン単結晶ウェーハの品質を安定にできる。
また、本発明のシリコン単結晶ウェーハによれば、ウェーハ面内における抵抗率のばらつきが5%以下なので、シリコン単結晶ウェーハの品質を安定にできる。
更に、シリコン単結晶に、上記の範囲とされる窒素がドープされることによって、COP欠陥および転位クラスタの排除が容易になる。窒素のドープ量が上記の範囲未満ではCOP欠陥および転位クラスタの排除が完全になされない虞があり、上記の範囲を超えると、窒化物が生成してシリコン単結晶が育成できなくなる。
また、TZDBの合格率が90%以上であり、450℃で1時間の熱処理を行った場合に発生する酸素ドナーの濃度が6.5×1012個/cm3以下であり、800℃で4時間と1000℃で16時間の二段階熱処理を行った場合に析出するBMDの密度が5×107個/cm3以下であり、二段階熱処理を行った場合における再結合ライフタイムが100μ秒以上であるので、IGBT用のシリコン単結晶ウェーハに求められる特性を満たすことができる。Furthermore, since COP defects and dislocation clusters are eliminated in the entire crystal diameter direction, the wafer can be suitably used as an IGBT wafer, which is an element that uses the wafer in the vertical direction. That is, since COP defects and dislocation clusters are eliminated, the wafer bulk quality is excellent.
Furthermore, since the interstitial oxygen concentration is below the above range, the concentration of oxygen donors generated after the heat treatment of the wafer can be suppressed to 6.5 × 10 12 atoms / cm 3 or less, and the resistivity of the wafer before and after the heat treatment can be reduced. The change can be prevented and the quality of the silicon single crystal wafer can be stabilized.
Moreover, according to the silicon single crystal wafer of the present invention, since the variation in resistivity within the wafer surface is 5% or less, the quality of the silicon single crystal wafer can be stabilized.
Furthermore, by doping the silicon single crystal with nitrogen within the above range, COP defects and dislocation clusters can be easily eliminated. If the doping amount of nitrogen is less than the above range, COP defects and dislocation clusters may not be completely eliminated, and if it exceeds the above range, nitrides are generated and a silicon single crystal cannot be grown.
In addition, the pass rate of TZDB is 90% or more, the concentration of oxygen donor generated when heat treatment is performed at 450 ° C. for 1 hour is 6.5 × 10 12 ions / cm 3 or less, and 4% at 800 ° C. The density of BMD precipitated when performing a two-stage heat treatment at 1000 ° C. for 16 hours at 5 ° C. is 5 × 10 7 pieces / cm 3 or less, and the recombination lifetime when performing the two-stage heat treatment is 100 μsec or more. Therefore, the characteristics required for a silicon single crystal wafer for IGBT can be satisfied.
(実験例1)
CZ法により、種々の格子間酸素濃度を有するシリコンインゴットを製造した。具体的には、多結晶シリコン塊を石英るつぼに投入し、アルゴン雰囲気中で多結晶シリコン塊を加熱してシリコン融液とした。シリコン融液にはドーパントとしてリンを添加した。リンの添加量は、シリコン単結晶の抵抗率が65Ω・cmになるように調整した。次に、磁場供給装置から3000G(0.3T)の水平磁場を磁場中心高さが融液液面に対して−75〜+50mmとなるように印加しながら、シリコン融液に種結晶を浸漬させ、次に種結晶及び石英るつぼを回転させながら種結晶を徐々に引き上げて種結晶の下に単結晶を成長させた。尚、単結晶の成長速度(引き上げ速度)をV(mm/分)とし、単結晶成長時の融点から1350℃の温度勾配G(℃/分)としたときの比V/Gを0.185程度に設定し、Vを0.49mm/分に設定した。このようにして、条件1〜4の引き上げ条件で引き上げられてなる単結晶シリコンのインゴットを製造した。なお、シリコンインゴットにおける格子間酸素濃度は、石英るつぼの回転数を調整することにより制御した。また、条件4では、シリコン融液中に窒化珪素膜付きのシリコンウェーハを投入することにより、シリコン単結晶中に4.1×1014atoms/cm3の窒素をドープした。(Experimental example 1)
Silicon ingots having various interstitial oxygen concentrations were produced by the CZ method. Specifically, the polycrystalline silicon lump was put into a quartz crucible, and the polycrystalline silicon lump was heated in an argon atmosphere to obtain a silicon melt. Phosphorus was added as a dopant to the silicon melt. The amount of phosphorus added was adjusted so that the resistivity of the silicon single crystal was 65 Ω · cm. Next, the seed crystal is immersed in the silicon melt while applying a horizontal magnetic field of 3000 G (0.3 T) from the magnetic field supply device so that the center height of the magnetic field is −75 to +50 mm with respect to the melt surface. Then, while rotating the seed crystal and the quartz crucible, the seed crystal was gradually pulled up to grow a single crystal under the seed crystal. The growth rate (pulling rate) of the single crystal is V (mm / min), and the ratio V / G when the temperature gradient G is 1350 ° C. from the melting point during single crystal growth is 0.185. The V was set to 0.49 mm / min. In this way, an ingot of single crystal silicon that was pulled under the pulling conditions of
次に、引き上げられた単結晶シリコンのインゴットをスライスしてウェーハを切り出した。切り出されたウェーハには、ラッピング、エッチング等の表面処理を施した。このようにして、直径200mm、厚さ0.75mmのシリコン単結晶ウェーハを製造した。 Next, the pulled single crystal silicon ingot was sliced to cut out the wafer. The cut wafer was subjected to surface treatment such as lapping and etching. In this way, a silicon single crystal wafer having a diameter of 200 mm and a thickness of 0.75 mm was manufactured.
得られたシリコン単結晶ウェーハについて、格子間酸素濃度を測定すると共に、ウェーハ表面の面内における抵抗率のばらつきを評価した。格子間酸素濃度は、ASTM F−121(1979)に規格されたフーリエ変換赤外分光光度法に準じて測定した。また、抵抗率のばらつきは、ウェーハ中心、ウェーハ中心と外周の中間の位置、ウェーハ外周から5mmの位置の合計3カ所で抵抗率を測定し、その3カ所の抵抗率の中から最大値と最小値を選び、「(最大値−最小値)×100/最小値」の式により算出した。結果を表1に示す。
更に表1には、引き上げ速度の許容幅を示す。この許容幅は、結晶の引き上げ速度を徐々に低下させ育成した結晶を育成方向に縦割り加工しGrown−in欠陥分布をCuデコレーション後にX−rayトポグラフィー法により観察することでCOP領域を、またライトエッチング欠陥を測定することで転位クラスター領域を判定し、求めた結晶径方向全域においてCOP欠陥および転位クラスタが排除できる引き上げ速度マージンである。For the obtained silicon single crystal wafer, the interstitial oxygen concentration was measured, and the variation in resistivity within the wafer surface was evaluated. The interstitial oxygen concentration was measured according to the Fourier transform infrared spectrophotometry standardized by ASTM F-121 (1979). In addition, the resistivity variation is measured at a total of three locations, the wafer center, the middle position between the wafer center and outer periphery, and the
Further, Table 1 shows the allowable range of the pulling speed. This allowable width is determined by gradually reducing the pulling rate of the crystal and vertically dividing the grown crystal in the growth direction and observing the Grown-in defect distribution by Cu-decoration after X-ray topography. The dislocation cluster region is determined by measuring light etching defects, and this is a pulling speed margin that can eliminate COP defects and dislocation clusters in the entire crystal diameter direction.
表1に示すように、るつぼ回転速度を7rpmから1rpmに低下させることによって(条件1→条件2〜4)、実際に格子間酸素濃度を低減できることがわかった。但し、条件1および2では、結晶回転速度が遅いことから引き上げ速度の許容幅をある程度確保できるものの、抵抗率のばらつきが非常に大きいものであった。
また、条件2と3を比較すると、条件3では結晶の回転速度の高速化によって抵抗率のばらつきは低減されたが、引き上げ速度の許容幅が大幅に低下した。これは、単結晶の回転速度の増大によって、シリコン融液と単結晶との間の固液界面形状が変化したためと考えられる。
更に、条件4については、条件3に対し、窒素をドープしたことによって引き上げ速度の許容幅が増大したが、抵抗率のばらつきも増大した。これは、窒素ドープによってシリコン融液の対流状態が変化したためと考えられる。As shown in Table 1, it was found that the interstitial oxygen concentration can actually be reduced by reducing the crucible rotation speed from 7 rpm to 1 rpm (
Further, comparing
Furthermore, with respect to the
以上のことから、条件1〜4の引き上げ条件では、格子間酸素濃度の低減、抵抗率のばらつきの低減、引き上げ速度の許容幅の拡大を同時に達成することは困難であった。
From the above, under the pulling conditions of
(実験例2)
CZ法により、種々の格子間酸素濃度を有するシリコンインゴットを製造した。具体的には、多結晶シリコン塊を石英るつぼに投入し、アルゴン雰囲気中で多結晶シリコン塊を加熱してシリコン融液とした。次に、磁場供給装置から3000G(0.3T)の水平磁場を磁場中心高さが融液液面に対して−75〜+50mmとなるように印加しながら、シリコン融液に種結晶を浸漬させ、次に種結晶及び石英るつぼを回転させながら種結晶を徐々に引き上げて種結晶の下に単結晶を成長させた。尚、単結晶の成長速度(引き上げ速度)をV(mm/分)とし、単結晶成長時の融点から1350℃の温度勾配G(℃/分)としたときの比V/Gを0.185程度に設定し、Vを0.49mm/分に設定した。このようにして、条件5〜14の引き上げ条件で引き上げられてなる単結晶シリコンのインゴットを製造した。(Experimental example 2)
Silicon ingots having various interstitial oxygen concentrations were produced by the CZ method. Specifically, the polycrystalline silicon lump was put into a quartz crucible, and the polycrystalline silicon lump was heated in an argon atmosphere to obtain a silicon melt. Next, the seed crystal is immersed in the silicon melt while applying a horizontal magnetic field of 3000 G (0.3 T) from the magnetic field supply device so that the center height of the magnetic field is −75 to +50 mm with respect to the melt surface. Then, while rotating the seed crystal and the quartz crucible, the seed crystal was gradually pulled up to grow a single crystal under the seed crystal. The growth rate (pulling rate) of the single crystal is V (mm / min), and the ratio V / G when the temperature gradient G is 1350 ° C. from the melting point during single crystal growth is 0.185. The V was set to 0.49 mm / min. In this manner, single crystal silicon ingots pulled under the pulling
なお、石英るつぼの回転速度は全ての条件で2rpmとし、単結晶の回転速度は全ての条件で20rpmとした。更に、条件5及び6では、シリコン融液中に窒化珪素膜付きのシリコンウェーハを投入して、シリコン単結晶中に窒素をドープした。また、条件7〜11では、アルゴンガス雰囲気に水素ガスを導入して水素分圧30〜400Paの条件で引き上げを行った。更に、条件12〜14では、窒素のドープと水素ガスの導入を同時に行った。更に、条件7〜10及び12〜13では、シリコン融液にリンを添加することにより抵抗率の調整を行い、他の条件では実験例1と同様にして引き上げられた単結晶シリコンに対して中性子線を照射してリンをドープした。中性子線の照射は、線束3.0×1012個/cm2/sで80時間照射する条件とした。このようにして、シリコン単結晶の抵抗率を50Ω・cmに調整した。The rotation speed of the quartz crucible was 2 rpm under all conditions, and the rotation speed of the single crystal was 20 rpm under all conditions. Furthermore, in
その後、単結晶シリコンのインゴットをスライスしてウェーハを切り出した。切り出されたウェーハには、ラッピング、エッチング等の表面処理を施した。このようにして、直径200mmのシリコン単結晶ウェーハを製造した。 Thereafter, a single crystal silicon ingot was sliced to cut out a wafer. The cut wafer was subjected to surface treatment such as lapping and etching. In this way, a silicon single crystal wafer having a diameter of 200 mm was manufactured.
得られたシリコン単結晶ウェーハについて、実験例1と同様にして、格子間酸素濃度を測定すると共にウェーハ表面の面内における抵抗率のばらつきを評価した。結果を表2に示す。また表2には、ウェーハ中の窒素濃度、CZ炉の雰囲気中の水素分圧、ドーパントの導入方法の条件を同時に示す。また、実験例1と同様にして、引き上げ速度の許容幅を同時に示す。 For the obtained silicon single crystal wafer, the interstitial oxygen concentration was measured in the same manner as in Experimental Example 1, and the variation in resistivity within the wafer surface was evaluated. The results are shown in Table 2. Table 2 also shows the nitrogen concentration in the wafer, the hydrogen partial pressure in the atmosphere of the CZ furnace, and the conditions for the dopant introduction method. Further, similarly to Experimental Example 1, the allowable range of the pulling speed is shown at the same time.
表1及び表2に示すように、条件4において窒素ドープにより悪化した抵抗率のばらつきは、条件5及び6に示すように中性子照射によるリンドープを行うことによって改善されたが、引き上げ速度の許容幅は十分なものではなかった。
また、条件3において結晶の回転速度の高速化によって低下した引き上げ速度の許容幅は、条件8〜10に示すように雰囲気中に水素を導入することによって改善された。条件8〜10のように、所定量の水素を導入すると共に、るつぼ回転速度並びに単結晶の回転速度を制御することによって、格子間酸素濃度の低減と、抵抗率のばらつきの低減と、引き上げ速度の許容幅の拡大を同時に実現できることが判明した。
また、条件4において窒素ドープによって増大した抵抗率のばらつきは、条件12及び13に示すように雰囲気中に水素を導入することによって改善された。これは、窒素ドープによって引き起こされたシリコン融液の対流状態の変動を水素の導入によって抑制できたためと考えられる。また条件12及び13では、引き上げ速度の許容幅についても、窒素ドープ単独(条件5〜6)、水素導入単独(条件7〜11)の場合と比べて拡大することができた。
更にこの条件12及び13に対して、リンの導入を中性子照射により行った条件14では、抵抗率のばらつきがより低減された。As shown in Tables 1 and 2, the variation in resistivity deteriorated by nitrogen doping in
In addition, the allowable range of the pulling rate that was reduced by increasing the rotation speed of the crystal in
Also, the variation in resistivity increased by nitrogen doping in
Furthermore, with respect to these
(実験例3)
窒素濃度=2.4×1014atoms/cm3〜1.5×1015atoms/cm3、水素なし、ルツボ回転0.5rpm、結晶回転8rpmで製造した抵抗率75Ω・cmのウェーハに、まず、表3に示すIGBT製造プロセスを模擬した熱処理を施した。
その後、窒素濃度が2.4×1014atoms/cm3〜1.5×1015atoms/cm3で、酸素濃度が4×1017atoms/cm3のウェーハを半分に分割し、片方はそのまま四探針法で抵抗率を測定し、もう片方は表3の熱処理を施した後に四探針法で抵抗率を測定し、熱処理によって減少したドナー濃度を評価した。
その結果を表4に示す。(Experimental example 3)
Nitrogen concentration = 2.4 × 10 14 atoms / cm 3 to 1.5 × 10 15 atoms / cm 3 , no hydrogen, crucible rotation 0.5 rpm,
Thereafter, a wafer having a nitrogen concentration of 2.4 × 10 14 atoms / cm 3 to 1.5 × 10 15 atoms / cm 3 and an oxygen concentration of 4 × 10 17 atoms / cm 3 is divided in half, and one of them is left as it is. The resistivity was measured by the four-probe method, and the other was subjected to the heat treatment shown in Table 3 and then measured by the four-probe method to evaluate the donor concentration decreased by the heat treatment.
The results are shown in Table 4.
この結果から、本発明の条件(酸素濃度4×1017atoms/cm3以下、窒素濃度9×1014atoms/cm3以下)に入っているウェーハでは、熱処理によるドナーの減少量が5×1012個/cm3以下であることがわかる。From this result, in the wafers under the conditions of the present invention (
(実験例4)
窒素濃度=2.2×1014atoms/cm3〜1.3×1015atoms/cm3、結晶引き上げ時の水素分圧150Pa、ルツボ回転0.7rpm、結晶回転6rpmとして製造した抵抗率75Ω・cmのウェーハに、まず、表3に示したIGBT製造プロセスを模擬した熱処理を施した。
その後、窒素濃度が2.2×1014atoms/cm3〜1.3×1015atoms/cm3で、酸素濃度が3.4×1017atoms/cm3のウェーハを半分に分割し、片方はそのまま四探針法で抵抗率を測定し、もう片方は表1の熱処理を施した後に四探針法で抵抗率を測定し、熱処理によって減少したドナー濃度を評価した。その結果を表5に示す。(Experimental example 4)
Nitrogen concentration = 2.2 × 10 14 atoms / cm 3 to 1.3 × 10 15 atoms / cm 3 , hydrogen partial pressure at the time of crystal pulling 150 Pa, crucible rotation 0.7 rpm, crystal rotation 6 rpm resistivity 75 Ω · First, a heat treatment simulating the IGBT manufacturing process shown in Table 3 was applied to the cm wafer.
Thereafter, a wafer having a nitrogen concentration of 2.2 × 10 14 atoms / cm 3 to 1.3 × 10 15 atoms / cm 3 and an oxygen concentration of 3.4 × 10 17 atoms / cm 3 is divided into halves. The resistivity was measured by the four-probe method as it was, and the other was subjected to the heat treatment shown in Table 1 and then the resistivity was measured by the four-probe method to evaluate the donor concentration decreased by the heat treatment. The results are shown in Table 5.
この結果から、水素を含んだ雰囲気で引き上げた結晶から切り出されたウェーハであっても、本発明の条件(酸素濃度4×1017atoms/cm3以下、窒素濃度9×1014atoms/cm3以下)に入っているウェーハでは、熱処理によるドナーの減少量が5×1012個/cm3以下であった。From this result, even for a wafer cut from a crystal pulled in an atmosphere containing hydrogen, the conditions of the present invention (
(実験例5)
窒素濃度=5.2×1014atoms/cm3、水素なしとして抵抗率75Ω・cmのウェーハを製造した。
窒素濃度が5.2×1014atoms/cm3で、酸素濃度が5.5×1017atoms/cm3の6枚のウェーハに表6に記載の前熱処理を施した後、半分に割って、右側の半分は、そのまま抵抗率を測定した。左側の半分は、表3に記載のIGBT製造プロセスを模擬した熱処理条件を施してから抵抗率を測定した。ウェーハの左右の抵抗率を測定して、表3の熱処理によるドナーの減少量を求めた。その結果を表7に示す。(Experimental example 5)
A wafer having a resistivity of 75 Ω · cm was manufactured with a nitrogen concentration of 5.2 × 10 14 atoms / cm 3 and no hydrogen.
Six wafers having a nitrogen concentration of 5.2 × 10 14 atoms / cm 3 and an oxygen concentration of 5.5 × 10 17 atoms / cm 3 were subjected to the pre-heat treatment described in Table 6 and then divided in half. The right half measured the resistivity as it was. The left half measured the resistivity after applying heat treatment conditions simulating the IGBT manufacturing process shown in Table 3. The right and left resistivities of the wafer were measured to determine the amount of donor reduction due to the heat treatment shown in Table 3. The results are shown in Table 7.
この結果から、本発明の条件(1050℃×30分以上)の熱処理を施せば、酸素濃度が4×1017atoms/cm3以下であり、窒素濃度が9×1014atoms/cm3以下という両方の条件を満たさないウェーハであっても、IGBT製造プロセスを模擬した熱処理によるドナー減少量が5×1012個/cm3以下になることが確認できた。From this result, when the heat treatment under the conditions of the present invention (1050 ° C. × 30 minutes or more) is performed, the oxygen concentration is 4 × 10 17 atoms / cm 3 or less and the nitrogen concentration is 9 × 10 14 atoms / cm 3 or less. It was confirmed that even if the wafer does not satisfy both conditions, the amount of donor reduction by heat treatment simulating the IGBT manufacturing process is 5 × 10 12 pieces / cm 3 or less.
引き上げ速度マージンを拡大することが可能であるとともに、抵抗率のバラツキが小さくかつデバイス工程前後で抵抗率の変化しないウェーハの製造が可能であるIGBT用シリコン単結晶ウェーハの製造方法及びIGBT用シリコン単結晶ウェーハ、IGBT用シリコン単結晶ウェーハの抵抗率保証方法を提供できる。 A method of manufacturing a silicon single crystal wafer for IGBT and a silicon single crystal for IGBT capable of expanding a pulling speed margin and manufacturing a wafer having a small variation in resistivity and no change in resistivity before and after the device process. A resistivity guarantee method for a crystal wafer and a silicon single crystal wafer for IGBT can be provided.
Claims (5)
前記シリコン単結晶ウェーハが、結晶径方向全域においてCOP欠陥および転位クラスタが排除されており、格子間酸素濃度が4×10 17 atoms/cm 3 (ASTM F121−1979)以下であり、ウェーハ面内における抵抗率のばらつきが5%以下とされ、
前記シリコン単結晶に、5×10 12 atoms/cm 3 以上9×10 14 atoms/cm 3 以下の窒素をドープするとともに、窒素起因のドナー濃度を5×10 12 atoms/cm 3 以下とし、
前記シリコン単結晶ウェーハにおいて、狙い抵抗率をR、1150℃×30分の熱処理またはこの条件と同等の熱処理を施した際にこの熱処理によって減少するドナー濃度変化を[D]とした場合に
[D]≦4.267×10 14 ×R−1.0173 (1)
となるように窒素起因のドナー濃度を設定して、
シリコン単結晶の引き上げ速度Vと結晶の成長方向での温度勾配GをGrown−in欠陥フリーなシリコン単結晶が引き上げ可能なV/Gで、格子間酸素濃度が4×10 17 atoms/cm 3 以下の単結晶を育成するとともに、
チョクラルスキー法によってシリコン単結晶を育成する際に、シリコン融液にn型ドーパントを添加するか、シリコン融液にリンを2.9×10 13 atoms/cm 3 以上2.9×10 15 atoms/cm 3 以下、前記リンよりも偏析係数の小さなp型ドーパントを、その偏析係数に応じて結晶中の濃度が1×10 13 atoms/cm 3 以上1×10 15 atoms/cm 3 以下となるように添加するか、または、引き上げ後のシリコン単結晶に中性子照射を行うことで、リンをドープすることを特徴とするIGBT用シリコン単結晶ウェーハの製造方法。 A method for producing a silicon single crystal wafer for IGBT obtained by growing a silicon single crystal by the Czochralski method,
In the silicon single crystal wafer, COP defects and dislocation clusters are eliminated in the entire crystal diameter direction, and the interstitial oxygen concentration is 4 × 10 17 atoms / cm 3 (ASTM F121-1979) or less. Variation in resistivity is 5% or less,
The silicon single crystal is doped with nitrogen of 5 × 10 12 atoms / cm 3 or more and 9 × 10 14 atoms / cm 3 or less, and a donor concentration caused by nitrogen is set to 5 × 10 12 atoms / cm 3 or less.
In the silicon single crystal wafer, when the target resistivity is R, heat treatment equivalent to 1150 ° C. × 30 minutes or a heat treatment equivalent to this condition, and [D] the change in donor concentration that decreases by this heat treatment is [D] ] ≦ 4.267 × 10 14 × R −1.0173 (1)
Set the donor concentration due to nitrogen so that
The pulling speed V of the silicon single crystal and the temperature gradient G in the crystal growth direction are V / G at which the grown-in defect-free silicon single crystal can be pulled, and the interstitial oxygen concentration is 4 × 10 17 atoms / cm 3 or less. While growing single crystals of
When a silicon single crystal is grown by the Czochralski method, an n-type dopant is added to the silicon melt, or phosphorus is added to the silicon melt at 2.9 × 10 13 atoms / cm 3 or more to 2.9 × 10 15 atoms. / cm 3 or less, the Do p-type dopant small segregation coefficient than the phosphorus, so that the concentration in the crystal in accordance with the segregation coefficient becomes 1 × 10 15 atoms / cm 3 or less 1 × 10 13 atoms / cm 3 or more A method for producing a silicon single crystal wafer for IGBT, characterized by doping phosphorus by adding neutron to the silicon single crystal after being pulled or by neutron irradiation.
前記シリコン単結晶ウェーハが、結晶径方向全域においてCOP欠陥および転位クラスタが排除されており、格子間酸素濃度が4×10 17 atoms/cm 3 (ASTM F121−1979)以下であり、ウェーハ面内における抵抗率のばらつきが5%以下とされ、
前記シリコン単結晶に、5×10 12 atoms/cm 3 以上9×10 14 atoms/cm 3 以下の窒素がドープされるとともに、この単結晶からスライスしたウェーハに対して1150℃×30分の熱処理またはこの条件と同等の熱処理を施した際にこの熱処理によって減少する窒素起因のドナー濃度を5×10 12 atoms/cm 3 以下とし、
前記シリコン単結晶ウェーハにおいて、狙い抵抗率をR、1150℃×30分の熱処理またはこの条件と同等の熱処理を施した際にこの熱処理によって減少するドナー濃度変化を[D]とした場合に
[D]≦4.267×10 14 ×R−1.0173 (1)
となるように窒素起因のドナー濃度を設定して、
シリコン単結晶の引き上げ速度Vと結晶の成長方向での温度勾配GをGrown−in欠陥フリーなシリコン単結晶が引き上げ可能なV/Gで、格子間酸素濃度が4×10 17 atoms/cm 3 以下の単結晶を育成するとともに、
チョクラルスキー法によってシリコン単結晶を育成する際に、シリコン融液にn型ドーパントを添加するか、シリコン融液にリンを2.9×10 13 atoms/cm 3 以上2.9×10 15 atoms/cm 3 以下、前記リンよりも偏析係数の小さなp型ドーパントを、その偏析係数に応じて結晶中の濃度が1×10 13 atoms/cm 3 以上1×10 15 atoms/cm 3 以下となるように添加するか、または、引き上げ後のシリコン単結晶に中性子照射を行うことで、リンをドープすることを特徴とするIGBT用シリコン単結晶ウェーハの製造方法。 A method for producing a silicon single crystal wafer for IGBT obtained by growing a silicon single crystal by the Czochralski method,
In the silicon single crystal wafer, COP defects and dislocation clusters are eliminated in the entire crystal diameter direction, and the interstitial oxygen concentration is 4 × 10 17 atoms / cm 3 (ASTM F121-1979) or less. Variation in resistivity is 5% or less,
The silicon single crystal is doped with nitrogen of 5 × 10 12 atoms / cm 3 or more and 9 × 10 14 atoms / cm 3 or less, and the wafer sliced from the single crystal is heat-treated at 1150 ° C. × 30 minutes or When a heat treatment equivalent to this condition is performed, the donor concentration caused by nitrogen that decreases by this heat treatment is set to 5 × 10 12 atoms / cm 3 or less,
In the silicon single crystal wafer, when the target resistivity is R, heat treatment equivalent to 1150 ° C. × 30 minutes or a heat treatment equivalent to this condition, and [D] the change in donor concentration that decreases by this heat treatment is [D] ] ≦ 4.267 × 10 14 × R −1.0173 (1)
Set the donor concentration due to nitrogen so that
The pulling speed V of the silicon single crystal and the temperature gradient G in the crystal growth direction are V / G at which the grown-in defect-free silicon single crystal can be pulled, and the interstitial oxygen concentration is 4 × 10 17 atoms / cm 3 or less. While growing single crystals of
When a silicon single crystal is grown by the Czochralski method, an n-type dopant is added to the silicon melt, or phosphorus is added to the silicon melt at 2.9 × 10 13 atoms / cm 3 or more to 2.9 × 10 15 atoms. / cm 3 or less, the Do p-type dopant small segregation coefficient than the phosphorus, so that the concentration in the crystal in accordance with the segregation coefficient becomes 1 × 10 15 atoms / cm 3 or less 1 × 10 13 atoms / cm 3 or more A method for producing a silicon single crystal wafer for IGBT, characterized by doping phosphorus by adding neutron to the silicon single crystal after being pulled or by neutron irradiation.
狙い抵抗率が0〜30Ω・cmの低抵抗ウェーハにおいては、前記熱処理によって減少するドナー濃度の変化量を2×10 13 atoms/cm 3 以下にすることを特徴とする請求項1または2に記載のIGBT用シリコン単結晶ウェーハの製造方法。 In a high-resistance wafer having a target resistivity of 30 to 120 Ω · cm, the amount of change in donor concentration that is reduced by the heat treatment is 5 × 10 12 atoms / cm 3 or less,
3. A low resistance wafer having a target resistivity of 0 to 30 [Omega] .cm, wherein the amount of change in donor concentration that is reduced by the heat treatment is 2 * 10 < 13 > atoms / cm < 3 > or less. Of manufacturing a silicon single crystal wafer for IGBT.
[D]≦2.2368×10 14 ×R−1.0173 (2)
となるように窒素起因のドナー濃度が設定されることを特徴とする請求項1から4のいずれかに記載のIGBT用シリコン単結晶ウェーハの製造方法。 In the silicon single crystal wafer, when the target resistivity is R, heat treatment equivalent to 1150 ° C. × 30 minutes or a heat treatment equivalent to this condition, and [D] the change in donor concentration that decreases by this heat treatment is [D] ] ≦ 2.2368 × 10 14 × R −1.0173 (2)
5. The method for producing a silicon single crystal wafer for IGBT according to claim 1, wherein a donor concentration caused by nitrogen is set so that
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009529063A JP5321460B2 (en) | 2007-08-21 | 2008-08-21 | Manufacturing method of silicon single crystal wafer for IGBT |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007215335 | 2007-08-21 | ||
JP2007215335 | 2007-08-21 | ||
PCT/JP2008/064950 WO2009025337A1 (en) | 2007-08-21 | 2008-08-21 | Silicon single crystal wafer for igbt, process for producing silicon single crystal wafer for igbt, and method for ensuring electric resistivity of silicon single crystal wafer for igbt |
JP2009529063A JP5321460B2 (en) | 2007-08-21 | 2008-08-21 | Manufacturing method of silicon single crystal wafer for IGBT |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2009025337A1 JPWO2009025337A1 (en) | 2010-11-25 |
JP5321460B2 true JP5321460B2 (en) | 2013-10-23 |
Family
ID=40378237
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009529063A Active JP5321460B2 (en) | 2007-08-21 | 2008-08-21 | Manufacturing method of silicon single crystal wafer for IGBT |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP5321460B2 (en) |
WO (1) | WO2009025337A1 (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9834861B2 (en) | 2016-03-03 | 2017-12-05 | Zing Semiconductor Corporation | Method for growing monocrystalline silicon and monocrystalline silicon ingot prepared thereof |
TWI628317B (en) | 2016-07-12 | 2018-07-01 | 上海新昇半導體科技有限公司 | Method for growing monocrystalline silicon by using czochralski method |
TWI628318B (en) | 2015-10-15 | 2018-07-01 | 上海新昇半導體科技有限公司 | Method for forming monocrystalline silicon ingot and wafer |
US10100431B2 (en) | 2016-03-03 | 2018-10-16 | Zing Semiconductor Corporation | Method for growing monocrystalline silicon and monocrystalline silicon ingot prepared thereof |
DE112012000306B4 (en) | 2011-01-24 | 2021-03-18 | Shin-Etsu Handotai Co., Ltd. | Method for manufacturing a silicon single crystal wafer |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5194146B2 (en) * | 2010-12-28 | 2013-05-08 | ジルトロニック アクチエンゲゼルシャフト | Method for producing silicon single crystal, silicon single crystal, and wafer |
JP5678846B2 (en) * | 2011-09-08 | 2015-03-04 | 信越半導体株式会社 | Method for calculating nitrogen concentration in silicon single crystal and calculating resistance shift amount |
JP5921498B2 (en) * | 2013-07-12 | 2016-05-24 | グローバルウェーハズ・ジャパン株式会社 | Method for producing silicon single crystal |
KR20160064194A (en) * | 2013-12-10 | 2016-06-07 | 가부시키가이샤 아루박 | Insulated gate bipolar transistor and production method therefor |
JP6669133B2 (en) * | 2017-06-23 | 2020-03-18 | 株式会社Sumco | Method for predicting thermal donor generation behavior of silicon wafer, method for evaluating silicon wafer, and method for manufacturing silicon wafer |
JP7099175B2 (en) * | 2018-08-27 | 2022-07-12 | 株式会社Sumco | Silicon single crystal manufacturing method and silicon wafer |
JP7375340B2 (en) * | 2019-06-12 | 2023-11-08 | サンケン電気株式会社 | semiconductor equipment |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2004083496A1 (en) * | 2003-02-25 | 2004-09-30 | Sumitomo Mitsubishi Silicon Corporation | Silicon wafer, process for producing the same and method of growing silicon single crystal |
JP2005206391A (en) * | 2004-01-20 | 2005-08-04 | Shin Etsu Handotai Co Ltd | Method for guaranteeing resistivity of silicon single crystal substrate, method for manufacturing silicon single crystal substrate, and silicon single crystal substrate |
JP2007191350A (en) * | 2006-01-19 | 2007-08-02 | Sumco Corp | Silicon single crystal wafer for igbt and its producing method |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4461781B2 (en) * | 2003-11-21 | 2010-05-12 | 信越半導体株式会社 | Silicon single crystal manufacturing method, silicon single crystal manufacturing apparatus design method, and silicon single crystal manufacturing apparatus |
-
2008
- 2008-08-21 WO PCT/JP2008/064950 patent/WO2009025337A1/en active Application Filing
- 2008-08-21 JP JP2009529063A patent/JP5321460B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2004083496A1 (en) * | 2003-02-25 | 2004-09-30 | Sumitomo Mitsubishi Silicon Corporation | Silicon wafer, process for producing the same and method of growing silicon single crystal |
JP2005206391A (en) * | 2004-01-20 | 2005-08-04 | Shin Etsu Handotai Co Ltd | Method for guaranteeing resistivity of silicon single crystal substrate, method for manufacturing silicon single crystal substrate, and silicon single crystal substrate |
JP2007191350A (en) * | 2006-01-19 | 2007-08-02 | Sumco Corp | Silicon single crystal wafer for igbt and its producing method |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE112012000306B4 (en) | 2011-01-24 | 2021-03-18 | Shin-Etsu Handotai Co., Ltd. | Method for manufacturing a silicon single crystal wafer |
TWI628318B (en) | 2015-10-15 | 2018-07-01 | 上海新昇半導體科技有限公司 | Method for forming monocrystalline silicon ingot and wafer |
US9834861B2 (en) | 2016-03-03 | 2017-12-05 | Zing Semiconductor Corporation | Method for growing monocrystalline silicon and monocrystalline silicon ingot prepared thereof |
US10100431B2 (en) | 2016-03-03 | 2018-10-16 | Zing Semiconductor Corporation | Method for growing monocrystalline silicon and monocrystalline silicon ingot prepared thereof |
TWI654343B (en) | 2016-03-03 | 2019-03-21 | 上海新昇半導體科技有限公司 | Method for growing monocrystalline silicon and monocrystalline silicon ingot prepared thereof (1) |
TWI628317B (en) | 2016-07-12 | 2018-07-01 | 上海新昇半導體科技有限公司 | Method for growing monocrystalline silicon by using czochralski method |
Also Published As
Publication number | Publication date |
---|---|
JPWO2009025337A1 (en) | 2010-11-25 |
WO2009025337A1 (en) | 2009-02-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5321460B2 (en) | Manufacturing method of silicon single crystal wafer for IGBT | |
JP4760729B2 (en) | Silicon single crystal wafer for IGBT and manufacturing method of silicon single crystal wafer for IGBT | |
JP5359874B2 (en) | Manufacturing method of silicon single crystal wafer for IGBT | |
JP6210125B2 (en) | Silicon single crystal wafer | |
JP4631717B2 (en) | Silicon single crystal wafer for IGBT and method for manufacturing silicon single crystal wafer for IGBT | |
JP5246163B2 (en) | Silicon single crystal wafer for IGBT and manufacturing method of silicon single crystal wafer for IGBT | |
JP2010222241A (en) | Silicon single crystal wafer for igbt and method for manufacturing silicon single crystal wafer for igbt | |
KR101323912B1 (en) | Silicon wafer and method for producing the same | |
JP5387408B2 (en) | Manufacturing method of silicon single crystal wafer for IGBT | |
JP2007176732A (en) | Annealed wafer and method of manufacturing annealed wafer | |
JP5278324B2 (en) | Manufacturing method of silicon single crystal wafer for IGBT | |
US20100127354A1 (en) | Silicon single crystal and method for growing thereof, and silicon wafer and method for manufacturing thereof | |
JP5304649B2 (en) | Manufacturing method of silicon single crystal wafer for IGBT | |
JP2005206391A (en) | Method for guaranteeing resistivity of silicon single crystal substrate, method for manufacturing silicon single crystal substrate, and silicon single crystal substrate | |
JPWO2009025339A1 (en) | Silicon single crystal wafer for IGBT and manufacturing method of silicon single crystal wafer for IGBT | |
JPWO2009025341A1 (en) | Silicon single crystal wafer for IGBT and manufacturing method of silicon single crystal wafer for IGBT | |
JP4360208B2 (en) | Method for producing silicon single crystal |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121016 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121217 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130312 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130513 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130618 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130701 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5321460 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |