JP4523581B2 - アークを識別するための方法および装置 - Google Patents

Description

本発明は、プラズマ処理においてアークを識別するための方法に関する。ここでこのアーク識別には、交流電流発生器によって、パワー供給のための交流電流発生器の出力信号が供給される。

例えばプラズマ処理におけるスパッタリング／陰極スパッタリングによるガラス面である基板の積層部（これは反応性でも従来のものでもよい）は、建築用ガラスの積層等から公知である。このためには、電流源または電圧源によってプラズマが生成される。このプラズマはターゲットから材料を飛び出させ、この材料は基板（例えばガラスディスク）上に堆積する。堆積前に原子は所望の積層化に応じて、反応性処理内でまだガス原子またはガス分子と接続状態にあってよい。

殊に、反応性処理の場合にはしばしば、ＭＦジェネレータが使用される。このＭＦジェネレータは通常は１０〜５００ｋＨｚの周波数で作動される。ＭＦジェネレータの出力電圧は、通常は、プラズマ処理チャンバ内の２つの電極に供給される。これらの電極は、交互に陰極および陽極として作動し、これら２つの電極はそれぞれ１つのターゲットと接続されている。いわゆる自由振動ＭＦジェネレータが存在する、または固定周波数を伴うＭＦジェネレータとして存在する。

殊に反応性処理の場合には、ＭＦジェネレータの場合にもフラッシュオーバ、いわゆるマイクロマークが生じる恐れがある。フラッシュオーバはしばしば次の電圧反転とともに自身で消滅するか、または少なくとも数周期後に自身で消滅する。しかし、高エネルギーの、長く持続するアークも生じ得る。しばしば、アークは電圧落ち込み中の出力電圧検査、または電流上昇中の出力電流検査によって識別される。択一的にアークは、個々の電極に対する電流間の差で識別される。アーク識別に対する境界値は、従来技術では操作者によって調節される。識別のために、電流および電圧の有効値が測定される。このような測定は、零通過を電圧低下として識別しないために、電圧値および電流値を複数の周期にわたって値的に積分しなければならないので、この種のアーク識別は通常は、ＭＦ出力電圧の半波の持続時間よりも格段に緩慢であり、ひいては４０μｓよりも長い。

しかし半導体製造プロセス、殊にフラットパネルディスプレイＦＰＤ製造におけるＭＦジェネレータの使用時には、ジェネレータに高い要求が課せられる。ここでアークは、数μｓ以内に、むしろ１μｓ以内で識別されるべきである。

ＤＥ４３２６１００Ａ１号から既知のアーク識別方法では、中波発生器の中波信号の各半波が多数の時間区分に分割される。ここでは事前に定められた１つの時間区分に対して、電流および電圧の電気的値が実際値信号を形成するために検出され、接地していない測定アイランド（Messinsel）内に入力される。測定アイランドは環状のネットワーク内に包括される。測定アイランドのマスターステーションは、ジェネレータ内に設けられている制御ユニット内に存在する。ここでアークが生じた場合のジェネレータの遮断は接続線路を介して行われる。ここでこの接続線路は、測定アイランドをジェネレータと接続する。

ＵＳ６４２０８６３Ｂ１号では、少なくとも１つの放電電流の値または放電電圧の値が各半分波に対して測定される。差は、第１の半波の測定値と、第２の半波の測定値から構成される。この差は予め定められた許容差と比較され、この許容差を超えた場合にエネルギー供給が低減される。
独国特許出願公開第４３２６１００Ａ１号明細書 米国特許出願公開第６４２０８６３Ｂ１号明細書

本発明の課題は、アークを迅速かつ確実に識別することができる、アーク識別方法およびアーク識別装置を提供することである。

上述の課題は本発明では驚くべき、容易な様式で、プラズマ処理におけるアーク識別方法によって解決される。このアーク識別には、交流電流発生器によって交流電流発生器の出力信号がエネルギー供給のために供給される。この方法は以下の方法ステップを含む：すなわち、
ａ．評価信号として出力信号または出力信号と関連する信号が、評価信号の正の半波の場合に基準値を超えた時点または、評価信号の負の半波の場合に基準値を下回った時点を突き止め、および／またはｂ．それに続く時点、すなわち、評価信号の正の半波の場合には同じ半波内で基準値を下回った時点、または評価信号の負の半波の場合には基準値を上回った時点を突き止め、c．これらの時点のうちの少なくとも１つの時点を用いて、少なくとも１つの時間区間を定め、ｄ．出力信号の後続の半波に対して、ステップａ）〜ｃ）を繰り返し、ｅ．相当する複数の時間区間を比較し、ｆ．これらの相当する時間区間が所定の許容差を超えて相違している場合にアーク識別信号を生成する。さらに上述の課題はプラズマ処理におけるアーク識別のためのアーク識別装置によって解決される。当該装置は請求項１から９までのいずれか１項に記載の方法を実施するように構成されており、当該装置は少なくとも１つのアナログデジタル変換器、殊にコンパレータを伴い、当該アナログデジタル変換器には、評価信号として出力信号または、出力信号に関連する、交流電流発生器の内部信号および基準値が供給され、前記ＡＤＣは論理ユニットと接続されており、当該論理ユニットは、アーク抑圧装置に対する信号を直接的に生成する。

このような方法によって、最小のアークでさえも確実および迅速に識別される。しかも、プラズマチャンバ内の圧力変化等によって生じる電圧変化が誤ってアークとして識別されることはない。このような方法によってアーク識別を特に迅速に行うことが可能である。殊に、アークは数マイクロ秒内で、むしろより迅速に、すなわち１マイクロ秒内で識別される。アークの識別に対して相応に対応がなされるので、殊にフラットパネルディスプレイ（ＦＰＤ）製造時の損傷が回避され、欠陥商品を減らすことができる。評価信号としては、例えば交流電流発生器の出力電流、出力電圧または出力パワーが考えられる。有利には出力電圧が監視される、ないしは直接的に電極に印加される電圧が測定され、評価信号として使用される。しかし、出力信号と関連している、交流電流発生器の内部信号を評価信号として使用することも可能である。

特に有利な方法の形態では、同じ極性の半波に対する時間区間が突き止められ、比較される。プラズマ処理中のターゲットの玉突が異なる場合には、異なる電圧特性経過が生じる。同じ極性の半波がアーク識別に使用される場合には、これによって生じる変動がアークとして識別されることが回避される。

評価信号の変動に対する誤った反応はさらに次のことによって回避される。すなわち、同じ極性の直接的に順次連続する半波に対する時間区間を突き止め、これらを比較することによって回避される。

有利な方法の形態では、比較されるべき時間区間は、基準値を上回るないしは下回る、順次連続する時点の差として構成され、次の場合にアーク識別信号が生成される。すなわち、後続の半波の時間区間が、先行する半波の相応する時間区間よりも、所定の許容差を超えて短い場合にアーク識別信号が生成される。従って、正の半波の立ち上がりエッジの場合の基準値超過と、正の半波の立ち下がりエッジの場合の基準値降下との間の時間区間が求められる。これに相応して、負の半波の場合には、立ち下がりエッジの場合の基準値降下と、立ち上がりエッジの場合の基準値超過との間の時間区間が求められる。後続の半波に対するこのような時間期間が、先行する半波に対して求められた時間期間を、所定の許容差を超えて下回って位置する場合、これはアークが存在することに対するしるしである。全体的な許容差はこの場合には、この時間期間ないし時間区間の始めと終わりの２つの異なる許容差値から成る。

別の方法形態では、評価信号の零通過時点が半波の開始時に検出され、比較されるべき時間区間は、奇数（第１、第３等）の基準値上回りないし下回り（通過）の時点と、零通過の時点との間の差として構成され、次の場合にアーク識別信号が生成される。すなわち、後続する半波のこの時間区間が、先行する半波のこの時間区間よりも、所定の許容差を超えて大きい場合にアーク識別信号が生成される。このような方法形態は特に容易に、プログラミング可能な論理ユニット内に組み込まれる。

択一的または付加的に、評価信号の零通過の時点が半波の開始時に検出され、比較されるべき時間区間が偶数（第２、第４等）の基準値上回りないし下回り（通過）の時点と、零通過の時点との間の差として構成され、次の場合にアーク識別信号が生成されることも可能である。すなわち、後続する半波のこの時間区間が、先行する半波のこの時間区間よりも、所定の許容差を超えて小さい場合に、アーク識別信号が生成されることも可能である。

アーク識別の信頼性は次のような場合に高まる。すなわち、基準値上回りないし下回りの時点と、それに続く基準値上回りないし下回りの差である時間区間が所定の持続時間を下回っているときには、時間区間がアーク識別のために考慮されない場合に高まる。従って、アークに由来しない評価信号の変動は考慮されないままである。

複数の基準値が設けられる場合、アークはより高い精度で、迅速に識別される。

特に有利な方法形態では、複数の半波にわたって平均化された振幅平均値が形成され、１つまたは複数の基準値はこの振幅平均値に依存して設定される。このような措置によって、基準値は固定的に設定されるのではなく、基準値は、作動中に変化し得る評価信号に自動的に合わせられる。有利には基準値は、振幅平均値のパーセントで、例えば振幅平均値の２０、４０、６０、８０％で選択される。

さらに本発明の枠内には、プラズマ処理におけるアーク識別のためのアーク識別装置が含まれる。この装置は少なくとも１つのアナログデジタル変換器（ＡＤＣ）を備える。このアナログデジタル変換器には、評価信号として出力信号または、出力信号に関連する、交流電流発生器の内部信号および基準値が供給される。ここでこのＡＤＣは論理ユニットと接続されており、この論理ユニットは、アーク抑圧装置に対する信号を生成する。本発明のアーク識別装置の利点は、この論理ユニットがＡＤＣ信号に基づいて、直接的に、すなわち制御装置を間に接続することなく、アーク識別信号を生成することができるということである。これは、制御装置（例えばマイクロコントローラ）によってこれが行われるより格段に迅速である。有利には、論理ユニットはプログラミング可能な論理ユニットである。最も容易な場合には、ＡＤＣはコンパレータから成る。

論理ユニットがＦＰＧＡとして構成されている場合、本発明に相応する方法の実装は特に容易である。

有利な実施形態では、論理ユニットに（パラメータ）値を与えるコントローラが設けられる。このようにして、アーク識別には考慮されない、種々異なるパラメータ値、例えば許容差値または時間区間の長さが設定される。

処理プロセスに応じて、種々異なる許容差値を設定することが必要となり得る。ユーザがこのような設定を行うことを可能にするために、有利には、コントローラには操作領域およびディスプレイが割り当てられる。

複数の、殊に４つのコンパレータが設けられる場合には、特に迅速かつ正確なアーク識別が実現される。これらのコンパレータには異なる基準値が供給される。これらのコンパレータはプログラミング可能な全ての論理ユニットと接続されている。

有利には、基準値生成装置、殊に分圧器が設けられる。この分圧器には、評価信号の平均化された振幅平均値が供給される。分圧器の抵抗の間では、コンパレータによって、基準値が検出される。抵抗の数および設計によって、殊に振幅平均値のパーセントで基準値を調節することができる。

本発明のさらに別の特徴および利点は、本発明にとって重要な詳細を描いた図面を参照した本発明の実施例に関する説明、ならびに特許請求の範囲に示されている。個々の特徴は各々それ自体単独で実現してもよいし、あるいは本発明の変形実施例において複数の特徴を任意に組み合わせて実現してもよい。

図面には本発明の有利な実施例が描かれており、以下ではそれらの図面を参照しながら本発明の実施例について詳しく説明する。

図1には、アーク識別装置1が描かれている。入力側２には評価信号が印加される。この評価信号は、交流電流発生器から、または直接的にプラズマ処理チャンバの電極の測定部から生じる。評価信号は例えば交流電圧発生器によって生成された交流電圧または交流電圧発生器の内部信号のことである。実施例では、この信号は、コンパレータとして構成されたアナログデジタル変換器（ＡＤＣ）３、４、５、６、２５の各入力側に供給される。評価信号は、さらに、ピーク値整流器７に供給される。ここでこのピーク値整流器７は、ダイオード８、抵抗９およびコンデンサ１０を含む。ピーク値整流器７内では、出力信号の複数の周期にわたって平均化された振幅UAが突き止められる。実施例では電圧が突き止められる。これは、分圧器として構成された基準値形成装置１１に印加される。基準値形成装置１１の抵抗１２、１３、１４、１５は全て同じ寸法に設計されている。すなわち全抵抗において同じ電圧が下降し、従って、平均化された振幅が４つの同じ大きさの電圧に分配される。これは基準値Ｒ１、Ｒ２、Ｒ３、Ｒ４としてＡＤＣ３〜６に供給され、そこで目下の評価信号と比較される。この比較結果は、プログラミング可能な論理ユニット１６へ供給される。この論理ユニットは、ＡＤＣ３〜６の情報から、アークが存在するか否かを求める。

コンパレータ２５は、基準値Ｒ５を評価信号と比較することによって零通過を識別する。回路装置２６は、ＡＤＣ３〜６、２５および基準値生成装置１１を含む。この基準値生成装置は、ＡＤＣによっても実現可能である。これは構成部分コストを低減させる。さらに、基準値、殊に基準電圧閾値をより詳細に調節することができる。これに加えて正および負の半波に対して１つのＡＤＣを使用することができるので、構成部分、コストおよび場所をさらに省くことができる。付加的に、ＡＤＣを、プロズマプロセス中に流れる電流を測定するために設けることができる。この場合には電流および電圧を監視することができる。

アークが存在する場合には、相応する信号が線路１７を介して直接的に、すなわちマイクロコントローラ１８または制御装置２０を間に接続することなしに、出力される。線路１７は、直接的にアーク抑制またはアーク消滅装置２３に達する。プログラミング可能な論理ユニット１６は、マイクロコントローラ１８と接続されている。このマイクロコントローラ１８を介して種々異なるパラメータ値が設定される。さらに、プログラミング可能な論理ユニット１６は、クロック発生器１９と接続されている。このクロック発生器は、プログラミング可能な論理ユニット１６内での迅速な情報処理を可能にする。クロック発生器は前記論理ユニット１６にクロック信号を供給する。

マイクロコントローラは同じように、上位の制御装置２０とデータ交換接続状態にある。制御装置２０は、ディスプレイ２１および操作領域２１を有している。従って、マイクロコントローラ１８、ひいては論理ユニット１６をプログラミングすることができる。

図２には、評価信号（この場合にはＭＦジェネレータの出力電圧）の第１および後続の正の半波３０，３１が描かれている。本発明の方法では、上昇する評価信号が基準値Ｒ１を上回る時点ｔ１が検出される。同様に、正の半波３０を有する上昇評価信号が基準値Ｒ２，Ｒ３，Ｒ４を上回る時点ｔ２〜ｔ５が検出される。さらに、下降する評価信号が基準値Ｒ１〜Ｒ４を下回る時点ｔ６，ｔ７，ｔ８，ｔ９，ｔ１０が検出される。ここで、時点ｔ４で基準値Ｒ４をはじめて上回り、時点ｔ５で２度目に上回ることに留意されたい。さらに時点ｔ６で基準値Ｒ４をはじめて下回り、時点ｔ７で２度目に下回ることに留意されたい。

少なくとも幾つかの時点ｔ１〜ｔ１０および生じうる零通過の時点ｔ０を考慮して、各基準値Ｒ１〜Ｒ４に対する時間区間が形成される。殊に、時点ｔ１０とｔ１、ｔ９とｔ２、ｔ８とｔ３、ｔ７とｔ５並びにｔ６とｔ４が相互に減算されることによって時間区間が形成される。これらのインターバルはＩ１〜Ｉ５で示されている。択一的または付加的に、零通過の時点ｔ０に対する時点ｔ１〜ｔ１０の差から生じる時間区間が突き止められる。前記論理ユニット１６は時間区間を求め、当該時間区間をバッファ記憶メモリ内に格納することができる。

このようにして求められた各時間区間に許容差が割り当てられる。ここで全ての基準値に対して同じ許容差が設定されるか、またはそれぞれ異なる許容差が設定される。これらの許容差は制御装置２０を介して調節される。マイクロコントローラ１８は調節された値を格納し、これを論理ユニット１６へ転送する。これらの許容差は固定された時間値として、または半波の部分として、または区間I1〜I４の部分として示される。半波の持続時間のパーセントにおける表示は有利である。なぜなら、この場合この表示は、周波数が変化する場合に新たに入力される必要がないからである。許容差の典型的な値は、I１〜I３に対しては半波持続時間の約１０〜２０％であり、I４に対しては２０〜３５％である。さらに、種々異なる許容差値を時間区間の開始および終了に対して設けることが可能である。これは第２の半波３１に対して示されている。この場合には、全ての基準値に対して、等しい第１の許容差値が時間区間I１〜I５の開始に対して定められ、第１の許容差値よりも大きい、等しい第２の許容差値が終端に対して定められる。許容差値はTで示されている。半波３１が、Ｔで示されたこの位置内で動く限り、またはこの位置の外で動く限り、アーク識別は行われない。しかし、半波３１が領域Ａ１〜Ａ４のうちの１つの領域において動くと、すぐにアーク識別が行われる。

時間区間Ｉ５に関しては、この区間の長さが設定可能な最小持続時間より短いことが確認されるべきである。従って、この時間区間Ｉ５はアーク識別に対して考慮されない。最小持続時間は制御装置２０を介して調節される。マイクロコントローラ１８は調節されたこの値を格納し、これを論理ユニット１６へ転送する。持続時間は固定の時間値として、または半波の一部として示され得る。半波の持続時間のパーセントでの表示は有利である。なぜなら、この場合この表示は、周波数が変化する場合に新たに入力される必要がないからである。典型的な値は、I１〜I３の場合には半波の持続時間の約１０〜２０％であり、I４の場合には５〜１５％である。

上述したように、時間区間I１〜I４の形成ないしは、許容差値ぶんだけ短くされた時間区間Ａ１〜Ａ４の形成に対して択一的または付加的に、時点ｔ１〜ｔ１０と零通過の時点ｔ０の間の差を求めることが可能である。この場合には、第１の許容差値が、上昇する半波３０の場合の時点ｔ１からｔ５に対して（全ての基準値に対して同じ許容差値、または１つまたは複数の、殊に各基準値に対して異なる許容差値が）設定される。例えば半波３１の時間区間ｔ１−ｔ０が所定の許容差値を超えて半波３０の時間区間ｔ１−ｔ０より長いことによって、この許容差値を超えた場合にはアークが識別される。正しい時点が評価に使用されるようにするために、ここでは、時点ｔ１、ｔ２、ｔ３、ｔ４が、半波毎の各基準値の最初の上回りないし下回りであり、時点ｔ５が基準値Ｒ４の３回目の通過であるということに注意が向けられなければならない。この分析するために、各基準値の奇数回目の通過の時点が使用されなければならない。

半波３０の立ち下がりエッジの時点ｔ６〜ｔ１０によって構成された時間区間が考慮されるときにも同じようにアークが識別される。この場合には、第２の許容差値が下降する半波３０の場合の時点ｔ６からｔ１０に対して（全ての基準値に対して同じ許容差値が設定されるか、または１つまたは複数、殊に各基準値に対して異なる許容差値が設定される）設定される。例えば半波３１の時間区間ｔ１０−ｔ０が所定の許容差値を超えて半波３０の時間区間ｔ１０−ｔ０より短いことによってこのような許容差値を下回った場合には、アークが識別される。正しい時点が評価に使用されるようにするために、ここでは、時点ｔ６、ｔ８、ｔ９、ｔ１０が、半波毎の各基準値の２回目の上回りないし下回りであり、時点ｔ７が基準値R４の4回目の通過であるということに注意が向けられなければならない。この分析するために、各基準値の偶数回目の通過の時点が使用されなければならない。

第２の半波３１がアークに相応する形状を有しているか否かとの検査と同時に、再び、この半波に対して時点ｔ０〜ｔ１０を検出することができることを理解されたい。従って、この半波を再び次の半波と比較することができる。

アーク識別装置の全概略図 本発明による方法を明確にするために２つの半波を示す図

符号の説明

１ アーク識別装置、 ２ 入力側、 ３〜６ ＡＤＣ、 ７ ピーク値整流器、 ８ ダイオード、 ９ 抵抗、 １０ コンデンサ、 １１ 基準値形成装置、 １２〜１５ 抵抗、 １６ プログラミング可能な論理ユニット、 １７ 線路、 １８ マイクロコントローラ、 １９ クロック発生器、 ２０ 制御装置、 ２１ ディスプレイ、 ２２ 操作領域、 ２３ アーク抑圧またはアーク消滅装置、 ２５ コンパレータ、 ２６ 回路装置、 ３０ 正の半波、 ３１ 第２の半波、 Ｒ１〜Ｒ４ 基準値、 ＵＡ 振幅平均値、 Ｉ１〜Ｉ５ 時間区間、 ｔ１〜ｔ１０ 時点、 Ｔ 許容差

Claims (17)

1. プラズマ処理におけるアーク識別方法であって、
   当該アーク識別には交流電流発生器によって、パワー供給のための交流電流発生器の出力信号が供給され、
   当該方法は以下の方法ステップを含み：すなわち、
   ａ．評価信号である前記出力信号または当該出力信号と関連する信号が、評価信号の半波（３０）が正の場合には基準値（Ｒ１〜Ｒ４）を超える時点、または、評価信号の半波が負の場合には基準値を下回る時点（ｔ１〜ｔ５）を突き止め、
   ｂ．当該時点に続く時点（ｔ６〜ｔ１０）、すなわち、前記評価信号が同じ半波（３０）内で、評価信号の半波が正の場合には前記基準値（Ｒ１〜Ｒ４）を下回る時点、または評価信号の半波が負の場合には基準値を上回る時点を突き止め、
   ｃ．当該時点（ｔ１〜ｔ１０）のうちの少なくとも１つの時点と前記半波（３０）の初めの前記評価信号の零通過時点（ｔ０）を用いて、または当該時点（ｔ１〜ｔ１０）のうちの少なくとも２つの時点を用いて、少なくとも１つの時間区間（I１〜I５）を突き止め、
   ｄ．出力信号の後続の半波（３１）に対して、前記ステップａ）〜ｃ）を繰り返し、
   ｅ．相応する時間区間（I１〜I５）を比較し、
   ｆ．当該相応する時間区間（I１〜I５）が所定の許容差（Ｔ）を超えて相違している場合にアーク識別信号を生成する、ステップを含む、
   ことを特徴とする、プラズマ処理におけるアーク識別方法。
2. 同じ極性の半波（３０、３１）に対する時間区間（I１〜I５）を突き止め、比較する、請求項１記載の方法。
3. 順次連続する同じ極性の半波（３０、３１）に対して時間区間を突き止め、比較する、請求項２記載の方法。
4. 比較されるべき時間区間（I１〜I５）を、前記基準値（Ｒ１〜Ｒ４）を上回るないしは下回る、順次連続する時点（ｔ１〜ｔ１０）の差として形成し、
   後続の半波（３１）の当該時間区間（Ｉ１〜Ｉ５）が、所定の許容差（Ｔ）を超えて、先行する半波（３０）の相応する時間区間（I１〜I５）よりも短い場合に、アーク識別信号を生成する、請求項１から３までのいずれか１項記載の方法。
5. 前記評価信号の零通過の時点（ｔ０）を前記半波（３０、３１）の開始時に検出し、
   比較されるべき時間区間を、奇数（第１、第３等）の基準値（Ｒ１〜Ｒ４）上回りないし下回りの時点（ｔ１〜ｔ５）と、当該零通過の時点（ｔ０）との間の差として形成し、
   後続の半波（３１）の当該時間区間が、所定の許容差（Ｔ）を超えて、先行する半波（３０）の当該時間区間よりも長い場合に、アーク識別信号を生成する、請求項１から４までのいずれか１項記載の方法。
6. 前記評価信号の零通過の時点（ｔ０）を前記半波（３０、３１）の開始時に検出し、
   比較されるべき時間区間を、偶数（第２、第４等）の基準値上回りないし下回りの時点（ｔ６〜ｔ１０）と、当該零通過の時点（ｔ０）との間の差として形成し、
   後続の半波（３１）の当該時間区間が、所定の許容差（Ｔ）を超えて、先行する半波（３０）の当該時間区間よりも短い場合に、アーク識別信号を生成する、請求項１から５までのいずれか１項記載の方法。
7. 前記基準値（Ｒ１〜Ｒ４）の上回りないし下回りの時点（ｔ１〜ｔ５）と、当該時点に続く基準値（Ｒ１〜Ｒ４）の下回りないし上回りの時点（ｔ６〜ｔ１０）との間の差である時間区間（I５）が所定の持続時間を下回っている場合には、当該時間区間（I５）をアーク識別のために考慮しない、請求項１から６までのいずれか１項記載の方法。
8. 複数の基準値（Ｒ１〜Ｒ４）を設定する、請求項１から７までのいずれか１項記載の方法。
9. 複数の半波（３０、３１）にわたって平均化された振幅平均値（ＵＡ）を形成し、前記１つまたは複数の基準値（Ｒ１〜Ｒ４）を当該振幅平均値（ＵＡ）に依存して設定する、請求項１から８までのいずれか１項記載の方法。
10. プラズマ処理におけるアーク識別のためのアーク識別装置（１）であって、
    当該装置は請求項１から９までのいずれか１項に記載の方法を実施するように構成されており、
    当該装置は少なくとも１つのアナログデジタル変換器（ＡＤＣ）を伴い、当該アナログデジタル変換器には、評価信号として出力信号または、出力信号に関連する、交流電流発生器の内部信号および基準値（Ｒ１〜Ｒ４）が供給され、
    前記ＡＤＣ（３〜６）は論理ユニット（１６）と接続されており、当該論理ユニットは、アーク抑圧装置（２３）に対する信号を直接的に生成する、
    ことを特徴とする、プラズマ処理におけるアーク識別のためのアーク識別装置。
11. コントローラ（１８）が設けられており、当該コントローラは前記論理ユニット（１６）に（パラメータ）値を与える、請求項１０記載のアーク識別装置。
12. 前記コントローラ（１８）は操作領域（２２）およびディスプレイ（２１）を有している、請求項１０または１１記載のアーク識別装置。
13. 複数のコンパレータ（３〜６）が設けられており、当該コンパレータには異なる基準値（Ｒ１〜Ｒ４）が供給される、請求項１０から１２までのいずれか１項記載のアーク識別装置。
14. 基準値形成装置（１１）が設けられている、請求項１０から１３までのいずれか１項記載のアーク識別装置。
15. 前記論理ユニット（１６）は時間区間を求め、当該時間区間をバッファ記憶メモリ内に格納する、請求項１０から１４までのいずれか１項記載のアーク識別装置。
16. 前記論理ユニット（１６）にはクロック発生器（１９）が接続されており、当該クロック発生器は前記論理ユニット（１６）にクロック信号を供給する、請求項１０から１５までのいずれか１項記載のアーク識別装置。
17. ピーク値整流器（７）が設けられている、請求項１０から１６までのいずれか１項記載のアーク識別装置。

Images