JP4505136B2 - 集積回路用過電圧保護デバイス - Google Patents
集積回路用過電圧保護デバイス Download PDFInfo
- Publication number
- JP4505136B2 JP4505136B2 JP2000536108A JP2000536108A JP4505136B2 JP 4505136 B2 JP4505136 B2 JP 4505136B2 JP 2000536108 A JP2000536108 A JP 2000536108A JP 2000536108 A JP2000536108 A JP 2000536108A JP 4505136 B2 JP4505136 B2 JP 4505136B2
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- insulating layer
- ground plane
- protection device
- surge protection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/62—Protection against overvoltage, e.g. fuses, shunts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Emergency Protection Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
(技術分野)
本発明は半導体集積回路に関するものであり、特に静電放電のような過電圧トランジェントによって生じる意図しない破損を防ぐための集積回路用の保護デバイスに関するものである。
【0002】
(背景技術)
集積回路パッケージに印加するのに許容される電圧の大きさは、集積回路パッケージの物理的な大きさが非常に小さいから、多少制限されていることは一般に既知である。集積回路パッケージが使用されていなくても、例えば保管又は取り扱い時に、その外部リード線又はピンに静電荷が形成されやすい。集積回路パッケージがたまたま接地電位に接触する場合に、ピンに蓄積された静電荷は大地に流れるようになる。このような静電放電は、集積回路パッケージ内に取りつけた半導体素子又はチップを破損又は破壊してしまうのに充分なエネルギーを有する破滅的なものとなり得る。
【0003】
斯様な静電放電が生じる際に、集積回路パッケージ内の半導体チップが破壊しないように保護するために、従来は半導体チップが予期せぬ高電圧に遭遇する際にブレークダウンする逆バイアスがトランジスタ素子又はp-n接合に印加されるようにする保護素子を設けていた。
【0004】
(発明の開示)
本発明は過電圧の電力サージによって引き起こされる意図しない破損を防ぐ集積回路用の改良した保護デバイスを提供することにある。この保護デバイスは集積回路チップの上に重ね、且つこの保護デバイスを収容させるのに集積回路チップに何等特殊な処理を必要とすることのないようにして保護デバイスを集積回路のボンディングパッドに結合させる(即ち、ボンディングパッドと直接又は間接的に通信させる)。本発明は上に接地面と、接地面の周囲の複数の導体パッドとを有する絶縁担体を具えている。複数の導体パッドは正確なギャップをもって接地面から離間させる。保護デバイスを集積回路チップの上に載せると、複数の導体パッドが集積回路のボンディングパッドに結合され、且つ導電パッドのうちの少なくとも1つのパッドが大地に結合される。
【0005】
本発明の第1の見地では、集積回路チップ用のサージ保護デバイスであって、少なくとも一部分が前記集積回路チップの外周内に置かれた絶縁層と、この絶縁層上の接地面と、前記接地面の周囲にあって、該接地面から予定した間隔離間され、前記絶縁層上にあって前記集積回路チップのボンディングパッドに結合させるための複数の導電パッドと、前記接地面に結合される前記絶縁層上の接地パッドとを有しているサージ保護デバイスを提供する。
【0006】
本発明の他の見地では、過電圧トランジェントによって生じる意図しない破損から保護される集積回路であって、中央部分に回路素子を有する半導体本体と、前記中央部分の周りに配置され、且つ前記回路素子に結合される複数のボンディングパッドと、前記中央部分及び各ボンディングパッドの一部分の上にあって、接地面を上に有している絶縁層と、前記絶縁層上にあって、前記ボンディングパッドに結合され、且つ前記接地面から予定した間隔離間させた複数の導電パッドとを具えており、前記予定した間隔は、過電圧トランジェントが生じた場合に、前記導電パッドと前記接地面の間のギャップを横切って電流が流れるように選択されている集積回路を提供する。
【0007】
(発明を実施するための最良の形態)
本発明をより詳細に説述するために、添付の図面に従ってこれを説明する。
【0008】
図面を参照するに、図1には半導体集積回路チップ、又はダイ10の頂部平面図を示してある。このチップ10は、例えばシリコン製のほぼ正方形、又は長方形状の半導体本体及びこの本体の中央部分に形成した多数の能動及び受動回路素子(図示せず)を有している。処理すべき信号をチップに供給して、チップから処理した信号を得るために、チップ10にはその周辺部付近に配置される多数の信号ボンディングパッド12を設けている。これらの信号ボンディングパッド12は、チップ10の中央部分11に含まれる回路素子に電気的に結合される入力ボンディングパッド、出力ボンディングパッド及び入/出力(I/O)ボンディングパッドの任意の組合せで構成することができる。
【0009】
チップ10は、ピングリッドアレイ、DIP(デュアル イン-ライン パッケージ)タイプ、又はSIP(シングル イン-ライン パッケージ)タイプのような複数の外部リード線又はピン(図示せず)及び気密封止の金属蓋を設けたパッケージ(図示せず)又は成型プラスチックパッケージ内に取付けるのが普通である。通常のワイヤボンディング及びボンディングパッド12上にはんだボールを用いてチップと保護デバイスを集積回路パッケージに接続するフリップ−チップ構成は本発明の範疇である。
【0010】
チップ10が複数の外部ピン(図示せず)のうちのいずれかのピンに蓄積された静電荷の如き過電圧のトランジェントによって破損又は破壊されないようにするために、本発明のチップ10には、すべてのボンディングパッド12を相互連結して、静電荷を有している外部ピンにおけるサージ電圧を抵抗値の低い通路を経て大地に関連するピンに直ちに回送させるようにする保護デバイス20を設ける。静電放電事象(即ち、短期間の高電圧、低電流)は集積回路素子における薄い酸化膜を危うくし、しかも大電力消費が熱を発生して、集積回路素子内に形成した接合部を破損することになるから、保護デバイス20は、高電圧を高電流パルスに変換して、このパルスを帯電しているピンと接地点との間に流すように設計してある。
【0011】
本発明の一実施例における保護デバイス20は、電気的な絶縁層又は担体13を(図3-5に示すように)、これに取付ける銅又はニッケルに限定されないような導電性の接地面14と一緒に具え(図2、図5及び図6)、絶縁層13がチップの中央部分及び各ボンディングパッド12の一部分の上に重なるようにようにする。接地面14は図示のようにほぼ絶縁層の中央部分の上に延在させるのが好適であるが、接地面が中央部分の周辺の周りで、ギャップ23に隣接するリングを成すようにすることも本発明の範疇である。絶縁層13はその上の接地面の周囲に、集積回路チップ10のボンディングパッド12に対応する複数の導電パッド17も有している。
【0012】
図5に示した例では、導電性のパッド17を、絶縁層13を経て導体を充填させるか、又はメッキした通路(バイア)18を介してボンディングパッド12に結合させる。図6に示した例では、導電性のパッド17をラップアラウンド導体19でボンディングパッド12に結合させる。接地面14とシステムの接地点との間の接地接続16は、接地面14を集積回路チップ10の接地パッド21か、又は集積回路チップのパッケージにおける基準の接地点に結合させるようにして行なう。
【0013】
図2、図3及び図5に示したように、絶縁層13と接地面14はボンディングパッド12の一部分の上にだけ延在して、集積回路パッケージへのこれらのパッドの通常のボンディング用の部分を残すようにする。絶縁層13及び接地面14を各ボンディングパッド12の上全体に延在させて、集積回路チップパッケージを導電パッド17に通常のようにワイヤボンディングするか、フリップ−チップ構成ではんだボールボンディングすることも本発明の範疇である。或いはまた、図4に示すように、ボンディングパッド12は延長部分15を含むように僅かに変更することもできる(12’にて示してある)。延長部15を絶縁層13と接地面14によって覆って、ボンディングパッド12を集積回路パッケージに通常どうりにボンディングするのに利用できる全ボンディングパッドを残すようにする。この例から明らかなように、絶縁層13及び接地面14は必ずしもボンディングパッド12の上に重ねる(この方が好適ではある)必要はなくて、むしろボンディングパッドとの電気的な通信に必要なのである。
【0014】
各導電パッド17と接地面14の周縁との間には正確に離間させたギャップ、即ちスペース23が存在する。デバイス20のサージ保護特性は、ギャップ23の幅と、このギャップにいずれかの材料を用いる場合のその材料とによって決まる。ギャップには図示のように空気を充填させるか、真空とするか(これには、ギャップの周りのいずれかの素子が封止部を成す必要がある)、又は過電圧状態になるまでギャップ23間に導電性のパッド17から接地面14に電流が流れるのを妨げる任意の材料を充填させることができる。一般に、ギャップの幅が広くなればなるほど、デバイス20のクランプ電圧は高くなる。約1.6ミル以下、場合によっては約0.8ミル以下のギャップが有効なサージ保護をすることを確かめた。多くの用途にとっては、ギャップを約0.5ミル以下、さらに好ましくは0.2ミル以下とするのが好適である。
【0015】
導電性パッド17及び接地面14は、銅層の部分をフォトレジスト処理し、導電パッド及び接地面用のパターンを結像させ、且つそれを現像して、パターンを銅層にエッチングして、フォトレジストを除去する標準の写真平板法を用いて絶縁担体13の上に形成する。紫外線レーザ投影結像法、X線及び電子ビーム平板法の如き他の方法を用いることもできることは当業者に明かである。ギャップ23は標準の写真平板法、又は紫外線レーザアブレーションによる如きレーザノッチングを用いて形成することができる。
【0016】
本発明による保護デバイスによると、過電圧トランジェント又は静電荷が、その帯電ボンディングパッド12からの高電流を絶縁層13を経て(又はラップアラウンド導体を用いる場合には縁部の周りを経て)ギャップ23を横切って導体パッド17ヘ回送することにより、回路素子を含むチップ10の中央部分11から接地面14へと避けて、接地ボンディングパッド21に出力されるようにして、チップ10の中央部分の回路素子を回避し、チップの不慮の破損をなくすようにする。本発明のサージ保護デバイスは、導電パッド17にて受電される電圧が集積回路チップ用の通常の許容電圧よりも高くなる時にだけ絶縁体から導体に切り替わるように設計する。一般に、通常の集積回路チップは比較的低い電圧、即ち5ボルトにて作動する。従って、サージ保護デバイス20は、電圧が5ボルトよりも高くなる場合にのみ活動し始めるのであって、5ボルト以下の電圧では保護デバイスはチップ10上で不活動状態にある。
【0017】
絶縁層、又は担体13は多種多様の任意の誘電体、又は絶縁材料とすることができる。絶縁層13は不活性層として作用し、これは集積回路チップの通常の不活性層のようなものとすることもできる。不活性層の例には、化学蒸着又はスパッタしたシリコン窒化物や、二酸化シリコンや、炭化物や、種々ドープした及びドープしないチタネート、ジルコン酸塩、ニオブ酸塩、タンタル酸塩、スタネート、ハフネート及びマンガン酸塩の如きRFスパッタしたセラミック材料が含まれる。
【0018】
本発明ではギャップ23を前述したように、これらに限定されるものではないが、ポリマ、ポリマ-金属複合材料、ガラス、セラミック(例えば、AlN又はAl2O3)、ポリマ-ガラス複合材料、ポリマ-セラミック複合材料、誘電体、不活性層材料又は非線形抵抗材料で充填して、デバイス用の所望クランプ電圧を設定することができる。驚くべきことに、接地面と導電パッドとの間に二酸化シリコン又はシリコン窒化物の如き通常の不活性層材料を置くと、こうした通常の不活性層材料は、過電圧状態が生じると、非線形抵抗のスイッチング材料のように作動すると云うことを発見した。
【0019】
同様に、ギャップ23内の材料は、過電圧状態になるまで導電パッド17から接地面14へ電流が流れるのを妨げるような非線形抵抗材料又は任意の誘電体とすることができる。非線形抵抗特性はギャップの幅、それに用いる材料及びその材料の体積によって決まる。なお、ギャップに使用する材料及びその材料の体積によって決まる諸特性については、米国特許第4,977,357号、同第4,928,199号及び同第4,726,991号に開示されている。作動に当り、非線形抵抗材料は最初は高い電気抵抗値を呈する。回路が過電圧スパイクに遭遇すると、非線形抵抗材料は過電圧を接地面に短絡させるために直ちに低い電気抵抗値に変化する。過電圧が通過した後には、その非線形抵抗材料は直ぐに高い電気抵抗値の状態に逆戻りする。こうした非線形抵抗材料は一般に有機樹脂又は絶縁基材に分散させた細かに分割した粒子を含んでいる。このような材料については、例えば米国特許第4,977,355号及び同第4,726,991号に開示されている。
【0020】
ギャップをニートな(neat)誘電ポリマ、ガラス、セラミック又はその複合材料で充填させる本発明の他の実施例では、サージ保護デバイス20がそのギャップで提供されるクランピング電圧の所望範囲にて意外なほどに有効で、従ってニート誘電ポリマ、ガラスセラミック又はその複合材料の量が十分に少なくて済むことを確かめた。ポリマによっては約0.8ミル以下のギャップでも様々な条件下で過電圧保護を有効に行ない、また他のポリマの場合に、約1.6ミル以下のギャップが所望な性能特性を提供することを確かめた。多くの用途にとっては、ギャップを約0.5ミル以下、さらに好ましくは0.2ミル以下とするのが好適である。同様に、ギャップ23をガラスで満たす場合には、ギャップを約0.8ミル以下とするのが好適であるが、ガラスによっては用途次第で、約1.6ミルまでのギャップでも適切である。ある特別な過電圧保護機能に用いられ、且つニート誘電ポリマ、ガラス、セラミック又はその複合材料によって満たす実際のギャップ幅が、使用するポリマ又はガラスの種類や、その材料を用いるICチップの動作条件及びサージ保護デバイスに必要とされる性能特性に応じて変わることは当業者に明かである。
【0021】
なお、本明細書にて用いている“ニートな誘電ポリマ、ガラス、セラミック又はその複合材料”とは、通常の意図した使用電圧及び電流の条件下で誘電体又は絶縁材料として作用することができ、しかも一般に結合剤に用いられるもののような導電性又は半導体の粒子が充填されず、即ちこうしたものを含まないか、さもなければ従来の非線形抵抗材料に関連するポリマ、ガラス、セラミック又はその複合材料のこととする。しかし、“ニートな誘電ポリマ、ガラス、セラミック又はその複合材料”には上述した基準を満たすも、上述した材料に絶縁性又は不活性な粒子、或いは不活性、即ち本発明に用いるようなポリマ又はガラスの所望な誘電/過電圧保護特性を妨げない材料を含めることができるか、又は加えたポリマ、ガラス、セラミック又はその複合材料を含めるものとする。
【0022】
本発明の斯かる見地にて有効なポリマ及びガラスは、通常の非線形抵抗材料における結合剤として有効で、トラッキングに対して高い抵抗値を呈し、且つアークの発生に対しても高い抵抗値を呈することまでが従来知られているポリマから選択することができる。さらに、斯様な結合剤として使用するのに以前は適していないとされたポリマ及びガラスでも、これらが本発明によるデバイス用に選択した動作条件下で十分な誘電特性を呈し、トラッキングに対して十分な抵抗値を呈し、且つアークの発生に対しても十分な抵抗値を呈する場合には、本発明には有効である。
【0023】
概して、本発明に有効なポリマの種類には、シリコーンゴム及びエラストマー、天然ゴム、オルガノポリシロキサン、ポリエチレン、ポリプロピレン、ポリスチレン、ポリ(メチルメタクリレート)、ポリアクロニトリル、ポリアセタール、ポリカーボネート、ポリアミド、ポリエステル、フェノールフォルムアルデヒド樹脂、エポキシ樹脂、アルキド樹脂、ポリウレタン、ポリアミド、フェノキシ樹脂、ポリサルファイド樹脂、ポリフェニレンオキシド樹脂、ポリ塩化ビニル、フルオロポリマ及びクロロフルオロポリマが含まれる。これら及び他の有効なポリマをそれら自体で使用することができ、又は様々な置換基含めることができ、且つ混合物、配合物又はその共重合体として、最終ポリマが上述した基準に従って選択されるものとすることができる。特に好適なポリマは通常の市販されているGeneral Electric社の“615”シリコーンであり、これは本発明に使用するのにより適した特性を得るためには、このポリマを約200℃で約15分間硬化するのが特に好適である。このポリマは約0.2ミルの厚さで優れた性能を発揮することを確かめた。本発明に有効な他の形態のポリマは、マットに圧縮する織又は不織ポリマ繊維である。例えば、本発明に有効なポリマ繊維材料は、E.I.Due Pont de Nemours & Companyから市販されている“KEVLAR”又は“NOMEX”不織繊維マットのような不織アラミド(芳香族ポリアミド)繊維である。約1.6ミルの不織アラミド繊維マットは約0.8ミルに圧縮した場合に良好な性能を発揮することを確かめた。
【0024】
本発明に有効なガラス材料は、珪酸ナトリウムのような非線形抵抗材料に結合剤として用いられているようなガラス材料である。珪酸ナトリウムのような誘電ガラスの厚さは、本発明にとっては、ポリマ材料につき上述したような厚さに似た厚さとするのが有効である。さらに、本発明による誘電ガラスを形成するのにガラス繊維を用いることもできる。
【0025】
本発明には、ニートな誘電ポリマ、ガラス、セラミック又はその複合材料に対して所望なクランピング電圧及び他の所望な特性を得るのに維持しなければならない距離について上述した教示に従って様々な誘電ポリマ及びガラスを使用し得ることは当業者に明かである。本発明に用いることができるポリマの例には米国特許第4,298,416号、同第4,483,973号、同第4,499,234号、同第4,514529号、同第4,523,001号、同第4,554,338号、同第4,563,498号、同第4,580,794号に開示されているものが含まれる。前述したように、本発明には他の樹脂を使用することもできる。
【0026】
本発明の他の見地では、上述したニートな誘電ポリマ、ガラス、セラミック又はその複合材料を非線形抵抗材料と組合せて使用して、非線形抵抗の所定の特性及び性能諸特性を変更及び強化させることができることを確かめた。本発明の一部として、非線形抵抗材料は、導電粒子及び/又は半導体粒子及び/又は絶縁粒子を含有する結合剤を含んである通常の可変電圧材料とすることができる。本発明で用いるような非線形抵抗材料には、本明細書にて開示したような他の新奇な変更及び改良非線形抵抗材料又は過電圧配合剤を含めることもできる。
【0027】
本発明に基づいて使用する非線形抵抗材料は、例えば米国特許第4,977,357号又は同第4,726,991号に開示されている従来既知の任意の非線形抵抗材料とすることができる。一般に、非線形抵抗材料は結合剤及び結合剤中に均質に配分されて、電気を伝導する密に離間した導電粒子を含んでいる。さらに、米国特許第4,103,274号に開示されているような様々な材料を本発明に従って使用することができる。
【0028】
前述した所から明らかなように、本発明は過電圧のトランジェントによって生じる意図しない破損を防ぐために、すべてのボンディングパッドを相互連結して、過電圧のトランジェント電荷を有しているパッドにおけるサージ電圧を低抵抗の通路を経て大地に関連するボンディングパッドに直ちに回送させるようにした集積回路用の改良保護デバイスを提供する。
【0029】
本発明は上述した例のみに限定されるものでなく、特許請求の範囲に記載した範囲内で幾多の変更を加え得ることは当業者に明かである。
【図面の簡単な説明】
【図1】 通常の集積回路チップの頂部平面図である。
【図2】 本発明の原理に従って構成した保護デバイスを有する通常の集積回路チップの頂部平面図である。
【図3】 図2の集積回路チップのボンディングパッドの拡大図である。
【図4】 集積回路チップのボンディングパッド用の他の例の拡大図である。
【図5】 図2の5-5線上での拡大部分断面図である。
【図6】 導電パッドをボンディングパッドに結合させる他の例の同じく図2の5-5線上での拡大部分断面図である。
Claims (15)
- 集積回路チップ用のサージ保護デバイスにおいて、該デバイスが:
少なくとも一部分が前記集積回路チップの外周内に置かれた絶縁層と;
該絶縁層上の接地面と;
前記接地面の周囲にあって、該接地面から予定した間隔離間され、前記絶縁層上にあって前記集積回路チップのボンディングパッドに結合させるための複数の導電パッドと;
前記接地面に結合される前記絶縁層上の接地パッドと;
を具えていることを特徴とするサージ保護デバイス。 - 前記絶縁層を、前記集積回路チップの前記ボンディングパッドの一部に重なるように構成したことを特徴とする請求項1に記載のサージ保護デバイス。
- 前記絶縁層を、前記集積回路チップの前記ボンディングパッドの延長部分に重なるように構成したことを特徴とする請求項1に記載のサージ保護デバイス。
- 前記デバイスが、前記導電パッドを前記集積回路のボンディングパッドに結合させるために、前記絶縁層を経る複数の通路も具えていることを特徴とする請求項1に記載のサージ保護デバイス。
- 前記デバイスが、前記導電パッドを前記集積回路チップのボンディングパッドに結合させるラップアラウンド導体も具えていることを特徴とする請求項1に記載のサージ保護デバイス。
- 前記絶縁層を不活性層としたことを特徴とする請求項1に記載のサージ保護デバイス。
- 前記接地面が前記絶縁層の中央部分に重なるようにしたことを特徴とする請求項1に記載のサージ保護デバイス。
- 前記導電パッドと接地面との間の前記予定した間隔をシリコーンン又はシリコーンを主成分とする組成物で満たしたことを特徴とする請求項1に記載のサージ保護デバイス。
- 前記導電パッドと接地面との間の前記予定した間隔を非線形抵抗材料で満たしたことを特徴とする請求項1に記載のサージ保護デバイス。
- 前記導電パッドと接地面との間の前記予定した間隔をニートな誘電ポリマ、ガラス、セラミック又はその複合材料で満たしたことを特徴とする請求項1に記載のサージ保護デバイス。
- 過電圧トランジェントによって生じる意図しない破損から保護される集積回路において、該集積回路が:
中央部分に回路素子を有する半導体本体と;
前記中央部分の周りに配置され、且つ前記回路素子に結合される複数のボンディングパッドと;
前記中央部分及び各ボンディングパッドの一部分の上にあって、接地面を上に有している絶縁層と;
前記絶縁層上にあって、前記ボンディングパッドに結合され、且つ前記接地面から予定した間隔離間させた複数の導電パッドと;
を具えており、
前記予定した間隔は、過電圧トランジェントが生じた場合に、前記導電パッドと前記接地面の間のギャップを横切って電流が流れるように選択されていることを特徴とする集積回路。 - 前記絶縁層によって覆われる各ボンディングパッドの部分をボンディングパッドの延長部としたこと特徴とする請求項11に記載の集積回路。
- 前記絶縁層を不活性層としたことを特徴とする請求項11に記載の集積回路。
- 前記導電パッドを前記絶縁層を経る複数の通路を経て前記ボンディングパッドに結合させたことを特徴とする請求項11に記載の集積回路。
- 前記導電パッドをラップアラウンド導体によってボンディングパッドに結合させたことを特徴とする請求項11に記載の集積回路。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/037,771 US6130459A (en) | 1998-03-10 | 1998-03-10 | Over-voltage protection device for integrated circuits |
US09/037,771 | 1998-03-10 | ||
PCT/US1999/005270 WO1999046820A1 (en) | 1998-03-10 | 1999-03-09 | Over-voltage protection device for integrated circuits |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002507062A JP2002507062A (ja) | 2002-03-05 |
JP4505136B2 true JP4505136B2 (ja) | 2010-07-21 |
Family
ID=21896244
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000536108A Expired - Lifetime JP4505136B2 (ja) | 1998-03-10 | 1999-03-09 | 集積回路用過電圧保護デバイス |
Country Status (5)
Country | Link |
---|---|
US (2) | US6130459A (ja) |
EP (1) | EP1062688A1 (ja) |
JP (1) | JP4505136B2 (ja) |
AU (1) | AU3077599A (ja) |
WO (1) | WO1999046820A1 (ja) |
Families Citing this family (37)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6130459A (en) | 1998-03-10 | 2000-10-10 | Oryx Technology Corporation | Over-voltage protection device for integrated circuits |
US6211554B1 (en) | 1998-12-08 | 2001-04-03 | Littelfuse, Inc. | Protection of an integrated circuit with voltage variable materials |
US6351011B1 (en) | 1998-12-08 | 2002-02-26 | Littlefuse, Inc. | Protection of an integrated circuit with voltage variable materials |
US6313541B1 (en) * | 1999-06-08 | 2001-11-06 | Winbond Electronics Corp. | Bone-pad with pad edge strengthening structure |
AU6531600A (en) | 1999-08-27 | 2001-03-26 | Lex Kosowsky | Current carrying structure using voltage switchable dielectric material |
US7825491B2 (en) | 2005-11-22 | 2010-11-02 | Shocking Technologies, Inc. | Light-emitting device using voltage switchable dielectric material |
US7695644B2 (en) | 1999-08-27 | 2010-04-13 | Shocking Technologies, Inc. | Device applications for voltage switchable dielectric material having high aspect ratio particles |
US7446030B2 (en) | 1999-08-27 | 2008-11-04 | Shocking Technologies, Inc. | Methods for fabricating current-carrying structures using voltage switchable dielectric materials |
US7183891B2 (en) | 2002-04-08 | 2007-02-27 | Littelfuse, Inc. | Direct application voltage variable material, devices employing same and methods of manufacturing such devices |
EP1494284A1 (en) * | 2003-06-30 | 2005-01-05 | Freescale Semiconductor, Inc. | Overvoltage protection device |
KR100582497B1 (ko) * | 2004-02-24 | 2006-05-23 | 삼성전자주식회사 | 정전기 방전 보호 패턴을 포함하는 인쇄회로기판을 갖는 메모리 카드 |
US7324317B2 (en) * | 2004-08-31 | 2008-01-29 | Intel Corporation | Control of breakdown voltage for microelectronic packaging |
CN100518439C (zh) * | 2004-12-24 | 2009-07-22 | 鸿富锦精密工业(深圳)有限公司 | 防止静电放电的印刷电路板 |
US7593203B2 (en) * | 2005-02-16 | 2009-09-22 | Sanmina-Sci Corporation | Selective deposition of embedded transient protection for printed circuit boards |
TWI389205B (zh) * | 2005-03-04 | 2013-03-11 | Sanmina Sci Corp | 使用抗鍍層分隔介層結構 |
US9781830B2 (en) | 2005-03-04 | 2017-10-03 | Sanmina Corporation | Simultaneous and selective wide gap partitioning of via structures using plating resist |
US7567416B2 (en) * | 2005-07-21 | 2009-07-28 | Cooper Technologies Company | Transient voltage protection device, material, and manufacturing methods |
WO2007062122A2 (en) | 2005-11-22 | 2007-05-31 | Shocking Technologies, Inc. | Semiconductor devices including voltage switchable materials for over-voltage protection |
US7968014B2 (en) | 2006-07-29 | 2011-06-28 | Shocking Technologies, Inc. | Device applications for voltage switchable dielectric material having high aspect ratio particles |
EP2084748A4 (en) | 2006-09-24 | 2011-09-28 | Shocking Technologies Inc | FORMULATIONS FOR A VOLTAGE-SWITCHABLE DIELECTRIC MATERIAL WITH A DEVICED VOLTAGE CONTACT BEHAVIOR AND METHOD OF MANUFACTURING THEREOF |
US7793236B2 (en) | 2007-06-13 | 2010-09-07 | Shocking Technologies, Inc. | System and method for including protective voltage switchable dielectric material in the design or simulation of substrate devices |
US8206614B2 (en) | 2008-01-18 | 2012-06-26 | Shocking Technologies, Inc. | Voltage switchable dielectric material having bonded particle constituents |
US8203421B2 (en) | 2008-04-14 | 2012-06-19 | Shocking Technologies, Inc. | Substrate device or package using embedded layer of voltage switchable dielectric material in a vertical switching configuration |
US9208931B2 (en) | 2008-09-30 | 2015-12-08 | Littelfuse, Inc. | Voltage switchable dielectric material containing conductor-on-conductor core shelled particles |
EP2342722A2 (en) | 2008-09-30 | 2011-07-13 | Shocking Technologies Inc | Voltage switchable dielectric material containing conductive core shelled particles |
US20100091475A1 (en) * | 2008-10-15 | 2010-04-15 | Qualcomm Incorporated | Electrostatic Discharge (ESD) Shielding For Stacked ICs |
US8362871B2 (en) | 2008-11-05 | 2013-01-29 | Shocking Technologies, Inc. | Geometric and electric field considerations for including transient protective material in substrate devices |
US8272123B2 (en) | 2009-01-27 | 2012-09-25 | Shocking Technologies, Inc. | Substrates having voltage switchable dielectric materials |
US9226391B2 (en) | 2009-01-27 | 2015-12-29 | Littelfuse, Inc. | Substrates having voltage switchable dielectric materials |
US8399773B2 (en) | 2009-01-27 | 2013-03-19 | Shocking Technologies, Inc. | Substrates having voltage switchable dielectric materials |
WO2010110909A1 (en) | 2009-03-26 | 2010-09-30 | Shocking Technologies, Inc. | Components having voltage switchable dielectric materials |
US9053844B2 (en) | 2009-09-09 | 2015-06-09 | Littelfuse, Inc. | Geometric configuration or alignment of protective material in a gap structure for electrical devices |
US9224728B2 (en) | 2010-02-26 | 2015-12-29 | Littelfuse, Inc. | Embedded protection against spurious electrical events |
US9082622B2 (en) | 2010-02-26 | 2015-07-14 | Littelfuse, Inc. | Circuit elements comprising ferroic materials |
US9320135B2 (en) | 2010-02-26 | 2016-04-19 | Littelfuse, Inc. | Electric discharge protection for surface mounted and embedded components |
US8399969B2 (en) * | 2010-07-27 | 2013-03-19 | Visera Technologies Company Limited | Chip package and fabricating method thereof |
CN111599859B (zh) * | 2019-02-21 | 2023-06-23 | 株洲中车时代半导体有限公司 | 一种具有过压保护功能的晶闸管及制造方法 |
Family Cites Families (36)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3676472A (en) | 1969-07-28 | 1972-07-11 | American Home Prod | Certain linoleic and linolenic acid ester fractions of vegetable oils and derivatives thereof |
US3676742A (en) * | 1971-05-24 | 1972-07-11 | Signetics Corp | Means including a spark gap for protecting an integrated circuit from electrical discharge |
US4103274A (en) | 1976-09-13 | 1978-07-25 | General Electric Company | Reconstituted metal oxide varistor |
US4298416A (en) | 1976-12-08 | 1981-11-03 | Huron Chemicals Limited | Protection of substrates against corrosion |
US4483973A (en) | 1982-02-17 | 1984-11-20 | General Electric Company | Adhesion promoters for one-component RTV silicone compositions |
US4523001A (en) | 1983-03-17 | 1985-06-11 | General Electric Company | Scavengers for one component alkoxy-functional RTV compositions |
US4499234A (en) | 1983-10-14 | 1985-02-12 | General Electric Company | Non-corrosive silicone RTV compositions |
US4514529A (en) | 1984-03-27 | 1985-04-30 | Loctite Corporation | Oil resistant low modulus silicone sealant composition |
US4563498A (en) | 1984-07-05 | 1986-01-07 | General Electric Company | Curable silicone compositions and processes |
US4554338A (en) | 1984-08-27 | 1985-11-19 | General Electric Company | Room temperature vulcanizable organopolysiloxane compositions and method for making |
US4580794A (en) | 1984-11-16 | 1986-04-08 | Jamak, Inc. | Silicon rubber gasket and material |
ES8900238A1 (es) | 1985-03-29 | 1989-04-01 | Raychem Ltd | Un conectador electrico para conectar una pluralidad de lineas electricas. |
JPS61237462A (ja) * | 1985-04-13 | 1986-10-22 | Toshiba Corp | 集積回路 |
US4586105A (en) * | 1985-08-02 | 1986-04-29 | General Motors Corporation | High voltage protection device with a tape covered spark gap |
JPS6281050A (ja) * | 1985-10-04 | 1987-04-14 | Nec Corp | 静電保護回路 |
US4726991A (en) | 1986-07-10 | 1988-02-23 | Eos Technologies Inc. | Electrical overstress protection material and process |
JPH0650761B2 (ja) * | 1986-08-12 | 1994-06-29 | 富士通株式会社 | 半導体装置 |
US4819047A (en) * | 1987-05-15 | 1989-04-04 | Advanced Micro Devices, Inc. | Protection system for CMOS integrated circuits |
US4977357A (en) | 1988-01-11 | 1990-12-11 | Shrier Karen P | Overvoltage protection device and material |
US5029041A (en) * | 1989-08-31 | 1991-07-02 | Northern Telecom Limited | Electrostatic discharge protection for a printed circuit board |
US5195010A (en) * | 1990-01-23 | 1993-03-16 | Thomson, S.A. | Electrostatic discharge voltage protection circuit for a solid state instrument |
JP2966918B2 (ja) * | 1990-11-22 | 1999-10-25 | 株式会社東芝 | 半導体装置 |
US5315472A (en) * | 1991-07-23 | 1994-05-24 | Hewlett Packard Company | Ground ring/spark gap ESD protection of tab circuits |
JP2581348B2 (ja) * | 1991-07-29 | 1997-02-12 | 日立化成工業株式会社 | チップ型ヒューズの製造法 |
US5301084A (en) * | 1991-08-21 | 1994-04-05 | National Semiconductor Corporation | Electrostatic discharge protection for CMOS integrated circuits |
JP3139783B2 (ja) * | 1991-08-22 | 2001-03-05 | 株式会社東芝 | 半導体集積回路装置 |
US5246388A (en) * | 1992-06-30 | 1993-09-21 | Amp Incorporated | Electrical over stress device and connector |
US5340641A (en) * | 1993-02-01 | 1994-08-23 | Antai Xu | Electrical overstress pulse protection |
FR2715504B1 (fr) * | 1994-01-25 | 1996-04-05 | Sgs Thomson Microelectronics | Circuit intégré incorporant une protection contre les décharges électrostatiques. |
US5498901A (en) * | 1994-08-23 | 1996-03-12 | National Semiconductor Corporation | Lead frame having layered conductive planes |
JP2586835B2 (ja) * | 1994-10-28 | 1997-03-05 | 日本電気株式会社 | 半導体集積回路 |
DE19601650A1 (de) * | 1996-01-18 | 1997-07-24 | Telefunken Microelectron | Anordnung zum Schutz elektrischer und elektronischer Bauelemente vor elektrostatischen Entladungen |
EP0879470B1 (en) * | 1996-01-22 | 2005-11-09 | Surgx Corporation | Over-voltage protection device and method for making same |
US5715127A (en) * | 1996-05-06 | 1998-02-03 | Winbond Electronics Corp. | Method for preventing electrostatic discharge failure in an integrated circuit package |
US5825084A (en) * | 1996-08-22 | 1998-10-20 | Express Packaging Systems, Inc. | Single-core two-side substrate with u-strip and co-planar signal traces, and power and ground planes through split-wrap-around (SWA) or split-via-connections (SVC) for packaging IC devices |
US6130459A (en) | 1998-03-10 | 2000-10-10 | Oryx Technology Corporation | Over-voltage protection device for integrated circuits |
-
1998
- 1998-03-10 US US09/037,771 patent/US6130459A/en not_active Expired - Lifetime
-
1999
- 1999-03-09 JP JP2000536108A patent/JP4505136B2/ja not_active Expired - Lifetime
- 1999-03-09 WO PCT/US1999/005270 patent/WO1999046820A1/en active Search and Examination
- 1999-03-09 EP EP99912392A patent/EP1062688A1/en not_active Withdrawn
- 1999-03-09 AU AU30775/99A patent/AU3077599A/en not_active Abandoned
-
2000
- 2000-10-06 US US09/684,530 patent/US6433394B1/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US6433394B1 (en) | 2002-08-13 |
WO1999046820A1 (en) | 1999-09-16 |
JP2002507062A (ja) | 2002-03-05 |
AU3077599A (en) | 1999-09-27 |
US6130459A (en) | 2000-10-10 |
EP1062688A1 (en) | 2000-12-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4505136B2 (ja) | 集積回路用過電圧保護デバイス | |
US6064094A (en) | Over-voltage protection system for integrated circuits using the bonding pads and passivation layer | |
US6570765B2 (en) | Over-voltage protection for electronic circuits | |
US6621126B2 (en) | Multifinger silicon controlled rectifier structure for electrostatic discharge protection | |
US7535105B2 (en) | Inter-chip ESD protection structure for high speed and high frequency devices | |
US6822295B2 (en) | Overvoltage protection device using pin diodes | |
US7186594B2 (en) | High voltage ESD-protection structure | |
EP0385581B1 (en) | Voltage protection system | |
US20070297108A1 (en) | Ceramic Substrate for Light Emitting Diode Where the Substrate Incorporates ESD Protection | |
KR20060115598A (ko) | 전자 회로, 정전기 방전 신호의 방향 전환용 전자 회로 및정전기 방전 신호 소거 방법 | |
GB2368975A (en) | Protection device with a silicon-controlled rectifier | |
US5572061A (en) | ESD protection device for antifuses with top polysilicon electrode | |
JPH06113445A (ja) | 電気通信装置の保護装置 | |
CN102860141A (zh) | 用于表面安装式和嵌入式部件的放电保护 | |
US6252256B1 (en) | Overvoltage protection circuit | |
KR100271992B1 (ko) | 정전방전보호기능을갖는리드프레임과그의제조방법및패키지화된반도체장치 | |
US7019382B2 (en) | Arrangement for ESD protection of an integrated circuit | |
WO1987001899A1 (en) | Static charge protector for integrated circuits | |
JP3549916B2 (ja) | 過電圧保護回路 | |
KR102255242B1 (ko) | 임베디드 퓨즈를 가진 서지 보호 장치 | |
US20050024800A1 (en) | Voltage protection device | |
KR20010023585A (ko) | 보호 회로 | |
JP2674073B2 (ja) | 集積回路装置 | |
JPH1140746A (ja) | サージ保護回路装置およびこれに用いる半導体素子構造 | |
JP2003031710A (ja) | モノリシックicパッケージ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060106 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091201 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100301 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100330 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100426 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130430 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130430 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140430 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |