JP2581348B2 - チップ型ヒューズの製造法 - Google Patents
チップ型ヒューズの製造法Info
- Publication number
- JP2581348B2 JP2581348B2 JP3188691A JP18869191A JP2581348B2 JP 2581348 B2 JP2581348 B2 JP 2581348B2 JP 3188691 A JP3188691 A JP 3188691A JP 18869191 A JP18869191 A JP 18869191A JP 2581348 B2 JP2581348 B2 JP 2581348B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor circuit
- type fuse
- chip
- ceramic substrate
- width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Fuses (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、チップ型ヒューズの製
造法に関する。
造法に関する。
【０００２】
【従来の技術】従来、電子機器の誤動作、短絡等の故障
により生じた過電流による電子機器の発熱、火災等の事
故を防止するために、ガラス管の端子間に金属の可溶材
料を接続した管ヒューズが用いられていた。しかし、電
子機器が小型化になるにつれ、前記のような管ヒューズ
では大き過ぎる、量産性に劣る、配線板に表面実装しに
くい等の問題がある。
により生じた過電流による電子機器の発熱、火災等の事
故を防止するために、ガラス管の端子間に金属の可溶材
料を接続した管ヒューズが用いられていた。しかし、電
子機器が小型化になるにつれ、前記のような管ヒューズ
では大き過ぎる、量産性に劣る、配線板に表面実装しに
くい等の問題がある。
【０００３】上記のような問題点を解決するために、特
開昭６２−１７２６２６号公報に示されるように、セラ
ミック基板の両端部に電極を設け、電極間にヒユーズ用
ワイヤ（可溶体）をボンディングしたチップ型ヒュー
ズ、セラミック基板の上面に厚膜法、めっき法等で電極
や導体回路（可溶体）を形成したチップ型ヒューズなど
が提案された。
開昭６２−１７２６２６号公報に示されるように、セラ
ミック基板の両端部に電極を設け、電極間にヒユーズ用
ワイヤ（可溶体）をボンディングしたチップ型ヒュー
ズ、セラミック基板の上面に厚膜法、めっき法等で電極
や導体回路（可溶体）を形成したチップ型ヒューズなど
が提案された。
【０００４】
【発明が解決しようとする課題】しかしながら上記に示
すようなチップ型ヒューズは、ワイヤ、導体回路等の可
溶体の断面積が一定なため、発熱量が均一である。この
ため過電流が流れたときの溶断時間が長くなるという欠
点がある。
すようなチップ型ヒューズは、ワイヤ、導体回路等の可
溶体の断面積が一定なため、発熱量が均一である。この
ため過電流が流れたときの溶断時間が長くなるという欠
点がある。
【０００５】本発明は上記のような欠点のないチップ型
ヒューズの製造法を提供することを目的とするものであ
る。
ヒューズの製造法を提供することを目的とするものであ
る。
【０００６】
【課題を解決するための手段】本発明はセラミック基板
の表面を粗化した後、該セラミック基板の表面に金属被
膜を形成し、ついで金属被膜の上面にレジスト膜を形成
し、しかる後露光、現像、エッチング、レジスト膜を剥
離し、金属被膜の必要な部分のみを残して導体回路を形
成し、導体回路の上面及びセラミック基板の上部露出面
に保護膜を形成後、チップ状に成形してチップ型ヒュー
ズを製造する方法において、上記導体回路の３ケ所に切
り欠き部を設けて幅の狭い部分を形成し、このうち中央
部分の導体回路の幅を左右の導体回路の幅より狭くする
チップ型ヒューズの製造法に関する。
の表面を粗化した後、該セラミック基板の表面に金属被
膜を形成し、ついで金属被膜の上面にレジスト膜を形成
し、しかる後露光、現像、エッチング、レジスト膜を剥
離し、金属被膜の必要な部分のみを残して導体回路を形
成し、導体回路の上面及びセラミック基板の上部露出面
に保護膜を形成後、チップ状に成形してチップ型ヒュー
ズを製造する方法において、上記導体回路の３ケ所に切
り欠き部を設けて幅の狭い部分を形成し、このうち中央
部分の導体回路の幅を左右の導体回路の幅より狭くする
チップ型ヒューズの製造法に関する。
【０００７】本発明で用いるセラミック基板は特に制限
はないが、アルミナ基板を用いることが好ましい。また
セラミック基板の表面を粗化する方法についても特に制
限はないが、ＮａＯＨ、ＫＯＨ等のアルカリ溶融塩（粗
化液）を用いて粗化することが好ましい。
はないが、アルミナ基板を用いることが好ましい。また
セラミック基板の表面を粗化する方法についても特に制
限はないが、ＮａＯＨ、ＫＯＨ等のアルカリ溶融塩（粗
化液）を用いて粗化することが好ましい。
【０００８】金属被膜の形成方法については特に制限は
ないが、めっき法で形成することが好ましい。金属被膜
としては、可溶体の金属であれば特に制限はないが、Ｃ
ｕ、Ｚｎ、Ｓｎ等の低融点金属を用いることが好まし
い。一方電極を形成する金属被膜としては、半田付けが
容易なＣｕ、Ａｕ、Ｚｎ、Ｓｎ等の金属を用いることが
好ましい。さらに保護膜については、難燃性が必要とさ
れるため、シリコーン樹脂を用いることが好ましい。
ないが、めっき法で形成することが好ましい。金属被膜
としては、可溶体の金属であれば特に制限はないが、Ｃ
ｕ、Ｚｎ、Ｓｎ等の低融点金属を用いることが好まし
い。一方電極を形成する金属被膜としては、半田付けが
容易なＣｕ、Ａｕ、Ｚｎ、Ｓｎ等の金属を用いることが
好ましい。さらに保護膜については、難燃性が必要とさ
れるため、シリコーン樹脂を用いることが好ましい。
【０００９】切り欠き部を形成した後の中央部分の導体
回路の幅は左右の切り欠き部を形成した後の導体回路の
幅より狭くすることが必要とされ、この条件以外では溶
断時間が長くなるという欠点が生じる。また切り欠き部
を形成した後の中央部分の導体回路の幅については特に
制限はないが、２０〜５０μｍの範囲とすれば、溶断時
間をさらに短くすることができるので好ましい。
回路の幅は左右の切り欠き部を形成した後の導体回路の
幅より狭くすることが必要とされ、この条件以外では溶
断時間が長くなるという欠点が生じる。また切り欠き部
を形成した後の中央部分の導体回路の幅については特に
制限はないが、２０〜５０μｍの範囲とすれば、溶断時
間をさらに短くすることができるので好ましい。
【００１０】導体回路中に形成する切り欠き部は３ケ所
とされ、２ケ所以下では切り欠き部で発生した熱は、電
極を伝わって逃げてしまうという欠点が生じ、４ケ所以
上であると溶断時間は短くなるが、導体回路を形成する
際にパターンのばらつき（抵抗値のばらつき）が大きく
なり、歩留りが低下するという欠点が生じる。
とされ、２ケ所以下では切り欠き部で発生した熱は、電
極を伝わって逃げてしまうという欠点が生じ、４ケ所以
上であると溶断時間は短くなるが、導体回路を形成する
際にパターンのばらつき（抵抗値のばらつき）が大きく
なり、歩留りが低下するという欠点が生じる。
【００１１】
【実施例】以下本発明の実施例を説明する。 実施例１ 両端に直径が０．８ｍｍ（φ）のスルーホールを形成し
たアルミナセラミック基板（日立化成工業製、商品名ハ
ロックス５５２、寸法８０×８０×厚さ０．６３５ｍ
ｍ）を脱指液（日立化成工業製、商品名ＨＣＲ−２０
１）で洗浄し、乾燥後３５０℃に加熱したＮａＯＨ融液
中に１０分間浸漬して粗化を行い、図３の（ａ）に示す
ようなアルミナセラミック基板２を得た。粗化後、濃度
１０重量％のＨ2ＳＯ4溶液中に５分間浸漬し、アルミナ
セラミック基板２の表面を中和し、ついで水洗後無電解
銅めっきを２時間行い図３の（ｂ）に示すように厚さ４
μｍの銅の被膜６を形成した。なお無電解銅めっき液
は、日立化成工業製の商品名Ｌ−５９を用いた。
たアルミナセラミック基板（日立化成工業製、商品名ハ
ロックス５５２、寸法８０×８０×厚さ０．６３５ｍ
ｍ）を脱指液（日立化成工業製、商品名ＨＣＲ−２０
１）で洗浄し、乾燥後３５０℃に加熱したＮａＯＨ融液
中に１０分間浸漬して粗化を行い、図３の（ａ）に示す
ようなアルミナセラミック基板２を得た。粗化後、濃度
１０重量％のＨ2ＳＯ4溶液中に５分間浸漬し、アルミナ
セラミック基板２の表面を中和し、ついで水洗後無電解
銅めっきを２時間行い図３の（ｂ）に示すように厚さ４
μｍの銅の被膜６を形成した。なお無電解銅めっき液
は、日立化成工業製の商品名Ｌ−５９を用いた。
【００１２】銅めっき後、感光性レジストフィルム（日
立化成工業製、商品名ＰＨＴ−８６２ＡＦ−２５）（図
示せず）を前記銅の被膜６の全表面に貼付し、さらにそ
の上面に、得られる導体回路と同形状に透明な部分を形
成したネガフィルム（図示せず）を貼付し、露光してネ
ガフィルムの透明な部分の下面に配設した感光性レジス
トフィルムを硬化させた。ついでネガフィルムを取り除
き、さらに現像して硬化していない部分、詳しくは露光
していない部分の感光性レジストフィルムを除去して図
３の（ｃ）に示すようなレジスト膜１０を形成した。し
かる後濃度２５重量％の過硫酸アンモニウムの溶液でエ
ッチングを行い、図３の（ｄ）に示すように導体回路と
して不必要な部分の銅の被膜６を除去した。この後濃度
５重量％のＮａＯＨ溶液で硬化している感光性レジスト
フィルムを剥離し、図３の（ｅ）に示すように導体回路
（可溶体部）３及び電極４を形成したセラミック配線板
を得た。
立化成工業製、商品名ＰＨＴ−８６２ＡＦ−２５）（図
示せず）を前記銅の被膜６の全表面に貼付し、さらにそ
の上面に、得られる導体回路と同形状に透明な部分を形
成したネガフィルム（図示せず）を貼付し、露光してネ
ガフィルムの透明な部分の下面に配設した感光性レジス
トフィルムを硬化させた。ついでネガフィルムを取り除
き、さらに現像して硬化していない部分、詳しくは露光
していない部分の感光性レジストフィルムを除去して図
３の（ｃ）に示すようなレジスト膜１０を形成した。し
かる後濃度２５重量％の過硫酸アンモニウムの溶液でエ
ッチングを行い、図３の（ｄ）に示すように導体回路と
して不必要な部分の銅の被膜６を除去した。この後濃度
５重量％のＮａＯＨ溶液で硬化している感光性レジスト
フィルムを剥離し、図３の（ｅ）に示すように導体回路
（可溶体部）３及び電極４を形成したセラミック配線板
を得た。
【００１３】次に該セラミック配線板を水洗、乾燥後印
刷法で導体回路３の上面及びアルミナセラミック基板２
の上部露出面にシリコーン樹脂（東レ・ダウ・コーニン
グ製、商品名ＳＥ−１７００）を６０μｍの厚さに塗布
し、オーブン中で１３０℃で１５分間硬化させ、図３の
（ｆ）に示すようにシリコーン保護膜９を形成した。つ
いで脱脂液（日立化成工業製、商品名ＨＣＲ−２０１）
で洗浄し、水洗後濃度１０重量％のＨ2ＳＯ4溶液中に１
分間浸漬し、再水洗後、従来公知の方法で無電解ニッケ
ルめっき及び金めっきを施し、図３の（ｇ）に示すよう
にそれぞれ２．０μｍ及び０．１μｍのニッケルの被膜
７及び金の被膜８を形成したチップ型ヒューズ基板を得
た。なお無電解ニッケルめっき液は、日本カニゼン製の
商品名Ｓ−６８０を用い、浴温７０℃で１０分間めっき
を行い、無電解金めっき液は、ＥＥＪＡ製の商品名レク
トロレスプレップを用い、浴温９０℃で１０分間めっき
を行った。このようにして得られたチップ型ヒューズ基
板をスライングマシーン（ディスコ製、商品名ＤＡＤ−
２Ｈ−６）を用いて両端部を切断し、図１及び図２に示
すように３ヶ所に切り欠き部１１を形成したチップ型ヒ
ューズ１を得た。なお図１及び図２においては５はスル
ーホールである。得られたチップ型ヒューズの化溶体部
分である導体回路３の形状を図４に示す。なお導体回路
３の厚さは４μｍ、切り欠き部１１を形成した後の中央
部分の導体回路Ａの幅は３０μｍ、左右の導体回路Ｂの
幅は１００μｍ及び導体抵抗は０．２Ωになるよう調整
した。
刷法で導体回路３の上面及びアルミナセラミック基板２
の上部露出面にシリコーン樹脂（東レ・ダウ・コーニン
グ製、商品名ＳＥ−１７００）を６０μｍの厚さに塗布
し、オーブン中で１３０℃で１５分間硬化させ、図３の
（ｆ）に示すようにシリコーン保護膜９を形成した。つ
いで脱脂液（日立化成工業製、商品名ＨＣＲ−２０１）
で洗浄し、水洗後濃度１０重量％のＨ2ＳＯ4溶液中に１
分間浸漬し、再水洗後、従来公知の方法で無電解ニッケ
ルめっき及び金めっきを施し、図３の（ｇ）に示すよう
にそれぞれ２．０μｍ及び０．１μｍのニッケルの被膜
７及び金の被膜８を形成したチップ型ヒューズ基板を得
た。なお無電解ニッケルめっき液は、日本カニゼン製の
商品名Ｓ−６８０を用い、浴温７０℃で１０分間めっき
を行い、無電解金めっき液は、ＥＥＪＡ製の商品名レク
トロレスプレップを用い、浴温９０℃で１０分間めっき
を行った。このようにして得られたチップ型ヒューズ基
板をスライングマシーン（ディスコ製、商品名ＤＡＤ−
２Ｈ−６）を用いて両端部を切断し、図１及び図２に示
すように３ヶ所に切り欠き部１１を形成したチップ型ヒ
ューズ１を得た。なお図１及び図２においては５はスル
ーホールである。得られたチップ型ヒューズの化溶体部
分である導体回路３の形状を図４に示す。なお導体回路
３の厚さは４μｍ、切り欠き部１１を形成した後の中央
部分の導体回路Ａの幅は３０μｍ、左右の導体回路Ｂの
幅は１００μｍ及び導体抵抗は０．２Ωになるよう調整
した。
【００１４】実施例２ 実施例１と同様のアルミナセラミック基板を実施例１と
同様の方法で粗化し、以下実施例１と同様の工程を経て
チップ型ヒューズを得た。得られたチップ型ヒューズの
導体回路の形状は図４に示したものと同形状とした。な
お導体回路３の厚さは４μｍ、切り欠き部１１を形成し
た後の中央部分の導体回路Ａの幅は５５μｍ、左右の導
体回路の幅は１００μｍ及び導体抵抗は０．２Ωになる
よう調整した。
同様の方法で粗化し、以下実施例１と同様の工程を経て
チップ型ヒューズを得た。得られたチップ型ヒューズの
導体回路の形状は図４に示したものと同形状とした。な
お導体回路３の厚さは４μｍ、切り欠き部１１を形成し
た後の中央部分の導体回路Ａの幅は５５μｍ、左右の導
体回路の幅は１００μｍ及び導体抵抗は０．２Ωになる
よう調整した。
【００１５】比較例１ 実施例１と同様のアルミナセラミック基板を実施例１と
同様の方法で粗化し、以下実施例１と同様の工程を経て
導体回路が図５に示す形状のチップ型ヒューズを得た。
なお導体回路３の厚さは４μｍ、切り欠き部１１を形成
した後の中央部分の導体回路Ｃの幅は１００μｍ、左右
の導体回路Ｄの幅は３０μｍ及び導体抵抗は０．２Ωに
なるよう調整した。
同様の方法で粗化し、以下実施例１と同様の工程を経て
導体回路が図５に示す形状のチップ型ヒューズを得た。
なお導体回路３の厚さは４μｍ、切り欠き部１１を形成
した後の中央部分の導体回路Ｃの幅は１００μｍ、左右
の導体回路Ｄの幅は３０μｍ及び導体抵抗は０．２Ωに
なるよう調整した。
【００１６】比較例２ 実施例１と同様のアルミナセラミック基板を実施例１と
同様の方法で粗化し、以下実施例１と同様の工程を経て
導体回路が図６に示す形状（切り欠き部無し）のチップ
型ヒューズを得た。なお導体回路３の厚さは４μｍ及び
導体抵抗は０．２Ωになるように調整した。
同様の方法で粗化し、以下実施例１と同様の工程を経て
導体回路が図６に示す形状（切り欠き部無し）のチップ
型ヒューズを得た。なお導体回路３の厚さは４μｍ及び
導体抵抗は０．２Ωになるように調整した。
【００１７】比較例３ 実施例１と同様のアルミナセラミック基板を実施例１と
同様の方法で粗化し、以下実施例１と同様の工程を経て
導体回路が図７に示す形状（切り欠き部１ヶ所）のチッ
プ型ヒューズを得た。なお導体回路３の厚さは４μｍ、
切り欠き部１１を形成した後の導体回路Ｅの幅は３０μ
ｍ及び導体抵抗は０．２Ωになるよう調整した。
同様の方法で粗化し、以下実施例１と同様の工程を経て
導体回路が図７に示す形状（切り欠き部１ヶ所）のチッ
プ型ヒューズを得た。なお導体回路３の厚さは４μｍ、
切り欠き部１１を形成した後の導体回路Ｅの幅は３０μ
ｍ及び導体抵抗は０．２Ωになるよう調整した。
【００１８】次に各実施例及び各比較例で得られたチッ
プ型ヒューズ２５ヶ用い、導体回路に３Ａの電流を流
し、そのときの溶断時間を求めた。その結果を表１に示
す。
プ型ヒューズ２５ヶ用い、導体回路に３Ａの電流を流
し、そのときの溶断時間を求めた。その結果を表１に示
す。
【００１９】
【表１】
【００２０】表１から明らかなように本発明の実施例に
なるチップ型ヒューズは、比較例のチップ型ヒューズに
比較して速断性に優れ、溶断時間のばらつきの小さいこ
とがわかる。
なるチップ型ヒューズは、比較例のチップ型ヒューズに
比較して速断性に優れ、溶断時間のばらつきの小さいこ
とがわかる。
【００２１】
【発明の効果】本発明によれば電子機器の誤動作、短絡
等の故障により生じた過電流による電子機器の発熱、火
災等の事故を防止するためのチップ型ヒューズにおい
て、量産性を維持したまま速断性を向上させ、特性の安
定性も向上させた電子機器保護用として好適なチップ型
ヒューズを提供することができる。
等の故障により生じた過電流による電子機器の発熱、火
災等の事故を防止するためのチップ型ヒューズにおい
て、量産性を維持したまま速断性を向上させ、特性の安
定性も向上させた電子機器保護用として好適なチップ型
ヒューズを提供することができる。
【図１】本発明の実施例になるチップ型ヒューズの傾斜
図である。
図である。
【図２】図１のＡ−Ａ線断面図である。
【図３】本発明の実施例になるチップ型ヒューズを得る
ための製造作業状態を示す断面図である。
ための製造作業状態を示す断面図である。
【図４】実施例１及び実施例２で得られたチップ型ヒュ
ーズの導体回路を示す平面図である。
ーズの導体回路を示す平面図である。
【図５】比較例１で得られたチップ型ヒューズの導体回
路を示す平面図である。
路を示す平面図である。
【図６】比較例２で得られたチップ型ヒューズの導体回
路を示す平面図である。
路を示す平面図である。
【図７】比較例３で得られたチップ型ヒューズの導体回
路を示す平面図である。
路を示す平面図である。
１ チップ型ヒューズ ２ アルミナセラミック基板 ３ 導体回路 ４ 電極 ５ スルーホール ６ 銅の被膜 ７ ニッケルの被膜 ８ 金の被膜 ９ シリコーン保護膜 １０ レジスト膜 １１ 切り欠き部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 池田 正義 茨城県下館市大字小川1500番地 日立化 成工業株式会社 下館第二工場内 (56)参考文献 特開 昭60−127630（ＪＰ，Ａ) 特開 昭62−246220（ＪＰ，Ａ)
Claims (2)
- 【請求項１】 セラミック基板の表面を粗化した後、該
セラミック基板の表面に金属被膜を形成し、ついで金属
被膜の上面にレジスト膜を形成し、しかる後露光、現
像、エッチング、レジスト膜を剥離し、金属被膜の必要
な部分のみを残して導体回路を形成し、導体回路の上面
及びセラミック基板の上部露出面に保護膜を形成後、チ
ップ状に成形してチップ型ヒューズを製造する方法にお
いて、上記導体回路の３ケ所に切り欠き部を設けて幅の
狭い部分を形成し、このうち中央部分の導体回路の幅を
左右の導体回路の幅より狭くすることを特徴とするチッ
プ型ヒューズの製造法。 - 【請求項２】 中央部分の導体回路の幅が２０〜５０μ
ｍである請求項１記載のチップ型ヒューズの製造法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3188691A JP2581348B2 (ja) | 1991-07-29 | 1991-07-29 | チップ型ヒューズの製造法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3188691A JP2581348B2 (ja) | 1991-07-29 | 1991-07-29 | チップ型ヒューズの製造法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0536341A JPH0536341A (ja) | 1993-02-12 |
| JP2581348B2 true JP2581348B2 (ja) | 1997-02-12 |
Family
ID=16228142
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3188691A Expired - Lifetime JP2581348B2 (ja) | 1991-07-29 | 1991-07-29 | チップ型ヒューズの製造法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2581348B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4298791B2 (ja) * | 1996-01-22 | 2009-07-22 | サージックス コーポレイション | 過電圧保護装置及び過電圧保護方法 |
| US5923239A (en) * | 1997-12-02 | 1999-07-13 | Littelfuse, Inc. | Printed circuit board assembly having an integrated fusible link |
| US6064094A (en) * | 1998-03-10 | 2000-05-16 | Oryx Technology Corporation | Over-voltage protection system for integrated circuits using the bonding pads and passivation layer |
| US6130459A (en) * | 1998-03-10 | 2000-10-10 | Oryx Technology Corporation | Over-voltage protection device for integrated circuits |
| US6373719B1 (en) | 2000-04-13 | 2002-04-16 | Surgx Corporation | Over-voltage protection for electronic circuits |
| JP7086165B1 (ja) * | 2020-12-24 | 2022-06-17 | 三菱電機株式会社 | 電力変換装置、及び遮断機構 |
| JP7086164B1 (ja) * | 2020-12-24 | 2022-06-17 | 三菱電機株式会社 | 電力変換装置、及び遮断機構 |
-
1991
- 1991-07-29 JP JP3188691A patent/JP2581348B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0536341A (ja) | 1993-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4521476A (en) | Hybrid integrated circuit and preparation thereof | |
| KR100191186B1 (ko) | 전류보호기 | |
| JP2008211257A (ja) | 集積型可融リンクを有するプリント回路板アセンブリ | |
| JPH0748584B2 (ja) | プリント回路及びその作成法 | |
| KR850001363B1 (ko) | 후막 파인패턴(thick film fine pattern) 도전체(導電體)의 제조방법 | |
| JPH05166454A (ja) | チップ型ヒューズ | |
| JP2581348B2 (ja) | チップ型ヒューズの製造法 | |
| US20020118094A1 (en) | Chip resistor and method of making the same | |
| JPH04255627A (ja) | チップ型ヒューズの製造法 | |
| JPH04242036A (ja) | チップ型ヒューズの製造法 | |
| JPH05144368A (ja) | チツプ型ヒユーズ及びその製造法 | |
| JPH04248221A (ja) | チップ型ヒューズの製造法 | |
| JPH08153456A (ja) | 電流保護素子 | |
| JPH0219992B2 (ja) | ||
| JPH04245132A (ja) | チップヒューズ用基板及びそれを用いたチップヒューズ | |
| KR100374075B1 (ko) | 전자부품 실장용 필름캐리어 테이프 및 그 제조방법 | |
| JP3275413B2 (ja) | リードフレームおよびその製造方法 | |
| JPH05198245A (ja) | チップ型ヒューズ及びその製造法 | |
| JPH0696654A (ja) | チップ型ヒューズの製造法 | |
| JP3568249B2 (ja) | 半導体装置及びそれに使用されるチップキャリアの製造方法 | |
| GB1597806A (en) | Thin film resistor and method for making the same | |
| JPH0481877B2 (ja) | ||
| JP4139185B2 (ja) | 配線基板の製造方法 | |
| JP2004153194A (ja) | Ｃｏｆフィルムキャリアテープの製造方法 | |
| KR20160097740A (ko) | 퓨즈 소자 및 이의 제조 방법 |