JPH0696654A - チップ型ヒューズの製造法 - Google Patents
チップ型ヒューズの製造法Info
- Publication number
- JPH0696654A JPH0696654A JP24197692A JP24197692A JPH0696654A JP H0696654 A JPH0696654 A JP H0696654A JP 24197692 A JP24197692 A JP 24197692A JP 24197692 A JP24197692 A JP 24197692A JP H0696654 A JPH0696654 A JP H0696654A
- Authority
- JP
- Japan
- Prior art keywords
- film
- resist film
- electrode
- conductor circuit
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Fuses (AREA)
Abstract
(57)【要約】
【目的】 セラミック基板と電極との密着力、半田耐熱
性及び量産性に優れるチップ型ヒューズを提供する。 【構成】 セラミック基板２の表面に形成された導体回
路３及び電極４の間にレジスト膜を形成し、さらに導体
回路３及び電極４の上面に低融点金属被膜を形成し、前
記セラミック基板２の上部露出面及び低融点金属被膜の
上面をシリコーン被膜で被覆する。
性及び量産性に優れるチップ型ヒューズを提供する。 【構成】 セラミック基板２の表面に形成された導体回
路３及び電極４の間にレジスト膜を形成し、さらに導体
回路３及び電極４の上面に低融点金属被膜を形成し、前
記セラミック基板２の上部露出面及び低融点金属被膜の
上面をシリコーン被膜で被覆する。
Description
【０００１】
【産業上の利用分野】本発明は、チップ型ヒューズの製
造法に関する。
造法に関する。
【０００２】
【従来の技術】一般に電子回路部品などにおいては、過
電流が流れないようにヒューズを設けて電子機器の発
熱、火災、破損等を防止するようにしている。該ヒュー
ズとしては、近年プリント基板等に直接実装するために
チップ型のものが開発されている。
電流が流れないようにヒューズを設けて電子機器の発
熱、火災、破損等を防止するようにしている。該ヒュー
ズとしては、近年プリント基板等に直接実装するために
チップ型のものが開発されている。
【０００３】従来ヒューズの製造法としては、特開昭６
３−２５２１１０号公報に示されるような方法がある。
この方法で製造されるヒューズは、ホーロー基板上に、
半田被膜が形成されており、過電流により半田被膜が破
断するように構成されている。
３−２５２１１０号公報に示されるような方法がある。
この方法で製造されるヒューズは、ホーロー基板上に、
半田被膜が形成されており、過電流により半田被膜が破
断するように構成されている。
【０００４】
【発明が解決しようとする課題】しかしながら上記の方
法によれば、プリント基板への半田付け時に生じる熱に
より、可溶体である半田被膜の導体抵抗が増加したり断
線してしまうという欠点がある。
法によれば、プリント基板への半田付け時に生じる熱に
より、可溶体である半田被膜の導体抵抗が増加したり断
線してしまうという欠点がある。
【０００５】本発明は、上記の欠点のないチップ型ヒュ
ーズの製造法を提供するものである。
ーズの製造法を提供するものである。
【０００６】
【課題を解決するための手段】本発明者らは、上記の欠
点について種々検討した結果、フォトエッチング法を用
いて無電解めっき法で形成したＣｕの被膜上の導体回路
と電極間にレジスト膜を形成し、ついでレジスト膜で保
護した部分を除いた導体回路及び電極の上面にめっき法
で低融点金属被膜を施して可溶体部及び電極を構成すれ
ば、導体回路と電極とが同一の工程で形成することがで
き、かつ電極とセラミック基板との密着力に優れ、プリ
ント板に半田付けする際、導体抵抗の増加、断線等が生
じないチップ型ヒューズが得られることを見出した。
点について種々検討した結果、フォトエッチング法を用
いて無電解めっき法で形成したＣｕの被膜上の導体回路
と電極間にレジスト膜を形成し、ついでレジスト膜で保
護した部分を除いた導体回路及び電極の上面にめっき法
で低融点金属被膜を施して可溶体部及び電極を構成すれ
ば、導体回路と電極とが同一の工程で形成することがで
き、かつ電極とセラミック基板との密着力に優れ、プリ
ント板に半田付けする際、導体抵抗の増加、断線等が生
じないチップ型ヒューズが得られることを見出した。
【０００７】本発明は、複数個のチップ型ヒューズを一
括して形成するセラミック基板の表面を粗化した後無電
解めっき法でＣｕの被膜を形成し、さらにＣｕの被膜の
上面にレジスト膜を形成し、しかる後露光、現像、エッ
チング、レジスト膜を剥離してＣｕの被膜の必要な部分
のみを残して導体回路及び電極を形成し、ついで導体回
路と電極間にレジスト膜を形成後、さらにレジスト膜で
保護した部分を除いた導体回路及び電極の上面にめっき
法で低融点金属被膜を形成し、前記セラミック基板の上
部露出面及び導体回路の上面に形成した低融点金属被膜
の上面にシリコーン被膜を形成した後前記セラミック基
板を個々に分割してチップ状に形成するチップ型ヒュー
ズの製造法に関する。
括して形成するセラミック基板の表面を粗化した後無電
解めっき法でＣｕの被膜を形成し、さらにＣｕの被膜の
上面にレジスト膜を形成し、しかる後露光、現像、エッ
チング、レジスト膜を剥離してＣｕの被膜の必要な部分
のみを残して導体回路及び電極を形成し、ついで導体回
路と電極間にレジスト膜を形成後、さらにレジスト膜で
保護した部分を除いた導体回路及び電極の上面にめっき
法で低融点金属被膜を形成し、前記セラミック基板の上
部露出面及び導体回路の上面に形成した低融点金属被膜
の上面にシリコーン被膜を形成した後前記セラミック基
板を個々に分割してチップ状に形成するチップ型ヒュー
ズの製造法に関する。
【０００８】本発明において低融点金属被膜は、無電解
めっき法、電気めっき法等のめっき法で形成するものと
し、他の方法例えば蒸着法、スパッタ法では特殊な装置
を必要とするため高価になるという欠点が生じる。低融
点金属被膜の厚さについては特に制限はないが、作業性
の面から１〜１５μｍの範囲であることが好ましい。低
融点金属としてはＰｂ，Ｓｎ，Ｚｎ等の金属又はこれら
の合金が用いられる。
めっき法、電気めっき法等のめっき法で形成するものと
し、他の方法例えば蒸着法、スパッタ法では特殊な装置
を必要とするため高価になるという欠点が生じる。低融
点金属被膜の厚さについては特に制限はないが、作業性
の面から１〜１５μｍの範囲であることが好ましい。低
融点金属としてはＰｂ，Ｓｎ，Ｚｎ等の金属又はこれら
の合金が用いられる。
【０００９】セラミック基板の材質としては、アルミ
ナ、ＰＺＴ（鉛、ジルコニア及びチタンを主成分とした
もの）、ムライト、チッ化アルミニウム等が用いられ
る。セラミック基板の表面を粗化する方法については特
に制限はないが、セラミック基板を融点以上の温度に加
熱したアルカリ融液中に３０秒以上浸漬して粗化すれば
作業性に優れ、またばらつきが少なく、均一に粗化する
ことができるので好ましい。
ナ、ＰＺＴ（鉛、ジルコニア及びチタンを主成分とした
もの）、ムライト、チッ化アルミニウム等が用いられ
る。セラミック基板の表面を粗化する方法については特
に制限はないが、セラミック基板を融点以上の温度に加
熱したアルカリ融液中に３０秒以上浸漬して粗化すれば
作業性に優れ、またばらつきが少なく、均一に粗化する
ことができるので好ましい。
【００１０】導体回路と電極間に形成するレジスト膜の
材質としては、エポキシ樹脂、シリコーン樹脂等が用い
られる。レジスト膜の形成については特に制限はない
が、作業性の面からスクリーン印刷法を用いて塗布して
硬化させることが好ましい。
材質としては、エポキシ樹脂、シリコーン樹脂等が用い
られる。レジスト膜の形成については特に制限はない
が、作業性の面からスクリーン印刷法を用いて塗布して
硬化させることが好ましい。
【００１１】シリコーン被膜の形成についても特に制限
はなく、上記と同様に作業性の面からシリコーン樹脂溶
液を塗布して硬化させることが好ましい。
はなく、上記と同様に作業性の面からシリコーン樹脂溶
液を塗布して硬化させることが好ましい。
【００１２】Ｃｕの被膜は、無電解めっき法で形成する
ものとし、電気めっき法ではリード端子を必要とするた
め工程が煩雑となり、まためっきの厚さにばらつきが生
じ、他の蒸着法、スパッタ法では特殊な装置を必要とす
るため高価になるという欠点が生じる。Ｃｕの被膜の厚
さについても特に制限はないが、作業性の面から１〜１
０μｍの範囲であることが好ましい。
ものとし、電気めっき法ではリード端子を必要とするた
め工程が煩雑となり、まためっきの厚さにばらつきが生
じ、他の蒸着法、スパッタ法では特殊な装置を必要とす
るため高価になるという欠点が生じる。Ｃｕの被膜の厚
さについても特に制限はないが、作業性の面から１〜１
０μｍの範囲であることが好ましい。
【００１３】
【実施例】以下本発明の実施例を説明する。 実施例１ 図３の（ａ）に示すように複数個のチップ型ヒューズの
素材を一括して形成した直径が０．８ｍｍ（φ）のスル
ーホール５を形成したアルミナセラミック基板（日立化
成工業製、商品名ハロックス５５２，寸法８０×８０×
厚さ０．６３５ｍｍ）２を脱脂液（日立化成工業製、商
品名ＨＣＲ−２０１）で洗浄し、乾燥後ＮＨ4Ｆ １０
ｇ（４０．５重量％）、（ＮＨ4）2ＳＯ4 １ｇ（４．
１重量％）、濃Ｈ2ＳＯ4 ２ミリリットル（１４．９重
量％）及びＨ2Ｏ １０ミリリットル（４０．５重量
％）の混合溶液（液温７０℃）中に１０分間浸漬して粗
化を行った。なお図３の（ａ）において１２は基板分割
部である。
素材を一括して形成した直径が０．８ｍｍ（φ）のスル
ーホール５を形成したアルミナセラミック基板（日立化
成工業製、商品名ハロックス５５２，寸法８０×８０×
厚さ０．６３５ｍｍ）２を脱脂液（日立化成工業製、商
品名ＨＣＲ−２０１）で洗浄し、乾燥後ＮＨ4Ｆ １０
ｇ（４０．５重量％）、（ＮＨ4）2ＳＯ4 １ｇ（４．
１重量％）、濃Ｈ2ＳＯ4 ２ミリリットル（１４．９重
量％）及びＨ2Ｏ １０ミリリットル（４０．５重量
％）の混合溶液（液温７０℃）中に１０分間浸漬して粗
化を行った。なお図３の（ａ）において１２は基板分割
部である。
【００１４】次に流水中で十分に水洗し、乾燥後３５０
℃に加熱したＮａＯＨ融液中に５分間浸漬して再粗化を
行った。この後濃度１０重量％のＨ2ＳＯ4溶液中に５分
間浸漬し、超音波（出力３００Ｗ）による振動エネルギ
ーを付与し、アルミナセラミック基板２の表面を中和
し、ついで水洗を行い、無電解Ｃｕめっきを２時間行っ
て図３の（ｂ）に示すように厚さ４μｍのＣｕの被膜６
を形成した。なお無電解Ｃｕめっき液はｐＨが１２．４
で表１に示す組成のものを用いた。
℃に加熱したＮａＯＨ融液中に５分間浸漬して再粗化を
行った。この後濃度１０重量％のＨ2ＳＯ4溶液中に５分
間浸漬し、超音波（出力３００Ｗ）による振動エネルギ
ーを付与し、アルミナセラミック基板２の表面を中和
し、ついで水洗を行い、無電解Ｃｕめっきを２時間行っ
て図３の（ｂ）に示すように厚さ４μｍのＣｕの被膜６
を形成した。なお無電解Ｃｕめっき液はｐＨが１２．４
で表１に示す組成のものを用いた。
【００１５】
【表１】
【００１６】Ｃｕめっき後感光性レジストフィルム（日
立化成工業製、商品名ＰＨＴ−８６２ＡＦ−２５）を前
記Ｃｕの被膜６上に全面貼付し、さらにその上面に、得
られる導体回路と同形状に透明な部分を形成したネガフ
ィルム（図示せず）を貼付した後、露光してネガフィル
ムの透明な部分の下面に配設した感光性レジストフィル
ムを硬化させた。ついでネガフィルムを取り除き、さら
に現像して硬化していない部分、詳しくは露光していな
い部分の感光性レジストフィルムを除去し、図３の
（ｃ）に示すようなレジスト膜１１を形成した。しかる
後濃度２５重量％の過硫酸アンモニウムの溶液でエッチ
ングを行い図３の（ｄ）に示すように導体回路として不
必要な部分の銅の被膜６を除去した。
立化成工業製、商品名ＰＨＴ−８６２ＡＦ−２５）を前
記Ｃｕの被膜６上に全面貼付し、さらにその上面に、得
られる導体回路と同形状に透明な部分を形成したネガフ
ィルム（図示せず）を貼付した後、露光してネガフィル
ムの透明な部分の下面に配設した感光性レジストフィル
ムを硬化させた。ついでネガフィルムを取り除き、さら
に現像して硬化していない部分、詳しくは露光していな
い部分の感光性レジストフィルムを除去し、図３の
（ｃ）に示すようなレジスト膜１１を形成した。しかる
後濃度２５重量％の過硫酸アンモニウムの溶液でエッチ
ングを行い図３の（ｄ）に示すように導体回路として不
必要な部分の銅の被膜６を除去した。
【００１７】この後濃度５重量％のＮａＯＨ溶液で硬化
している感光性レジストフィルムを剥離し、図３の
（ｅ）に示すように導体回路３及び電極４を同時に形成
したセラミック配線板を得た。
している感光性レジストフィルムを剥離し、図３の
（ｅ）に示すように導体回路３及び電極４を同時に形成
したセラミック配線板を得た。
【００１８】次にスクリーン印刷法で、図３の（ｆ）に
示すように導体回路３の上面にめっきレジスト膜１１を
形成した。なおめっきレジストは、ワールドメタル製の
商品名Ｓ−６００を用い、オーブン中で１００℃で２０
分間硬化した。
示すように導体回路３の上面にめっきレジスト膜１１を
形成した。なおめっきレジストは、ワールドメタル製の
商品名Ｓ−６００を用い、オーブン中で１００℃で２０
分間硬化した。
【００１９】ついで該セラミック配線板を脱脂液（日立
化成工業製、商品名ＨＣＲ−２０１）で洗浄し、水洗
後、濃度１０重量％のＨ2ＳＯ4溶液中に１分間浸漬し、
水洗後、電気Ｎｉめっきを１５分間行い図３の（ｇ）に
示すように電極４の上面に厚さ３．０μｍのＮｉの被膜
８を形成した。なお電気Ｎｉめっき液は、上村工業製の
商品名スルニックＣを用い、浴温５５℃、電流密度０．
０１５Ａ／ｍ2の条件でめっきを行った。
化成工業製、商品名ＨＣＲ−２０１）で洗浄し、水洗
後、濃度１０重量％のＨ2ＳＯ4溶液中に１分間浸漬し、
水洗後、電気Ｎｉめっきを１５分間行い図３の（ｇ）に
示すように電極４の上面に厚さ３．０μｍのＮｉの被膜
８を形成した。なお電気Ｎｉめっき液は、上村工業製の
商品名スルニックＣを用い、浴温５５℃、電流密度０．
０１５Ａ／ｍ2の条件でめっきを行った。
【００２０】この後塩化メチレン溶液で硬化しているめ
っきレジスト膜１１を剥離し、図３の（ｈ）に示すよう
なセラミック配線板を得た。次にスクリーン印刷法で、
図３の（ｉ）に示すように導体回路３と電極４の間にレ
ジスト膜９を形成した。なおレジスト膜は、太陽インキ
製造製のエポキシ樹脂、商品名ＰＳＲ−４０００を用
い、オーブン中で１２０℃で２０分硬化した。
っきレジスト膜１１を剥離し、図３の（ｈ）に示すよう
なセラミック配線板を得た。次にスクリーン印刷法で、
図３の（ｉ）に示すように導体回路３と電極４の間にレ
ジスト膜９を形成した。なおレジスト膜は、太陽インキ
製造製のエポキシ樹脂、商品名ＰＳＲ−４０００を用
い、オーブン中で１２０℃で２０分硬化した。
【００２１】この後該セラミック配線板を脱脂液（日立
化成工業製、商品名ＨＣＲ−２０１）で洗浄し、水洗
後、濃度１０重量％のＨ2ＳＯ4溶液中に１分間浸漬し、
水洗後、電気Ｐｂ−Ｓｎ合金めっきを３０分間行い、図
３の（ｊ）に示すようにレジスト膜９が形成されていな
い部分の導体回路３及び電極４の上面に厚さ１０μｍの
Ｐｂ−Ｓｎ合金めっき被膜７を形成した。なお電気Ｐｂ
−Ｓｎ合金めっき液は、上村工業製の商品名ソフトアロ
イＨＭを用い、浴温２０℃、電流密度０．００５Ａ／ｍ
2の条件でめっきを行った。
化成工業製、商品名ＨＣＲ−２０１）で洗浄し、水洗
後、濃度１０重量％のＨ2ＳＯ4溶液中に１分間浸漬し、
水洗後、電気Ｐｂ−Ｓｎ合金めっきを３０分間行い、図
３の（ｊ）に示すようにレジスト膜９が形成されていな
い部分の導体回路３及び電極４の上面に厚さ１０μｍの
Ｐｂ−Ｓｎ合金めっき被膜７を形成した。なお電気Ｐｂ
−Ｓｎ合金めっき液は、上村工業製の商品名ソフトアロ
イＨＭを用い、浴温２０℃、電流密度０．００５Ａ／ｍ
2の条件でめっきを行った。
【００２２】Ｐｂ−Ｓｎ合金めっき後、水洗、水切り、
乾燥し、印刷法でアルミナセラミック基板２の上部露出
面及び導体回路３の上面に形成したＰｂ−Ｓｎ合金被膜
７の上面にシリコーン樹脂溶液（東レ・ダウ・コーニン
グ製、商品名ＳＥ−１７００）を７０μｍの厚さに塗布
し、オーブン中で、１３０℃で１５分間硬化させ、図３
の（ｋ）に示すようにシリコーン被膜１０を形成した。
乾燥し、印刷法でアルミナセラミック基板２の上部露出
面及び導体回路３の上面に形成したＰｂ−Ｓｎ合金被膜
７の上面にシリコーン樹脂溶液（東レ・ダウ・コーニン
グ製、商品名ＳＥ−１７００）を７０μｍの厚さに塗布
し、オーブン中で、１３０℃で１５分間硬化させ、図３
の（ｋ）に示すようにシリコーン被膜１０を形成した。
【００２３】このようにして得られたチップ型ヒューズ
基板をスライシングマシーン（ディスコ製、商品名ＤＡ
Ｄ−２Ｈ−６）を用いて基板分割部１２で個々に分割
し、図１及び図２に示すチップ型ヒューズ１を得た。
基板をスライシングマシーン（ディスコ製、商品名ＤＡ
Ｄ−２Ｈ−６）を用いて基板分割部１２で個々に分割
し、図１及び図２に示すチップ型ヒューズ１を得た。
【００２４】比較例１ 導体回路と電極の間にレジスト膜を形成しない以外は、
実施例１と同様の工程を経てチップ型ヒューズを得た。
実施例１と同様の工程を経てチップ型ヒューズを得た。
【００２５】次に実施例１及び比較例１で得られたチッ
プ型ヒューズを２４０℃及び３００℃に加熱溶融した
６：４半田（Ｐｂ：Ｓｎ＝６：４）中に５秒間浸漬した
後引上げ、再度５秒間浸漬するという工程を５回繰返し
て半田耐熱性試験を行った。この結果を表２に示す。
プ型ヒューズを２４０℃及び３００℃に加熱溶融した
６：４半田（Ｐｂ：Ｓｎ＝６：４）中に５秒間浸漬した
後引上げ、再度５秒間浸漬するという工程を５回繰返し
て半田耐熱性試験を行った。この結果を表２に示す。
【００２６】
【表２】
【００２７】表２から明らかなように本発明の実施例に
なるチップ型ヒューズは、比較例のチップ型ヒューズに
比較して抵抗値変化率が小さく、半田耐熱性に優れるこ
とがわかる。
なるチップ型ヒューズは、比較例のチップ型ヒューズに
比較して抵抗値変化率が小さく、半田耐熱性に優れるこ
とがわかる。
【００２８】
【発明の効果】本発明になるチップ型ヒューズは、セラ
ミック基板と電極との密着力に優れ、また半田耐熱性に
優れるため導体抵抗の増加、断線等が生ぜず、さらに電
極形成工程と導体回路形成工程とを同一工程で形成でき
るため量産化に優れ、工業的に極めて好適なチップ型ヒ
ューズである。
ミック基板と電極との密着力に優れ、また半田耐熱性に
優れるため導体抵抗の増加、断線等が生ぜず、さらに電
極形成工程と導体回路形成工程とを同一工程で形成でき
るため量産化に優れ、工業的に極めて好適なチップ型ヒ
ューズである。
【図１】本発明の実施例になるチップ型ヒューズの斜視
図である。
図である。
【図２】図１のＡ−Ａ線断面図である。
【図３】本発明の実施例になるチップ型ヒューズの製造
作業状態を示す断面図である。
作業状態を示す断面図である。
１ チップ型ヒューズ ２ アルミナセラミック基板 ３ 導体回路 ４ 電極 ５ スルーホール ６ Ｃｕの被膜 ７ Ｐｂ−Ｓｎ合金被膜 ８ Ｎｉの被膜 ９ レジスト膜 １０ シリコーン被膜 １１ レジスト膜 １２ 基板分割部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 守田 宏 東京都新宿区西新宿２丁目１番１号 日立 化成工業株式会社内
Claims (1)
- 【請求項１】 複数個のチップ型ヒューズを一括して形
成するセラミック基板の表面を粗化した後無電解めっき
法でＣｕの被膜を形成し、さらにＣｕの被膜の上面にレ
ジスト膜を形成し、しかる後露光、現像、エッチング、
レジスト膜を剥離してＣｕの被膜の必要な部分のみを残
して導体回路及び電極を形成し、ついで導体回路と電極
間にレジスト膜を形成後、さらにレジスト膜で保護した
部分を除いた導体回路及び電極の上面にめっき法で低融
点金属被膜を形成し、前記セラミック基板の上部露出面
及び導体回路の上面に形成した低融点金属被膜の上面に
シリコーン被膜を形成した後、前記セラミック基板を個
々に分割してチップ状に形成することを特徴とするチッ
プ型ヒューズの製造法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24197692A JPH0696654A (ja) | 1992-09-10 | 1992-09-10 | チップ型ヒューズの製造法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24197692A JPH0696654A (ja) | 1992-09-10 | 1992-09-10 | チップ型ヒューズの製造法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0696654A true JPH0696654A (ja) | 1994-04-08 |
Family
ID=17082397
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24197692A Pending JPH0696654A (ja) | 1992-09-10 | 1992-09-10 | チップ型ヒューズの製造法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0696654A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011054647A (ja) * | 2009-08-31 | 2011-03-17 | Nittoh Kogaku Kk | 放熱器およびその製造方法 |
-
1992
- 1992-09-10 JP JP24197692A patent/JPH0696654A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011054647A (ja) * | 2009-08-31 | 2011-03-17 | Nittoh Kogaku Kk | 放熱器およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100193979B1 (ko) | 캡핑된 구리 전기적 상호접속 | |
| EP0475567B1 (en) | Method for fabricating printed circuits | |
| JPS58139493A (ja) | プリント回路の製造方法 | |
| JPH098438A (ja) | ワイヤボンディング用端子とその製造方法並びにそのワイヤボンディング端子を用いた半導体搭載用基板の製造方法 | |
| JPH05166454A (ja) | チップ型ヒューズ | |
| JP4155434B2 (ja) | 部分電解メッキ処理されたパッドを有する半導体パッケージ用基板の製造法 | |
| JPH04242036A (ja) | チップ型ヒューズの製造法 | |
| JP2581348B2 (ja) | チップ型ヒューズの製造法 | |
| US4735694A (en) | Method for manufacture of printed circuit boards | |
| US6063481A (en) | Process for removal of undersirable conductive material on a circuitized substrate and resultant circuitized substrate | |
| JPH04248221A (ja) | チップ型ヒューズの製造法 | |
| JPH0696654A (ja) | チップ型ヒューズの製造法 | |
| JP4520665B2 (ja) | プリント配線板及びその製造方法並びに部品実装構造 | |
| JPH05198245A (ja) | チップ型ヒューズ及びその製造法 | |
| JPH04255627A (ja) | チップ型ヒューズの製造法 | |
| JPH10270630A (ja) | 半導体装置用基板及びその製造方法 | |
| JP2713037B2 (ja) | プリント配線板及びその製造方法 | |
| JP2004124110A (ja) | 無電解金めっきの前処理方法、配線基板及びその製造方法 | |
| JPH04245132A (ja) | チップヒューズ用基板及びそれを用いたチップヒューズ | |
| JPH05144368A (ja) | チツプ型ヒユーズ及びその製造法 | |
| JPH03270193A (ja) | プリント基板の製造方法 | |
| JPH06216298A (ja) | リードフレームおよびその製造方法 | |
| JPH04248222A (ja) | チップ型ヒューズの製造方法 | |
| JPH10135604A (ja) | １０５乃至４００ミクロン膜厚並びに１７乃至１０５ミクロン膜厚のハイブリットプリント回路の製造方法 | |
| JP2779853B2 (ja) | インナーリードと電子部品との接続中間体の製造方法 |