JP4504964B2

JP4504964B2 - 横電界型液晶表示装置用アレイ基板及びその製造方法

Info

Publication number: JP4504964B2
Application number: JP2006307322A
Authority: JP
Inventors: キスルチョ; トンジュンミン; ポキュンチュン; ユンソクチェ; ビョンヨンアン; テユンファン
Original assignee: エルジーディスプレイカンパニーリミテッド
Priority date: 2005-12-29
Filing date: 2006-11-14
Publication date: 2010-07-14
Anticipated expiration: 2026-11-14
Also published as: US20100315584A1; US20070153198A1; CN1991547A; KR101180718B1; CN100483237C; JP2007183578A; KR20070070704A; US8400604B2; US7796225B2

Description

本発明は液晶表示装置に係り特に横電界型液晶表示装置用アレイ基板に関する。

一般的に、液晶表示装置の駆動原理は液晶の光学的異方性と分極性質を利用する。前記液晶は構造が細くて長いため分子の配列に方向性を有しており、人為的に液晶に電界を印加して分子配列の方向を制御することができる。

したがって、前記液晶の分子配列方向を任意に調節すれば、液晶の分子配列が変わるようになって、光学的異方性により前記液晶の分子配列方向に光が屈折して画像情報を表現することができる。

現在には薄膜トランジスタと前記薄膜トランジスタに連結された画素電極がマトリックス方式で配列されたアクティブマトリックス液晶表示装置（以下、液晶表示装置と略称する）が解像度及び動映像具現能力が優秀であって最も注目されている。

前記液晶表示装置は共通電極が形成されたカラーフィルター基板と画素電極が形成されたアレイ基板と、前記両基板間に介在された液晶で構成されるが、このような液晶表示装置では共通電極と画素電極が上下にかかる電界により液晶を駆動する方式で透過率と開口率等の特性が優秀である。

しかし、上下にかかる電界による液晶駆動は視野角特性が優秀でない短所を有している。

したがって、前記の短所を克服するために視野角特性が優秀な横電界型液晶表示装置が提案された。

以下、図１を参照して一般的な横電界型液晶表示装置に関して詳細に説明する。

図１は一般的な横電界型液晶表示装置の断面を示した図面である。

図示したように、カラーフィルター基板である上部基板９とアレイ基板である下部基板１０が相互に離隔されて対向しており、この上部及び下部基板９、１０間には液晶層１１が介在されている。

前記下部基板１０上には共通電極１７と画素電極３０が同一平面上に形成されており、この時、前記液晶層１１は前記共通電極１７と画素電極３０による水平電界Ｌにより作動する。

図２Ａと図２Ｂは一般的な横電界型液晶表示装置のオン、オフ状態の動作をそれぞれ示した断面図である。

まず、電圧が印加されたオン状態での液晶の配列状態を図示した図２Ａを参照すると、前記共通電極１７及び画素電極３０と対応する位置の液晶１１ａの相変移はないが共通電極１７と画素電極３０間の区間に位置した液晶１１ｂはこの共通電極１７と画素電極３０間に電圧が印加されることによって形成される水平電界Ｌによって、前記水平電界Ｌと同じ方向に配列するようになる。すなわち、前記横電界型液晶表示装置は液晶が水平電界により移動するので、視野角が広くなる特性を帯びるようになる。

それゆえ、前記横電界型液晶表示装置を正面から見た時、上／下／左／右方向に約８０〜８５゜方向でも反転現象なく可視することができる。

次に、図２Ｂを参照すると、前記液晶表示装置に電圧が印加されないオフ状態であるので前記共通電極と画素電極間に水平電界が形成されないので液晶層１１の配列状態が変わらない。

図３は従来の一般的な横電界型液晶表示装置用アレイ基板の一部を概略的に構成した平面図である。

図示したように、従来の一般的な横電界型液晶表示装置用アレイ基板は所定間隔離隔されて平行するように横方向に構成された複数のゲート配線４３と、前記ゲート配線４３に近接して前記ゲート配線４３と平行に構成された共通配線４７と、前記両配線４３、４７と交差して特にゲート配線１２とは画素領域Ｐを定義するデータ配線６０が構成されている。

前記ゲート配線４３とデータ配線６０の交差地点にはゲート電極４５と半導体層５１とソース及びドレイン電極５３、５５で構成される薄膜トランジスタＴｒが形成されている。この時、前記ソース電極５３は前記データ配線６０で分岐しており、前記ゲート電極４５は前記ゲート配線４３で分岐して形成されている。

また、前記画素領域Ｐ内には前記ドレイン電極５５とドレインコンタクトホール６６を介して連結される画素連結配線６８から分岐した画素電極７０と、前記画素電極７０と平行するように相互に交互して構成されて、前記共通配線４７から分岐した共通電極４９が形成されている。

この時、前記画素電極７０はその終端が相互に連結されて、前記共通配線４７と重なって形成されており、前記共通配線４７が第１ストレージ電極４８そして前記共通配線４７と重なる画素電極７０の連結部分が第２ストレージ電極６９を形成することによってストレージキャパシタＳｔｇＣを形成している。

次に、簡単に前述した横電界液晶表示装置の製造工程に対して図３と、前記図３を切断線IV―IVに沿って切断した部分に対する断面図である図４を参照しながら説明する。

図示したように、従来の横電界型液晶表示装置用アレイ基板の製造はまず、絶縁基板４０上に金属物質を蒸着してこれを第１マスク工程を行なってパターニングすることによって一方向に延長するゲート配線（図３の４３）と前記ゲート配線（図３の４３）で分岐したゲート電極４５を形成して、同時に前記ゲート配線（図３の４３）と平行に所定間隔離隔して共通配線（図３の４７）と、前記共通配線（図３の４７）で分岐した共通電極４９を形成する。

次に、前記ゲート配線（図３の４３）及び共通配線（図３の４７）と、ゲート電極４５及び共通電極４９上部に全面にゲート絶縁膜５０を形成して、その上に純粋非晶質シリコーン層５１ａと不純物非晶質シリコーン層５１ｂを順次的に蒸着して、第２マスク工程を行なってこれをパターニングすることによって半導体層５１を形成する。

次に、前記半導体層５１及び前記半導体層５１外部に露出されたゲート絶縁膜５０上に第２金属物質を蒸着して、第３マスク工程を行なうことによって前記ゲート配線（図３の４３）と交差して画素領域Ｐを定義するデータ配線６０を形成して、前記半導体層５１上部には相互に離隔する形態でソース及びドレイン電極５３、５５を形成する。

以後、前記ソース及びドレイン電極５３、５５とデータ配線６０上に全面に保護層６３を形成して、第４マスク工程を行なうことによって前記ドレイン電極５５を露出させるドレインコンタクトホール６６を形成する。

次に、前記保護層６３上に透明導電性物質を蒸着して、これを第５マスク工程を行なって前記ドレインコンタクトホール６６を介して前記ドレイン電極５５と接触し、前記共通電極４９と相互に交互に配置される画素電極７０を形成することによって横電界型液晶表示装置用アレイ基板を完成することができた。

前述したように、従来の横電界型液晶表示装置用アレイ基板は総５回のマスク工程を介して製造されていることが分かる。

しかし、マスク工程はフォトレジストの塗布、マスクを利用した露光、フォトレジストの現像及びエッチング等多くの段階の単位工程を含むので、マスク工程を１回実施すれば前述した複数の単位工程を行うようになるので工程時間が増加されて、各単位工程を行なって不良が発生した可能性がさらに高くなって、材料費も増加することによって生産性が低下することが分かる。

したがって、最近の趨勢は生産性向上の極大化のために１回のマスク工程でも減らすことであるので、これを反映して前記半導体層とソース及びドレイン電極を１回のマスク工程で同時に形成する（即ち上述の第２と第３マスク工程を１工程としたもの）ことを特徴とする４マスク工程による横電界型液晶表示装置を製造することが提案された（特許文献１）。

しかし、このような４マスク工程による横電界型液晶表示装置用アレイ基板は前記ソース及びドレイン電極外部に半導体層が露出して、露出した半導体層が液晶層に影響を与えて液晶表示装置のオン、オフ時に波縞雑音（一名ウエイビーノイズ（ｗａｖｙｎｏｉｓｅ）と称する）が発生する問題がある実情である。
米国特許公開公報ＵＳ２００２／００５７３９３Ａ１

本発明はこのような従来の横電界型液晶表示装置の問題点であるウエイビーノイズ（ｗａｖｙｎｏｉｓｅ）を防止し、さらに３回のマスク工程により横電界型液晶表示装置用アレイ基板を製造する方法を提供することによって工程時間短縮及び材料費節減による生産性を極大化すると同時にマスク工程進行による不良を減らすことによって収率を向上させることをその目的にする。

前述したような目的を達成するための本発明の実施形態による横電界型液晶表示装置用アレイ基板はスイッチング領域と画素領域が定義された基板と；前記画素領域の一側に沿って形成されたゲート配線と前記ゲート配線と連結されて前記スイッチング領域に形成されたゲート電極と；前記ゲート配線と平行に離隔して形成された共通配線と；前記共通配線から前記画素領域に分岐して、相互に離隔する第１及び２共通電極と；前記ゲート配線と、共通配線と第１及び２共通電極上部に形成され、前記共通配線一部を露出する共通配線コンタクトホールを有するゲート絶縁膜と；前記ゲート絶縁膜上部に前記ゲート配線と交差して前記画素領域を定義するデータ配線と；前記ゲート電極に対応して前記ゲート絶縁膜上部に形成された半導体層と；前記半導体層上部に、前記データ配線から延長されたソース電極及び前記ソース電極と離隔して形成されたドレイン電極と；前記ドレイン電極と連結されて前記第１及び２共通電極間で前記第１及び２共通電極と平行であり、相互に離隔して形成された複数の画素電極と；前記ゲート絶縁膜上に前記共通配線コンタクトホールを介して前記共通配線と連結され、前記複数の画素電極と交代で配置される複数の第３共通電極を含んで、前記データ配線と、複数の画素電極と複数の第３共通配線は同じ物質で同一層に形成されることを特徴とする横電界型液晶表示装置用アレイ基板を含む。

この時、前記第１及び２共通電極は前記画素領域の内側で前記データ配線と隣接して形成されることが特徴である。

また、前記共通配線は相互に平行に離隔されている第１及び第２共通配線を含むことが特徴であり、この時、前記第１及び２共通電極それぞれは前記第１及び２共通配線と連結されて、前記画素領域を定義する前記データ配線に隣接することが特徴である。また、この時、前記共通配線コンタクトホールは前記第１共通配線を露出させることが特徴であり、前記第２共通配線と、前記ドレイン電極から延長されて前記第２共通配線と重なるストレージ電極と、前記第２共通配線とストレージ電極間に介在された前記ゲート絶縁膜で構成されるストレージキャパシタをさらに含むことが特徴である。

また、前記ゲート配線及びゲート電極と前記共通配線及び第１及び２共通電極は同じ層に同じ金属物質からなり、この時前記ゲート配線及びゲート電極と前記共通配線及び第１及び２共通電極は二重層または三重層構造であることが特徴である。また前記ゲート配線及びゲート電極と前記共通配線及び第１及び２共通電極はその最上層が透明導電性物質層であることが特徴である。

また、前記ゲート配線及びデータ配線とそれぞれ連結して外部の駆動回路と連結されるゲートパッド電極とデータパッド電極をさらに含み、前記ゲートパッド電極とデータパッド電極は前記ゲート配線と同じ層に同じ物質からなり、前記データパッド電極は、前記ゲート配線と同じ層に同じ物質からなったデータリンク配線を介して前記データ配線と連結されることが特徴である。また、この時、前記ゲート絶縁膜は前記データリンク配線一端を露出させるデータリンク配線コンタクトホールをさらに含んで、前記データリンク配線コンタクトホールを介して前記データリンク配線と前記データ配線が連結されることを特徴としたりまたは前記ゲート絶縁膜は前記ゲートパッド電極とデータパッド電極をそれぞれ露出させるゲートパッドコンタクトホールとデータパッドコンタクトホールを含むことが特徴である。

また、前記半導体層上部で相互に離隔するソース及びドレイン電極は前記半導体層の終端部をそれぞれ完全に覆って形成されたことが特徴である。

また、前記ソース及びドレイン電極の離隔した領域に露出した半導体層上部にはシリコーン酸化膜がさらに形成されたことが特徴であり、前記半導体層は純粋非晶質シリコーン層で構成されたアクティブ層と、不純物非晶質シリコーンで構成されて前記アクティブ層上部に形成されるオーミックコンタクト層をさらに含む。

本発明による横電界型液晶表示装置用アレイ基板の製造方法はスイッチング領域と画素領域が定義された基板上に第１マスク工程を行なって、前記画素領域の一側に沿って形成されたゲート配線と、前記ゲート配線と連結されて前記スイッチング領域に形成されるゲート電極と、前記ゲート配線と離隔して平行に第１共通配線と、前記第１共通配線から前記画素領域に分岐する第１及び２共通電極を形成する段階と；前記ゲート配線及びゲート電極と、前記第１共通配線及び第１及び２共通電極上に全面に絶縁層と純粋非晶質シリコーン層と不純物非晶質シリコーン層を形成する段階と；半透過領域を含むマスクを利用して露光、現像する第２マスク工程を実施することによって前記第１共通配線の一部を露出させる共通配線コンタクトホールを有するゲート絶縁膜と、その上部に前記ゲート電極に対応して純粋非晶質シリコーンのアクティブ層と、前記アクティブ層上に同一形態で連結した状態の不純物非晶質シリコーンパターンを形成する段階と；前記不純物非晶質シリコーンパターン及びゲート絶縁膜上に第３マスク工程を実施して前記ゲート配線と交差して画素領域を定義するデータ配線と、前記データ配線と連結されて前記不純物非晶質シリコーンパターンと接触するソース電極と、前記ソース電極と離隔して前記不純物非晶質シリコーンパターンと接触するドレイン電極と、前記ドレイン電極で分岐して前記第１及び２共通電極と平行に相互に離隔する複数の画素電極と、前記画素電極と交代で配置されて前記共通配線コンタクトホールを介して前記第１共通配線と連結される複数の第３共通電極を形成する段階を含む。

また、前記相互に離隔したソース及びドレイン電極間で露出した不純物非晶質シリコーンパターンを除去してアクティブ層を露出させる段階をさらに含み、また、前記ソース及びドレイン電極間で露出したアクティブ層上部にシリコーン酸化膜を形成する段階をさらに含む。

また、前記ゲート配線と、ゲート電極と、第１共通配線と、第１、２共通電極を形成する段階は前記基板上に第１金属物質を蒸着して第１金属層を形成する段階と；前記第１金属層上部に透明導電性物質を蒸着して透明導電性物質層を形成する段階と；前記透明導電性物質層とその下部の第１金属層を順次的にパターニングする段階を含み、この時、前記第１金属層と前記透明導電性物質層間に第２金属層を形成する段階と；前記透明導電性物質層をパターニング後、前記第２金属層をパターニングする段階をさらに含む。

また、前記ゲート絶縁膜と、アクティブ層と、不純物非晶質シリコーンパターンを形成する段階は、前記不純物非晶質シリコーン層上にフォトレジスト層を形成する段階と；前記フォトレジスト層上に透過領域と遮断領域及び半透過領域を有するマスクを位置させる段階と；前記マスクを利用して前記フォトレジスト層を露光して現像することによって、前記第１共通配線の中心で対称する部分の不純物非晶質シリコーン層を露出させて、前記ゲート電極が形成された部分に第１厚さの第１フォトレジストパターンと、それ以外の領域に前記第１厚さより薄い第２厚さを有する第２フォトレジストパターンを形成する段階と；前記第１、２フォトレジストパターンの外部に露出された不純物非晶質シリコーン層とその下部の純粋非晶質シリコーン層と絶縁層を除去して前記共通配線コンタクトホールを形成する段階と；前記第２フォトレジストパターンを除去するために灰化（アッシング）する段階と；前記第２フォトレジストパターンの除去によって露出した不純物非晶質シリコーン層とその下部の純粋非晶質シリコーン層を除去してゲート絶縁膜を露出させて、前記アクティブ層と、不純物非晶質シリコーンパターンを形成する段階と；前記第１フォトレジストパターンを除去する段階を含む。

また、前記ゲート配線と第１共通配線及び第１、２共通電極を形成する段階は、前記ゲート配線終端にゲートパッド電極と、前記データ配線と連結されるデータリンク配線と、前記データリンク配線から延長されたデータパッド電極と、前記第１共通配線から離隔して平行に第２共通配線を形成する段階を含み、前記第２共通配線は前記第１共通配線と前記第１、２共通電極を介して連結され、これら第１、２共通配線と第１、２共通電極は前記画素領域を囲む形態で形成することが特徴であり、前記ドレイン電極は前記第２共通配線と重なるように形成することが特徴であり、また前記第２マスク工程は前記データリンク配線終端部と前記ゲートパッド電極とデータパッド電極それぞれを露出させるデータリンク配線コンタクトホールと、ゲートパッドコンタクトホールと、データパッドコンタクトホールを形成する段階を含む。

本発明による横電界型液晶表示装置用アレイ基板の製造は３回のマスク工程を介して前記アレイ基板を製造することによって工程単純化及び材料費節減を介して生産性を極大化する効果がある。

スイッチング領域において、ソース及びドレイン電極がアクティブ層を含む半導体層の終端部を完全に覆う構造になるので、波縞雑音（ウエイビーノイズ）を基本的に防止する効果がある。

また、チャネル部すなわち、ソース及びドレイン電極間で露出したアクティブ層上部にシリコーン酸化膜を形成することによってチャネル汚染による不良を防止する効果がある。

また、データ配線及び画素電極と共通電極を画素領域の中央部で相互に所定の角度を有して相互に対称されるように構成してマルチドメイン構造で形成することによって見る角度によって階調が反転される現象を防止する効果がある。

以下、添付した図面を参照して本発明の望ましい実施形態を説明する。

図５は本発明による横電界型液晶表示装置用アレイ基板の一つの画素領域を概略的に示した平面図である。

図示したように、本発明の実施形態による横電界方式液晶表示装置用アレイ基板１１０は一定な間隔を有して一方向に複数のゲート配線１１３が形成されており、前記ゲート配線１１３と交差して画素領域Ｐを定義し、前記画素領域Ｐの中央部で折れた部分を有することによって画像を表示する表示領域全体的に見る時はジグザグ形態を有する複数のデータ配線１４６が形成されている。この時、前記データ配線１４６のジグザグパターン形態は一つの実施形態として示したものであって、前記ゲート配線１１３のように直線タイプも可能であってさらに前記画素領域Ｐの中央部に対応して１回以上複数の折れた部分を有するように形成することもできる。

また、前記ゲート配線１１３とデータ配線１４６の終端部にはそれぞれ外部の駆動回路基板（図示せず）と連結のためのゲートパッド電極１２９及びデータパッド電極１３０が形成されており、この実施例の特徴的なこととしては前記ゲートパッド電極１２９とデータパッド電極１３０は同じ層に同一物質からなるということである。これは以後に断面図を参照してさらに詳細に説明する。

次に、前記ゲート配線１１３に平行して一定間隔離隔して第１、２共通配線１１８、１２１が形成されている。この実施例では、前記第１、２共通配線１１８、１２１は前記データ配線１４６と平行に前記データ配線１４６内側に所定間隔離隔して分岐した第１、２共通電極１２４、１２７と共に前記画素領域Ｐを囲む形態で構成されていることが特徴である。すなわち、一つの画素領域Ｐ内にその上下側に、前記画素領域を定義して前記画素領域Ｐの上部及び下部に形成されたゲート配線１１３の内側にそれぞれ第１共通配線１１８と第２共通配線１２１が形成され、前記第１、２共通配線１１８、１２１と同時に連結して前記データ配線１４６と平行に形成された第１、２共通電極１２４、１２７により前記画素領域Ｐを区画した形態に形成されていることが特徴である。

前記第１、２共通配線１１８、１２１もその終端部が共通連結配線１２５に連結されて前記各画素領域Ｐ毎に形成される第１、２共通配線１１８、１２１の数よりははるかに少ない個数ですなわち、基板１１０全面に同じ共通電圧を供給することができる程度の個数（通常的に２―５個程度）で前記ゲートパッド電極１２９間にまたは両端部にだけ共通配線パッド電極１３１が形成されている。

また、前記画素領域Ｐ内の前記ゲート配線１１３とデータ配線１４６が交差する部分であるスイッチング領域にはスイッチング素子である薄膜トランジスタＴｒが形成されている。前記薄膜トランジスタＴｒを形成する要素のうち一つであるドレイン電極１５３が長く延長して画素電極１６０と連結している。画素電極１６０は前記画素領域Ｐ中央部に即ち、前記第１、２共通配線１１８、１２１の内側で前記データ配線１４６と平行に相互に離隔する第１、２画素電極１６０ａ、１６０ｂを含む。前記第１、２画素電極１６０ａ、１６０ｂ間に前記第１共通配線１１８と連結されて前記第１、２画素電極１６０ａ、１６０ｂを形成する金属物質と同じ金属物質で同一層に第３共通電極１６５が形成されている。この時、前記画素電極１６０は本発明の実施形態では２個だけが形成されたことを見せているが、２個以上複数個が形成されることができ、この場合前記一つの第３共通電極１６５以外に前記複数の画素電極と交互に配置されて複数個の第３共通電極がさらに形成されることができる。

また、前記画素領域Ｐの下部に形成された前記第２共通配線１２１はその上部に前記画素領域Ｐ中央部に形成された画素電極１６０と前記ドレイン電極１５３を連結する部分が重なっている部分を、前記第２共通配線１２１の第１ストレージ電極１２２と称し、前記ドレイン電極１５３が延長されて前記第２共通配線１２１と重なる部分を画素電極１６０の第２ストレージ電極１５６と称し、これら両電極１２２、１５６間に形成されたゲート絶縁膜（図示せず）を誘電体層にしてストレージキャパシタＳｔｇＣを形成していることが特徴である。

本発明による横電界型液晶表示装置のまた他の特徴は前記スイッチング領域ＴｒＡに形成された薄膜トランジスタＴｒにおいて、ゲート電極１１５が前記ゲート配線１１３自体で形成されていることであり、前記ゲート電極１１５と重なって前記データ配線１４６で分岐して‘Ｕ’字形態でソース電極１５０を形成しており、このような‘Ｕ’字形態のソース電極１５０の入口と向き合ってドレイン電極１５３が形成されていることである。このような薄膜トランジスタＴｒの構成も一実施形態で示したものであり、一般的な薄膜トランジスタ構造すなわち、ゲート配線で分岐して形成されたゲート電極と、前記ゲート電極を基準にして相互に向き合う形態のソース及びドレイン電極の形態でも構成されることができる。

以後には本発明による横電界型液晶表示装置用アレイ基板の断面構造に対して説明する。

図６は図５を切断線VI―VIに沿って切断した部分に対する断面図であり、図７は図５を切断線VII―VIIに沿って切断した部分に対する断面図であり、図８は図５を切断線VIII―VIIIに沿って切断した部分に対する断面図であり、図９は図５を切断線IＸ―IＸに沿って切断した部分に対する断面図である。この時説明の便宜のために画像を表示する表示領域に形成された各画素領域Ｐにおいて、スイッチング素子が形成される部分をスイッチング領域ＴｒＡ、ストレージキャパシタが形成される領域をストレージ領域ＳｔｇＡ、そして表示領域外側で外部の駆動回路基板と連結されるゲート及びデータパッド電極が形成される部分をそれぞれゲートパッド部（図示せず）及びデータパッド部ＤＰＡと定義する。また、一つの画素領域Ｐを基準にして前記画素領域Ｐの上部に形成された共通配線を第１共通配線と称し、前記画素領域Ｐの下部に形成された共通配線を第２共通配線と称する。

図示したように、絶縁基板１１０上に複数のゲート配線１１３が形成されており、前記ゲート配線と離隔して第１、２共通配線１１８、１２１が一方向に延長して形成されており、この時、前記各ゲート配線１１３の終端部にはゲートパッド電極（図示せず）がそれぞれ形成されている。

また、前記各ゲートパッド電極（図示せず）と同一形態で複数のデータパッド電極１３０が前記絶縁基板１１０上のデータパッド部ＤＰＡに形成されており、図面に示さなかったが、前記データパッド電極１３０と連結されて表示領域の前記データ配線１４６終端部まで延長するデータリンク配線（図示せず）が前記ゲート配線１１３を形成した同じ物質で同一層に形成されている。

この時、各画素領域Ｐ内のスイッチング領域ＴｒＡには前記ゲート配線１１３自体でその一部領域がゲート電極１１５を形成している。

また、各画素領域Ｐには前記絶縁基板１１０上の前記第１、２共通配線１１８、１２１が分岐して前記画素領域Ｐの左右側縁にそれぞれ第１及び第２共通電極１２４、１２７が形成されており、これら第１、２共通配線１１８、１２１と第１、２共通電極１２４、１２７は一つの画素領域Ｐ内で相互に連結されて前記画素領域Ｐを囲む形態を形成することが特徴である。

また、ストレージ領域ＳｔｇＡにおいては前記第２共通配線１２１が第１ストレージ電極１２２を形成していることが分かる。

図６〜図９に示されているように、本実施例では前記絶縁基板１１０上に形成された前記ゲート配線１１３と第１、２共通配線１１８、１２１及び第１、２共通電極１２４、１２７とゲート及びデータパッド電極（図示せず、１３０）は多重層望ましくは二重層または三重層構造を有する。すなわち、これら配線及び電極は低抵抗特性を有するアルミニウム（Ａｌ）またはアルミニウム合金（ＡｌＮｄ）、銅（Ｃｕ）または銅合金、クロム（Ｃｒ）またはモリブデン（Ｍｏ）のうち一つで構成された第１金属物質層１１３ａ、１１８ａ、１２１ａ、１２４ａ、１２７ａ、１３０ａであって、前記第１金属物質層１１３ａ、１１８ａ、１２１ａ、１２４ａ、１２７ａ、１３０ａ上部には腐蝕に強い特性を有する透明導電性物質であるインジウム―スズ―オキサイド（ＩＴＯ）またはインジウム―ジンク―オキサイド（ＩＺＯ）で構成された透明導電性物質層１１３ｂ、１１８ｂ、１２１ｂ、１２４ｂ、１２７ｂ、１３０ｂを含む。前記第１金属物質層１１３ａ、１１８ａ、１２１ａ、１２４ａ、１２７ａ、１３０ａと前記透明導電性物質層１１３ｂ、１１８ｂ、１２１ｂ、１２４ｂ、１２７ｂ、１３０ｂ間に第２金属物質層（図示せず）がさらに形成されることができる。前記第１金属物質層１１３ａ、１１８ａ、１２１ａ、１２４ａ、１２７ａ、１３０ａがアルミニウム（Ａｌ）またはアルミニウム合金（ＡｌＮｄ）で構成された場合、前記第２金属物質層１１３ａ、１１８ａ、１２１ａ、１２４ａ、１２７ａ、１３０ａはモリブデン（Ｍｏ）で構成されることができる。図面においては前記第１金属物質層１１３ａ、１１８ａ、１２１ａ、１２４ａ、１２７ａ、１３０ａと透明導電性物質層１１３ｂ、１１８ｂ、１２１ｂ、１２４ｂ、１２７ｂ、１３０ｂの二重層構造を有することを一例で見せている。

次に、前記ゲート電極１１５を含むゲート配線１１３と、第１、２共通配線１１８、１２１及び第１、２共通電極１２４、１２７上に前記第１共通配線１１８を一部を露出させる第１、２コンタクトホール１３９ａ、１３９ｂを有しており、図面には現われなかったが、前記データパッド電極１３０と連結されたデータリンク配線（図示せず）の一端を露出させるリンク配線コンタクトホール（図示せず）と、前記ゲート及びデータパッド電極（１２９、１３０）をそれぞれ露出させるゲート及びデータパッドコンタクトホール（１３８、１３７）を有するゲート絶縁膜１３５が形成されている。この時、本発明では前記第１共通配線１１８を露出させるコンタクトホール１３９を第１、２コンタクトホール１３９ａ、１３９ｂに分離形成したものとして示しているが、一つのコンタクトホールだけで形成することもでき、または２個以上の複数のコンタクトホールで形成することもできる。

また、図７に示すように前記ゲート絶縁膜１３５上に前記スイッチング領域ＴｒＡには純粋非晶質シリコーンのアクティブ層１４１と、前記アクティブ層１４１上に不純物非晶質シリコーンとして相互に離隔する形態の第１、２オーミックコンタクト層１４４ａ、１４４ｂで構成された半導体層１４５が形成されている。

前記半導体層１４５の外部に露出された前記ゲート絶縁膜１３５上に前記ゲート配線１１３と交差して画素領域Ｐを定義するデータ配線１４６が形成されており、前記データ配線１４６は分岐して前記半導体層１４５のうち前記第１オーミックコンタクト層１４４ａまで延長してソース電極１５０が形成されている（図７参照）。前記半導体層１４５上部で前記ソース電極１５０と離隔して同時に前記第２オーミックコンタクト層１４４ｂを覆って前記ストレージ領域ＳｔｇＡまで延長するドレイン電極１５３が形成されている。この時、前記データ配線１４６は図面に現われなかったが、前記データパッド部ＤＰＡに形成されたデータパッド電極１３０と連結されたデータリンク配線（図示せず）とその終端が前記リンク配線コンタクトホール（図示せず）を介して連結している。

また、図７に示すように前記ストレージ領域ＳｔｇＡまで延長して下部の第１ストレージ電極１２２を形成する第２共通配線１２１と重なる前記ドレイン電極１５３の部分１５６は、第２ストレージ電極１５６を形成している。したがって、前記ストレージ領域ＳｔｇＡにおいて前記絶縁基板１１０上に形成された第１ストレージ電極１２２とその上部の誘電体層を形成するゲート絶縁膜１３５、そして前記第２ストレージ電極１５６はストレージキャパシタＳｔｇＣを形成している。

また、前記第１、２共通電極１２４、１２７と第１、２共通配線１１８、１２１で囲まれた画素領域Ｐ内側には前記ゲート絶縁膜１３５上に前記ストレージ領域ＳｔｇＡの第２ストレージ電極１５６に連結した前記データ配線１４６と平行な相互に離隔する複数の画素電極１６０が形成されており、前記複数の画素電極１６０間には前記画素電極１６０と互い違いに交代で配置される第３共通電極１６５が形成されている（図６参照）。図８に示すように、前記複数の第３共通電極１６５は前記第１、２コンタクトホール１３９ａ、１３９ｂを介して前記第１共通配線１１８と連結されている。

前述した断面構造を有する横電界型液晶表示装置用アレイ基板は総３回のマスク工程を介して形成することができるので、マスク数低減により工程短縮及び材料費を節減して生産性を向上させて、半導体層１４５がスイッチング領域ＴｒＡにだけ形成され、前記半導体層１４５の終端部を完全に覆う形態でソース及びドレイン電極１５０、１５６を形成することによってウエイビーノイズ（ｗａｖｙｎｏｉｓｅ）を基本的に防止することができることが特徴である。

以下、前述した本発明による液晶表示装置用アレイ基板の製造方法に対して説明する。

図１０Ａないし図１０Ｈは図５を切断線VI―VIに沿って切断した部分に対する製造段階別工程断面図であり、図１１Ａないし図１１Ｈは図５を切断線VII―VIIに沿って切断した部分に対する製造段階別断面図であり、図１２Ａないし図１２Ｈは図５を切断線VIII―VIIIに沿って切断した部分に対する製造段階別工程断面図であり、図１３Ａないし図１３Ｈは図５を切断線IＸ―IＸに沿って切断した部分に対する製造段階別工程断面図である。

まず、図１０Ａ、図１１Ａ、図１２Ａ及び図１３Ａに示したように、絶縁基板１１０上に低抵抗特性を有するアルミニウム（Ａｌ）またはアルミニウム合金（ＡｌＮｄ）、銅（Ｃｕ）または銅合金、クロム（Ｃｒ）またはモリブデン（Ｍｏ）のうち一つまたは２個の金属物質を続いて蒸着することによって第１金属物質層（または第１及び第２金属物質層（前記第２金属物質層を形成した場合前記第２金属物質層はモリブデン（Ｍｏ）であることが望ましい））を形成する。図面では第１金属物質層のみを形成したことを見せている。

以後、前記第１金属物質層（または第２金属物質層）上に空気中に長時間露出しても腐蝕がほとんど発生しないすなわち、腐蝕に強い特性を有する透明導電性物質であるインジウム―スズ―オキサイド（ＩＴＯ）またはインジウム―ジンク―オキサイド（ＩＺＯ）を蒸着することによって透明導電性物質層を形成してこれら２物質層（または３物質層）を第１マスク工程を実施してパターニングすることによって前記基板１１０上に一方向に延長する二重層（または三重層）構造を有するゲート配線１１３と、前記ゲート配線１１３一端が位置したゲートパッド部（図示せず）にゲートパッド電極（図示せず）を形成して、同時に前記ゲート配線１１３と離隔して平行に延長する第１、２共通配線１１８、１２１と、前記第１、２共通配線１１８、１２１で分岐して画素領域Ｐそれぞれを囲む形態を有するようにする第１、２共通電極１２４、１２７を形成して、データパッド部ＤＰＡにおいても前記ゲートパッド電極（図示せず）と同じ層に同じ物質でデータパッド電極１３０を形成して、前記データパッド電極１３０と連結されたデータリンク配線（図示せず）を形成する。この時、スイッチング領域ＴｒＡにおいては前記ゲート配線１１３自体でまたは前記ゲート配線１１３の分岐した形態でゲート電極１１５が形成され、前記画素領域Ｐ内ストレージ領域ＳｔｇＡにおいては前記第２共通配線１２１自体が第１ストレージ電極１２２を形成するようになる。

したがって、前記前述した絶縁基板１１０と直接接触して形成される全ての配線及び電極すなわち、ゲート配線１１３と第１、２共通配線１１８、１２１とゲート電極１１５、第１ストレージ電極１２２、ゲートパッド電極（図示せず）とデータパッド電極１３０は低抵抗金属物質からなった第１金属物質層１１３ａ、１１８ａ、１２１ａ、１１５ａ、１２２ａ、図示せず、１３０ａとその上部に透明導電性物質からなった透明導電性物質層１１３ｂ、１１８ｂ、１２１ｂ、１１５ｂ、１２２ｂ、図示せず、１３０ｂの二重層構造またはこれら２物質層（１１３ａ、１１８ａ、１２１ａ、１１５ａ、１２２ａ、図示せず、１３０ａ）、（１１３ｂ、１１８ｂ、１２１ｂ、１１５ｂ、１２２ｂ、図示せず、１３０ｂ）間にモリブデン（Ｍｏ）で構成された第２金属物質層（図示せず）がさらに形成された三重層構造を形成して形成され得る。

次に、図１０Ｂ、図１１Ｂ、図１２Ｂ及び図１３Ｂに示したように、前記第１マスク工程でパターン化した導電層である、前記ゲート配線１１３と第１、２共通配線１１８、１２１及び第１、２共通電極１２４、１２７と前記ゲート電極１１５とゲートパッド電極（図示せず）及びデータパッド電極１３０と前記第１ストレージ電極上に全面に無機絶縁物質例えば酸化シリコーン（ＳｉＯ_２）または窒化シリコーン（ＳｉＮＸ）を蒸着してゲート絶縁膜１３５を形成して、続いて前記ゲート絶縁膜１３５上に純粋非晶質シリコーンと不純物非晶質シリコーンを順次的に蒸着することによって純粋非晶質シリコーン層１４０と不純物非晶質シリコーン層１４３を形成する。

以後、前記最上層の不純物非晶質シリコーン層１４３上にフォトレジストを塗布してフォトレジスト層１８１を形成する。この時、図面においては光を受けた部分が現像時除去される特性を有するポジ型のフォトレジストを用いたことを例として見せているが、これと反対の特性を有するすなわち、光を受けた部分が現像時残ることになるネガ型フォトレジストの場合も以後説明するマスクの透過領域と遮断領域をひっくり返したマスクを利用する場合同じ結果を得ることができる。

このようにポジ型の特性を有するフォトレジスト層１８１上に透過領域ＴＡと遮断領域ＢＡそして、スリット形態で構成されて通過する光量を調節することができる半透過領域ＨＴＡ（スリットタイプ）または透過される光を吸収する多層の有機膜をコーティングした半透過領域ＨＴＡ（ハーフトーンタイプ）で構成されたマスク１９１を位置させた後、前記マスク１９１を通した露光を実施する。これは前記半透過領域ＨＴＡが具備されたマスク１９１を利用することによって前記フォトレジスト層に照射される光量を調節する回折露光技法またはハーフトーン技法を適用して厚さを異にするフォトレジストパターンを形成するためである。（第２マスク工程）

この時、前記マスク１９１を通した露光を行う時、光が透過される程度は前記透過領域ＴＡでは１００％光が透過して、遮断領域ＢＡでは光が全く透過されないで遮断され、半透過領域ＨＴＡではスリット構造によりまたはハーフトーン具現のためのコーティング強度（コーティング回数またはコーティング厚さ）に沿って０％ないし１００％間で適正透過率で決定された光量だけが透過される。

このような半透過領域ＨＴＡを含むマスク１９１を前記フォトレジスト層１８１上部に位置させて露光することにおいて、前記スイッチング領域ＴｒＡのうち半導体層が形成されなければならない部分には遮断領域ＢＡが、前記画素領域Ｐのうち前記第１共通配線１１８の一部に対応する部分と、ゲート及びデータパッド部（図示せず、ＤＰＡ）において前記ゲートパッド電極（図示せず）とデータパッド電極１３０の中央部一部分と、前記データパッド電極１３０と連結されたデータリンク配線（図示せず）の終端部に対応しては透過領域ＴＡが、そしてこれら領域を除いた残り領域に対応しては半透過領域ＨＴＡが対応するように前記マスク１９１を位置させた後、露光を実施する。

次に、図１０Ｃ、図１１Ｃ、図１２Ｃ及び図１３Ｃに示したように、前記半透過領域ＨＴＡを含むマスク１９１を通した露光を実施した後、前記フォトレジスト層（図１０Ｂ、図１１Ｂ、図１２Ｂ及び図１３Ｂの１８１）を現像すると、前記マスク１９１の透過領域ＴＡに対応した部分はフォトレジスト層（図１０Ｂ、図１１Ｂ、図１２Ｂ及び図１３Ｂの１８１）の全てが除去されることによって前記不純物非晶質シリコーン層１４３を露出させて、前記マスク１９１の遮断領域ＢＡに対応した部分は第１厚さの第１フォトレジストパターン１８１ａが形成され、前記マスク１９１の半透過領域ＨＴＡに対応した部分は前記第１厚さより薄い第２厚さを有する第２フォトレジストパターン１８１ｂが形成される。

次に、図１０Ｄ、図１１Ｄ、図１２Ｄ及び図１３Ｄに示したように、前記第１、２厚さを有する第１及び第２フォトレジストパターン１８１ａ、１８１ｂ以外に露出された不純物非晶質シリコーン層１４３とその下部の純粋非晶質シリコーン層１４０と、ゲート絶縁膜１３５を順次的にエッチングすることによって前記各画素領域Ｐ内の前記第１共通配線１１８を露出させるコンタクトホール１３９、すなわち第１、２コンタクトホール１３９ａ、１３９ｂを形成する。前記ゲート及びデータパッド部（図示せず、ＤＰＡ）においては前記各ゲート及びデータパッド電極（図示せず、１３０）を露出させるゲート及びデータパッドコンタクトホール（図示せず、１３７）を形成し、共に前記データリンク配線（図示せず）終端を露出させるリンク配線コンタクトホール（図示せず）を形成する。

この時、各コンタクトホールを介して露出するゲート及びデータパッド電極（図示せず、１３０）または第１共通配線１１８及びデータリンク配線（図示せず）はその最上層が全て腐蝕に強い特性を有する透明導電性物質層１１８ｂ、１３０ｂになるので特に空気中に長期間露出する各パッド部（図示せず、ＤＰＡ）において腐蝕等の問題は発生しないし、前記第１、２コンタクトホール１３９ａ、１３９ｂと前記リンク配線コンタクトホール（図示せず）は今後液晶表示装置を構成するようになれば液晶で充填されてシールパターン等で密封されるようになるので腐蝕の問題はさらに発生しなくなる。

次に、図１０Ｅ、図１１Ｅ、図１２Ｅ及び図１３Ｅに示したように、前記ゲート及びデータパッド電極（図示せず、１３０）をそれぞれ露出させる前記ゲート及びデータパッドコンタクトホール（図示せず、１３７）及び前記第１共通配線１１８を露出させる第１、２コンタクトホール１３９ａ、１３９ｂとデータリンク配線（図示せず）の終端を露出させるリンク配線コンタクトホール（図示せず）が形成された基板１１０を灰化（アッシング）工程を行なうことによって前記第２厚さの第２フォトレジストパターン（図１０Ｄ、図１１Ｄ、図１２Ｄ及び図１３Ｄの１８１ｂ）を除去することによって前記不純物非晶質シリコーン層１４３を露出させる。

この時、前記灰化（アッシング）工程により前記スイッチング領域ＴｒＡに形成された第１厚さの第１フォトレジストパターン１８１ａもその厚さが薄くなるようになるが相変らず前記不純物非晶質シリコーン層１４３上に残っているようになる。

次に、図１０Ｆ、図１１Ｆ、図１２Ｆ及び図１３Ｆに示したように、前記第２フォトレジストパターン（図１０Ｄ、図１１Ｄ、図１２Ｄ及び図１３Ｄの１８１ｂ）が除去されることによって新しく露出した不純物シリコーン層（図１０Ｅ、図１１Ｅ、図１２Ｅ及び図１３Ｅ１４３）とその下部の純粋非晶質シリコーン層（図１０Ｅ、図１１Ｅ、図１２Ｅ及び図１３Ｅの１４０）をドライエッチングを実施して除去することによってその下部のゲート絶縁膜１３５を露出させる。

したがって、第１フォトレジストパターン１８１ａが相変らず残っているスイッチング領域ＴｒＡにおいてだけ不純物及び純粋非晶質シリコーン層が残っているようになって、これらはそれぞれオーミックコンタクト層１４４とアクティブ層１４１を形成するようになる。この時、前記不純物非晶質シリコーンのオーミックコンタクト層１４４は連結した状態になっている。

次に、図１０Ｇ、図１１Ｇ、図１２Ｇ及び図１３Ｇに示したように、前記オーミックコンタクト層１４４上に残っている第１フォトレジストパターン（図１１Ｆの１８１ａ）をストリップして除去し、前記第１フォトレジストパターン（図１１Ｆの１８１ａ）が除去されることによって露出したオーミックコンタクト層１４４と前記ゲート絶縁膜１３５上に全面に第２金属物質例えばモリブデン（Ｍｏ）を蒸着することによって金属物質層（図示せず）を形成する。これを第３マスク工程を行なうことによってパターニングして前記ゲート配線１１３と交差して画素領域Ｐを定義し、前記リンク配線コンタクトホール（図示せず）を介して前記データリンク配線（図示せず）と接触するデータ配線１４６を形成して（図１０Ｇ参照）、同時に前記スイッチング領域ＴｒＡの前記連結した状態のオーミックコンタクト層１４４上には前記データ配線１４６で分岐したソース電極１５０と、前記ソース電極１５０と前記連結した状態のオーミックコンタクト層１４４上部で離隔するドレイン電極１５３を形成する（図１１Ｇ参照）。この時、前記ドレイン電極１５３は前記第２共通配線１２１上部まで延長形成することによってストレージ領域ＳｔｇＡに第２ストレージ電極１５６を形成して、したがって前記ストレージ領域ＳｔｇＡでは前記第２共通配線１２１を第１ストレージ電極１２２、その上部のゲート絶縁膜１３５を誘電体層、そして前記ドレイン電極１５３一部を第２ストレージ電極１５６にしたストレージキャパシタＳｔｇＣを形成するようになる。

また、共に前記データ配線１４６を形成する同一工程により前記ドレイン電極１５３が延長して形成された第２ストレージ電極１５６で前記画素領域Ｐの中央部に前記データ配線１４６と平行に分岐して相互に離隔する複数の画素電極１６０を形成し（図１０Ｇ参照）、同じ工程及び同じ金属物質で前記画素電極１６０と平行に前記画素電極１６０と互い違いに交代で配置されて、前記第１、２コンタクトホール１３９ａ、１３９ｂを介して前記第１共通配線１１８と接触する第３共通電極１６５を形成する（図１２Ｇ参照）。

したがって、本発明の製造方法による特徴は前記画素領域Ｐの最外廓に形成された第１、２共通電極１２４、１２７を除いた画素電極１６０とこれと交互に配置される第３共通配線１６５は全て同一工程において同じ層に同じ金属物質で形成されることであり、スイッチング領域ＴｒＡにおいて特にアクティブ層１４１が前記ソース及びドレイン電極１５０、１５３により完全に覆われる構造になるので、従来の４マスク工程により製造される横電界型液晶表示装置用アレイ基板を利用した液晶表示装置で発生する波縞雑音（ウエイビーノイズ）は基本的に防止されることも本発明のまた他の特徴的なものと言える。

また、データパッド電極１３０がゲートパッド電極（図示せず）と同じ層に同じ工程により形成されることもまた他の本発明の特徴と言える。

前述した前記データ配線１４６と第１、２、３共通電極１２４、１２７、１６５と画素電極１６０は図５に示したように、前記各画素領域Ｐの中央部で相互に所定の角度を有して上下相互対称的に折れた構造で形成されることによってマルチドメインを形成するように形成することができることは自明である。

次に、図１０Ｈ、図１１Ｈ、図１２Ｈ及び図１３Ｈに示したように、前記データ配線１４６とソース及びドレイン電極１５０、１５３と各画素領域Ｐの中央部に相互に交互に配置された画素電極１６０と第３共通電極１６５、及び第２ストレージ電極１５６が形成された基板１１０をドライエッチングを実施することによって前記スイッチング領域ＴｒＡにおいてソース及びドレイン電極１５０、１５３間で露出しているオーミックコンタクト層（図１１Ｇの１４４）を除去して相互に離隔する第１、２オーミックコンタクト層１４４ａ、１４４ｂを形成する（図１１Ｈ参照）。

以後選択的な工程で前記第１、２オーミックコンタクト層１４４ａ、１４４ｂ間さらに正確には前記ソース及びドレイン電極１５０、１５３間で露出したアクティブ層１４１の保護のために酸素（Ｏ_２）雰囲気でプラズマ工程を実施することによって前記アクティブ層１４１上部に薄い酸化シリコーン膜１６８を形成することによって本発明による横電界型液晶表示装置用アレイ基板を完成する。

このように完成したアレイ基板は前記画素電極１６０と第３共通電極１６５及びデータ配線１４６上に保護層が形成されない構造になるが、前記画素電極１６０とデータ配線１４６及び第３共通配線１６５上に全面に第１配向膜（図示せず）を形成して、赤、緑、青色カラーフィルター層と前記カラーフィルター層上に第２配向膜が形成されたカラーフィルター基板（図示せず）とアレイ基板とを前記第１、２配向膜が相互に向かい合うようにしてこれら第１、２配向膜間に液晶を注入してシールパターンでシーラントを塗布した後、合着することによって液晶表示装置を完成する。前記アレイ基板の画素電極１６０上に全面に形成される第１配向膜（図示せず）が前記画素電極１６０と第３共通電極１６５とデータ配線１４６の保護層役割をするようになるので、実質的には前記画素電極１６０と第３共通電極１６５及びデータ配線１４６が空気中に露出しない構造になるので腐蝕等の問題は発生しなくなる。

この時、前記データパッド電極１３０と連結されたデータリンク配線（図示せず）とデータリンク配線コンタクトホール（図示せず）を介して連結するデータ配線１４６終端部も前記第１配向膜により遮られるようになって、さらに前記データリンク配線コンタクトホール外側に前記シールパターンが形成されるようになるので実際的に前記データリンクコンタクトホールも液晶層により遮られるようになって、したがって空気中に露出しないので、これも腐蝕の問題は発生しない。

データパッド電極とデータ配線を連結したデータリンクコンタクトホールを切断した断面図である図１４を参照して簡単に前記部分に対して説明する。

図１４は図５を切断線ＸIV―ＸIVに沿って切断した部分に対する断面図である。

図示したように、絶縁基板１１０上に前記データパッド電極（図５の１３０）と連結されたデータリンク配線１２３が形成されており、前記データリンク配線１２３上部にゲート絶縁膜１３５が形成されている。この時、前記ゲート絶縁膜１３５には前記データリンク配線１２３を露出させるデータリンクコンタクトホール１７１が形成されており、前記データリンクコンタクトホール１７１を介して前記データリンク配線１２３と接触して前記ゲート絶縁膜１３５上部にデータ配線１４６が形成されている。

前記データリンク配線１２３は前記ゲート配線（図５の１１３）及び第１、２共通配線（図５の１２４、１２７）と同一構造すなわち、二重層または三重層構造でその最上層に透明導電性物質層１２３ｂと下層部には第１金属物質層（１２３ａ）で構成されており、前記ゲート配線（図５の１１３）形成時同一工程により同一物質で形成され、また、前記データリンク配線１２３を露出させるデータリンク配線コンタクトホール１７１は前記共通配線コンタクトホール（図５の１３９）形成時同時に形成されることが特徴である。

横電界型液晶表示装置の構成を概略的に示した断面図。図１の横電界型液晶表示装置のオフ状態の動作を示した断面図。図１の横電界型液晶表示装置のオン状態の動作を示した断面図。従来の一般的な横電界型液晶表示装置用アレイ基板の一部を示した平面図。図３を切断線IV―IVに沿って切断した部分に対する断面図。本発明による横電界型液晶表示装置用アレイ基板の一つの画素領域を概略的に示した平面図。図５の切断線VI―VIに沿って切断した部分に対する断面図。図５の切断線VII―VIIに沿って切断した部分に対する断面図。図５の切断線VIII―VIIIに沿って切断した部分に対する断面図。図５の切断線IＸ―IＸに沿って切断した部分に対する断面図。図５の切断線VI―VIに沿って切断した部分に対する製造段階別工程断面図。図５の切断線VI―VIに沿って切断した部分に対する製造段階別工程断面図。図５の切断線VI―VIに沿って切断した部分に対する製造段階別工程断面図。図５の切断線VI―VIに沿って切断した部分に対する製造段階別工程断面図。図５の切断線VI―VIに沿って切断した部分に対する製造段階別工程断面図。図５の切断線VI―VIに沿って切断した部分に対する製造段階別工程断面図。図５の切断線VI―VIに沿って切断した部分に対する製造段階別工程断面図。図５の切断線VI―VIに沿って切断した部分に対する製造段階別工程断面図。図５の切断線VII―VIIに沿って切断した部分に対する製造段階別断面図。図５の切断線VII―VIIに沿って切断した部分に対する製造段階別断面図。図５の切断線VII―VIIに沿って切断した部分に対する製造段階別断面図。図５の切断線VII―VIIに沿って切断した部分に対する製造段階別断面図。図５の切断線VII―VIIに沿って切断した部分に対する製造段階別断面図。図５の切断線VII―VIIに沿って切断した部分に対する製造段階別断面図。図５の切断線VII―VIIに沿って切断した部分に対する製造段階別断面図。図５の切断線VII―VIIに沿って切断した部分に対する製造段階別断面図。図５の切断線VIII―VIIIに沿って切断した部分に対する製造段階別工程断面図。図５の切断線VIII―VIIIに沿って切断した部分に対する製造段階別工程断面図。図５の切断線VIII―VIIIに沿って切断した部分に対する製造段階別工程断面図。図５の切断線VIII―VIIIに沿って切断した部分に対する製造段階別工程断面図。図５の切断線VIII―VIIIに沿って切断した部分に対する製造段階別工程断面図。図５の切断線VIII―VIIIに沿って切断した部分に対する製造段階別工程断面図。図５の切断線VIII―VIIIに沿って切断した部分に対する製造段階別工程断面図。図５の切断線VIII―VIIIに沿って切断した部分に対する製造段階別工程断面図。図５の切断線IＸ―IＸに沿って切断した部分に対する製造段階別工程断面図。図５の切断線IＸ―IＸに沿って切断した部分に対する製造段階別工程断面図。図５の切断線IＸ―IＸに沿って切断した部分に対する製造段階別工程断面図。図５の切断線IＸ―IＸに沿って切断した部分に対する製造段階別工程断面図。図５の切断線IＸ―IＸに沿って切断した部分に対する製造段階別工程断面図。図５の切断線IＸ―IＸに沿って切断した部分に対する製造段階別工程断面図。図５の切断線IＸ―IＸに沿って切断した部分に対する製造段階別工程断面図。図５の切断線IＸ―IＸに沿って切断した部分に対する製造段階別工程断面図。図５の切断線ＸＩＶ―ＸＩＶに沿って切断した部分の断面図。

符号の説明

１１０：（アレイ）基板
１２４、１２７：第１、２共通電極
１３５：ゲート絶縁膜
１４６：データ配線
１６０：画素電極
１６５：第３共通電極
Ｐ：画素領域

Claims

スイッチング領域と画素領域が定義された基板と；
前記画素領域の一側に沿って形成されたゲート配線と前記ゲート配線と連結されて前記スイッチング領域に形成されたゲート電極と；
前記ゲート配線と平行に離隔して形成された共通配線と；
前記共通配線から前記画素領域に分岐して、相互に離隔する第１及び２共通電極と；
前記ゲート配線と、共通配線と第１及び２共通電極上部に形成され、前記共通配線一部を露出する共通配線コンタクトホールを有するゲート絶縁膜と；
前記ゲート絶縁膜上部に前記ゲート配線と交差して前記画素領域を定義するデータ配線と；
前記ゲート電極に対応して前記ゲート絶縁膜上部に形成された半導体層と；
前記半導体層上部に、前記データ配線から延長されたソース電極及び前記ソース電極と離隔して形成されたドレイン電極と；
前記ドレイン電極と連結されて前記第１及び２共通電極間で前記第１及び２共通電極と平行であり、相互に離隔して形成された複数の画素電極と；
前記ゲート絶縁膜上に前記共通配線コンタクトホールを介して前記共通配線と連結され、第１共通電極と２共通電極との間に前記複数の画素電極と交互に配置される複数の第３共通電極とからなり、
前記データ配線と、複数の画素電極と複数の第３共通配線は同じ物質で同一層に形成されることを特徴とする横電界型液晶表示装置用アレイ基板。
前記第１及び２共通電極は前記画素領域の内側で前記データ配線と隣接して形成されたことを特徴とする請求項１に記載の横電界型液晶表示装置用アレイ基板。
前記共通配線は相互に平行に離隔されている第１及び第２共通配線を含むことを特徴とする請求項１に記載の横電界型液晶表示装置用アレイ基板。
前記第１及び２共通電極それぞれは前記第１及び２共通配線と連結されて、前記画素領域を定義する前記データ配線に隣接することを特徴とする請求項３に記載の横電界型液晶表示装置用アレイ基板。
前記共通配線コンタクトホールは前記第１共通配線を露出させることを特徴とする請求項３に記載の横電界型液晶表示装置用アレイ基板。
前記第２共通配線と、前記ドレイン電極から延長されて前記第２共通配線と重なるストレージ電極と、前記第２共通配線とストレージ電極間に介在された前記ゲート絶縁膜で構成されるストレージキャパシタをさらに含むことを特徴とする請求項３に記載の横電界型液晶表示装置用アレイ基板。
前記ゲート配線及びゲート電極と前記共通配線及び第１及び２共通電極は同じ層に同じ金属物質からなったことを特徴とする請求項１に記載の横電界型液晶表示装置用アレイ基板。
前記ゲート配線及びゲート電極と前記共通配線及び第１及び２共通電極は二重層または三重層構造であることを特徴とする請求項１に記載の横電界型液晶表示装置用アレイ基板。
前記ゲート配線及びゲート電極と前記共通配線及び第１及び２共通電極はその最上層が透明導電性物質層であることを特徴とする請求項８に記載の横電界型液晶表示装置用アレイ基板。
前記ゲート配線及びデータ配線とそれぞれ連結して外部の駆動回路と連結されるゲートパッド電極とデータパッド電極をさらに含むことを特徴とする請求項１に記載の横電界型液晶表示装置用アレイ基板。
前記ゲートパッド電極とデータパッド電極は前記ゲート配線と同じ層に同じ物質からなったことを特徴とする請求項１０に記載の横電界型液晶表示装置用アレイ基板。
前記データパッド電極は、前記ゲート配線と同じ層に同じ物質からなったデータリンク配線を介して前記データ配線と連結されることを特徴とする請求項１１に記載の横電界型液晶表示装置用アレイ基板。
前記ゲート絶縁膜は前記データリンク配線一端を露出させるデータリンク配線コンタクトホールをさらに含んで、前記データリンク配線コンタクトホールを介して前記データリンク配線と前記データ配線が連結されることを特徴とする請求項１２に記載の横電界型液晶表示装置用アレイ基板。
前記ゲート絶縁膜は前記ゲートパッド電極とデータパッド電極をそれぞれ露出させるゲートパッドコンタクトホールとデータパッドコンタクトホールを含むことを特徴とする請求項１１に記載の横電界型液晶表示装置用アレイ基板。
前記半導体層上部で相互に離隔するソース及びドレイン電極は前記半導体層の側部表面をそれぞれ完全に覆うことを特徴とする請求項１に記載の横電界型液晶表示装置用アレイ基板。
前記ソース及びドレイン電極の離隔した領域に露出した半導体層上部に形成されたシリコーン酸化膜をさらに含むことを特徴とする請求項１に記載の横電界型液晶表示装置用アレイ基板。
前記半導体層は純粋非晶質シリコーン層で構成されたアクティブ層と、不純物非晶質シリコーンで構成されて前記アクティブ層上部に形成されるオーミックコンタクト層をさらに含むことを特徴とする請求項１に記載の横電界型液晶表示装置用アレイ基板。
スイッチング領域と画素領域が定義された基板上に第１マスク工程を行なって、前記画素領域の一側に沿って形成されたゲート配線と、前記ゲート配線と連結されて前記スイッチング領域に形成されるゲート電極と、前記ゲート配線と離隔して平行に第１共通配線と、前記第１共通配線から前記画素領域に分岐する第１及び２共通電極を形成する段階と；
前記ゲート配線及びゲート電極と、前記第１共通配線及び第１及び２共通電極上に全面に絶縁層と純粋非晶質シリコーン層と不純物非晶質シリコーン層を形成する段階と；
半透過領域を含むマスクを利用して露光、現像する第２マスク工程を実施することによって前記第１共通配線の一部を露出させる共通配線コンタクトホールを有するゲート絶縁膜と、その上部に前記ゲート電極に対応して純粋非晶質シリコーンのアクティブ層と、前記アクティブ層上に同一形態で連結した状態の不純物非晶質シリコーンパターンを形成する段階と；
前記不純物非晶質シリコーンパターン及びゲート絶縁膜上に第３マスク工程を実施して前記ゲート配線と交差して画素領域を定義するデータ配線と、前記データ配線と連結されて前記不純物非晶質シリコーンパターンと接触するソース電極と、前記ソース電極と離隔して前記不純物非晶質シリコーンパターンと接触するドレイン電極と、前記ドレイン電極で分岐して前記第１及び２共通電極と平行に相互に離隔する複数の画素電極と、第１共通電極と２共通電極との間に前記画素電極と交互に配置されて前記共通配線コンタクトホールを介して前記第１共通配線と連結される複数の第３共通電極を形成する段階を含むことを特徴とする横電界型液晶表示装置用アレイ基板の製造方法。
前記相互に離隔したソース及びドレイン電極間で露出した不純物非晶質シリコーンパターンを除去してアクティブ層を露出させる段階をさらに含むことを特徴とする請求項１８に記載の横電界型液晶表示装置用アレイ基板の製造方法。
前記ソース及びドレイン電極間で露出したアクティブ層上部にシリコーン酸化膜を形成する段階をさらに含むことを特徴とする請求項１９に記載の横電界型液晶表示装置用アレイ基板の製造方法。
前記ゲート配線と、ゲート電極と、第１共通配線と、第１及び２共通電極を形成する段階は、
前記基板上に第１金属物質を蒸着して第１金属層を形成する段階と；
前記第１金属層上部に透明導電性物質を蒸着して透明導電性物質層を形成する段階と；
前記透明導電性物質層とその下部の第１金属層を順次的にパターニングする段階を含むことを特徴とする請求項１８に記載の横電界型液晶表示装置用アレイ基板の製造方法。
前記第１金属層と前記透明導電性物質層間に第２金属層を形成する段階と；
前記透明導電性物質層をパターニング後、前記第２金属層をパターニングする段階をさらに含むことを特徴とする請求項２１に記載の横電界型液晶表示装置用アレイ基板の製造方法。
前記ゲート絶縁膜と、アクティブ層と、不純物非晶質シリコーンパターンを形成する段階は、
前記不純物非晶質シリコーン層上にフォトレジスト層を形成する段階と；
前記フォトレジスト層上に透過領域と遮断領域及び半透過領域を有するマスクを位置させる段階と；
前記マスクを利用して前記フォトレジスト層を露光して現像することによって、前記第１共通配線の中心で対称する部分の不純物非晶質シリコーン層を露出させて、前記ゲート電極が形成された部分に第１厚さの第１フォトレジストパターンと、それ以外の領域に前記第１厚さより薄い第２厚さを有する第２フォトレジストパターンを形成する段階と；
前記第１、２フォトレジストパターンの外部に露出された不純物非晶質シリコーン層とその下部の純粋非晶質シリコーン層と絶縁層を除去して前記共通配線コンタクトホールを形成する段階と；
前記第２フォトレジストパターンを除去するために灰化（アッシング）する段階と；
前記第２フォトレジストパターンの除去によって露出した不純物非晶質シリコーン層とその下部の純粋非晶質シリコーン層を除去してゲート絶縁膜を露出させて、前記アクティブ層と、不純物非晶質シリコーンパターンを形成する段階と；
前記第１フォトレジストパターンを除去する段階を含むことを特徴とする請求項１８に記載の横電界型液晶表示装置用アレイ基板の製造方法。
前記ゲート配線と第１共通配線及び第１及び２共通電極を形成する段階は、
前記ゲート配線終端にゲートパッド電極と、前記データ配線と連結されるデータリンク配線と、前記データリンク配線から延長されたデータパッド電極と、前記第１共通配線から離隔して平行に第２共通配線を形成する段階を含むことを特徴とする請求項１８に記載の横電界型液晶表示装置用アレイ基板の製造方法。
前記第２共通配線は前記第１共通配線と前記第１及び２共通電極を介して連結され、これら第１及び２共通配線と第１及び２共通電極は前記画素領域を囲む形態で形成することを特徴とする請求項２４に記載の横電界型液晶表示装置用アレイ基板の製造方法。
前記ドレイン電極は前記第２共通配線と重なるように形成することを特徴とする請求項２４に記載の横電界型液晶表示装置用アレイ基板の製造方法。
前記第２マスク工程は前記データリンク配線終端部と前記ゲートパッド電極とデータパッド電極それぞれを露出させるデータリンク配線コンタクトホールと、ゲートパッドコンタクトホールと、データパッドコンタクトホールを形成する段階を含むことを特徴とする請求項２４に記載の横電界型液晶表示装置用アレイ基板の製造方法。
前記ソース及びドレイン電極は前記半導体層の両端を覆うように形成されることを特徴とする請求項１８に記載の横電界型液晶表示装置用アレイ基板の製造方法。