JP4493394B2 - 表示装置およびそれを備える電子機器 - Google Patents

Description

本発明は、表示装置に関し、特に、携帯電話等に採用されている小型の液晶表示装置において振動を防止するための駆動回路および駆動方法に関する。

従来より、スイッチング素子としてＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：薄膜トランジスタ）を備えるアクティブマトリクス型液晶表示装置が知られている。この液晶表示装置は、互いに対向する２枚の絶縁性の基板から構成される液晶パネルを備えている。液晶パネルの一方の基板には、走査信号線（ゲートバスライン）と映像信号線（ソースバスライン）とが格子状に設けられ、走査信号線と映像信号線との交差部近傍にＴＦＴが設けられている。ＴＦＴは、走査信号線に接続されたゲート電極、映像信号線に接続されたソース電極、およびドレイン電極とから構成される。ドレイン電極は、画像を形成するために基板上にマトリクス状に配置された画素電極と接続されている。また、液晶パネルの他方の基板には、液晶層を介して画素電極との間に電圧を印加するための電極（以下「共通電極」という）が設けられており、画素電極と共通電極と液晶層とによって個々の画素形成部が実現されている。そして、各ＴＦＴのゲート電極が走査信号線からアクティブな走査信号（ゲート信号）を受けたときに当該ＴＦＴのソース電極が映像信号線から受ける映像信号（ソース信号）と、共通電極に供給される共通電極信号とに基づいて、画素形成部の液晶層に電圧が印加される。これにより液晶が駆動され、画面上に所望の画像が表示される。

ところで、液晶には、直流電圧が加わり続けると劣化するという性質がある。このため、液晶表示装置では、液晶層には交流電圧が印加される。これについて、図８および図９を参照しつつ説明する。図８は、アクティブマトリクス型液晶表示装置の液晶パネルの断面を模式的に示した図である。図８に示すように、液晶パネルは、ＴＦＴガラス基板５３と画素電極５９と液晶層５２と共通電極５８とＣＦ（Ｃｏｌｏｒ Ｆｉｌｔｅｒ）ガラス基板５１とによって構成されている。この液晶層５２への交流電圧の印加は、例えば、上述した各画素形成部に印加する電圧の極性を１フレーム期間毎に反転させることにより実現される。具体的には、共通電極５８の電位を基準とした場合のソース電極の電圧（映像信号電圧）の極性が１フレーム期間毎に反転するように、液晶表示装置の駆動が行われている。なお、１フレーム期間とは、液晶表示装置の全ての画素形成部に電圧を印加し、１画面分の画像を画面上に表示するための期間である。

上述のような液晶表示装置の駆動を実現する技術として、例えば、ライン反転駆動と呼ばれる駆動方式が知られている。図９は、駆動方式としてライン反転駆動が採用されている液晶表示装置における信号波形図である。図９において、符号ＴＨｎ（ＴＨ１、ＴＨ２、ＴＨ３、・・・）はｎ行目の走査信号線が選択されている期間を示し、符号ＴＦは１フレーム期間を示している。映像信号Ｖｓは、図９に示すように、１水平走査期間毎に極性が反転し、さらに、１フレーム期間毎にも極性が反転している。同様に、共通電極信号Ｖｃｏｍも、１水平走査期間毎に極性が反転し、さらに、１フレーム期間毎にも極性が反転している。また、映像信号Ｖｓと共通電極信号Ｖｃｏｍとは、位相が１／２周期（１水平走査期間）ずれている。これにより、液晶層に印加される電圧の極性が１水平走査期間毎に反転し、液晶表示装置の交流駆動が実現されている。

ところで、近年、上述のような液晶表示装置が携帯電話等の電子機器のメイン画面として採用されている。このような液晶表示装置の１つに、３２０×２４０の解像度をもつＱＶＧＡ（Ｑｕａｒｔｅｒ Ｖｉｄｅｏ Ｇｒａｐｈｉｃｓ Ａｒｒａｙ）と呼ばれる規格のものがある。このような液晶表示装置において、上述のような交流駆動に起因して、図８に示しているＣＦガラス基板５１が振動し、その振動が耳障りな音として感じられることが指摘されている。このような、振動による耳障りな音の発生（以下、「音鳴り」という。）を防止するため、特開平８−１７９２８５号公報には、液晶表示装置の液晶パネル上に制振材を貼付することにより液晶表示装置の交流駆動に起因する振動を減衰させる技術が開示されている。また、特開２０００−１０５７０号公報には、ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）素子によるバックライトが採用されている携帯電話において、ＥＬ素子の交流駆動に起因する雑音を防止するために、ＥＬ素子を駆動する交流電圧と逆位相の電圧を生成し、その逆位相の電圧に基づく音をスピーカから出力することにより雑音を除去する技術が開示されている。さらに、特開２００１−３６６０７号公報には、携帯型音響再生装置において、装置の使用者の周囲の騒音を騒音信号として抽出し、その騒音信号とは逆位相の信号と出力すべき音声信号とを合成した信号をヘッドホンから出力することにより騒音を除去する技術が開示されている。
特開平８−１７９２８５号公報 特開２０００−１０５７０号公報 特開２００１−３６６０７号公報

ところが、上記特開平８−１７９２８５号公報に開示された技術では、制振材によって振動が減衰され音鳴りは低減されるが、完全に音鳴りを防止できるものではない。また、液晶パネル上に制振材を貼付しなければならないので、小型化や軽量化の点では好ましくない。また、特開２０００−１０５７０号公報に開示された技術ではＥＬ素子の交流駆動に起因する雑音が除去され、特開２００１−３６６０７号公報に開示された技術では装置の周囲の騒音が除去されるが、ともに画像を表示するための駆動信号に起因する振動による音鳴りを防止できるものではない。

そこで、本発明では、制振材などの部材を必要とせず、表示装置を駆動するための駆動信号に起因する音鳴りを防止できる表示装置を提供することを目的とする。

第１の発明は、画像を表示するための表示部において複数の映像信号線と複数の走査信号線との交差部にそれぞれ対応してマトリクス状に配置された複数の画素形成部に設けられた画素電極と、前記画素電極との間に電圧を印加するために前記画素電極と対向して設けられた共通電極と、前記画像を表す画像信号を受け取り前記画像信号に応じて前記複数の映像信号線に電圧を印加する映像信号線駆動回路と、前記複数の走査信号線を選択的に駆動する走査信号線駆動回路と、前記共通電極を駆動する共通電極駆動回路を含み、前記画像を示す画像データを受け取り、前記画像データに基づく前記画像信号と前記映像信号線駆動回路および前記走査信号線駆動回路の所定の動作タイミングを示すタイミング信号とを出力する表示制御回路と、前記画像データを保持するメモリとを備える表示装置であって、
１フレーム分の前記画像データの表す画像を前記表示部に表示する期間であるフレーム期間が、前記表示部に前記画像を表示するための処理が停止する休止期間と、前記表示部に前記画像を表示するための処理が実行される駆動期間とに分割され、
前記表示制御回路は、
前記休止期間には、前記画像データを受け取ると、当該受け取った画像データを前記メモリに書き込み、
前記駆動期間には、前記画像データを受け取ると、当該受け取った画像データを前記メモリに書き込むとともに、１ライン分の前記画像データを受け取る間に前記メモリに既に書き込まれている前記画像データのうち２ライン分の前記画像データを読み出して当該読み出した画像データに基づいて前記画像信号を生成し、その生成された前記画像信号に基づいて前記画像が表示されるように前記映像信号線駆動回路と前記走査信号線駆動回路と前記共通電極駆動回路とを制御することを特徴とする。

第２の発明は、第１の発明において、
前記休止期間とそれに続く前記駆動期間とから成る期間が前記フレーム期間に２回以上あることを特徴とする。

第３の発明は、第１の発明および第２の発明において、
前記表示制御回路は、前記画像データに基づいて前記画像信号を生成する画像信号生成回路と、前記タイミング信号を生成するタイミング信号生成回路とを含み、
前記休止期間には、前記画像信号生成回路と前記タイミング信号生成回路と前記走査信号線駆動回路と前記映像信号線駆動回路と前記共通電極駆動回路における所定の動作が停止することを特徴とする。

第４の発明は、第１から第３の発明において、
前記表示部に１ライン分の画像を表示するための処理が実行される期間が２５マイクロ秒以下であることを特徴とする。

第５の発明は、画像を表示するための表示部において複数の映像信号線と複数の走査信号線との交差部にそれぞれ対応してマトリクス状に配置された複数の画素形成部に設けられた画素電極と、前記画素電極との間に電圧を印加するために前記画素電極と対向して設けられた共通電極と、前記画像を表す画像信号を受け取り前記画像信号に応じて前記複数の映像信号線に電圧を印加する映像信号線駆動回路と、前記複数の走査信号線を選択的に駆動する走査信号線駆動回路と、前記共通電極を駆動する共通電極駆動回路と、前記画像を示す画像データを保持するメモリとを備える表示装置の駆動方法であって、
外部から送られる前記画像データに基づいて、前記画像信号と前記映像信号線駆動回路および前記走査信号線駆動回路の所定の動作タイミングを示すタイミング信号とを出力する表示制御ステップを含み、
１フレーム分の前記画像データの表す画像を前記表示部に表示する期間であるフレーム期間が、前記表示部に前記画像を表示するための処理が停止する休止期間と、前記表示部に前記画像を表示するための処理が実行される駆動期間とに分割され、
前記表示制御ステップは、
前記画像データが外部から送られる速さと同じ速さで、前記画像データを前記メモリに書き込む画像データ書き込みステップと、
前記駆動期間に、前記画像データが外部から送られる速さの２倍の速さで、前記メモリに既に書き込まれている前記画像データを読み出し、当該読み出された前記画像データに基づいて前記画像信号を生成する画像信号生成ステップと、
前記駆動期間に、前記画像信号に基づいて前記画像が表示されるように前記映像信号線駆動回路と前記走査信号線駆動回路と前記共通電極駆動回路とを制御するステップとを含むことを特徴とする。

第６の発明は、第５の発明において、
前記休止期間とそれに続く前記駆動期間とから成る期間が前記フレーム期間に２回以上あることを特徴とする。

第７の発明は、第５の発明および第６の発明において、
前記表示部に１ライン分の画像を表示するための処理が実行される期間が２５マイクロ秒以下であることを特徴とする。

上記第１の発明によれば、フレーム期間（１フレーム期間）は休止期間と駆動期間とに分割される。休止期間には、表示部に画像を表示するための処理は実行されず、外部から受け取る画像データはメモリに書き込まれる。一方、駆動期間には、外部から受け取る画像データがメモリに書き込まれるとともに、外部から画像データを受け取る速さの２倍の速さで画像データに基づく画像を表示するための画像信号が生成される。そして、その画像信号の示す画像を表示部に表示するための処理が実行される。このため、１本の走査信号線が選択される期間が従来の２分の１となり、表示部に画像を表示するための駆動信号の１つである共通電極信号の駆動周波数が従来の２倍となる。これにより、共通電極信号の駆動周波数が可聴範囲よりも高くなり、画像表示のための駆動信号に起因する音鳴りを防止できる表示装置が実現される。

上記第２の発明によれば、フレーム期間において休止期間と駆動期間とがそれぞれ２回以上繰り返される。このため、画像データを保持するために使用されるメモリの容量が小さい場合にも、１フレーム期間に休止期間と駆動期間とが繰り返される回数をそのメモリの容量に応じて設定することにより、第１の発明と同様の効果を奏する表示装置が実現される。

上記第３の発明によれば、フレーム期間内の休止期間には、表示装置内の各回路における所定の動作が停止する。このため、消費電力の増加を抑制しつつ第１の発明と同様の効果を奏する表示装置が実現される。

上記第４の発明によれば、１本の走査信号線が選択される期間が２５μ秒以下に設定される。このため、表示装置の共通電極を駆動する共通電極信号の駆動周波数は２０ｋＨｚ以上になる。これにより、共通電極は可聴範囲より高い周波数で振動することとなり、音鳴りを確実に防止することができる表示装置が実現される。

＜１．基礎検討＞
＜１．１ 測定装置の構成＞
まず、上述のような液晶表示装置における音鳴りの原因を究明するために以下のような実験を行った。図１０は、基礎検討における測定装置を模式的に示した図である。この測定装置は、簡易防音箱９０と信号源基板９１とマイク９２とパーソナルコンピュータ９３とで構成されている。図１０に示すように、簡易防音箱９０の中に信号源基板９１とマイク９２を設置し、信号源基板９１およびマイク９２とパーソナルコンピュータ９３とを接続する。ここで、信号源基板９１とは、液晶表示装置を駆動するための駆動回路やガラス基板で構成される一般に「液晶パネル」と呼ばれているもののことである。信号源基板９１の駆動回路は、パーソナルコンピュータ９３から出力される指示信号に基づいて駆動される。マイク９２は、簡易防音箱９０の中の音を取り込む。そして、マイク９２で取り込まれた音はＷＡＶＥファイル（パーソナルコンピュータにおいて一般的に採用されているオペレーションシステムである「Ｗｉｎｄｏｗｓ（登録商標）」における標準の音声ファイル）に変換されてパーソナルコンピュータ９３に取り込まれる。パーソナルコンピュータ９３は、ＷＡＶＥファイルに基づきフーリエ変換を行うことによって、マイク９２で取り込まれた音の周波数成分と振幅（音量）とを測定する。これにより、簡易防音箱９０の中で発生している音の周波数成分と振幅とを測定することができ、駆動回路の駆動周波数の違いによる音の発生の違い等を把握することができる。

＜１．２ 測定結果＞
まず、現在音鳴りの防止が課題となっている２．４インチ型ＱＶＧＡと呼ばれる規格の液晶パネル（信号源基板）について上記測定を行った。その結果、周波数スペクトルにおいて１０ｋＨｚ近傍にピークが見られた。ここで、測定に採用された液晶パネルにおける共通電極の駆動周波数は約１０ｋＨｚである。この周波数は、測定の結果周波数スペクトルにおいてピークが見られた周波数と一致している。したがって、共通電極の駆動が音鳴りを引き起こしている可能性があると言える。

次に、上記パネルにおいて、共通電極に直流電圧を供給して測定を行った。その結果、共通電極の駆動周波数が１０ｋＨｚであったときに見られた、周波数スペクトルにおいて１０ｋＨｚ近傍に現れるピークが見られなくなった。

さらに、上記パネルにおいて、共通電極を駆動する共通電極信号Ｖｃｏｍの示す電圧と映像信号線に供給される映像信号Ｖｓの示す電圧とを図１１に示すように設定して測定を行った。なお、このとき液晶パネルの液晶層に印加される電圧は図１１に示すように一定に保持される。これにより、図１２に示すような、共通電極信号Ｖｃｏｍの振幅と音量との関係を示す結果が得られた。図１２より、共通電極信号Ｖｃｏｍの振幅が大きいほど音量が大きくなることが把握される。

以上の測定結果より、液晶表示装置における音鳴りが共通電極の駆動に起因していると言うことができる。これを踏まえ、本発明では、表示装置を後述のような構成とすることで音鳴りを解消している。以下、添付図面を参照しつつ、本発明の一実施形態について説明する。

＜２．全体構成＞
図１は、本発明の一実施形態に係る液晶表示装置の全体構成を示すブロック図である。この液晶表示装置は、表示制御回路２００と、走査信号線駆動回路３００と、映像信号線駆動回路４００と、液晶パネル５００と、メモリ６００と、電源回路７００とを備えている。表示制御回路２００には、コントロール回路２１と、アナログ出力回路（画像信号生成回路）２２と、タイミング信号生成回路２３と、共通電極駆動回路２４とが含まれている。また、メモリ６００には、高速のＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）が採用されている。なお、本実施形態においては、液晶表示装置の解像度は３２０×２４０（走査信号線が３２０本、映像信号線が２４０本）であり、メモリ６００は走査信号線１６０本分の画像データを保持することができるものとする。

表示制御回路２００は、液晶パネル５００に表示すべき画像を表す（狭義の）画像データおよび表示動作のタイミング等を決めるデータ（以下、「表示制御データ」という）を外部の信号源から受け取る（以下、外部から送られるこれらのデータＤｗを「広義の画像データ」といい、（狭義の）画像データを符号Ｄｖで示し、表示制御データを符号Ｄｃで示す。）。狭義の画像データＤｖと表示制御データＤｃとを含む広義の画像データＤｗは、表示制御回路２００内のコントロール回路２１に入力される。コントロール回路２１は、表示制御データＤｃに基づいて、電源回路７００を制御するための制御信号Ｓ、タイミング信号生成回路２３および共通電極駆動回路２４の動作タイミングを制御するための切換指示信号Ｋ、アナログ出力回路２２および映像信号線駆動回路４００を制御するための制御信号Ｌを出力し、狭義の画像データＤｖに基づいて当該狭義の画像データＤｖをメモリ６００に保持するための保持用画像データＤｍを出力する。コントロール回路２１から出力された保持用画像データＤｍは、順次、メモリ６００に書き込まれる。また、コントロール回路２１は、所定の期間中には、メモリ６００から保持用画像データＤｍを順次読み出し、読み出した保持用画像データＤｍをアナログ出力回路２２に入力する。このように、メモリ６００への保持用画像データＤｍの書き込みやメモリ６００からの保持用画像データＤｍの読み出しのために、メモリ制御信号Ｍがコントロール回路２１から出力される。アナログ出力回路２２は、保持用画像データＤｍに基づいてアナログ画像信号Ｄａを出力する。タイミング信号生成回路２３は、コントロール回路２１から出力される切換指示信号Ｋに基づいて、走査信号線駆動回路３００および映像信号線駆動回路４００の動作タイミングを示すクロック信号ＣＫ、水平同期信号ＨＳＹ、垂直同期信号ＶＳＹを出力する。また、共通電極駆動回路２４は、コントロール回路２１から出力される切換指示信号Ｋに基づいて、共通電極を駆動する共通電極信号Ｖｃｏｍを出力する。

メモリ６００には、上述のように、表示制御回路２００から出力されるメモリ制御信号Ｍに基づいて保持用画像データＤｍが書き込まれる。なお、本実施形態においては、１画面の２分の１に相当する領域の画像データ、すなわち、１６０ライン分の画像データを保持することができるメモリ６００が使用されている。電源回路７００は、表示制御回路２００内のコントロール回路２１から出力される制御信号Ｓに基づいて、外部から供給される電源電圧から所定のレベルの電圧を生成し、表示制御回路２００および走査信号線駆動回路３００にそれぞれ電圧Ｖ、ＶＧを供給する。走査信号線駆動回路３００は、表示制御回路２００内のタイミング信号生成回路２３から出力される水平同期信号ＨＳＹおよび垂直同期信号ＶＳＹを受け取り、各走査信号線に走査信号を出力する。映像信号線駆動回路４００は、表示制御回路２００内のアナログ出力回路２２から出力される映像信号Ｄａとタイミング信号生成回路２３から出力されるクロック信号ＣＫ、水平同期信号ＨＳＹとを受け取り、液晶パネル５００に画像を表示するための映像信号（以下「駆動用映像信号」という）を各映像信号線に出力する。以上のようにして、走査信号線駆動回路３００から走査信号が、映像信号線駆動回路４００から駆動用映像信号が、共通電極駆動回路２４から共通電極信号Ｖｃｏｍがそれぞれ出力されることにより、各画素形成部には画素電極と共通電極との電位差に相当する電圧が印加され、所望の画像が表示される。

＜３．駆動回路＞
＜３．１ 駆動回路の基本的な動作＞
次に、本実施形態における駆動回路の動作について説明する。図２は、本実施形態における駆動回路の基本的な動作を説明するための信号波形図である。図２において、符号ＴＨａで示す期間は従来の水平走査期間に相当する期間（以下、「旧水平走査期間」という。）を、符号ＴＨｂで示す期間は本実施形態における１水平走査期間（以下、「新水平走査期間」という。）を、符号ＴＦで示す期間はフレーム期間をそれぞれ示している。本実施形態では、フレーム期間ＴＦは、液晶表示パネル５００に画像を表示するための処理が停止する休止期間Ｔ１と液晶表示パネル５００に画像を表示するための処理が実行される駆動期間Ｔ２とに分割されている。なお、従来におけるフレーム期間の長さと本実施形態におけるフレーム期間の長さとは同じ長さである。また、休止期間Ｔ１の長さと駆動期間Ｔ２の長さとは同じ長さである。

図２（ａ）は、従来および本実施形態において、表示制御回路２００が外部から画像データＤｖを受け取るタイミングを示す信号波形図である。図２（ｂ）および（ｃ）は、それぞれ従来および本実施形態における共通電極信号Ｖｃｏｍの信号波形図である。図２（ａ）に示すように、表示制御回路２００は旧水平走査期間ＴＨａ毎に外部から画像データＤｖを受け取る。旧水平走査期間ＴＨａに受け取る画像データＤｖには、１ライン分の画像に相当する画像データが含まれている。従来においては、このような１ライン分の画像データを受け取るタイミングと同期して、その１ライン分の画像データに基づく画像を液晶パネル５００に表示するための処理が実行されるように駆動回路は動作していた。すなわち、図２（ｂ）に示すように、共通電極信号Ｖｃｏｍの極性は旧水平走査期間ＴＨａ毎に反転していた。その結果、共通電極は、この共通電極信号Ｖｃｏｍに基づいて、フレーム期間ＴＦを通じて旧水平走査期間ＴＨａ毎に交流駆動されていた。なお、以下の説明においては、外部から受け取る画像データＤｖに基づく画像を液晶パネル５００に表示するための処理のことを「画像描画処理」という。

これに対して、本実施形態においては、共通電極信号Ｖｃｏｍの波形は図２（ｃ）に示すようなものとなる。すなわち、フレーム期間ＴＦのうち休止期間Ｔ１には、共通電極信号Ｖｃｏｍの電位は一定（基準電位）に保持される。したがって、休止期間Ｔ１には共通電極は駆動されない。一方、フレーム期間ＴＦのうち駆動期間Ｔ２には、共通電極信号Ｖｃｏｍの極性は新水平走査期間ＴＨｂ毎に反転する。ここで、新水平走査期間ＴＨｂの長さは旧水平走査期間ＴＨａの２分の１に相当する長さとなっている。すなわち、本実施形態における共通電極信号Ｖｃｏｍの駆動周波数は、従来の共通電極信号Ｖｃｏｍの駆動周波数の２倍になっている。従来の共通電極信号Ｖｃｏｍの駆動周波数は約１０ｋＨｚであったので、本実施形態における共通電極信号Ｖｃｏｍの駆動周波数は約２０ｋＨｚとなる。

＜３．２ 画像データの受け取りと画像描画処理のタイミング＞
図３は、表示制御回路２００が外部から各ラインの画像データＤｖを受け取るタイミングと各ラインの画像データＤｖについての画像描画処理が実行されるタイミングとの関係を示している。図３（ａ）は、表示制御回路２００が各ラインの画像データＤｖを受け取るタイミング（期間）を示しており、数字ｎ（ｎ＝１、・・・、３２０）によってｎライン目の画像データＤｖを受け取るタイミングが示されている。例えば、「１」と示されている期間には１ライン目の画像データＤｖを表示制御回路２００が外部から受け取り、「２４０」と示されている期間には２４０ライン目の画像データＤｖを表示制御回路２００が外部から受け取る。図３（ｂ）は、各ラインの画像データＤｖについての画像描画処理が行われるタイミング（期間）を示しており、数字ｎ（ｎ＝１、・・・、３２０）によってｎライン目の画像データＤｖについての画像描画処理が行われるタイミングが示される。例えば、「１」と示されている期間には１ライン目の画像データＤｖについての画像描画処理が施され、「２４０」と示されている期間には２４０ライン目の画像データＤｖについての画像描画処理が実行される。

図３（ａ）に示すように、表示制御回路２００は、フレーム期間ＴＦを通じて旧水平走査期間ＴＨａ毎に１ライン分の画像データＤｖを外部から受け取る。本実施形態においては旧水平走査期間ＴＨａは５０μ秒に設定されている。休止期間Ｔ１は８０００μ秒に設定されており、表示制御回路２００は休止期間Ｔ１中に１ライン目から１６０ライン目までの画像データＤｖを外部から受け取る。一方、図３（ｂ）に示すように、休止期間Ｔ１には画像描画処理は行われない。このため、表示制御回路２００は１ライン目から１６０ライン目までの画像データＤｖをメモリ６００に書き込んで、画像データＤｖが保持されている。なお、画像データＤｖのメモリ６００での保持についての詳しい説明は後述する。

休止期間Ｔ１から駆動期間Ｔ２に切り換わると、表示制御回路２００は、まず１６１ライン目の画像データＤｖを外部から受け取る。このとき、１ライン目の画像データＤｖについての画像描画処理と２ライン目の画像データＤｖについて画像描画処理とが順に実行される。詳しく説明すると、駆動期間Ｔ２における最初の新水平走査期間ＴＨｂに１ライン目の画像データＤｖについての画像描画処理が施され、その次の新水平走査期間ＴＨｂに２ライン目の画像データＤｖについて画像描画処理が実行される。一方、１６１ライン目の画像データＤｖについてはメモリ６００に書き込まれ保持される。このようにして、駆動期間Ｔ２を通じて、旧水平走査期間ＴＨａ毎に１ライン分の画像データＤｖを表示制御回路２００が受け取るとともに２ライン分の画像データＤｖについての画像描画処理が実行される。駆動期間Ｔ２は、休止期間Ｔ１と同様、８０００μ秒に設定されている。これにより、駆動期間Ｔ２中に、１６１ライン目から３２０ライン目までの画像データＤｖを表示制御回路２００が受け取り、１ライン目から３２０ライン目までの画像データＤｖについての画像描画処理が実行される。なお、上記では、駆動期間Ｔ２中に画像データＤｖについての画像描画処理が実行されるものとして説明しているが、詳しくは、画像データＤｖは後述のように保持用画像データＤｍとしてメモリ６００に保持され、その保持用画像データＤｍに基づいて画像描画処理が実行される。

＜３．３ 画像データのメモリ保持＞
上述したように、フレーム期間ＴＨのうち休止期間Ｔ１には画像描画処理が実行されない。ところが、フレーム期間ＴＦを通じて旧水平走査期間ＴＨａ毎に外部から画像データＤｖが送られてくるので、表示制御回路２００はその画像データＤｖを保持する必要がある。本実施形態では、表示制御回路２００が画像データＤｖに基づいて保持用画像データＤｍを生成し、その保持用画像データＤｍが表示装置内のメモリ６００に保持されている。

図４は、本実施形態における画像データＤｖのメモリ６００での保持について説明するための図である。図４（ａ）は、表示制御回路２００が各ラインの画像データＤｖを受け取るタイミングを示している。図４（ｂ）は、各ラインの画像データＤｖに基づく保持用画像データＤｍについての画像描画処理が実行されるタイミングを示している。図４（ｃ）は、各ラインの画像データＤｖに基づく保持用画像データＤｍがメモリ６００内のどの領域（アドレス）で保持されるかを模式的に示している。このメモリ６００は、アドレス１〜１６０で示される領域で構成されている。説明の便宜上、各アドレスで示される領域には１ライン分の画像データＤｖに基づく保持用画像データＤｍが保持されるものとする。すなわち、このメモリ６００には、１６０ライン分の画像データＤｖに基づく保持用画像データＤｍが保持される。

フレーム期間ＴＦにおいて休止期間Ｔ１が開始すると、表示制御回路２００は１ライン目の画像データＤｖを受け取る。図４（ｃ）は、表示制御回路２００がその受け取った１ライン目の画像データＤｖに基づく保持用画像データＤｍをメモリ６００内のアドレス１で示される領域に書き込むことを示している。さらに、表示制御回路２００は２ライン目の画像データＤｖを受け取ると、その画像データＤｖに基づく保持用画像データＤｍをメモリ６００内のアドレス２で示される領域に書き込む。このようにして、表示制御回路２００は、休止期間Ｔ１を通じて旧水平走査期間ＴＨａ毎に１ライン分の画像データＤｖを受け取り、その画像データＤｖに基づく保持用画像データＤｍを順次メモリ６００に書き込む。その結果、休止期間Ｔ１が終了する時には、メモリ６００には１６０ライン分の画像データＤｖに基づく保持用画像データＤｍがアドレス１〜１６０で示される領域に保持されている。

休止期間Ｔ１が終了し、駆動期間Ｔ２が開始すると、表示制御回路２００は１６１ライン目の画像データＤｖを受け取る。このとき、表示制御回路２００は、メモリ６００内のアドレス１で示される領域から１ライン目の保持用画像データＤｍを読み出し、その保持用画像データＤｍについての画像描画処理を実行する。さらに、表示制御回路２００は、メモリ６００内のアドレス２で示される領域から２ライン目の保持用画像データＤｍを読み出し、その保持用画像データＤｍについての画像描画処理を実行する。その結果、メモリ６００内のアドレス１、２で示される領域は空き領域となる。上述の１６１ライン目の画像データＤｖに基づく保持用画像データＤｍは、この空き領域となったアドレス１で示される領域に書き込まれる。このようにして、表示制御回路２００は、駆動期間Ｔ２を通じて旧水平走査期間ＴＨａ毎に１ライン分の画像データＤｖを受け取り、その画像データＤｖに基づく保持用画像データＤｍを順次メモリ６００に書き込むとともに２ライン分の保持用画像データＤｍについての画像描画処理を実行する。なお、駆動期間Ｔ２における最後の旧水平走査期間ＴＨａには、表示制御回路２００は、３２０ライン目の画像データＤｖを受け取るが、その画像データＤｖに基づく保持用画像データＤｍについてのメモリ６００への書き込みは行わない。

なお、上述のような表示制御回路２００による外部からの画像データＤｖを受け取る処理やその受け取った画像データＤｖに基づく保持用画像データＤｍをメモリ６００へ書き込む処理は、表示制御回路２００内のコントロール回路２１で行われる。ここで、メモリ６００に保持用画像データＤｍを書き込むときには、コントロール回路２１は、メモリ６００に保持すべき保持用画像データＤｍを出力するとともに、メモリ６００に対して書き込みを指示するメモリ制御信号Ｍとメモリ６００内の書き込み先のアドレスを指示するアドレス指示信号Ａｄとを出力する。一方、メモリ６００に保持されている保持用画像データＤｍを読み出すときには、コントロール回路２１は、メモリ６００に対して読み出しを指示するメモリ制御信号Ｍとメモリ６００内の読み出し先のアドレスを指示するアドレス指示信号Ａｄとを出力する。

＜３．４ 駆動回路全体の動作＞
次に、図１および図５を参照しつつ、上述のような動作を実現するための駆動回路の全体的な動作について説明する。図５は、本実施形態における駆動回路の全体的な動作を説明するための信号波形図である。前述のとおり、本実施形態においてはフレーム期間ＴＦは休止期間Ｔ１と駆動期間Ｔ２とに分割されている。表示制御回路２００は、図５（ａ）に示すように、フレーム期間ＴＦを通じて旧水平走査期間ＴＨａ毎に外部から画像データＤｖを受け取る。コントロール回路２１は、１画面の２分の１の画像データＤｖに相当する１６０ライン分の画像データＤｖを受け取る毎に、新水平走査期間ＴＨｂと同じ長さのパルス幅をもつ切換指示信号Ｋ、制御信号Ｌを出力する。切換指示信号Ｋはタイミング信号生成回路２３と共通電極駆動回路２４とに入力され、制御信号Ｌはアナログ出力回路２２と映像信号線駆動回路４００とに入力される。そして、切換指示信号Ｋに基づき、タイミング信号生成回路２３は走査信号線駆動回路３００および映像信号線駆動回路４００の動作タイミングを制御する水平同期信号ＨＳＹ等のタイミング信号を出力し、共通電極駆動回路２４は共通電極を駆動する共通電極駆動信号Ｖｃｏｍを出力する。ここで、タイミング信号生成回路２３と共通電極駆動回路２４とは、切換指示信号Ｋのパルスが入力される毎に、それらの動作の駆動と停止とが切り換えられる。タイミング信号生成回路２３の動作が停止すると、タイミング信号生成回路２３から出力される水平同期信号ＨＳＹ、垂直同期信号ＶＳＹがローレベルに保持されるので、走査信号線駆動回路３００の動作も停止する。また、アナログ出力回路２２と映像信号線駆動回路４００とは、制御信号Ｌのパルスが入力される毎に、それらの動作の駆動と停止とが切り換えられる。以上のようにして、休止期間Ｔ１と駆動期間Ｔ２とが切り換えられる。

図５（ｃ）〜（ｅ）に示すように、休止期間Ｔ１を通じて、各走査信号Ｇ（ｎ）（ｎ＝１、２、・・・、３２０）はローレベルに保持される。また、図５（ｆ）、（ｇ）に示すように、休止期間Ｔ１を通じて、映像信号Ｖｓおよび共通電極信号Ｖｃｏｍは基準電位に保持される。そして、図５（ｂ）に示すように休止期間Ｔ１中にコントロール回路２１からアクティブな切換指示信号Ｋが出力され、そのパルスが立ち下がると、図５（ｃ）に示すように１ライン目を選択するための走査信号Ｇ（１）がアクティブになる。また、図５（ｆ）に示すように映像信号Ｖｓの交流駆動が開始するとともに、図５（ｇ）に示すように共通電極信号Ｖｃｏｍの交流駆動も開始する。ここで、映像信号Ｖｓも共通電極信号Ｖｃｏｍも、駆動期間Ｔ２を通じて、その極性は新水平走査期間ＴＨｂ毎に反転する。また、映像信号Ｖｓと共通電極信号Ｖｃｏｍとは、位相が１／２周期（１新水平走査期間ＴＨｂ）ずれている。そして、駆動期間Ｔ２中に、１ライン目から３２０ライン目まで走査信号Ｇ（ｎ）が新水平走査期間ＴＨｂ毎に順次アクティブになる。駆動期間Ｔ２中にコントロール回路２１からアクティブな切換指示信号Ｋが出力され、そのパルスが立ち下がると、全ての走査信号Ｇ（ｎ）がローレベルに保持されるとともに、映像信号Ｖｓおよび共通電極信号Ｖｃｏｍが基準電位に保持される。

＜４．効果＞
以上のように、本実施形態においては休止期間Ｔ１と駆動期間Ｔ２とが繰り返される。休止期間Ｔ１には、液晶パネル５００に画像を表示するための処理が実行されず、外部から送られてくる画像データＤｖは保持用画像データＤｍとしてメモリ６００に保持される。そして、駆動期間Ｔ２になると、外部から送られてくる画像データＤｖを保持用画像データＤｍとしてメモリ６００に保持しつつ、外部から画像データＤｖが送られてくる速さの２倍の速さで保持用画像データＤｍの表す画像を液晶パネル５００に表示するための処理が実行される。これにより、図２（ｃ）に示したような共通電極信号Ｖｃｏｍの交流駆動が実現される。前述のとおり従来の水平走査期間は約５０μ秒であったが、本実施形態における水平走査期間は、図２（ｃ）に示すように従来の水平走査期間の２分の１の長さであるので、約２５μ秒となる。すなわち、共通電極信号Ｖｃｏｍの駆動周波数は約２０ｋＨｚとなる。その結果、共通電極は約２０ｋＨｚで振動するが、その周波数は可聴範囲よりも高くなっている。このため、画像を表示するための駆動信号に起因する音鳴りが感じられなくなる。

また、上述したとおり、休止期間Ｔ１には、アナログ出力回路２２、タイミング信号生成回路２３、共通電極駆動回路２４、走査信号線駆動回路３００、映像信号線駆動回路４００などの画像を表示するための回路の動作が停止する。これにより、表示装置全体での消費電力の低減が可能となる。さらに、本発明は１フレーム分以下のメモリ６００を備える表示装置に適用できるので、例えばパーシャル表示用のメモリを備える液晶表示装置に適用することができる。

＜５. 変形例など＞
本実施形態においては、１画面の２分の１に相当する領域の画像データＤｖに基づく保持用画像データＤｍを保持できるメモリ６００が使用されていることを前提として説明したが、本発明はこれに限定されず、１画面の２分の１以下に相当する領域の画像データＤｖに基づく保持用画像データＤｍしか保持できないメモリ６００が使用されている表示装置にも適用することができる。１画面のｎ分の１（ｎは正の整数）に相当する領域の画像データＤｖに基づく保持用画像データＤｍを保持できるメモリ６００が使用されている場合には、フレーム期間ＴＦをそれぞれがｎ分の１フレーム期間に相当する長さのｎ期間に分割し、フレーム期間ＴＦ中に休止期間と駆動期間とが交互に繰り返される構成とすればよい。

上記実施形態の変形例として、１画面の４分の１に相当する領域の画像データＤｖに基づく保持用画像データＤｍを保持できるメモリ６００が使用される場合について、図６および図７を参照しつつ説明する。図６は、変形例において、表示制御回路２００が外部から各ラインの画像データＤｖを受け取るタイミングと各ラインの画像データＤｖに基づく保持用画像データＤｍについての画像描画処理が実行されるタイミングとの関係を示す図である。図７は、変形例における駆動回路の全体的な動作について説明するための信号波形図である。図６および図７に示すように、本変形例においては、フレーム期間ＴＦは符号Ｔｔ１〜Ｔｔ４で示す４期間に分割され、各期間の長さはフレーム期間ＴＦの４分の１の長さに相当している。フレーム期間ＴＦは、その期間の初めから順に、休止期間、駆動期間、休止期間、駆動期間となっている。なお、以下の説明においては、それら各期間を順に、第１の休止期間Ｔｔ１、第１の駆動期間Ｔｔ２、第２の休止期間Ｔｔ２、第２の駆動期間Ｔｔ２と言う。

本変形例においても、表示制御回路２００は、フレーム期間ＴＦを通じて、旧水平走査期間毎に１ライン分の画像データＤｖを外部から受け取る。第１の休止期間Ｔｔ１には、図７（ｃ）〜（ｊ）に示すように、走査信号Ｇ（１）〜Ｇ（３２０）はいずれもローレベルに保持され、映像信号Ｖｓおよび共通電極信号Ｖｃｏｍは基準電位に保持される。この第１の休止期間Ｔｔ１中に、１ライン目から８０ライン目までの画像データＤｖに基づく保持用画像データＤｍがメモリ６００に順次書き込まれる。第１の休止期間Ｔｔ１中にコントロール回路２１からアクティブな切換指示信号Ｋが出力され、そのパルスが立ち下がると、第１の休止期間Ｔｔ１は終了し、第１の駆動期間Ｔｔ２が開始する。第１の駆動期間Ｔｔ１には、図７（ｃ）〜（ｅ）に示すように、１ライン目から１６０ライン目までの走査信号Ｇ（１）〜Ｇ（１６０）が順次アクティブになる。また、図７（ｉ）、（ｊ）に示すように、映像信号Ｖｓおよび共通電極信号Ｖｃｏｍは交流駆動する。これにより、第１の駆動期間Ｔｔ２中には、図６（ｂ）に示すように、１ライン目から１６０ライン目までの画像データＤｖに基づく保持用画像データＤｍについての画像描画処理が実行される。第１の駆動期間Ｔｔ２中にコントロール回路２１からアクティブな切換指示信号Ｋが出力され、そのパルスが立ち下がると、第１の駆動期間Ｔｔ２は終了し、第２の休止期間Ｔｔ３が開始する。第２の休止期間Ｔｔ３には、１６１ライン目から２４０ライン目までの画像データＤｖに基づく保持用画像データＤｍがメモリ６００に順次書き込まれる。第２の休止期間Ｔｔ３中にコントロール回路２１からアクティブな切換指示信号Ｋが出力され、そのパルスが立ち下がると、第２の休止期間Ｔｔ３は終了し、第２の駆動期間Ｔｔ４が開始する。そして、第２の駆動期間Ｔｔ４には、図７（ｆ）〜（ｈ）に示すように、１６１ライン目から３２０ライン目までの走査信号Ｇ（１６１）〜Ｇ（３２０）が順次アクティブになる。また、図７（ｉ）、（ｊ）に示すように、映像信号Ｖｓおよび共通電極信号Ｖｃｏｍは交流駆動する。これにより、第２の駆動期間Ｔｔ４中には、図６（ｂ）に示すように、１６１ライン目から３２０ライン目までの画像データＤｖについての画像描画処理が実行される。

以上のように、上記変形例においては、フレーム期間ＴＦは４つの期間に分割され、休止期間と駆動期間とが交互に２回ずつあらわれる。また、駆動期間中には、表示制御回路２００は、外部から受け取る画像データＤｖに基づく保持用画像データＤｍをメモリ６００に書き込むとともに、画像データＤｖを受け取る速さの２倍に速さで保持用画像データＤｍについての画像描画処理を実行する。これにより、使用されるメモリ６００の容量が小さい場合にも、共通電極信号Ｖｃｏｍの周波数を従来の２倍にすることができ、画像を表示するための駆動信号に起因する音鳴りが解消される。

本発明の一実施形態に係る液晶表示装置の全体構成を示すブロック図である。 上記実施形態における駆動回路の基本的な動作を説明するための信号波形図である。 上記実施形態において、表示制御回路が外部から各ラインの画像データを受け取るタイミングと各ラインの画像データについての画像描画処理が実行されるタイミングとの関係を示す図である。 上記実施形態における画像データのメモリでの保持について説明するための図である。 上記実施形態における駆動回路の全体的な動作を説明するための信号波形図である。 変形例において、表示制御回路が外部から各ラインの画像データを受け取るタイミングと各ラインの画像データについての画像描画処理が実行されるタイミングとの関係を示す図である。 変形例における駆動回路の全体的な動作を説明するための信号波形図である。 アクティブマトリクス型液晶表示装置の液晶パネルの断面図である。 駆動方式としてライン反転駆動が採用されている液晶表示装置における信号波形図である。 基礎検討における測定装置を模式的に示した図である。 基礎検討における測定条件を示す図である。 基礎検討において、共通電極信号の振幅と音量との関係を示す図である。

符号の説明

２１…コントロール回路
２２…アナログ出力回路（画像信号生成回路）
２３…タイミング信号生成回路
２４…共通電極駆動回路
２００…表示制御回路
３００…走査信号線駆動回路
４００…映像信号線駆動回路
５００…液晶パネル
６００…メモリ（ＳＲＡＭ）
７００…電源回路
Ｄｍ…保持用画像データ
Ｄｖ…（狭義の）画像データ
Ｋ…切換指示信号
Ｖｃｏｍ…共通電極駆動信号

Claims (7)

1. 画像を表示するための表示部において複数の映像信号線と複数の走査信号線との交差部にそれぞれ対応してマトリクス状に配置された複数の画素形成部に設けられた画素電極と、前記画素電極との間に電圧を印加するために前記画素電極と対向して設けられた共通電極と、前記画像を表す画像信号を受け取り前記画像信号に応じて前記複数の映像信号線に電圧を印加する映像信号線駆動回路と、前記複数の走査信号線を選択的に駆動する走査信号線駆動回路と、前記共通電極を駆動する共通電極駆動回路を含み、前記画像を示す画像データを受け取り、前記画像データに基づく前記画像信号と前記映像信号線駆動回路および前記走査信号線駆動回路の所定の動作タイミングを示すタイミング信号とを出力する表示制御回路と、前記画像データを保持するメモリとを備える表示装置であって、
   １フレーム分の前記画像データの表す画像を前記表示部に表示する期間であるフレーム期間が、前記表示部に前記画像を表示するための処理が停止する休止期間と、前記表示部に前記画像を表示するための処理が実行される駆動期間とに分割され、
   前記表示制御回路は、
   前記休止期間には、前記画像データを受け取ると、当該受け取った画像データを前記メモリに書き込み、
   前記駆動期間には、前記画像データを受け取ると、当該受け取った画像データを前記メモリに書き込むとともに、１ライン分の前記画像データを受け取る間に前記メモリに既に書き込まれている前記画像データのうち２ライン分の前記画像データを読み出して当該読み出した画像データに基づいて前記画像信号を生成し、その生成された前記画像信号に基づいて前記画像が表示されるように前記映像信号線駆動回路と前記走査信号線駆動回路と前記共通電極駆動回路とを制御することを特徴とする、表示装置。
2. 前記休止期間とそれに続く前記駆動期間とから成る期間が前記フレーム期間に２回以上あることを特徴とする、請求項１に記載の表示装置。
3. 前記表示制御回路は、前記画像データに基づいて前記画像信号を生成する画像信号生成回路と、前記タイミング信号を生成するタイミング信号生成回路とを含み、
   前記休止期間には、前記画像信号生成回路と前記タイミング信号生成回路と前記走査信号線駆動回路と前記映像信号線駆動回路と前記共通電極駆動回路における所定の動作が停止することを特徴とする、請求項１または２に記載の表示装置。
4. 前記表示部に１ライン分の画像を表示するための処理が実行される期間が２５マイクロ秒以下であることを特徴とする、請求項１から３までのいずれか１項に記載の表示装置。
5. 画像を表示するための表示部において複数の映像信号線と複数の走査信号線との交差部にそれぞれ対応してマトリクス状に配置された複数の画素形成部に設けられた画素電極と、前記画素電極との間に電圧を印加するために前記画素電極と対向して設けられた共通電極と、前記画像を表す画像信号を受け取り前記画像信号に応じて前記複数の映像信号線に電圧を印加する映像信号線駆動回路と、前記複数の走査信号線を選択的に駆動する走査信号線駆動回路と、前記共通電極を駆動する共通電極駆動回路と、前記画像を示す画像データを保持するメモリとを備える表示装置の駆動方法であって、
   外部から送られる前記画像データに基づいて、前記画像信号と前記映像信号線駆動回路および前記走査信号線駆動回路の所定の動作タイミングを示すタイミング信号とを出力する表示制御ステップを含み、
   １フレーム分の前記画像データの表す画像を前記表示部に表示する期間であるフレーム期間が、前記表示部に前記画像を表示するための処理が停止する休止期間と、前記表示部に前記画像を表示するための処理が実行される駆動期間とに分割され、
   前記表示制御ステップは、
   前記画像データが外部から送られる速さと同じ速さで、前記画像データを前記メモリに書き込む画像データ書き込みステップと、
   前記駆動期間に、前記画像データが外部から送られる速さの２倍の速さで、前記メモリに既に書き込まれている前記画像データを読み出し、当該読み出された前記画像データに基づいて前記画像信号を生成する画像信号生成ステップと、
   前記駆動期間に、前記画像信号に基づいて前記画像が表示されるように前記映像信号線駆動回路と前記走査信号線駆動回路と前記共通電極駆動回路とを制御するステップとを含むことを特徴とする、駆動方法。
6. 前記休止期間とそれに続く前記駆動期間とから成る期間が前記フレーム期間に２回以上あることを特徴とする、請求項５に記載の駆動方法。
7. 前記表示部に１ライン分の画像を表示するための処理が実行される期間が２５マイクロ秒以下であることを特徴とする、請求項５または６に記載の駆動方法。
   

Images