JP4475569B2 - 周波数可変インピーダンス整合回路 - Google Patents

周波数可変インピーダンス整合回路 Download PDF

Info

Publication number
JP4475569B2
JP4475569B2 JP2004125858A JP2004125858A JP4475569B2 JP 4475569 B2 JP4475569 B2 JP 4475569B2 JP 2004125858 A JP2004125858 A JP 2004125858A JP 2004125858 A JP2004125858 A JP 2004125858A JP 4475569 B2 JP4475569 B2 JP 4475569B2
Authority
JP
Japan
Prior art keywords
circuit
impedance matching
matching circuit
terminal
variable impedance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004125858A
Other languages
English (en)
Other versions
JP2005311711A (ja
Inventor
浩光 内田
尚史 米田
善彦 小西
明臣 佐藤
知之 飯田
正人 佐藤
隆司 石井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2004125858A priority Critical patent/JP4475569B2/ja
Publication of JP2005311711A publication Critical patent/JP2005311711A/ja
Application granted granted Critical
Publication of JP4475569B2 publication Critical patent/JP4475569B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Networks Using Active Elements (AREA)
  • Microwave Amplifiers (AREA)

Description

本発明は、各種高周波回路に用いられるインピーダンス整合回路において、その整合周波数を可変とする周波数可変インピーダンス整合回路に関するものである。
従来のインピーダンス整合回路においては、整合回路を構成する複数個の可変リアクタンス素子に要求されるリアクタンス値が互いに異なるため、その可変リアクタンス素子の制御電圧印加回路が複雑化してしまう問題があった。
これに対して、固定インダクタの両端に2つの可変キャパシタが接続された周波数可変インピーダンス整合回路がある(例えば、特許文献1参照)。固定インダクタのインダクタンスをL、負荷側及び信号源側のインピーダンスをそれぞれ実数値Z、Z(Z≠Z)とすると、角周波数ωにおける整合条件として、可変キャパシタC、Cの取るべき値は、下式(1)、(2)で与えられる。
Figure 0004475569
したがって、上式(1)、(2)に基づいて可変キャパシタの値を設定することで、周波数可変インピーダンス整合回路を得ることができる。
特開平9−307331号公報(第1頁、図1)
しかしながら、従来技術には次のような課題がある。従来の周波数可変インピーダンス整合回路においては、Z≠Zであるため、上式(1)、(2)から明らかなように、可変キャパシタはC≠Cとなり、各々の可変キャパシタに対して個別の制御電圧を印加するための制御回路が必要となる。したがって、回路内の各々の可変素子に対して制御回路が必要となることにより、回路の複雑化、寸法の増大を招いてしまう問題があった。
本発明は上述のような課題を解決するためになされたもので、各可変リアクタンス回路の制御回路を共通化することで回路の簡素化、小型化を実現することのできる周波数可変インピーダンス整合回路を得ることを目的とする。
本発明に係る周波数可変インピーダンス整合回路は、結合端子及び通過端子を備え、結合度が3dBでなく、整合回路として動作する方向性結合器と、結合端子及び通過端子のそれぞれに個別に接続された同一特性を有する可変リアクタンス回路と、可変リアクタンス回路のそれぞれに対して制御電圧を印加するための共通の制御電圧印加端子とを備えるものである。
本発明によれば、同一特性を有する可変リアクタンス回路を方向性結合器に対して接続して周波数可変インピーダンス整合回路を構成することにより、各可変リアクタンス回路の制御回路を共通化することができ、回路の簡素化、小型化を実現することのできる周波数可変インピーダンス整合回路を得ることができる。
以下、本発明の周波数可変インピーダンス整合回路の好適な実施の形態につき図面を用いて説明する。
実施の形態1.
図1は、本発明の実施の形態1における周波数可変インピーダンス整合回路を含む可変増幅器全体の回路構成図である。誘電体基板11の上に、マイクロストリップ線路からなる方向性結合器の一種であるランゲカプラ12が構成されている。このランゲカプラ12の結合度は3dBではない値に設定されている。
ランゲカプラ12は、入力端子、結合端子、通過端子及びアイソレーション端子の4端子を備えている。ランゲカプラ12の通過端子及び結合端子には、ボンディングワイヤ19を含むバラクタダイオード13、高インピーダンスの伝送線路14、直流阻止用のキャパシタ15及び接地用のバイアホール16からなる互いに同一特性を有する可変リアクタンス回路が接続される。
また、それぞれの高インピーダンスの伝送線路14には、高周波信号の漏洩を防ぐ抵抗パターン17が接続されており、それぞれの抵抗パターン17の先端は、可変リアクタンス回路に制御電圧を印加するための共通の制御電圧印加端子18に接続されている。
また、ランゲカプラ12のアイソレーション端子には、被整合デバイスであるトランジスタ31がボンディングワイヤ19を介して接続され、トランジスタ31の出力端子には出力側整合回路が適宜接続される。
なお、可変リアクタンス回路に用いられる可変リアクタンス素子としては、バラクタダイオード13に限定されない。バラクタダイオード13のほかに、MEMS(Micro−Electro−Mechanical System)技術を用いた各種可変デバイスや強誘電体、YIG(Yttrium Iron Garnet)などの可変性を有する材料からなる可変デバイスも適用可能である。
次に、図1のような回路構成を有する周波数可変インピーダンス整合回路の動作について説明する。図2は、本発明の実施の形態1における周波数可変インピーダンス整合回路の等価回路図であり、図1のトランジスタ31を除く部分の等価回路図を示している。
ランゲカプラ12の結合度をC(0<C<1)、可変リアクタンス回路の反射係数をともにΓ、被整合デバイスの反射係数をΓとすると、図中に示すように、可変リアクタンス回路を含む方向性結合器のS行列はC、Γにより表現され、入力端子からみた反射係数Γinは下式(3)となる。
Figure 0004475569
ここで、可変リアクタンス回路の抵抗成分は、その寄生成分のみが僅かに存在するとし、|Γ|≒1であるとする。上式(3)の第1項は、入力端子からの入射波のうちランゲカプラ12の入力端で反射する成分を表し、第2項は、ランゲカプラ12を経て被整合デバイスで反射し入力端子に戻る成分を表している。
したがって、結合度C、及び可変リアクタンス回路の反射係数Γ(|Γ|≒1)の位相を適切に選ぶことによってΓin=0とすることができ、整合回路として動作することとなる。そして、一般に周波数と共に被整合デバイスの反射係数Γの振幅、位相は変化するため、可変リアクタンス回路の反射係数ΓをΓin≒0となるよう適宜制御することで、周波数可変インピーダンス整合回路として動作する。
また、本実施の形態1においては、2つの同一特性を有する可変リアクタンス素子が常に同一値のリタクタンスを呈するよう機能させるため、その制御電圧を等しくすることができる。これにより、制御回路の個数を低減あるいは共通化することができ、回路全体の簡素化、小型化を図ることができる。
なお、結合度C=0.5とした場合は、結合度3dBの3dBハイブリッドとなるが、その場合には、上式(3)は、下式(4)となる。
Figure 0004475569
前述したように、|Γ|≒1であり、また、Γは、被整合デバイスの反射係数であるため常にΓ≠0となることから、|Γin|≒|Γ|となり、結合度C=0.5の関係が成立する状態では、決して整合状態とすることができない。このように、結合度を3dBとした場合は、整合回路としては動作せず、従来から広く知られている反射形移相器として機能することになる。したがって、本実施の形態1では、方向性結合器の結合度は、3dBでない値を取る必要がある。
実施の形態1によれば、結合度が3dBでなく、整合回路として働く方向性結合器の結合端子及び通過端子に、互いに同一特性を有する可変リアクタンス回路を各々接続することにより、周波数可変インピーダンス整合回路を構成することができる。また、これら2つの可変リアクタンス回路の制御電圧は、常に同一値のリタクタンスを呈するよう機能させることにより、同一の制御回路を用いることが可能となり、回路の簡素化、小型化を図ることができる。
実施の形態2.
本実施の形態2では、実施の形態1に示した周波数可変インピーダンス整合回路を単位回路として、それを縦続接続した場合について説明する。図3は、本発明の実施の形態2における周波数可変インピーダンス整合回路を含む可変増幅器全体の回路構成図である。誘電体基板21の上に、マイクロストリップ線路からなる方向性結合器の一種であるランゲカプラ22a、22bが構成されている。
ランゲカプラ22a、22bは、入力端子、結合端子、通過端子及びアイソレーション端子の4端子をそれぞれ備えている。ランゲカプラ22aの通過端子及び結合端子には、ボンディングワイヤ29を含むバラクタダイオード23a、高インピーダンスの伝送線路24a、直流阻止用のキャパシタ25及び接地用のバイアホール26からなる互いに同一特性を有する可変リアクタンス回路が接続される。それぞれの高インピーダンスの伝送線路24aには、高周波信号の漏洩を防ぐ抵抗パターン27が接続されており、それぞれの抵抗パターン27の先端は、可変リアクタンス回路に制御電圧を印加するための共通の制御電圧印加端子28aに接続されている。
同様に、ランゲカプラ22bの通過端子及び結合端子には、ボンディングワイヤ29を含むバラクタダイオード23b、高インピーダンスの伝送線路24b、直流阻止用のキャパシタ25及び接地用のバイアホール26からなる互いに同一特性を有する可変リアクタンス回路が接続される。それぞれの高インピーダンスの伝送線路24bには、高周波信号の漏洩を防ぐ抵抗パターン27が接続されており、それぞれの抵抗パターン27の先端は、可変リアクタンス回路に制御電圧を印加するための共通の制御電圧印加端子28bに接続されている。
ここで、ランゲカプラ22a、22bの結合度、バラクタダイオード23a、23bの容量値、及び伝送線路24a、24bの呈するリタクタンス成分は互いに異なっており、ランゲカプラ22aのアイソレーション端子と、ランゲカプラ22bの入力端子との間には、バラクタダイオード23a、23bの制御電圧を互いに分離するための直流阻止用キャパシタ32が接続されている。
また、ランゲカプラ22bのアイソレーション端子には被整合デバイスであるトランジスタ31がボンディングワイヤ29を介して接続され、トランジスタ31の出力端子には出力側整合回路が適宜接続される。
図3の回路構成は、図1の回路構成を有する周波数可変インピーダンス整合回路を単位回路として、それを縦続接続したものであり、基本的な動作は実施の形態1で説明したものと同一である。
実施の形態2によれば、単位回路を縦続接続した周波数可変インピーダンス整合回路を用いることにより、回路の自由度を増すことができる。これにより、各単位回路の回路パラメータを適切に設定することで、インピーダンス変成比、あるいは整合帯域幅を大きくすることが可能な周波数可変インピーダンス整合回路を容易に得ることができる。
本発明の実施の形態1における周波数可変インピーダンス整合回路を含む可変増幅器全体の回路構成図である。 本発明の実施の形態1における周波数可変インピーダンス整合回路の等価回路図である。 本発明の実施の形態2における周波数可変インピーダンス整合回路を含む可変増幅器全体の回路構成図である。
符号の説明
11、21 誘電体基板、 12、22a、22b ランゲカプラ(方向性結合器)、 13、23a、23b バラクタダイオード、 14、24a、24b 高インピーダンス線路、 15、25、32 キャパシタ、 16、26 接地用バイアホール、 17、27 抵抗パターン、 18、28a、28b 制御電圧印加端子、19、29 ボンディングワイヤ、31 トランジスタ。

Claims (3)

  1. 結合端子及び通過端子を備え、結合度が3dBでなく、整合回路として動作する方向性結合器と、
    前記結合端子及び前記通過端子のそれぞれに個別に接続された同一特性を有する可変リアクタンス回路と、
    前記可変リアクタンス回路のそれぞれに対して制御電圧を印加するための共通の制御電圧印加端子と
    を備えることを特徴とする周波数可変インピーダンス整合回路。
  2. 請求項1に記載の周波数可変インピーダンス整合回路を複数個縦続接続することにより構成されることを特徴とする周波数可変インピーダンス整合回路。
  3. 請求項1に記載の周波数可変インピーダンス整合回路を、キャパシタを介して複数個縦続接続することを特徴とする周波数可変インピーダンス整合回路。
JP2004125858A 2004-04-21 2004-04-21 周波数可変インピーダンス整合回路 Expired - Fee Related JP4475569B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004125858A JP4475569B2 (ja) 2004-04-21 2004-04-21 周波数可変インピーダンス整合回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004125858A JP4475569B2 (ja) 2004-04-21 2004-04-21 周波数可変インピーダンス整合回路

Publications (2)

Publication Number Publication Date
JP2005311711A JP2005311711A (ja) 2005-11-04
JP4475569B2 true JP4475569B2 (ja) 2010-06-09

Family

ID=35439969

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004125858A Expired - Fee Related JP4475569B2 (ja) 2004-04-21 2004-04-21 周波数可変インピーダンス整合回路

Country Status (1)

Country Link
JP (1) JP4475569B2 (ja)

Also Published As

Publication number Publication date
JP2005311711A (ja) 2005-11-04

Similar Documents

Publication Publication Date Title
US8248302B2 (en) Reflection-type phase shifter having reflection loads implemented using transmission lines and phased-array receiver/transmitter utilizing the same
US20050093645A1 (en) Impedance circuit, and filter circuit, amplifier circuit, semiconductor integrated circuit, electronic component, and wireless communications device using the same
EP2535979A1 (en) Directional coupler
JP6881406B2 (ja) 方向性結合器
WO2005093951A1 (ja) 移相回路、高周波スイッチ並びに移相器
JP2010114718A (ja) 移相器
JP2007329641A (ja) 周波数・帯域幅切り換え増幅器
US6674341B2 (en) Phase shifter and multibit phase shifter
US7541894B2 (en) Phase-shifting circuit and multibit phase shifter
JP2004364251A (ja) 多重ビット移相器及びその製造方法
US7956702B2 (en) Balun
JP4475569B2 (ja) 周波数可変インピーダンス整合回路
JP4267511B2 (ja) 帯域阻止フィルタ
JP3634223B2 (ja) 移相器
JP2008054174A (ja) 90度ハイブリッド回路
JP4410129B2 (ja) 周波数可変インピーダンス整合回路
EP1363398A1 (en) Phase shifting circuit and phase shifter
JPH10200302A (ja) 可変移相器
KR100799590B1 (ko) 리액티브 피드백을 이용한 광대역 능동 벌룬 및 밸런스드믹서
JP2006121603A (ja) 高周波スイッチ回路装置
KR102622648B1 (ko) 광대역 위상천이기
JP2005191649A (ja) フィルタ機能付き高周波スイッチング回路
EP1865570A1 (en) Switch circuit
JPH0993004A (ja) 非可逆回路素子
JPH11168354A (ja) 可変移相器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070320

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090721

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090918

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100302

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100305

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130319

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130319

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140319

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees