JP4467962B2 - フォトマスクの検査方法 - Google Patents
フォトマスクの検査方法 Download PDFInfo
- Publication number
- JP4467962B2 JP4467962B2 JP2003393946A JP2003393946A JP4467962B2 JP 4467962 B2 JP4467962 B2 JP 4467962B2 JP 2003393946 A JP2003393946 A JP 2003393946A JP 2003393946 A JP2003393946 A JP 2003393946A JP 4467962 B2 JP4467962 B2 JP 4467962B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- inspection
- photomask
- accuracy
- extracting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000007689 inspection Methods 0.000 title claims description 371
- 238000000034 method Methods 0.000 title claims description 194
- 230000007547 defect Effects 0.000 claims description 82
- 239000004065 semiconductor Substances 0.000 claims description 49
- 238000004519 manufacturing process Methods 0.000 claims description 48
- 239000000284 extract Substances 0.000 claims description 8
- 238000000605 extraction Methods 0.000 claims description 3
- 230000003247 decreasing effect Effects 0.000 claims description 2
- 238000009792 diffusion process Methods 0.000 description 16
- 239000003990 capacitor Substances 0.000 description 14
- 239000000758 substrate Substances 0.000 description 14
- 238000012986 modification Methods 0.000 description 12
- 230000004048 modification Effects 0.000 description 12
- 238000012360 testing method Methods 0.000 description 11
- 238000013461 design Methods 0.000 description 8
- 238000005530 etching Methods 0.000 description 8
- 238000012545 processing Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- 230000010363 phase shift Effects 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000012937 correction Methods 0.000 description 6
- 239000003623 enhancer Substances 0.000 description 5
- 238000004904 shortening Methods 0.000 description 5
- 230000007261 regionalization Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Landscapes
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
Description
このような状況の中で、設計どおりのパターン形成を行うためにはプロセス条件の制約は高まる一方である。
また、フォトマスクは高価であるため、製造のし直しのために多数枚のフォトマスクブランクが必要となることによるコストの高騰も深刻な問題となっている。
この検査においても、検査すべきフォトマスクの中でもっとも精度条件の厳しい個所の必要精度をフォトマスクの設計者から入手し、そのデータを用いて検査を行っている。
この方法によれば、フォトマスク作成・検査時にはどこに一番厳しい個所があるか特定することなく検査を進めることが出来、歩留まりの向上をはかることができる。
図25に従来のフォトマスク検査フロー図を示す。
この方法では、まず、デザインルールに基づいて、フォトマスクのパターンを作成する(ステップ101)。次に、このようにして得られたフォトマスクのパターンをフォトマスク描画用のデータに変換してフォトマスクの製作部門または製作別会社へデータを渡し、実際のフォトマスクの製作が開始する(ステップ102)。
一方、フォトマスクの製作部門または製作別会社は、ステップ102で形成されたフォトマスクの描画データを用いてフォトマスクブランク上にパターンを描画してフォトマスクを形成する(ステップ103)。
次に、前記ステップ106で得られた検査精度データに基づきパターン形成の合否を判定する(ステップ104)。
そして検査精度データの範囲内であると判断されたもののみ合格であると判断される(ステップ105)。
しかしながら同一のフォトマスク内では許容欠陥201の大ききは1種類であり、いかなる大きいパターン幅の領域でも同じ許容欠陥201を基準として同様の処理がなされる。
従って、必要以上の精度で検査が実施され、修正頻度が増大し、これにより、フォトマスク作成期間(TAT)の短縮と作成費用の削減を阻むという問題が顕在化している。
またTATの短縮とコストの削減を図ることの可能なフォトマスクの検査装置を提供することを目的とする。
またフォトマスク作成にあたり、TATの短縮とコストの削減を図ることの可能な検査用データを提供することを目的とする。
またフォトマスク作成にあたり、TATの短縮とコストの削減を図ることの可能な検査用データ生成方法を提供することを目的とする。
なおここで半導体集積回路を構成するパターンとはウェハ上のスクライブラインを除く機能領域を構成するパターンを示すものとする。
本発明では、描画パターンデータに基づいて形成された半導体集積回路用のフォトマスクを検査する方法において、前記半導体集積回路の描画パターンを、当該描画パターンの特徴に応じて決定される基準に従って、複数のランクに分類して抽出する工程と、当該ランク毎に検査精度を決定し、抽出された前記描画パターン毎に、この決定された検査精度を満たしているか否かによって、フォトマスクの良否を判定する工程とを有し、前記描画パターンが、コンタクトアレイを含む配線用パターンまたはコンタクトホール形成用パターンであるとき、前記判定する工程は、前記コンタクトアレイが1個どりであるか複数個どりであるかを検出し、1個どりであるか複数個どりであるかに応じて精度条件を変えるようにしたことを特徴とする。
ダミーパターンの場合は他領域に比べて低精度であってもよいため、ダミーパターンを他のパターンとは別の判定基準で分けて検査することにより、検査の高速化をはかることができる。またアシストバー、位相シフトマスクにおけるサブ開口部、など本体パターン以外のパターンであってウェハ上で直接解像しないパターンについては、他のパターンとは別の判定基準で分けて検査することにより、検査の高速化をはかることができる。
この構成により、ダミーパターンであっても隣接パターンがダミーパターンでない場合は、精度は必要であるのに対し、ダミーパターン同士である場合は、精度は不要である。これらを分類して検査することによりより高速な検査が可能となる。
さらにまたこれら上層または下層に位置するレイヤー内のパターンを介してコンタクトすることにより、同一ノードとなっている場合にも、有効である。
また、ノイズの低減のために、追加した追加容量領域についてはより精度をゆるくしてもよい。
かかるデータを用いることにより、高速で信頼性の高いフォトマスクを低コストで提供することが可能となる。
かかる方法によれば、高速で信頼性の高いフォトマスクを低コストで提供することのできる検査用データを形成することができる。
なお、前述したようにここで半導体集積回路の描画パターンとは、ウェハ上の半導体領域であって、スクライブラインを除く領域を形成するパターンをいうものとする。
(第1の実施の形態)
本発明のフォトマスクの検査方法では、描画パターンデータに基づいて形成された半導体集積回路用のフォトマスクを検査するに際し、半導体集積回路の描画パターンを、所定の基準に従って、複数のランクに分類して抽出し、ランク毎に検査精度を決定し、この決定された検査精度を満たしているか否かによってフォトマスクの良否を判定するようにしたことを特徴とする。
そしてステップ101で得られたレイアウトパターンデータに基づいて、パターン領域をAランクとBランクとの2つのランクに区分し、各区分における検査用の精度データ306を作成する。
この検査ステップ104では、図5に示すように、形成されたフォトマスクパターンからAランクの検査領域(図4のRA)に相当する領域のみを抽出し(ステップ401)、この検査領域が前述の検査精度の範囲内であるか否かを判断する(ステップ402)。
一方前記ステップ403で検査精度の範囲を越えていると判断された場合は、不合格となり、再度ステップ103に戻り、フォトマスクの製造がなされる。
また前記ステップ402で検査精度の範囲を越えていると判断された場合は、不合格となり、再度ステップ103に戻り、フォトマスクの製造がなされる。
化をはかることができる。
なお、前記第1の実施の形態では検査ランクの分類を領域ごとに指定するようにしたが、パターン毎に指定するようにしてもよい。
すなわち、図6に示すように、ゲート配線3のうち真のゲート領域を構成する領域のゲートパターンのみを高精度の検査ランクに相当するA検査ランクパターンPAとし、それ以外のパターンをより低いランクに相当するB検査ランクパターンPBとした。
この方法によっても、前記第1の実施の形態と同様にチャネル長の確保が確実となり、短時間で高品質のフォトマスクを低コストで実現することができるが、この方法によれば、前記第1の実施の形態に比べて特に、描画用データ(マスクパターンデータ)に検査ランクを示すデータを形成することができるという効果がある。
また、前記第1の実施の形態では検査ランクの分類を領域ごとに指定するようにしたが、パターンのエッジで指定するようにしてもよい。
この方法によれば、前記第1の実施の形態に比べて、エッジ毎に判断のランクを設定することができるという効果がある。
次に、本発明の第4の実施の形態について説明する。
前記第1乃至第3の実施の形態ではトランジスタのゲート配線のチャネル長の確保に着目した検査方法について説明したが、この例ではコンタクトホールなどのホールをもつゲート配線パターンのコンタクトにおけるずれを検知し、コンタクトミスを防止する点に特に留意した検査方法について説明する。
すなわち、図2に示したトランジスタアレイチップにおいて、図8(a)に示すようにゲート配線パターン3上でコンタクトホールhのある領域を特に高精度の検査ランクで検査するようにしたものである。
検査工程については図5に示したものと同様のフローチャートに従って検査を実行する。
かかる構成によれば、コンタクトホールの近傍でより高精度の検査を行うようにしているため、コンタクトミスを低減し、高速で信頼性の高いフォトマスクを形成することができる。
なお、本実施の形態では、トランジスタアレイを構成する半導体集積回路のゲート配線用のフォトマスクについて説明したが、他の半導体集積回路にも適用可能であることはいうまでもない。
次に、本発明の第5の実施の形態について説明する。
前記第1乃至3の実施の形態ではトランジスタのゲート配線の機能的特徴であるチャネル長の確保を特に重要視した検査方法、前記第4の実施の形態では、トランジスタのゲート配線の機能的特徴であるコンタクトの確保を特に重要視した検査方法について説明した。これらはいずれも機能的特徴であるが、次に、特に形状的特徴に留意した検査方法について説明する。
この例ではパターンのコーナー部Cは、高周波回路の、信号伝送部などを除いては、若干なだらかになっていても、特性的に影響はない場合が多い。この点に着目し、図2に示したトランジスタアレイチップにおいて、図9(a)に示すようにゲート配線パターン3上で、コーナー部Cの近傍の領域を特に精度をおとした検査ランクで検査するようにしたものである。
検査工程については図5に示したものと同様のフローチャートに従って検査を実行する。
そしてこのステップ1003で検査精度の範囲内であると判断された場合は、合格となり図1の出荷ステップ105に進む。
次に、本発明の第6の実施の形態について説明する。
本実施の形態では、前記第5の実施の形態に引き続き形状的特徴、特に、配線の間隔により分類して精度ランクを分けた検査方法について説明する。
この例では、パターンが太くなる方向に欠陥が発生するプロセスを経て形成される場合において適用されるもので、パターン上で特に配線が高密度に形成されている領域の、ライン幅の狭い領域の検査規格を高度に設定し、他の領域の検査規格を低くしたものである。図2に示したトランジスタアレイチップにおいて、図11(a)に示すようにラインアンドスペース領域で、ライン11a、11b、11cが配列されているとき、これらのライン間の間隔w1、w2に着目し、この間隔w1がある一定値以下である領域は、より高度の検査領域とし、他の領域は特に精度をおとした検査ランクで検査するようにしたものである。
検査工程については図5に示したものと同様のフローチャートに従って検査を実行する。
次に、本発明の第7の実施の形態について説明する。
本実施の形態では、前記第6の実施の形態に引き続き形状的特徴、特に、配線幅により分類して精度ランクを分けた検査方法について説明する。
この例では、パターンが細くなる方向に欠陥が発生するプロセスを経て形成される場合において適用されるもので、パターン上で特に配線が高密度に形成されている領域の、ライン幅の狭い領域の検査規格を高度に設定し、他の領域の検査規格を低くし、これを検査用データとして用いるようにしたものである。図2に示したトランジスタアレイチップにおいて、図12(a)に示すようにラインアンドスペース領域で、ライン12a、12bが配列されているとき、これらのライン幅L1、L2に着目し、この幅L1があらかじめ決められた所定の値以下の領域は、より高度の検査領域とし、他の領域は特に精度をおとした検査ランクで検査するようにしたものである。
検査工程については図5に示したものと同様のフローチャートに従って検査を実行する。
次に、本発明の第8の実施の形態について説明する。
本実施の形態では、コンタクトホール形成用のフォトマスクの検査方法および検査用データについて説明する。ここでは、前記第1の実施の形態に引き続き機能的特徴、特に、同一ノードのコンタクトホールが複数個存在している場合には検査規格をゆるくするように分類して精度ランクを分けた検査方法について説明する。
この例は、パターンが細くなる方向に欠陥が発生する場合すなわち等方性エッチングによりエッチング断面がテーパ状になるような場合において適用されるもので、パターン上で同一ノードのコンタクトホールが複数個存在している領域の検査規格を、他の領域の検査規格よりも低くしたものである。図2に示したトランジスタアレイチップにおいて、図13(a)に示すようなコンタクトホールパターン13a、13bが配列されているとき、これらの形成状況に着目し、同一ノードのコンタクトホールが複数個存在している領域について、他の領域よりも特に精度をおとした検査ランクで検査するようにしたものである。
検査工程については図10に示したものと同様のフローチャートに従って検査を実行する。
次に、本発明の第9の実施の形態について説明する。
前記第8の実施の形態では、コンタクトホール形成用のフォトマスクの検査方法および検査用データについて説明したが、この例ではゲート配線などの配線パターン形成用のフォトマスクにおいて、前記第8の実施の形態に引き続き機能的特徴、特に、同一ノードのパターンである場合には、パターンが太くなる方向に欠陥が発生している場合の検査規格をゆるくするように分類して精度ランクを分けた検査方法について説明する。
この例は、パターンが太くなる方向に欠陥が発生する場合において適用されるもので、領域内に異なるノードのパターンを含む領域の検査規格を、他の領域の検査規格よりも高くしたものである。図2に示したトランジスタアレイチップにおいて、図14(a)に示すようなライン14a、14bが配列されているとき、これらの機能的状況に着目し、異なるノードのパターンを含む領域について、他の領域よりも特に精度を高めた検査ランクで検査するようにしたものである。
検査工程については図10に示したものと同様のフローチャートに従って検査を実行する。
更にまた前記実施の形態では、同一ノードであるか否かを判断するのに同一レイヤー内でパターンが接続されているか否かによって判断したが、当該レイヤーの上層あるいは下層でコンタクトホールを介して接続されることにより同一ノードを構成するような場合にも同一ノードであるとして分類するようにしてもよい。
次に、本発明の第10の実施の形態について説明する。
前記実施の形態では、半導体集積回路のレイアウトパターンに基づいて検査用データを形成したが、ネットリストから回路機能に着目した情報を抽出し検査ランクを分類するようにしてもよい。そのフローチャートを図15に示す。
ここでクリティカルネットとしては、クロックネット、タイミング制約設定ネット、アナログネット、高速信号ネットなどがある。
このクリティカルネットからレイアウトパターンを抽出する(ステップ1502)。
レイアウトパターンからフォトマスク用パターンデータを抽出する(ステップ1503)。
この後、各機能に応じて検査ランクを分類する(ステップ1504)。
このように、ネットリストから、着目する分類基準に基づいて情報を抽出することにより、より高速で検査用データを抽出することが可能となる。
次に、本発明の第11の実施の形態について説明する。
前記実施の形態では、検査用データを形成し、これを用いた検査方法について説明したが、本実施の形態では、検査精度の閾値の決定方法について説明する。
本実施の形態は、半導体集積回路用のフォトマスクの製造欠陥発生確率で重み付けされたパターン面積の和と製造欠陥サイズとの関係式と、製造欠陥密度と製造欠陥サイズとの関係式との交点によって決まる臨界点にもとづいて検査精度の閾値を決定するようにしたことを特徴とするものである。
なぜなら、歩留まりは、関係極線Aと関係曲線De(x)との積である面積RDにより算出されるため、交点Cよりも小さな領域ではパターン寸法変動が直接的に歩留まりに影響するためである。
ここで縦軸は製造欠陥発生確率で重み付けされたパターン面積の和と製造欠陥密度、横軸は製造欠陥サイズである。
この方法では、ライン幅l、間隔SのラインアンドスペースLnを想定し、このパターン上に欠陥D1〜D3が形成された場合について検討する。
ここで図17(a)に示すように、欠陥D1のサイズxが間隔Sよりも小さいときは短絡不良なしである。
また図17(b)に示すように、欠陥D1のサイズxが間隔Sよりも大きく2l+Sよりも小さいときは場合によっては短絡不良である。
また図17(c)に示すように、欠陥D1のサイズxが2l+Sよりも大きいときは短絡不良である。
さらにまた、オープン不良の場合はこれとラインとスペースとの間隔とが逆となる。
次に、本発明の第12の実施の形態について説明する。
本実施の形態では、半導体集積回路チップ内で、製造プロセスにおける面積率の最適化と、追加容量によるノイズ低減を目的として、形成される構造である。
この構造では、空き領域にまで延長された電源配線領域下に、基板(Pウエル)と同じ導電型の拡散領域を用いたMOS構造のバイパスコンデンサをバイパスコンデンサとして自動配置し、グランド配線下の基板コンタクトと電源配線下のバイパスコンデンサとを拡散でつないだ構造を形成するためのフォトマスクの検査方法について説明する。
従ってこの空き領域に形成した追加容量を形成するためのパターン領域は、同一ノードをもつダミーパターンでもあり、より低い精度でよいBラング領域RBであるとし、それ以外の領域を形成するためのパターン領域をより高精度の条件を必要とするAランク領域RAとする。これにより、高速かつ低コストで信頼性の高いフォトマスクを得ることができる。
次に、本発明の第13の実施の形態について説明する。
さらにまた、前記第9の実施の形態において図14(c)に示したように、ラインアンドスペースパターンにおいてランクAのラインパターン14bとランクBのラインパターン14aとの分類について説明した。ここでは図19に示すように、これらランクAのラインパターン14bとランクBのラインパターン14aとの間にダミーパターン14cを形成した場合の分類例について考える。
このようにして、歩留まりの向上をはかることができ、より高速で信頼性の高いフォトマスクを形成することが可能となる。
次に、本発明の第14の実施の形態について説明する。
さらにまた、前記第9の実施の形態において図14(c)に示したように、ラインアンドスペースパターンにおいてランクAのラインパターン14bとランクBのラインパターン14aとの分類について説明した。ここでは図20に示すように、これらランクAのラインパターン502bとランクBのラインパターン502aとの間にダミーパターン501cを形成した場合の分類例について考える。
すなわち、ダミーパターンでもダミーパターンのエッジ同士が隣接している場合、パターン精度は不要である。一方ダミーパターンが隣接パターンと隣接する領域ではダミーパターンではありながら、パターン精度は必要となる。そこでランクAのラインパターン502bと隣接した領域のダミーパターンはランクCとし、ランクBのラインパターン502aと隣接した領域のダミーパターンはランクDとし、ダミーパターンの分類を行った。
このようにして、より高速でかつ高歩留まりのフォトマスクを形成することが可能となる。
次に、本発明の第15の実施の形態について説明する。
以上の実施の形態では、ウェハ上に解像されるマスクパターンのみについて説明したが、ウェハ上に解像されないマスクパターンについても検査精度を変える必要があり、さらにはこのマスクパターン自体の機能および周辺パターンとの関係についても考慮する必要がある場合がある。
本実施の形態では、微小図形付加により実質的に粗密を均質化するマスク技術を用いたマスクの検査について説明する。
アシストバー(スキャッタリングパー)とよばれるもので、図21に示すように、本体データである本体パターン601と、この本体パターン601の周縁に沿ってこの本体パターン601から所定の間隔dだけ離間し、ウェハ上で解像しない程度の幅を持つように設計された4本のアシストバー602a乃至602dを用いたものである。この構造では検査精度を下げることができる。そしてこの構造では、以下の3点を条件として、アシストバーについてパターン精度の判定を行う。
1.拡大方向の欠陥(パターン増大)によって、アシストバー602a乃至602dのそれぞれが本体パターン601と重ならないかどうか、
2.拡大方向の欠陥(パターン増大)によって、ウェハ上にアシストバーのパターンが解像しないかどうか
3.縮小方向の欠陥(パターン減少)によって、マスク上のアシストバーのパターンが消失しないかどうかを考慮し、以上の条件を満たすかどうかのみを検査条件とし、この条件を満たしている場合は合格と判定する。
このようにして、より高速でかつ高歩留まりのフォトマスクを形成することが可能となる。
次に、本発明の第16の実施の形態について説明する。
ここでは、エンハンサーマスクのうちコンタクト用エンハンサーマスクと呼ばれる位相シフトパターンを備えたマスクの検査について説明する。この技術は超微細プロセスを実現すべくメイン開口部とその周辺に設けられたサブ開口部とによって高解像度のパターン形成を行うものである。このマスクのメイン開口部はマスク基材である透光性基板を掘り込みにより位相を180度反転させ、メイン開口部を囲むハーフトーンで形成された遮光膜の位相と同位相となるように(360度差)したものである。
本実施の形態では、図22に示すように、メイン開口部を構成する本体パターン701と、この本体パターン701の周縁に沿ってこの本体パターン701から所定の間隔d1だけ離間し、この開口部自体はウェハ上で解像しない程度の幅を持つように設計された4本のサブ開口部702a乃至702dを用いたものである。この構造では検査精度を下げることができる。そしてこの構造では、以下の2点を条件として、サブ開口部についてパターン精度の判定を行う。
1.拡大方向の欠陥(パターン増大)によって、サブ開口部のそれぞれが本体パターン702a乃至dと重ならないかどうか、
2.縮小方向の欠陥(パターン減少)によって、サブ開口部のパターンが消失しないかどうか
を考慮し、以上の条件を満たすかどうかのみを検査条件とし、この条件を満たしている場合は合格と判定する。
このようにして、より高速でかつ高歩留まりのフォトマスクを形成することが可能となる。
次に、本発明の第17の実施の形態について説明する。
前記実施の形態ではコンタクト用の開口部をメイン開口部とサブ開口部で構成スルエンハンサーマスクについて説明したが、ここでは、エンハンサーマスクのうちライン用エンハンサーマスクと呼ばれる位相シフトパターンを備えたマスクの検査について説明する。このマスクではラインパターンを構成する遮光部からなる本体パターン801の中に180度の位相シフトを配置して細いラインを形成するもので、本体パターン以外は0度の開口を構成するものである。
本実施の形態では、図23に示すように、ハーフトーンパターンで構成された遮光部を構成する本体パターン801と、この本体パターン801の中に180度の位相シフタパターン802を形成したもので、この位相シフタパターン自体はウェハ上で解像しない程度の幅を持つように設計されている。この構造では位相シフタパターンについての検査精度を下げることができる。したがってこの構造では、以下の2点を条件として、位相シフタパターンについて検査精度をランクBとし他はランクAとしてパターン精度の判定を行う。
そして位相シフタパターンについては以下の条件を満たしているかについてのみ判定する。
1.拡大方向の欠陥(パターン増大)によって、位相シフタパターン802が本体パターン801と重ならないかどうか、
2.縮小方向の欠陥(パターン減少)によって、位相シフタのパターンが消失しないかどうか
を考慮し、以上の条件を満たすかどうかのみを検査条件とし、この条件を満たしている場合は合格と判定する。
このようにして、より高速でかつ高歩留まりのフォトマスクを形成することが可能となる。
次に、本発明の第18の実施の形態について説明する。
ここでは、位相シフトマスクのうちCPL(Chromless Phase Lithograpy)と呼ばれるクロムレス位相シフトマスクを用いた超解像技術に適用されるマスクの検査について説明する。この技術は超微細プロセスを実現すべく解像しようとする本体パターン901に代えて、それ自体では解像し得ない細いパターンからなる4本の位相シフタパターン902a〜902dとによって高解像度のパターン形成を行うものである。このマスクの位相シフタパターンはハーフトーンマスクで構成される。
本実施の形態では、図24(b)に示すように、合計で本体パターン901(図24(a))同一幅を持つように形成された、4本の位相シフタパターン902a乃至902dを用いたものを用いる。この構造では位相シフタパターンについては本体パターンに比べて検査精度を下げることができる。そしてこの構造では、以下の3点を条件として、位相シフタパターンについてパターン精度の判定を行う。
1.拡大方向の欠陥(パターン増大)によって、位相シフタ同士が重ならないかどうか、
2.縮小方向の欠陥(パターン減少)によって、位相シフタパターンが消失しないかどうか
3.本体パターンのエッジに相当する部分の検査感度は下げない
を考慮し、以上の条件を満たすかどうかのみを検査条件とし、この条件を満たしている場合は合格と判定する。
このように、一旦同一ノードであるか否かで、精度ランクを分類し、さらにダミーであるか否かで分類するというように、2段階の分類を行うようにすれば、より高速な処理が可能となり歩留まりの向上をはかることができる。
2 トランジスタ領域
3 ゲート配線
3T 活性領域上のゲート配線
3C 活性領域上のゲート配線以外の領域
4 活性領域
102 フォトマスク描画データ
103 描画・プロセス工程
104 フォトマスク検査工程
105 検査合格製品出荷
106 デザインルールから精度を指示
201 検査精度限界の欠陥
202 検査精度より大きい欠陥
203 最小の配線間隔
204 配線間隔(最小間隔より広い)
210〜213 最小間隔で配置されたパターン
214〜216 広い幅で配置されたパターン
306 検査用精度データ
Claims (23)
- 描画パターンデータに基づいて形成された半導体集積回路用のフォトマスクを検査する方法において、
前記半導体集積回路の描画パターンを、当該描画パターンの特徴に応じて決定される基準に従って、複数のランクに分類して抽出する工程と、
当該ランク毎に検査精度を決定し、抽出された前記描画パターン毎に、この決定された検査精度を満たしているか否かによって、フォトマスクの良否を判定する工程とを有し、
前記描画パターンが、コンタクトアレイを含む配線用パターンであるとき、
前記判定する工程は、前記コンタクトアレイが1個どりであるか複数個どりであるかを検出し、1個どりであるか複数個どりであるかに応じて精度条件を変えるようにしたことを特徴とするフォトマスクの検査方法。 - 前記基準は、描画パターンの機能的特徴であり、
前記抽出する工程は、前記描画パターンで形成されるパターンの回路機能的特徴に応じて、複数ランクに分類して抽出するようにしたことを特徴とする請求項1に記載のフォトマスクの検査方法。 - 前記抽出する工程は、描画パターンがダミーパターンであるか否かによって半導体集積回路の描画パターンを、複数ランクに分類して抽出する工程を含むことを特徴とする請求項2に記載のフォトマスクの検査方法。
- 前記抽出する工程は、さらに、前記ダミーパターンの隣接パターンがダミーパターンであるか否かによって分類する工程を含むことを特徴とする請求項3に記載のフォトマスクの検査方法。
- 前記抽出する工程は、隣接する描画パターンが同一ノードであるか否かによって半導体集積回路の描画パターンを、複数ランクに分類して抽出する工程を含むことを特徴とする請求項1乃至4のいずれかに記載のフォトマスクの検査方法。
- 前記特徴は、描画パターンの形状的特徴であり、
前記抽出する工程は、前記描画パターンの形状的特徴に応じて、複数ランクに分類して抽出する工程を含むことを特徴とする請求項1乃至5のいずれかに記載のフォトマスクの検査方法。 - 前記抽出する工程は、最近接パターンからの距離に基づいて、複数ランクに分類して抽出するようにしたことを特徴とする請求項6に記載のフォトマスクの検査方法。
- 前記抽出する工程は、前記描画パターンのコーナーからの距離に基づいて、複数ランクに分類して抽出するようにしたことを特徴とする請求項6に記載のフォトマスクの検査方法。
- 前記抽出する工程は、パターンごとに前記基準に応じて前記複数ランクに分類して抽出するようにしたことを特徴とする請求項1乃至8のいずれかに記載のフォトマスクの検査方法。
- 前記抽出する工程は、ライン(パターンエッジ)ごとに前記基準に応じて前記複数ランクに分類して抽出するようにしたことを特徴とする請求項1乃至8のいずれかに記載のフォトマスクの検査方法。
- 前記抽出する工程は、エリアごとに前記基準に応じて前記複数ランクに分類して抽出するようにしたことを特徴とする請求項1乃至8のいずれかに記載のフォトマスクの検査方法。
- 前記判定する工程は、パターン幅の増大か減少かで精度条件を変化させるようにしたことを特徴とする請求項1乃至8のいずれかに記載のフォトマスクの検査方法。
- 前記判定する工程は、ダミーパターンであるか否かを検出し、ダミーパターンであるときは精度条件をゆるくするようにしたことを特徴とする請求項1乃至12のいずれかに記載のフォトマスクの検査方法。
- 前記ダミーパターンの隣接パターンがダミーパターンであるときは、さらに精度条件をゆるくするようにしたことを特徴とする請求項13に記載のフォトマスクの検査方法。
- 前記判定する工程は、少なくとも2つのパターンが同一ノードであるか否かを検出し、同一ノードであるときは精度条件をゆるくするようにしたことを特徴とする請求項1乃至12のいずれかに記載のフォトマスクの検査方法。
- 前記判定する工程は、少なくとも2つのパターンが同一レイヤー内のパターンによって同一ノードであるか否かを検出し、同一ノードであるときは精度条件をゆるくするようにしたことを特徴とする請求項1乃至14のいずれかに記載のフォトマスクの検査方法。
- 前記判定する工程は、少なくとも2つのパターンが当該レイヤーの上層または下層に位置するレイヤー内のパターンを介してコンタクトすることにより、同一ノードであるか否かを検出し、同一ノードであるときは精度条件をゆるくするようにしたことを特徴とする請求項1乃至14のいずれかに記載のフォトマスクの検査方法。
- 前記特徴はフォトマスクの製造欠陥密度と製造欠陥サイズとの関係式であり、
前記抽出する工程は、フォトマスクの製造欠陥密度と製造欠陥サイズとの関係式と、パターン上の製造欠陥発生確率で重み付けされたパターン面積と製造欠陥サイズとの関係式との交点によって決まる臨界点にもとづいて、前記臨界点よりも上であるか否かで、2つのランクに分類して抽出する工程を含むことを特徴とする請求項1に記載のフォトマスクの検査方法。 - 描画パターンデータに基づいて形成された半導体集積回路用のフォトマスクを検査する方法において、
前記半導体集積回路の描画パターンを、当該描画パターンの特徴に応じて決定される基準に従って、複数のランクに分類して抽出する工程と、
当該ランク毎に検査精度を決定し、抽出された前記描画パターン毎に、この決定された検査精度を満たしているか否かによって、フォトマスクの良否を判定する工程とを有し、
前記描画パターンがコンタクトホール形成用パターンであるとき、
前記判定する工程は、前記コンタクトアレイが1個どりであるか複数個どりであるかを検出し、1個どりであるか複数個どりであるかに応じて精度条件を変えるようにしたことを特徴とするフォトマスクの検査方法。 - 前記特徴はフォトマスクの製造欠陥密度と製造欠陥サイズとの関係式であり、
前記抽出する工程は、フォトマスクの製造欠陥密度と製造欠陥サイズとの関係式と、パターン上の製造欠陥発生確率で重み付けされたパターン面積と製造欠陥サイズとの関係式との交点によって決まる臨界点にもとづいて、前記臨界点よりも上であるか否かで、2つのランクに分類して抽出する工程を含むことを特徴とする請求項19に記載のフォトマスクの検査方法。 - 前記基準は、描画パターンの機能的特徴であり、
前記抽出する工程は、前記描画パターンで形成されるパターンの回路機能的特徴に応じて、複数ランクに分類して抽出するようにしたことを特徴とする請求項19に記載のフォトマスクの検査方法。 - 前記抽出する工程は、描画パターンがダミーパターンであるか否かによって半導体集積回路の描画パターンを、複数ランクに分類して抽出する工程を含むことを特徴とする請求項21に記載のフォトマスクの検査方法。
- 前記抽出する工程は、隣接する描画パターンが同一ノードであるか否かによって半導体集積回路の描画パターンを、複数ランクに分類して抽出する工程を含むことを特徴とする請求項19乃至22のいずれかに記載のフォトマスクの検査方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003393946A JP4467962B2 (ja) | 2002-11-26 | 2003-11-25 | フォトマスクの検査方法 |
TW092133151A TWI309873B (en) | 2002-11-26 | 2003-11-26 | Mask pattern inspecting method, inspection apparatus, inspecting data used therein and inspecting data generating method |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002342304 | 2002-11-26 | ||
JP2003393946A JP4467962B2 (ja) | 2002-11-26 | 2003-11-25 | フォトマスクの検査方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004191957A JP2004191957A (ja) | 2004-07-08 |
JP4467962B2 true JP4467962B2 (ja) | 2010-05-26 |
Family
ID=32774777
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003393946A Expired - Lifetime JP4467962B2 (ja) | 2002-11-26 | 2003-11-25 | フォトマスクの検査方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4467962B2 (ja) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4569146B2 (ja) * | 2004-03-30 | 2010-10-27 | 日本電気株式会社 | フォトマスク製造支援システム |
JP2006039059A (ja) | 2004-07-23 | 2006-02-09 | Toshiba Corp | フォトマスクデータの作成方法およびフォトマスクの製造方法 |
JP4483612B2 (ja) * | 2005-02-09 | 2010-06-16 | ソニー株式会社 | フォトマスクの製造方法、および、半導体デバイスの製造方法 |
JP4744980B2 (ja) | 2005-08-25 | 2011-08-10 | 株式会社東芝 | パターン検証方法、そのプログラム、半導体装置の製造方法 |
JP4185516B2 (ja) | 2005-08-31 | 2008-11-26 | アドバンスド・マスク・インスペクション・テクノロジー株式会社 | 試料検査装置、試料検査方法及びプログラム |
JP2007071629A (ja) | 2005-09-06 | 2007-03-22 | Advanced Mask Inspection Technology Kk | 試料検査装置の支援装置、試料検査方法及びプログラム |
JP4243268B2 (ja) * | 2005-09-07 | 2009-03-25 | アドバンスド・マスク・インスペクション・テクノロジー株式会社 | パターン検査装置、及びパターン検査方法 |
JP4336672B2 (ja) | 2005-09-26 | 2009-09-30 | アドバンスド・マスク・インスペクション・テクノロジー株式会社 | 試料検査装置、試料検査方法及びプログラム |
JP4660358B2 (ja) * | 2005-11-18 | 2011-03-30 | 大日本印刷株式会社 | 基板選択装置 |
JP2007205828A (ja) * | 2006-02-01 | 2007-08-16 | Advanced Mask Inspection Technology Kk | 光学画像取得装置、パターン検査装置、光学画像取得方法、及び、パターン検査方法 |
JP2008233355A (ja) * | 2007-03-19 | 2008-10-02 | Renesas Technology Corp | フォトマスクの製造方法 |
JP2008299259A (ja) * | 2007-06-04 | 2008-12-11 | Dainippon Printing Co Ltd | フォトマスク欠陥判定方法 |
JP5175577B2 (ja) * | 2008-02-18 | 2013-04-03 | 株式会社日立ハイテクノロジーズ | 集積回路パターンの欠陥検査方法、及びその装置 |
JP2009294027A (ja) * | 2008-06-04 | 2009-12-17 | Toshiba Corp | パターン検査装置及び方法 |
US8094926B2 (en) | 2008-06-06 | 2012-01-10 | Kabushiki Kaisha Toshiba | Ultrafine pattern discrimination using transmitted/reflected workpiece images for use in lithography inspection system |
JP6533062B2 (ja) * | 2015-01-19 | 2019-06-19 | 株式会社ニューフレアテクノロジー | パターン検査方法 |
-
2003
- 2003-11-25 JP JP2003393946A patent/JP4467962B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2004191957A (ja) | 2004-07-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4467962B2 (ja) | フォトマスクの検査方法 | |
US20070009147A1 (en) | Mask pattern inspecting method, inspection apparatus, inspecting data used therein and inspecting data generating method | |
JP5225676B2 (ja) | 半導体装置およびその製造方法ならびに半導体製造用マスク、光近接処理方法 | |
US7859111B2 (en) | Computer implemented method for designing a semiconductor device, an automated design system and a semiconductor device | |
JP5068591B2 (ja) | 半導体欠陥分類方法、半導体欠陥分類装置、半導体欠陥分類装置のプログラム、半導体欠陥検査方法、および、半導体欠陥検査システム | |
US20060105249A1 (en) | Exposure mask and method of manufacturing the same | |
US20190130552A1 (en) | Methods of inspecting defect and methods of fabricating a semiconductor device using the same | |
JP4949734B2 (ja) | 半導体装置及びその設計方法 | |
US7553703B2 (en) | Methods of forming an interconnect structure | |
JP4163829B2 (ja) | マスクパターン補正方法及びそれを用いたフォトマスク | |
US7315054B1 (en) | Decoupling capacitor density while maintaining control over ACLV regions on a semiconductor integrated circuit | |
JP5187309B2 (ja) | フォトマスクの形成方法および半導体装置の製造方法 | |
US8598704B2 (en) | Semiconductor device | |
US6973637B2 (en) | Process for the selective control of feature size in lithographic processing | |
US5834161A (en) | Method for fabricating word lines of a semiconductor device | |
JPH0876355A (ja) | ホトマスク、パタン形成方法及び半導体装置の製造方法 | |
JP2007280222A (ja) | 半導体集積回路の設計システム | |
Bansal et al. | Electrical monitoring of gate and active area mask misalignment error | |
CN115497959A (zh) | 集成电路及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060327 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061124 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20071114 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071121 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20071128 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071205 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071212 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091016 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091027 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091224 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100126 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100224 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130305 Year of fee payment: 3 |