JP4457551B2 - 静電放電と過電圧に対する集積回路の保護 - Google Patents
静電放電と過電圧に対する集積回路の保護 Download PDFInfo
- Publication number
- JP4457551B2 JP4457551B2 JP2002307000A JP2002307000A JP4457551B2 JP 4457551 B2 JP4457551 B2 JP 4457551B2 JP 2002307000 A JP2002307000 A JP 2002307000A JP 2002307000 A JP2002307000 A JP 2002307000A JP 4457551 B2 JP4457551 B2 JP 4457551B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- integrated circuit
- mosswi
- conductor
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004020 conductor Substances 0.000 claims description 46
- 230000008901 benefit Effects 0.000 description 4
- 238000001465 metallisation Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は静電放電及び他の過電圧からの集積回路の保護に関する。本発明は特に保護に必要な回路の集積に関する。
【０００２】
【従来の技術】
静電放電（ＥＳＤ）に対する保護回路は電子回路をその端子から来る静電放電に対して保護することを意図している。
【０００３】
図１は従来の電子保護回路１の例を示す。この回路の機能は、回路のパッド４に印加される静電放電による過電圧が発生したときに、集積回路の供給ライン２と３を短絡することである。この一連の接続の中間点５は電気的にパッド４に接続される。ダイオードＤ１とＤ２は、通常動作で、オフになるようにバイアスされる。従って、図１の例で、線２は正の供給線、線３は負の供給線（一般に接地）を形成する。回路１は又供給線２と３の間にＭＯＳトランジスタＭＯＳＳＷＩをふくみ、そのゲートは少なくともひとつのＥＳＤ保護制御回路６に接続される。
【０００４】
パッド４が受信する静電タイプの妨害は正又は負の電荷により形成される。この種の電荷があらわれるとダイオードＤ１とＤ２の一方が導通する。次にトランジスタＭＯＳＳＷＩがオンとなって供給線２と３を短絡し、従って過剰電荷を導通放散させる。電荷をトランジスタＭＯＳＳＷＩに流すことによりコアへの損害が避けられる。ダイオードＤ１又はＤ２による電気回路の抵抗が回路のコアを通る抵抗より小さくなることを保証するために、パッド４と集積回路コアの間に抵抗７がもうけられる。
【０００５】
従って、回路６（ＣＴ）は、静電放電が発生したとき、つまり、電流がダイオードＤ１又はＤ２に流れたときに、トランジスタＭＯＳＳＷＩをトリガする時定数（τ）を設定する。回路６は一般に抵抗性及び容量性の回路（ＲＣセル）で形成される。
【０００６】
供給導体を短絡するトランジスタＭＯＳＳＷＩは、又、集積回路技術で許される最大値に関し過電圧に対する保護としても使用される。この場合、別の制御回路８（ＯＶＴ）が過電圧（例えば所定の電圧スレシュホールドＶｒｅｆに関して）を検出し、回路に関連するトランジスタＭＯＳＳＷＩをオンにする機能を有する。従って集積回路は静電放電ばかりでなく、発生源が何であれ過電圧に対しても保護される。
【０００７】
以後の説明では静電放電（ＥＳＤ）に対する保護に対する電子保護回路を例示する。そして、特に明示しない限り過電圧に対する保護もふくむ。
【０００８】
電子保護回路１の特徴の中で特に注目すべきは、トランジスタＭＯＳＳＷＩのオン状態抵抗（ＲｄｓＯＮ）を出来るだけ小さくして、その保護作用を達成させ過電圧が回路の他の個所に伝播するのを防止するようにするということである。その結果、トランジスタＭＯＳＳＷＩ（一般にＮチャネルＭＯＳトランジスタ）は、過剰な電荷を急速に導通させるために大きなサイズを有する。
【０００９】
過電圧を検出するための制御回路６は一般に低い時定数（多くの場合２００ｎｓ以下）をもたなければならない。
【００１０】
その結果、一般に、保護回路のトランジスタＭＯＳＳＷＩを保護対象のパッド４に出来るだけ近く配置することが望ましい。これは、実際の供給線と、パッドとトランジスタ端子の間の区間によりもたらされる抵抗を小さくするためである。
【００１１】
さらに、従来、制御回路自身をトランジスタＭＯＳＳＷＩに出来るだけ近く配置して、制御回路６の容量素子を形成する制御回路とトランジスタＭＯＳＳＷＩのゲートの間の導電路による抵抗を小さくしている。
【００１２】
図２は従来の集積回路１０の上面図で、ＥＳＤ保護回路に関連するパッド４を有する。図２の例では、３個のパッド４（ＰＡＤ）と２個のＥＳＤ保護回路１が示されている。上述の近接の理由により、保護回路１は集積回路のいわゆるクラウンの位置に置かれる。このクラウンは集積回路の特定の応用に関連する異なる機能を集積する回路コアを囲んでいる。
【００１３】
回路１０のクラウンは一般に集積回路の正の電源電圧ＶＰと負の電源電圧ＶＮを運ぶ少なくとも２つの導体１２，１３をふくむ給電レール１１（ＢＵＳ）をふくむ。必要ならば、給電レール１１は他の導体、例えば、集積回路が正の供給電圧をもつならば接地と負の供給電圧をふくむことができる。
【００１４】
給電バスは集積回路の周辺部に部分的に、又は異なって（例えば中央部）に配置することができる。コアの表記は、その位置にかかわらず、集積回路に特有の応用に関連し、任意の形態のバスで給電される集積素子をとり囲む。
【００１５】
回路１の各トランジスタＭＯＳＳＷＩは、各々、導体１４，１５により給電バスの導体１２，１３に接続される。同様に、各パッド４はダイオード（図１のＤ１，Ｄ２，図２には図示なし）を介して導体１２，１３に接続される。
【００１６】
接続パッドの観点から、２つの大規模集積回路ファミリーが区別される。
【００１７】
第１のファミリーはパッド制限回路と呼ばれる。ここでは、集積回路コアから外部への多数の接続バッドが、パッドの配列に必要な周囲長のため実際の集積回路のサイズを条件づける。
【００１８】
第２のファミリーはコア制限回路と呼ばれ、そのサイズは、パッドの配列のための周囲長ではなく、コアの表面積により限定される。
【００１９】
第１のファミリーの回路では、集積回路を静電放電から正しく保護するための十分な数のＭＯＳＳＷＩトランジスタとその制御回路を形成するために必要な空間は集積回路コアの中で確保することができる。
【００２０】
しかし、集積回路コアにより既にサイズが決定されている回路では、ＥＳＤ保護回路のＭＯＳＳＷＩトランジスタを形成するためにコアのサイズを増加させることは、回路にとって有害である。代表的には、保護回路はチップコアサイズの１０％までを占め、所望の小型化に悪い影響を与える。
【００２１】
【発明が解決しようとする課題】
本発明はサイズの小さな電子保護素子をもった集積回路を提供することを目的とする。
【００２２】
本発明は特に電子保護素子をもったコア制限型の集積回路の体積を減少させることを目的とする。
【００２３】
本発明は更にＥＳＤ保護の品質に悪影響がないか又はむしろそれを改良する解決を提供することを目的とする。
【００２４】
本発明は更に任意の型の過電圧から集積回路を保護する解決を提供することを目的とする。
【００２５】
本発明は更に現在の集積回路の製造技術と互換性のある解決を提供することを目的とする。
【００２６】
【課題を解決するための手段】
上記目的及び他の目的を達成するために、本発明は、
レールに形成される供給導体を短絡する少なくともひとつのスイッチを有し電子保護の少なくともひとつの素子を有する集積回路において、
前記スイッチが前記導体の下で前記レールに集積化され、
前記スイッチ（ＭＯＳＳＷＩ）はＭＯＳトランジスタで構成され、それらのドレインとソースは各々前記集積回路の２つの供給導体（１２，１３）の一方に接続され、
前記レール（１１）に、前記ＭＯＳトランジスタのゲートの制御のための別の導体（２３）がもうけられ、
前記ＭＯＳトランジスタのゲートは、前記レールの前記供給導体（１２，１３）に対して垂直にもうけられ、該ゲートは、ゲートの制御のための前記別の導体（２３）にビア（２７）により接続される集積回路を提供する。
【００２７】
本発明の実施例によると、少なくともひとつの第１の共通回路により数個のスイッチが制御される。
【００２８】
本発明の実施例によると、前記第１の共通回路は静電電荷の発生を検出する。
【００２９】
本発明の実施例によると、前記供給導体の間の過電圧の発生を検出する少なくともひとつの第２制御回路をふくむ。
【００３０】
本発明の実施例によると、短絡スイッチのための前記制御回路は、前記集積回路のコアにもうけられる。
【００３４】
【発明の実施の形態】
異なる図で、同じ部材は同じ参照番号で示す。明瞭化のために本発明の理解に必要な素子のみを図示し記述する。特に、集積回路の応用機能は詳述しない。本発明は集積回路の応用にかかわらず適用可能である。
【００３５】
本発明の特徴は、静電放電又は過電圧に対する電子保護素子のＭＯＳＳＷＩトランジスタを集積化する集積回路の供給レールの下のシリコン表面を利用することにある。
【００３６】
空間を倹約するためには、集積回路の応用に特有の素子を供給レールの下に集積化することが考えられる。しかし、応用のコア回路の接続が相互接続のためのメタライゼーション層を必要とするので、上述の解決は不十分である。現在、供給レールでは、全てのメタライゼーション層は実際の供給導体（図２の１２，１３）を形成するために使用され、供給レールの幅を減少させてその厚さを増加させ、従って回路が大形になっていた。
【００３７】
本発明は、電子保護素子（特にＥＳＤ）のスイッチ（ＭＯＳＳＷＩ）とその接続が正と負の供給信号と制御信号のみしか必要としないという事実を利用する。供給導体は既にレールの中に存在するので、本発明はシリコン表面の上へのＭＯＳＳＷＩトランジスタの集積を提供する。
【００３８】
図３は本発明による集積回路２０の実施例の上面図を図２との比較で示す。
【００３９】
集積回路２０のコアの外部への接続のためのパッドと、正の給電電圧ＶＰを運ぶ導体１２と負の給電電圧ＶＮ（一般には接地）を運ぶ導体１３をふくむ給電レール（例えば、周辺）がふくまれる。
【００４０】
本発明によると、電子保護回路（ＥＳＤ及び／又は過電圧）のＭＯＳＳＷＩトランジスタは給電レールの導体１２と１３の下に配置される。ＭＯＳＳＷＩトランジスタの導体１２，１３への接続は図３では２１，２２により示され、これらは図２の１４，１５と比較される。本発明の回路のＭＯＳＳＷＩトランジスタの制御は、ＲＣセル型の遅延回路で構成される前述と同様の制御回路６により提供される制御信号ＣＴＲＬを運ぶ導体２３によって提供される。回路６は従来通り給電導体に接続される（図２及び図３には図示なし）。
【００４１】
本発明の特徴として単一のＥＳＤ保護制御回路６で、集積回路全体に対して十分である。従来の技術で制御回路は多くの空間を占める素子ではないが、本発明は回路の体積の減少に有効である。しかし、例えば、制御信号のアクセス抵抗を減少したいときは、数個の制御回路をもうけることもできる。そのとき、全ての制御回路は制御導体２３に並列に接続される。
【００４２】
同様に、集積回路全体に対して、過電圧に対する保護に対しては、単一の制御回路８で十分である。
【００４３】
本発明の実施のためには制御信号ＣＴＲＬを運ぶ導体をレールに追加しなければならない。しかし、この導体は大きな断面を必要としない。従って、それが占める空間は小さい。さらに、レールにおいて全てのメタライゼーション層の利用が可能であるので、この制御信号を構成するためにひとつのメタライゼーション層のわずかな区間を割り当てることは問題がない。従来、レールにあらわれる２つの信号は、本発明の実施のために、大きな断面（供給導体）を必要とする。
【００４４】
図４は本発明の第１実施例によるＭＯＳＳＷＩトランジスタの構成の断面の斜視図である。図示のごとく、トランジスタは供給レールの導体１２，１３と垂直に形成される。これにより、各トランジスタのドレインとソース（図示なし）の、導体１２，１３からの接点（及びビア）２５，２６による接続が容易になる。従って、図４の実施例で、小さな多数のＭＯＳトランジスタが供給レール１１の下に分布する。小さいということは、多数を並列接続することにより補償され、小さな直列抵抗で所望のトランジスタ表面積が得られる。
【００４５】
本発明のここにあらわれる別の利点は集積回路の各パッド４が必然的に近接したトランジスタ群をもつことである。
【００４６】
図４の実施例で、トランジスタのゲートＧの接続は、図３の実施例に反して、導体１２と１３の横、つまり供給レールの内側又は外側の周囲にもうけられる信号ＣＴＲＬを運ぶ導体２３により行われる。導体２３のゲートＧへの接続は１又は複数の接点、及びおそらくはビア２７により行われる。図４でゲートＧの両側には厚い酸化領域２９のみを示す。トランジスタは従来の技術によりシリコンの中に実現することができる。
【００４７】
図５は本発明の第２実施例の上面を部分的に示す。この実施例はＭＯＳＳＷＩトランジスタの制御導体２３が供給レール１１の中央にある場合を示す。図５の実施例で、レール１１のみが図示され、レール１１は正の供給導体１２が２つの接地導体１３に囲まれた構造を有する。
【００４８】
図４の実施例のように、ＭＯＳＳＷＩトランジスタのゲートＧは供給レール１１の導体に垂直である。図５の実施例でゲートＧを導体２３に接続するための複数のビア２７が示され、一方、各トランジスタのドレインとソースを供給導体に接続するための単一のビア、各々２５と２６、が示される。しかし、ビアの数は電流と応用に従って場合毎に適応される。図５の実施例では集積回路基板を接地にバイアスするための別のシリーズのビア２８が図示される。
【００４９】
本発明の利点は電子保護素子（特にＥＳＤ）が占有する表面が応用のためのコア表面積に比べて非常に小さいことにある。
【００５０】
本発明の別の利点は保護素子のＭＯＳＳＷＩトランジスタの分布が、表面積を最少にするために保護素子の数を少なくしていた従来の技術の場合よりも、一様なことである。
【００５１】
もちろん、本発明の変形、修飾、改良は当業者に容易である。特に、電子保護素子（ＥＳＤ又は過電圧）、特にＭＯＳＳＷＩトランジスタの実際の実現は応用と上記の機能的記述にもとづいて当業者に容易である。本発明のＭＯＳＳＷＩトランジスタのゲート容量はトランジスタの表面積との比較で従来のＭＯＳＳＷＩトランジスタよりも大きい。さらに、保護回路のダイオードＤ１，Ｄ２の形成については詳述しないが、ダイオードは従来と同様にレールの外側でパッド４に出来るだけ近接して置くことができる。
【００５２】
上述の変更、修飾、改良は本記載の一部であり、本発明の精神の範囲に含まれる。従って、上述の記述は単なる例であり、発明を限定しない。本発明は請求の範囲とその均等によってのみ限定される。
【図面の簡単な説明】
【図１】静電放電と過電圧に対する従来の保護回路を示す。
【図２】集積回路の過電圧に対する従来の回路の例である。
【図３】本発明による電子保護回路を示す。
【図４】本発明による集積回路の供給レールに関するＭＯＳＳＷＩトランジスタの第１の実施例の斜視図である。
【図５】本発明による集積回路の供給レールに関するＭＯＳＳＷＩトランジスタの第２実施例を示す。
【符号の説明】
４ パッド
６ 制御回路
１１ 給電レール
１２，１３ 導体
２０ 集積回路
２１，２２ 導体
２３ 導体
ＭＯＳＳＷＩ ＭＯＳトランジスタ
ＣＯＲＥ コア
【発明の属する技術分野】
本発明は静電放電及び他の過電圧からの集積回路の保護に関する。本発明は特に保護に必要な回路の集積に関する。
【０００２】
【従来の技術】
静電放電（ＥＳＤ）に対する保護回路は電子回路をその端子から来る静電放電に対して保護することを意図している。
【０００３】
図１は従来の電子保護回路１の例を示す。この回路の機能は、回路のパッド４に印加される静電放電による過電圧が発生したときに、集積回路の供給ライン２と３を短絡することである。この一連の接続の中間点５は電気的にパッド４に接続される。ダイオードＤ１とＤ２は、通常動作で、オフになるようにバイアスされる。従って、図１の例で、線２は正の供給線、線３は負の供給線（一般に接地）を形成する。回路１は又供給線２と３の間にＭＯＳトランジスタＭＯＳＳＷＩをふくみ、そのゲートは少なくともひとつのＥＳＤ保護制御回路６に接続される。
【０００４】
パッド４が受信する静電タイプの妨害は正又は負の電荷により形成される。この種の電荷があらわれるとダイオードＤ１とＤ２の一方が導通する。次にトランジスタＭＯＳＳＷＩがオンとなって供給線２と３を短絡し、従って過剰電荷を導通放散させる。電荷をトランジスタＭＯＳＳＷＩに流すことによりコアへの損害が避けられる。ダイオードＤ１又はＤ２による電気回路の抵抗が回路のコアを通る抵抗より小さくなることを保証するために、パッド４と集積回路コアの間に抵抗７がもうけられる。
【０００５】
従って、回路６（ＣＴ）は、静電放電が発生したとき、つまり、電流がダイオードＤ１又はＤ２に流れたときに、トランジスタＭＯＳＳＷＩをトリガする時定数（τ）を設定する。回路６は一般に抵抗性及び容量性の回路（ＲＣセル）で形成される。
【０００６】
供給導体を短絡するトランジスタＭＯＳＳＷＩは、又、集積回路技術で許される最大値に関し過電圧に対する保護としても使用される。この場合、別の制御回路８（ＯＶＴ）が過電圧（例えば所定の電圧スレシュホールドＶｒｅｆに関して）を検出し、回路に関連するトランジスタＭＯＳＳＷＩをオンにする機能を有する。従って集積回路は静電放電ばかりでなく、発生源が何であれ過電圧に対しても保護される。
【０００７】
以後の説明では静電放電（ＥＳＤ）に対する保護に対する電子保護回路を例示する。そして、特に明示しない限り過電圧に対する保護もふくむ。
【０００８】
電子保護回路１の特徴の中で特に注目すべきは、トランジスタＭＯＳＳＷＩのオン状態抵抗（ＲｄｓＯＮ）を出来るだけ小さくして、その保護作用を達成させ過電圧が回路の他の個所に伝播するのを防止するようにするということである。その結果、トランジスタＭＯＳＳＷＩ（一般にＮチャネルＭＯＳトランジスタ）は、過剰な電荷を急速に導通させるために大きなサイズを有する。
【０００９】
過電圧を検出するための制御回路６は一般に低い時定数（多くの場合２００ｎｓ以下）をもたなければならない。
【００１０】
その結果、一般に、保護回路のトランジスタＭＯＳＳＷＩを保護対象のパッド４に出来るだけ近く配置することが望ましい。これは、実際の供給線と、パッドとトランジスタ端子の間の区間によりもたらされる抵抗を小さくするためである。
【００１１】
さらに、従来、制御回路自身をトランジスタＭＯＳＳＷＩに出来るだけ近く配置して、制御回路６の容量素子を形成する制御回路とトランジスタＭＯＳＳＷＩのゲートの間の導電路による抵抗を小さくしている。
【００１２】
図２は従来の集積回路１０の上面図で、ＥＳＤ保護回路に関連するパッド４を有する。図２の例では、３個のパッド４（ＰＡＤ）と２個のＥＳＤ保護回路１が示されている。上述の近接の理由により、保護回路１は集積回路のいわゆるクラウンの位置に置かれる。このクラウンは集積回路の特定の応用に関連する異なる機能を集積する回路コアを囲んでいる。
【００１３】
回路１０のクラウンは一般に集積回路の正の電源電圧ＶＰと負の電源電圧ＶＮを運ぶ少なくとも２つの導体１２，１３をふくむ給電レール１１（ＢＵＳ）をふくむ。必要ならば、給電レール１１は他の導体、例えば、集積回路が正の供給電圧をもつならば接地と負の供給電圧をふくむことができる。
【００１４】
給電バスは集積回路の周辺部に部分的に、又は異なって（例えば中央部）に配置することができる。コアの表記は、その位置にかかわらず、集積回路に特有の応用に関連し、任意の形態のバスで給電される集積素子をとり囲む。
【００１５】
回路１の各トランジスタＭＯＳＳＷＩは、各々、導体１４，１５により給電バスの導体１２，１３に接続される。同様に、各パッド４はダイオード（図１のＤ１，Ｄ２，図２には図示なし）を介して導体１２，１３に接続される。
【００１６】
接続パッドの観点から、２つの大規模集積回路ファミリーが区別される。
【００１７】
第１のファミリーはパッド制限回路と呼ばれる。ここでは、集積回路コアから外部への多数の接続バッドが、パッドの配列に必要な周囲長のため実際の集積回路のサイズを条件づける。
【００１８】
第２のファミリーはコア制限回路と呼ばれ、そのサイズは、パッドの配列のための周囲長ではなく、コアの表面積により限定される。
【００１９】
第１のファミリーの回路では、集積回路を静電放電から正しく保護するための十分な数のＭＯＳＳＷＩトランジスタとその制御回路を形成するために必要な空間は集積回路コアの中で確保することができる。
【００２０】
しかし、集積回路コアにより既にサイズが決定されている回路では、ＥＳＤ保護回路のＭＯＳＳＷＩトランジスタを形成するためにコアのサイズを増加させることは、回路にとって有害である。代表的には、保護回路はチップコアサイズの１０％までを占め、所望の小型化に悪い影響を与える。
【００２１】
【発明が解決しようとする課題】
本発明はサイズの小さな電子保護素子をもった集積回路を提供することを目的とする。
【００２２】
本発明は特に電子保護素子をもったコア制限型の集積回路の体積を減少させることを目的とする。
【００２３】
本発明は更にＥＳＤ保護の品質に悪影響がないか又はむしろそれを改良する解決を提供することを目的とする。
【００２４】
本発明は更に任意の型の過電圧から集積回路を保護する解決を提供することを目的とする。
【００２５】
本発明は更に現在の集積回路の製造技術と互換性のある解決を提供することを目的とする。
【００２６】
【課題を解決するための手段】
上記目的及び他の目的を達成するために、本発明は、
レールに形成される供給導体を短絡する少なくともひとつのスイッチを有し電子保護の少なくともひとつの素子を有する集積回路において、
前記スイッチが前記導体の下で前記レールに集積化され、
前記スイッチ（ＭＯＳＳＷＩ）はＭＯＳトランジスタで構成され、それらのドレインとソースは各々前記集積回路の２つの供給導体（１２，１３）の一方に接続され、
前記レール（１１）に、前記ＭＯＳトランジスタのゲートの制御のための別の導体（２３）がもうけられ、
前記ＭＯＳトランジスタのゲートは、前記レールの前記供給導体（１２，１３）に対して垂直にもうけられ、該ゲートは、ゲートの制御のための前記別の導体（２３）にビア（２７）により接続される集積回路を提供する。
【００２７】
本発明の実施例によると、少なくともひとつの第１の共通回路により数個のスイッチが制御される。
【００２８】
本発明の実施例によると、前記第１の共通回路は静電電荷の発生を検出する。
【００２９】
本発明の実施例によると、前記供給導体の間の過電圧の発生を検出する少なくともひとつの第２制御回路をふくむ。
【００３０】
本発明の実施例によると、短絡スイッチのための前記制御回路は、前記集積回路のコアにもうけられる。
【００３４】
【発明の実施の形態】
異なる図で、同じ部材は同じ参照番号で示す。明瞭化のために本発明の理解に必要な素子のみを図示し記述する。特に、集積回路の応用機能は詳述しない。本発明は集積回路の応用にかかわらず適用可能である。
【００３５】
本発明の特徴は、静電放電又は過電圧に対する電子保護素子のＭＯＳＳＷＩトランジスタを集積化する集積回路の供給レールの下のシリコン表面を利用することにある。
【００３６】
空間を倹約するためには、集積回路の応用に特有の素子を供給レールの下に集積化することが考えられる。しかし、応用のコア回路の接続が相互接続のためのメタライゼーション層を必要とするので、上述の解決は不十分である。現在、供給レールでは、全てのメタライゼーション層は実際の供給導体（図２の１２，１３）を形成するために使用され、供給レールの幅を減少させてその厚さを増加させ、従って回路が大形になっていた。
【００３７】
本発明は、電子保護素子（特にＥＳＤ）のスイッチ（ＭＯＳＳＷＩ）とその接続が正と負の供給信号と制御信号のみしか必要としないという事実を利用する。供給導体は既にレールの中に存在するので、本発明はシリコン表面の上へのＭＯＳＳＷＩトランジスタの集積を提供する。
【００３８】
図３は本発明による集積回路２０の実施例の上面図を図２との比較で示す。
【００３９】
集積回路２０のコアの外部への接続のためのパッドと、正の給電電圧ＶＰを運ぶ導体１２と負の給電電圧ＶＮ（一般には接地）を運ぶ導体１３をふくむ給電レール（例えば、周辺）がふくまれる。
【００４０】
本発明によると、電子保護回路（ＥＳＤ及び／又は過電圧）のＭＯＳＳＷＩトランジスタは給電レールの導体１２と１３の下に配置される。ＭＯＳＳＷＩトランジスタの導体１２，１３への接続は図３では２１，２２により示され、これらは図２の１４，１５と比較される。本発明の回路のＭＯＳＳＷＩトランジスタの制御は、ＲＣセル型の遅延回路で構成される前述と同様の制御回路６により提供される制御信号ＣＴＲＬを運ぶ導体２３によって提供される。回路６は従来通り給電導体に接続される（図２及び図３には図示なし）。
【００４１】
本発明の特徴として単一のＥＳＤ保護制御回路６で、集積回路全体に対して十分である。従来の技術で制御回路は多くの空間を占める素子ではないが、本発明は回路の体積の減少に有効である。しかし、例えば、制御信号のアクセス抵抗を減少したいときは、数個の制御回路をもうけることもできる。そのとき、全ての制御回路は制御導体２３に並列に接続される。
【００４２】
同様に、集積回路全体に対して、過電圧に対する保護に対しては、単一の制御回路８で十分である。
【００４３】
本発明の実施のためには制御信号ＣＴＲＬを運ぶ導体をレールに追加しなければならない。しかし、この導体は大きな断面を必要としない。従って、それが占める空間は小さい。さらに、レールにおいて全てのメタライゼーション層の利用が可能であるので、この制御信号を構成するためにひとつのメタライゼーション層のわずかな区間を割り当てることは問題がない。従来、レールにあらわれる２つの信号は、本発明の実施のために、大きな断面（供給導体）を必要とする。
【００４４】
図４は本発明の第１実施例によるＭＯＳＳＷＩトランジスタの構成の断面の斜視図である。図示のごとく、トランジスタは供給レールの導体１２，１３と垂直に形成される。これにより、各トランジスタのドレインとソース（図示なし）の、導体１２，１３からの接点（及びビア）２５，２６による接続が容易になる。従って、図４の実施例で、小さな多数のＭＯＳトランジスタが供給レール１１の下に分布する。小さいということは、多数を並列接続することにより補償され、小さな直列抵抗で所望のトランジスタ表面積が得られる。
【００４５】
本発明のここにあらわれる別の利点は集積回路の各パッド４が必然的に近接したトランジスタ群をもつことである。
【００４６】
図４の実施例で、トランジスタのゲートＧの接続は、図３の実施例に反して、導体１２と１３の横、つまり供給レールの内側又は外側の周囲にもうけられる信号ＣＴＲＬを運ぶ導体２３により行われる。導体２３のゲートＧへの接続は１又は複数の接点、及びおそらくはビア２７により行われる。図４でゲートＧの両側には厚い酸化領域２９のみを示す。トランジスタは従来の技術によりシリコンの中に実現することができる。
【００４７】
図５は本発明の第２実施例の上面を部分的に示す。この実施例はＭＯＳＳＷＩトランジスタの制御導体２３が供給レール１１の中央にある場合を示す。図５の実施例で、レール１１のみが図示され、レール１１は正の供給導体１２が２つの接地導体１３に囲まれた構造を有する。
【００４８】
図４の実施例のように、ＭＯＳＳＷＩトランジスタのゲートＧは供給レール１１の導体に垂直である。図５の実施例でゲートＧを導体２３に接続するための複数のビア２７が示され、一方、各トランジスタのドレインとソースを供給導体に接続するための単一のビア、各々２５と２６、が示される。しかし、ビアの数は電流と応用に従って場合毎に適応される。図５の実施例では集積回路基板を接地にバイアスするための別のシリーズのビア２８が図示される。
【００４９】
本発明の利点は電子保護素子（特にＥＳＤ）が占有する表面が応用のためのコア表面積に比べて非常に小さいことにある。
【００５０】
本発明の別の利点は保護素子のＭＯＳＳＷＩトランジスタの分布が、表面積を最少にするために保護素子の数を少なくしていた従来の技術の場合よりも、一様なことである。
【００５１】
もちろん、本発明の変形、修飾、改良は当業者に容易である。特に、電子保護素子（ＥＳＤ又は過電圧）、特にＭＯＳＳＷＩトランジスタの実際の実現は応用と上記の機能的記述にもとづいて当業者に容易である。本発明のＭＯＳＳＷＩトランジスタのゲート容量はトランジスタの表面積との比較で従来のＭＯＳＳＷＩトランジスタよりも大きい。さらに、保護回路のダイオードＤ１，Ｄ２の形成については詳述しないが、ダイオードは従来と同様にレールの外側でパッド４に出来るだけ近接して置くことができる。
【００５２】
上述の変更、修飾、改良は本記載の一部であり、本発明の精神の範囲に含まれる。従って、上述の記述は単なる例であり、発明を限定しない。本発明は請求の範囲とその均等によってのみ限定される。
【図面の簡単な説明】
【図１】静電放電と過電圧に対する従来の保護回路を示す。
【図２】集積回路の過電圧に対する従来の回路の例である。
【図３】本発明による電子保護回路を示す。
【図４】本発明による集積回路の供給レールに関するＭＯＳＳＷＩトランジスタの第１の実施例の斜視図である。
【図５】本発明による集積回路の供給レールに関するＭＯＳＳＷＩトランジスタの第２実施例を示す。
【符号の説明】
４ パッド
６ 制御回路
１１ 給電レール
１２，１３ 導体
２０ 集積回路
２１，２２ 導体
２３ 導体
ＭＯＳＳＷＩ ＭＯＳトランジスタ
ＣＯＲＥ コア
Claims (5)
- レールに形成される供給導体（１２，１３）を短絡する少なくともひとつのスイッチ（ＭＯＳＳＷＩ）を有し電子保護の少なくともひとつの素子（１）を有する集積回路において、
前記スイッチが前記導体の下で前記レールに集積化され、
前記スイッチ（ＭＯＳＳＷＩ）はＭＯＳトランジスタで構成され、それらのドレインとソースは各々前記集積回路の２つの供給導体（１２，１３）の一方に接続され、
前記レール（１１）に、前記ＭＯＳトランジスタのゲートの制御のための別の導体（２３）がもうけられ、
前記ＭＯＳトランジスタのゲートは、前記レールの前記供給導体（１２，１３）に対して垂直にもうけられ、該ゲートは、ゲートの制御のための前記別の導体（２３）にビア（２７）により接続されることを特徴とする集積回路。 - 少なくともひとつの第１の共通回路（６）により数個の前記スイッチ（ＭＯＳＳＷＩ）が制御される、請求項１記載の回路。
- 前記第１の共通回路は静電電荷の発生を検出する、請求項２記載の回路。
- 前記供給導体の間の過電圧の発生を検出する少なくともひとつの第２制御回路（８）をふくむ、請求項２記載の回路。
- 短絡スイッチのための前記第１の共通回路（６）は、前記集積回路のコア（ＣＯＲＥ）にもうけられる、請求項２又は４に記載の回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0113675 | 2001-10-23 | ||
| FR0113675A FR2831328A1 (fr) | 2001-10-23 | 2001-10-23 | Protection d'un circuit integre contre des decharges electrostatiques et autres surtensions |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003163278A JP2003163278A (ja) | 2003-06-06 |
| JP4457551B2 true JP4457551B2 (ja) | 2010-04-28 |
Family
ID=8868613
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002307000A Expired - Lifetime JP4457551B2 (ja) | 2001-10-23 | 2002-10-22 | 静電放電と過電圧に対する集積回路の保護 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6818953B2 (ja) |
| EP (1) | EP1309005B1 (ja) |
| JP (1) | JP4457551B2 (ja) |
| DE (1) | DE60236398D1 (ja) |
| FR (1) | FR2831328A1 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7939856B2 (en) | 2004-12-31 | 2011-05-10 | Stmicroelectronics Pvt. Ltd. | Area-efficient distributed device structure for integrated voltage regulators |
| JP5000130B2 (ja) * | 2005-12-16 | 2012-08-15 | ローム株式会社 | 半導体チップ |
| FR2934710B1 (fr) * | 2008-08-04 | 2010-09-10 | St Microelectronics Sa | Circuit de protection d'un circuit integre contre des decharges electrostatiques en technologie cmos. |
| US8456784B2 (en) * | 2010-05-03 | 2013-06-04 | Freescale Semiconductor, Inc. | Overvoltage protection circuit for an integrated circuit |
| US9438030B2 (en) | 2012-11-20 | 2016-09-06 | Freescale Semiconductor, Inc. | Trigger circuit and method for improved transient immunity |
| FR3001085A1 (fr) | 2013-01-15 | 2014-07-18 | St Microelectronics Sa | Dispositif semiconducteur bidirectionnel de protection contre les decharges electrostatiques, utilisable sans circuit de declenchement |
| KR102627331B1 (ko) * | 2018-08-09 | 2024-01-22 | 삼성전자주식회사 | 과전압 방지 소자를 포함하는 인쇄 회로 기판 및 이를 포함하는 전자 장치 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH065705B2 (ja) * | 1989-08-11 | 1994-01-19 | 株式会社東芝 | 半導体集積回路装置 |
| US5237395A (en) * | 1991-05-28 | 1993-08-17 | Western Digital Corporation | Power rail ESD protection circuit |
| US5361185A (en) * | 1993-02-19 | 1994-11-01 | Advanced Micro Devices, Inc. | Distributed VCC/VSS ESD clamp structure |
| US5548135A (en) * | 1995-05-12 | 1996-08-20 | David Sarnoff Research Center, Inc. | Electrostatic discharge protection for an array of macro cells |
| US5933308A (en) * | 1997-11-19 | 1999-08-03 | Square D Company | Arcing fault protection system for a switchgear enclosure |
| US6258672B1 (en) * | 1999-02-18 | 2001-07-10 | Taiwan Semiconductor Manufacturing Company | Method of fabricating an ESD protection device |
-
2001
- 2001-10-23 FR FR0113675A patent/FR2831328A1/fr active Pending
-
2002
- 2002-10-21 EP EP02354167A patent/EP1309005B1/fr not_active Expired - Lifetime
- 2002-10-21 DE DE60236398T patent/DE60236398D1/de not_active Expired - Lifetime
- 2002-10-22 JP JP2002307000A patent/JP4457551B2/ja not_active Expired - Lifetime
- 2002-10-23 US US10/278,434 patent/US6818953B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6818953B2 (en) | 2004-11-16 |
| EP1309005B1 (fr) | 2010-05-19 |
| FR2831328A1 (fr) | 2003-04-25 |
| DE60236398D1 (de) | 2010-07-01 |
| US20030076640A1 (en) | 2003-04-24 |
| EP1309005A1 (fr) | 2003-05-07 |
| JP2003163278A (ja) | 2003-06-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930011797B1 (ko) | 반도체 집적회로장치 | |
| JP2638462B2 (ja) | 半導体装置 | |
| EP0575062B1 (en) | ESD protection of output buffers | |
| US8482072B2 (en) | Semiconductor die with integrated electro-static discharge device | |
| US7061052B2 (en) | Input protection circuit connected to protection circuit power source potential line | |
| US6828842B2 (en) | Semiconductor integrated circuit device | |
| EP1245048A1 (en) | Apparatus for current ballasting esd sensitive devices | |
| JP2007235151A (ja) | 集積回路用の保護構造 | |
| JP4457551B2 (ja) | 静電放電と過電圧に対する集積回路の保護 | |
| EP1325519B1 (en) | Semiconductor apparatus with improved ESD withstanding voltage | |
| EP0371663B1 (en) | Integrated circuit output buffer having improved ESD protection | |
| US5365103A (en) | Punchthru ESD device along centerline of power pad | |
| KR100259796B1 (ko) | 반도체 집적 회로장치 | |
| JP3351440B2 (ja) | 半導体集積回路 | |
| KR100338338B1 (ko) | 반도체 집적 회로 | |
| US6509585B2 (en) | Electrostatic discharge protective device incorporating silicon controlled rectifier devices | |
| JP2000332206A (ja) | 半導体集積回路装置 | |
| EP0620598B1 (en) | Input/output protective circuit | |
| JPS613442A (ja) | 半導体装置 | |
| US20060221520A1 (en) | Semiconductor device and designing method for the same | |
| JPH0758737B2 (ja) | 半導体装置 | |
| JP2001345426A (ja) | 半導体装置 | |
| JP2008047642A (ja) | 静電気放電保護半導体装置 | |
| JPH0758736B2 (ja) | 半導体装置 | |
| JP2002217368A (ja) | 半導体装置の保護回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050921 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080313 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090623 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090828 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090929 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091217 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100119 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100201 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4457551 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130219 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140219 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |