JP4457232B2 - プリグルーブ同期信号検出回路及び光ディスク駆動装置 - Google Patents
プリグルーブ同期信号検出回路及び光ディスク駆動装置 Download PDFInfo
- Publication number
- JP4457232B2 JP4457232B2 JP2003142606A JP2003142606A JP4457232B2 JP 4457232 B2 JP4457232 B2 JP 4457232B2 JP 2003142606 A JP2003142606 A JP 2003142606A JP 2003142606 A JP2003142606 A JP 2003142606A JP 4457232 B2 JP4457232 B2 JP 4457232B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- clock
- atip
- groove
- synchronization signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
- Optical Recording Or Reproduction (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、プリグルーブ同期信号検出回路及び、記録が可能なＣＤ−Ｒディスクや書き換え可能なＣＤ−ＲＷディスクなどを駆動する光ディスク駆動装置に係り、特に、光ディスク駆動装置における記録タイミング制御回路に関する。
【０００２】
【従来の技術】
ＣＤ（コンパクトディスク）の一種として、ＣＤ−Ｒ（ＣＤレコーダブル：１回だけ記録が可能）ディスクやＣＤ−ＲＷ（ＣＤリライタブル：複数回の記録が可能、またＣＤ−Ｅ：ＣＤイレーザブルとも呼ばれている）ディスクが知られている。これらのＣＤ−ＲディスクやＣＤ−ＲＷディスク（以下、ＣＤ−Ｒ／ＲＷディスクと略称する）では、情報追記用のガイドトラックとして、プリグルーブが形成されている。このプリグルーブは、２２．０５ｋHzを中心周波数として左右に正弦波状にウォブリング（蛇行）している。また、このプリグルーブは、１セクタ毎の時間情報を示す時間コードに対応して、２２．０５ｋHzを中心に±１ｋHzの変調度でＦＭ変調がかけられている。
【０００３】
そのため、ウォブリング周波数をＦＭ復調することによって、時間情報を示す時間コードが得られる。このプリグルーブのウォブリング信号によって記録されている時間情報は、ＡＴＩＰ（Ａｂｓｏｌｕｔｅ ｔｉｍｅ ｉｎ ｐｒｅｇｒｏｏｖｅ）と呼ばれている。ＡＴＩＰには、時間情報の他に、ＡＴＩＰ同期信号、ＣＲＣコードが含まれている。ここで、ＡＴＩＰフレームのフォーマットについて説明する。
【０００４】
図６は、ＡＴＩＰフレームのフォーマットについて、そのフレーム構成の一例を示す図である。
【０００５】
この図６に示すように、ＡＴＩＰフレームは、同期信号（Ｓｙｎｃ），分（Ｍｉｎｕｔｅｓ），秒（Ｓｅｃｏｎｄｓ），フレーム（Ｆｒａｍｅｓ），ＣＲＣコード（ＣＲＣ ｒｅｍａｉｎｄｅｒ）から構成されている。なお、分（Ｍｉｎｕｔｅｓ），秒（Ｓｅｃｏｎｄｓ），フレーム（Ｆｒａｍｅｓ）のデータは、ＭＳＦ（Ｍｉｎｕｔｅ Ｓｅｃｏｎｄ Ｆｒａｍｅ）データとも呼ばれる。また、ＡＴＩＰ同期信号は、次の図７に示すようなパターンから構成されている。
【０００６】
図７は、ＡＴＩＰ同期信号について、パターンの一例を示す図である。
【０００７】
ＡＴＩＰ同期信号（Ｓｙｎｃ）のパターンは、ｃｅ１１＝０のときは、この図７にチャンネルビットとして示したように、「１１１０１０００」であり、同期信号は、図７のような信号波形（パターン）になる。なお、ｃｅ１１＝１のときは、「０００１０１１１」とされる。ＣＤ−Ｒ／ＲＷディスクに情報を記録可能なドライブ装置（以下、ＣＤ−Ｒ／ＲＷドライブと略称する）では、このＡＴＩＰを検出して、現在のセクタの時間情報を検出し、情報の記録開始セクタを判断する。このＣＤ−Ｒ／ＲＷディスクに追記される記録情報は、ＣＤ（コンパクトディスク）のフォーマットと同じである。そして、ＣＤにおいては、記録情報中に、サブコードフレーム同期信号が記録される。
【０００８】
ここで、ＣＤ−Ｒ／ＲＷディスクのプリグルーブ中に含まれるＡＴＩＰ同期信号と、追記される記録情報中に含まれるサブコードフレーム同期信号との位置関係について説明する。ＣＤ−Ｒディスクの規格書として知られるオレンジブックのパート２には、ＡＴＩＰ同期信号と、追記される記録情報中に含まれるサブコードフレーム同期信号との位置ズレが±２ＥＦＭフレーム以内となるように規定されている。
【０００９】
図８は、ＣＤ−Ｒ／ＲＷディスクのプリグルーブ中に含まれるＡＴＩＰ同期信号と、追記される記録情報中に含まれるサブコードフレーム同期信号との位置関係を示す図である。
【００１０】
この図８にＳｕｂｃｏｄｅ ｓｙｎｃとして示されるように、ＡＴＩＰ同期信号（ｓｙｎｃ）と、サブコードフレーム同期信号（Ｓｕｂｃｏｄｅ ｓｙｎｃ）との位置ズレは、０±２ＥＦＭフレームとされている。この２つの同期信号の位置ズレが大きくなると、記録済み領域の後の未記録領域に、さらに情報を追記した場合などに、記録情報の重なり部が大きくなり、再生が不可能になってしまう。また、逆に記録情報間に大きな隙間が生じると、同期検出が不能になり、同様に、再生が不可能になる、という不都合がある。従来の記録タイミング制御回路は、次の図９に示すような構成である。
【００１１】
図９は、従来のＣＤ−Ｒ／ＲＷドライブにおける記録タイミング制御回路について、その要部構成の一例を示す機能ブロック図である。図において、４１はＥＦＭエンコーダ、４２はＡＴＩＰデコーダを示し、ＥＦＭは記録パターン、ＳＵＢＳＹＮＣはサブコードフレーム同期信号挿入タイミング信号、ＥＸＴＳＹＮＣは同期要求信号、ＥＸＴＡＣＫは同期完了信号、ＡＴＩＰＳＹＮＣはＡＴＩＰ同期検出信号、ＢＩＣＬＫＩＮはバイフェーズクロック、ＢＩＤＡＴＡＩＮはバイフェーズデータを示す。
【００１２】
ＡＴＩＰデコーダ４２には、外部のＦＭ復調回路によってプリグルーブのウォブリング信号がＦＭ復調されたバイフェーズデータＢＩＤＡＴＡＩＮと、同じく外部のクロック抽出回路によって、このバイフェーズデータＢＩＤＡＴＡＩＮから抽出されたバイフェーズクロックＢＩＣＬＫＩＮとが入力される。ＡＴＩＰデコーダ４２は、バイフェーズデータＢＩＤＡＴＡＩＮと、バイフェーズクロックＢＩＣＬＫＩＮとから、ＡＴＩＰ中の時間情報と、ＡＴＩＰ同期信号の検出を行う。ＡＴＩＰ同期信号が検出されると、ＡＴＩＰ同期検出信号ＡＴＩＰＳＹＮＣが出力される。
【００１３】
ＥＦＭエンコーダ４１は、記録データを所定のＣＤフォーマットに変調し、記録パターンＥＦＭを出力する。また、ＥＦＭエンコーダ４１は、この記録パターンＥＦＭ中に、サブコードフレーム同期信号の挿入も行う。この場合に、サブコードフレーム同期信号の挿入タイミングで、サブコードフレーム同期信号挿入タイミング信号ＳＵＢＳＹＮＣを出力する。次に、情報の記録に先立って行われるＥＦＭエンコーダ４１のタイミング初期化について説明する。
【００１４】
図１０は、図９に示した記録タイミング制御回路において、ＥＦＭエンコーダ４１のタイミング初期化の動作を説明するタイミングチャートである。図の各信号波形に付けられた符号は、図９の符号位置に対応している。
【００１５】
ＣＤ−Ｒ／ＲＷドライブでは、情報の記録を開始する前に、サブコードフレーム同期信号の挿入タイミングを、先の図８に示したＡＴＩＰ同期信号（ＡＴＩＰｓｙｎｃ）に対するサブコードフレーム同期信号（Ｓｕｂｃｏｄｅ ｓｙｎｃ）の位置ズレが所定範囲となるように初期化するために、外部回路から、図１０に示すように、ＥＦＭエンコーダ４１に対して同期要求信号ＥＸＴＳＹＮＣを入力する。なお、図１０では、同期要求信号ＥＸＴＳＹＮＣに「−」を付けているが、この「−」はローレベルの期間が同期要求信号の発生期間であることを示している。
【００１６】
ＥＦＭエンコーダ４１は、この同期要求信号ＥＸＴＳＹＮＣが入力されると、次にＡＴＩＰ同期信号を検出した直後、例えばＡＴＩＰ同期検出信号ＡＴＩＰＳＹＮＣの出力から１ＥＦＭフレーム以内に、サブコードフレーム同期信号が挿入されるように、サブコードフレーム同期信号挿入タイミング信号ＳＵＢＳＹＮＣを出力する。このようにして、ＥＦＭエンコーダ４１のタイミングの初期化が行われる。タイミングの初期化が行われると、ＥＦＭエンコーダ４１は、同期完了信号ＥＸＴＡＣＫを出力する。図９に示した記録タイミング制御回路は、以上のような構成であり、ＡＴＩＰ同期信号の検出から、サブコードフレーム同期信号の挿入までのタイミングは固定されている。
【００１７】
ここで、この発明の光ディスク駆動装置に関連する従来の技術について、説明する。まず、従来の技術としては、ＣＤ−Ｒディスクにおけるプリグルーブのウォブリングから上述したような付帯情報を検出する回路が知られている（例えば特開平６−２９０４６２号公報）。この付帯情報の検出回路は、周知の技術である。次に、デジタルオーディオ機器等のデジタルシステムで使用される位相同期回路、いわゆるデジタルＰＬＬも、従来から知られている（例えば特開平２−３１３７号公報）。この位相同期回路（デジタルＰＬＬ）は、位相比較器とデジタル積分器と可変分周器とから構成されている。そして、位相比較器で入力信号とＰＬＬの再生クロックとの位相比較を行い、得られた位相誤差信号をデジタル積分器で積分し、この積分値に応じて、可変分周器の分周比を決定するようにしている。以下の説明では、デジタルＰＬＬを第１の従来技術という。
【００１８】
さらに、従来の技術として、デジタルフィルタとして、ＦＩＲ（ＦｉｎｉｔｅＩｍｐｕｌｓｅ Ｒｅｓｐｏｎｓｅ）フィルタも知られている（例えば特開平２−５０３６３号公報）。このＦＩＲフィルタは、フィルタリング演算に利用されるｍビットパラレルの遅延素子、乗算器、アキュムレータで構成されている。そして、遅延素子は、データラッチ信号の立ち上がりエッジでデータをラッチする。乗算器の出力を加算するアキュムレータの出力には、その演算結果がｎビットで出力される構成である。以下の説明では、ＦＩＲフィルタを第２の従来技術という。
【００１９】
【発明が解決しようとする課題】
先の従来技術で説明したように、従来の記録タイミング制御回路は、ＡＴＩＰ同期信号の検出から、サブコードフレーム同期信号の挿入までのタイミングは固定されている。そのため、ＦＭ復調回路のバイフェーズデータ出力遅延時間、ＡＴＩＰデコーダのＡＴＩＰ同期信号検出の遅延時間等によって、ＡＴＩＰ同期信号検出のタイミングが、実際のディスク上のＡＴＩＰ同期信号位置より遅くなると、サブコードフレーム同期信号の挿入位置に遅れが生じ、先の図８に示したような位置関係を保持することができなくなる。したがって、先に述べたように、記録済み領域の後の未記録領域に、さらに情報を追記した場合などに、記録情報の重なり部が大きくなり、再生が不可能になってしまう。また、逆に記録情報間に大きな隙間が生じると、同期検出が不能になり、同様に、再生が不可能になる、という不都合があった。
【００２０】
この発明では、ディスクの回転変動や偏心の影響によって、ウォブル信号の中心周波数が変動した場合でも、バイフェーズデータに対して、定常位相差の少ないバイフェーズクロックを発生させることができるようにして、ＡＴＩＰデコードエラーの発生を少なくすることにより、ＡＴＩＰ時間情報の信頼性を向上させることを課題とする。
【００２１】
【課題を解決するための手段】
請求項１の発明は、ガイドトラックとしてプリグルーブがウォブルして形成された光ディスクの当該プリグルーブに記録されているプリグルーブ情報に含まれるプリグルーブ同期信号を検出するプリグルーブ同期信号検出回路であって、所定周波数のクロックを動作クロックとして、入力されるウォブル信号にロックし、ウォブル信号基本周波数を逓倍したクロック信号と入力されるウォブル信号の周波数変調成分の復調信号とを出力するデジタルＰＬＬ回路と、前記デジタルＰＬＬ回路から出力される逓倍クロック信号をサンプリングクロックとして動作し、前記ウォブル信号の中心周波数に比例してカットオフ周波数を変化させて前記デジタルＰＬＬ回路から出力される復調信号の高周波ノイズ成分を除去するデジタルフィルタと、を備えたものである。
【００２２】
請求項２の発明は、ガイドトラックとしてプリグルーブがウォブルして形成された光ディスクの当該プリグルーブに記録されているプリグルーブ情報に含まれるプリグルーブ同期信号を検出するプリグルーブ同期信号検出回路であって、所定周波数のクロックを動作クロックとして、入力されるウォブル信号にロックし、ウォブル信号基本周波数を逓倍したクロック信号と入力されるウォブル信号の周波数変調成分の復調信号とを出力する第１のデジタルＰＬＬ回路と、前記第１のデジタルＰＬＬ回路から出力される逓倍クロック信号をサンプリングクロックとして動作し、前記第１のデジタルＰＬＬ回路から出力される復調信号の高周波ノイズ成分を除去するデジタルフィルタと、前記第１のデジタルＰＬＬ回路から出力される逓倍クロック信号を動作クロックとして、前記デジタルフィルタの出力信号をロックし、復号クロックを出力する第２のデジタルＰＬＬ回路と、前記第２のデジタルＰＬＬ回路から出力される復号クロックをサンプリングクロックとして動作し、前記デジタルフィルタの出力信号からプリグルーブ情報中の同期信号を抽出する同期検出回路とを備えたものである。
請求項３の発明は、請求項１または２に記載のプリグルーブ同期信号検出回路により検出したプリグルーブ同期信号を用いて光ディスクに情報の記録を行うことを特徴とする光ディスク駆動装置である。
【００２３】
【発明の実施の形態】
まず、本発明の実施の形態の説明に先だって光ディスク駆動装置▲１▼について説明する。
この光ディスク駆動装置▲１▼は、ＦＭ復調回路のバイフェーズデータ出力遅延時間、ＡＴＩＰデコーダのＡＴＩＰ同期信号検出遅延時間に応じて、ＡＴＩＰディレイ設定値を適切な値に設定することにより、ＥＦＭ出力タイミングの初期化を行う際の位相を調整可能にした点に特徴を有している。
【００２４】
図１は、この光ディスク駆動装置▲１▼について、その要部構成の一例を示す機能ブロック図である。図において、１はディスク、２はスピンドルモータ、３はピックアップ、４は信号検出アンプ、５はＣＤデコーダ、６はＡＴＩＰデコーダ、７はＣＤエンコーダ、８はレーザ駆動回路を示し、ＥＦＭＩＮはＣＤデコーダ５へ入力される再生信号、ＷＢＬＩＮはＡＴＩＰデコーダ６へ入力されるウォブル信号、ＡＳＹＮＣはＡＴＩＰ同期検出信号、ＥＦＭ１，ＥＦＭ２は記録パターン、ＡＴＩＰ ＤｅｌａｙはＡＴＩＰディレイ設定値を示す。
【００２５】
この図１に示したディスク１は、ＣＤ−Ｒ／ＲＷディスクで、すでに説明したように、プリグルーブのウォブリングによって、図６に示したようなフォーマットによるＡＴＩＰが記録されている。光ディスク駆動装置▲１▼は、従来と同様に、ディスク１を支持・回転させるスピンドルモータ２と、ディスク１にレーザビームを照射して、ディスク１からの反射光を受光するピックアップ３と、このピックアップ３を移動させる図示しない移動制御系を備えている。ピックアップ３は、レーザビームをディスク１上のトラックに照射し、情報の記録再生を行う。レーザ駆動回路８は、情報の記録時に、ＣＤエンコーダ７から出力される記録信号に応じて、ピックアップ３のレーザを記録パワーで駆動する。また、情報の再生時には、レーザ駆動回路８は、レーザを再生パワーで駆動する。
【００２６】
再生時には、信号検出アンプ４は、ピックアップ３がディスク１から検出した反射光信号を増幅し、ディスク１上に記録された情報を再生した信号（再生信号ＥＦＭ）と、プリグルーブのウォブリングを検出した信号（ウォブル信号ＷＢＬ）とを出力する。一方の再生信号（ＥＦＭ）は、ＣＤデコーダ５へ入力され、メインデータとサブコードデータとして出力される。他方、ウォブル信号（ＷＢＬ）は、ウォブル信号ＷＢＬＩＮとして、ＡＴＩＰデコーダ６へ入力される。ＡＴＩＰデコーダ６では、このウォブル信号ＷＢＬＩＮをＦＭ復調して、バイフェーズデータ（図９のＢＩＤＡＴＡＩＮに相当）を検出し、バイフェーズデータからバイフェーズクロック（図９のＢＩＣＬＫＩＮに相当）を抽出する。そして、バイフェーズデータとバイフェーズクロックとから、ＡＴＩＰ中の時間情報とＡＴＩＰ同期信号の検出を行う。ＡＴＩＰデコーダ６は、ＡＴＩＰ同期信号を検出すると、ＡＴＩＰ同期検出信号ＡＳＹＮＣを出力する。
【００２７】
また、記録時には、ＣＤエンコーダ７は、入力された記録データのメインデータとサブコードデータを、所定のＣＤフォーマットに変調し、記録パターンＥＦＭ１，ＥＦＭ２を生成してレーザ駆動回路８へ出力する。次に、ＣＤエンコーダ７について、詳しく説明する。
【００２８】
図２は、図１に示したＣＤエンコーダ７について、その要部構成の実施の形態の一例を示す機能ブロック図である。図における符号は図１と同様であり、１１はクロックジェネレータ、１２はクロックシンセサイザ、１３はＥＦＭ出力タイミング制御回路、１４はエンコードスタート制御回路、１４ａは比較器、１４ｂは現在時間レジスタ、１４ｃは目標時間レジスタ、１４ｄはセレクタ、１４ｅはＡＴＩＰ時間レジスタ、１４ｆはサブＱ時間レジスタ、１５はＥＦＭエンコーダ、１５ａはストラテジ変換部、１５ｂは加算器、１５ｃはセレクタ、１５ｄはＥＦＭフレームシンクパターン部、１５ｅはＥＦＭ変調部、１５ｆはセレクタ、１５ｇはマージンビット部を示す。
【００２９】
エンコード用のクロック（エンコードクロック）は、クロックジェネレータ１１と、クロックシンセサイザ１２とによって生成される。エンコードスタート制御回路１４は、ＡＴＩＰデコーダ６によって検出され、ＡＴＩＰ時間レジスタ１４ｅに保持されているＡＴＩＰ時間（ＡＴＩＰ ｔｉｍｅ）の情報と、目標時間レジスタ１４ｃに保持され、記録開始目標時間を示す時間情報（Ｔａｒｇｅｔ ｔｉｍｅ）とから、記録開始位置を検出する。比較器１４ａには、情報の記録開始目標時間（Ｔａｒｇｅｔ ｔｉｍｅ）と、セレクタ１４ｄによって選択された現在時間（Ｃｕｒｒｅｎｔ ｔｉｍｅ）とが入力される。比較器１４ａでは、この記録開始目標時間と現在時間とを比較し、これらが一致すると、ＥＦＭ出力タイミング制御回路１３へ一致検出信号を出力する。ＥＦＭ出力タイミング制御回路１３は、この一致検出信号を受け取ると、ＥＦＭエンコーダ１５に対して記録開始信号を出力する。
【００３０】
ＥＦＭエンコーダ１５は、記録を行うメインデータとサブコードデータをＥＦＭ変調し、記録パターンＥＦＭ１，ＥＦＭ２を出力する。この場合に、ＥＦＭ出力タイミング制御回路１３によって制御されるタイミングで、ＥＦＭフレーム同期信号、サブコードフレーム同期信号（Ｓ０，Ｓ１）の挿入を行う。ＥＦＭ出力タイミング制御回路１３は、記録開始目標時間の手前で、ＡＴＩＰデコーダ６から出力されるＡＴＩＰ同期検出信号ＡＳＹＮＣによって、ＥＦＭ出力タイミングの初期化を行う。初期化後のサブコードフレーム同期信号の挿入タイミングは、ＡＴＩＰディレイ設定値ＡＴＩＰ Ｄｅｌａｙに応じて可変可能に構成されている。要約すれば、図３に示したＥＦＭ出力タイミング制御回路１３において、ＥＦＭ出力タイミングの初期化の際に、遅れ時間ＡＴＩＰ Ｄｅｌａｙに相当する分のカウント値を、９８進カウンタ２２にロードするようにしている。次に、ＥＦＭ出力タイミング制御回路１３について、詳しく説明する。
【００３１】
図３は、図１に示したＥＦＭ出力タイミング制御回路１３について、その要部構成の実施の形態の一例を示す機能ブロック図である。図における符号は図１と同様であり、２１は５８８進カウンタ、２２は９８進カウンタ、２３はデコーダ、２４はアンドゲート回路を示す。
【００３２】
５８８進カウンタ２１は、エンコードクロックによって、５８８カウント周期のカウントを行う。この１周期は、１ＥＦＭフレーム分の周期に相当する。また、９８進カウンタ２２は、５８８進カウンタ２１が一巡する毎にカウントを行い、９８カウント周期のカウントを行う。この１周期は、１サブコードフレーム分の周期に相当する。デコーダ２３は、５８８進カウンタ２１と９８進カウンタ２２のカウント値をデコードし、サブコードフレーム同期信号挿入制御信号、ＥＦＭフレーム同期信号挿入制御信号などのタイミング信号を出力する。
【００３３】
図３に示したＥＦＭ出力タイミング制御回路１３には、記録開始目標時間の手前で、ロードイネーブル信号がイネーブルされ、ＡＴＩＰデコーダ６から出力されるＡＴＩＰ同期検出信号ＡＳＹＮＣによって、ＡＴＩＰディレイ設定値ＡＴＩＰ Ｄｅｌａｙが、５８８進カウンタ２１および９８進カウンタ２２にロードされる。その後は、ロードイネーブル信号がディスイネーブルされ、５８８進カウンタ２１および９８進カウンタ２２は、そのカウント周期でカウントを行う。
【００３４】
図４は、図３に示したＥＦＭ出力タイミング制御回路１３において、ＥＦＭ出力タイミングの初期化を行う際の動作を説明するタイミングチャートで、(1) はディスク１上のＡＴＩＰ同期信号、(2) はＡＴＩＰデコーダ６によって検出されたＡＴＩＰ同期検出信号、(3) は９８進カウンタ２２に値「０」がロードされたときの９８進カウンタ２２のカウント値とサブコードフレーム同期信号挿入制御信号、(4) は９８進カウンタ２２に値「４」がロードされたときの９８進カウンタ２２のカウント値とサブコードフレーム同期信号挿入制御信号を示す図である。図における符号は図３と同様であり、とはＡＴＩＰ同期検出信号の検出タイミング、ＡとＢはサブコードフレーム同期信号挿入制御信号の発生時間の遅れを示す。
【００３５】
ディスク１上には、図４(1) に示すような位置にＡＴＩＰ同期信号が記録されているとする。一方、ＡＴＩＰデコーダ６のＡＴＩＰ同期検出信号ＡＳＹＮＣの出力タイミングは、先に述べたように、ＦＭ復調回路のバイフェーズデータ出力遅延時間や、ＡＴＩＰデコーダ６のＡＴＩＰ同期信号検出の遅延時間等によって、図４(2) に示したように、実際のディスク１上のＡＴＩＰ同期信号位置よりも遅くなる。例えばとで示したように、時間ＡＴＩＰ Ｄｅｌａｙだけ遅れて、ＡＴＩＰ同期検出信号が検出される。
【００３６】
そして、初期化の際に、９８進カウンタ２２に値「０」をロードしたとき（従来と同じ場合）には、図４(2) のＡＴＩＰ同期検出信号が検出されたのタイミングで、図４(3) に示したように、９８進カウンタ２２のカウント値が「０」であり、サブコードフレーム同期信号挿入制御信号が発生される。この関係は、図４(2) のＡＴＩＰ同期検出信号が検出されるのタイミングにおいても同様であり、ＡＴＩＰ同期検出信号ＡＳＹＮＣの発生後になる。したがって、サブコードフレーム同期信号の記録位置は、図４(3) にＡで示したように、実際のディスク１上のＡＴＩＰ同期信号に対して、カウント値「４」の時間分だけ遅れてしまう。
【００３７】
これに対して、図４(4) に示したように、初期化の際に、９８進カウンタ２２に値「４」をロードしたときは、図４(2) のＡＴＩＰ同期検出信号が検出されたのタイミングでは、９８進カウンタのカウント値が「４」であるから、サブコードフレーム同期信号挿入制御信号は発生されない。そして、９８進カウンタのカウント値は、図４(1) に示したように、ディスク１上で、次のＡＴＩＰ同期信号が記録された位置の終端で「０」となる。したがって、サブコードフレーム同期信号挿入制御信号の出力タイミングは、図４(4) に示したように、ＡＴＩＰ同期検出信号が検出されるのタイミングの発生前になり、サブコードフレーム同期信号の記録位置を、図４(4) にＢで示したように、実際のディスク１上のＡＴＩＰ同期信号とほぼ一致させることができる。
【００３８】
以上のように、この光ディスク駆動装置▲１▼では、ＦＭ復調回路のバイフェーズデータ出力遅延時間、ＡＴＩＰデコーダのＡＴＩＰ同期信号検出遅延時間に応じて、ＡＴＩＰディレイ設定値（ＡＴＩＰ Ｄｅｌａｙ）を適切な値に設定することにより、ＥＦＭ出力タイミングの初期化を行う際の位相を調整することができるようにしている。すなわち、サブコードフレーム同期信号の記録位置と、実際のディスク１上のＡＴＩＰ同期信号とほぼ一致させることが可能になる。したがって、ＣＤ−Ｒ／ＲＷディスクのプリグルーブ中に含まれるＡＴＩＰ同期信号と、追記される記録情報中に含まれるサブコードフレーム同期信号との位置ズレを防止することが可能になる。
【００３９】
本発明の実施の形態
この実施の形態は、光ディスク駆動装置▲１▼の改良に相当する。先の光ディスク駆動装置▲１▼では、ＦＭ復調回路のバイフェーズデータ出力遅延時間、ＡＴＩＰデコーダのＡＴＩＰ同期信号検出遅延時間に応じて、ＡＴＩＰディレイ設定値（ＡＴＩＰ Ｄｅｌａｙ）を適切な値に設定することにより、ＥＦＭ出力タイミングの初期化を行う際の位相を調整する場合について説明した。この実施の形態では、プリグルーブ情報検出手段として、デジタルフィルタのサンプリングを第１の逓倍クロック信号によって行うことにより、ウォブル信号の中心周波数が変動したとき、これに比例してデジタルフィルタのカットオフ周波数を変化させる点に特徴を有している。
【００４０】
図５は、この実施の形態によるＡＴＩＰデコーダ周辺回路の要部構成の実施の形態の一例を示す機能ブロック図である。図における符号は図１と同様であり、３１はウォブルＰＬＬ、３２はデジタルフィルタ、３３はＡＴＩＰ−ＰＬＬ、３４はＡＴＩＰデコーダを示し、ＦＭＯはＦＭ復調信号、ＭＣＫはマスタークロック、ｆｓＣＫは第１の逓倍クロック、ｆｓ＊８ＣＫは第２の逓倍クロック、ＡＴＩＰＯはバイフェーズデータ、ＡＴＩＰＣＬＫはバイフェーズクロック、ＭＳＦＤａｔａはＡＴＩＰ（ＭＳＦ）データを示す。
【００４１】
ウォブルＰＬＬ３１は、その出力クロックの位相がウォブル信号にロックするように構成されたデジタルＰＬＬからなり、ウォブル信号に含まれているＦＭ変調成分を復調して、ＦＭ復調信号ＦＭＯを出力する。なお、デジタルＰＬＬは、第１の従来技術として説明したように、従来から知られている。また、出力クロックの逓倍クロック信号として、第１の逓倍クロック（ｆｓＣＫ）と、第２の逓倍クロック（ｆｓ＊８ＣＫ）とを出力する。第１の逓倍クロック（ｆｓＣＫ）の周波数は、ウォブル信号の基本周波数である２２．０５ｋHzの２倍の４４．１ｋHzである。他方、第２の逓倍クロック（ｆｓ＊８ＣＫ）は、第１の逓倍クロック（ｆｓＣＫ）の８倍の３５２．８ｋHzである。
【００４２】
ＦＭ復調信号ＦＭＯは、デジタルＰＬＬからなるウォブルＰＬＬ３１の位相比較器出力から、また、逓倍クロック信号は、ループ中に挿入された固定分周器の入力クロックから得られることが知られている。ウォブルＰＬＬ３１は、ウォブル信号にロックして動作するため、ディスクの回転変動や偏心の影響によって、ウォブル信号の中心周波数が変動した場合には、出力されている第１の逓倍クロック（ｆｓＣＫ）と、第２の逓倍クロック（ｆｓ＊８ＣＫ）の中心周波数が、ウォブル信号の中心周波数の変動に比例して変化する。次段のデジタルフィルタ３２は、第１の逓倍クロック（ｆｓＣＫ）によってＦＭ復調信号ＦＭＯをサンプリングし、ＦＭ復調信号に含まれる高周波ノイズを除去する。このデジタルフィルタ３２としては、先に第２の従来技術として説明したように、ＦＩＲ（Ｆｉｎｉｔｅ Ｉｍｐｕｌｓｅ Ｒｅｓｐｏｎｓｅ）フィルタが知られている。デジタルフィルタ３２においてノイズが除去されたＦＭ復調信号は、２値化され、バイフェーズデータＡＴＩＰＯとして出力される。
【００４３】
デジタルフィルタ３２のサンプリングは、第１の逓倍クロック（ｆｓＣＫ）によって行われるため、ウォブル信号の中心周波数が変動すると、これに比例してデジタルフィルタ３２のカットオフ周波数も変化する。その結果、ディスクの回転変動や偏心の影響によって、ウォブル信号の中心周波数が変動した場合でも、カットオフ周波数は常に最適値に調整される。また、ＡＴＩＰ−ＰＬＬ３３には、バイフェーズデータＡＴＩＰＯが入力されており、このバイフェーズデータにロックしたバイフェーズクロックＡＴＩＰＣＬＫを出力する。
【００４４】
このＡＴＩＰ−ＰＬＬ３３も、デジタルＰＬＬで構成される。ＡＴＩＰ−ＰＬＬ３３は、第２の逓倍クロック（ｆｓ＊８ＣＫ）を動作クロックとする。そのため、ウォブル信号の中心周波数が変動した場合には、これに比例してＡＴＩＰ−ＰＬＬ３３の自走クロック周波数も変化する。したがって、ディスクの回転変動や偏心の影響によって、ウォブル信号の中心周波数が変動した場合でも、バイフェーズデータに対して、定常位相差の少ないバイフェーズクロックＡＴＩＰＣＬＫを発生させることができる。ＡＴＩＰデコーダ３４は、バイフェーズデータＡＴＩＰＯとバイフェーズクロックＡＴＩＰＣＬＫを入力し、従来のＡＴＩＰデコーダ（ＡＴＩＰディテクタ）と同様に、ＡＴＩＰ中の時間情報と、ＡＴＩＰ同期信号の検出を行う。ＡＴＩＰ同期信号が検出されると、ＡＴＩＰ同期検出信号ＡＴＩＰＳＹＮＣを出力する。
【００４５】
以上のように、この実施の形態では、先の光ディスク駆動装置▲１▼で説明した記録タイミング制御回路において、デジタルフィルタのサンプリングを第１の逓倍クロック信号によって行うことにより、ウォブル信号の中心周波数が変動したときには、これに比例してデジタルフィルタのカットオフ周波数も変化されるようにしている。したがって、ディスクの回転変動や偏心の影響によって、ウォブル信号の中心周波数が変動した場合でも、デジタルフィルタのカットオフ周波数は常に最適値に調整される。また、ＡＴＩＰのＰＬＬ回路は、第２の逓倍クロック信号を動作クロックとしているので、ウォブル信号の中心周波数が変動したときには、これに比例してＡＴＩＰのＰＬＬ回路の自走クロック周波数も変化される。その結果、ディスクの回転変動や偏心の影響によって、ウォブル信号の中心周波数が変動した場合でも、バイフェーズデータに対して、定常位相差の少ないバイフェーズクロックを発生させることができる。以上に述べた本実施の形態と、先の光ディスク駆動装置▲１▼による記録タイミング制御回路とを比べると、本実施の形態によれば、光ディスク駆動装置▲１▼と同様の効果に加えて、ＡＴＩＰデコードエラーの発生が少なくなるので、ＡＴＩＰ時間情報の信頼性が向上されることになる。
【００４６】
【発明の効果】
本発明によれば、デジタルフィルタのサンプリングを、第１の逓倍クロック信号によって行うので、ウォブル信号の中心周波数が変動したときには、これに比例してデジタルフィルタのカットオフ周波数も変化されるようにしている。そのため、ディスクの回転変動や偏心の影響によって、ウォブル信号の中心周波数が変動した場合でも、デジタルフィルタのカットオフ周波数は常に最適値に調整される。また、ＡＴＩＰのＰＬＬ回路は、第２の逓倍クロック信号を動作クロックとしているので、ウォブル信号の中心周波数が変動したときには、これに比例してＡＴＩＰのＰＬＬ回路の自走クロック周波数も変化される。その結果、ディスクの回転変動や偏心の影響によって、ウォブル信号の中心周波数が変動した場合でも、バイフェーズデータに対して、定常位相差の少ないバイフェーズクロックを発生させることができる。したがって、ＡＴＩＰデコードエラーの発生が少なくなるので、ＡＴＩＰ時間情報の信頼性が一層向上される。
【図面の簡単な説明】
【図１】光ディスク駆動装置▲１▼について、その要部構成の実施の形態の一例を示す機能ブロック図である。
【図２】図１に示したＣＤエンコーダ７について、その要部構成の実施の形態の一例を示す機能ブロック図である。
【図３】図１に示したＥＦＭ出力タイミング制御回路１３について、その要部構成の実施の形態の一例を示す機能ブロック図である。
【図４】図３に示したＥＦＭ出力タイミング制御回路１３において、ＥＦＭ出力タイミングの初期化を行う際の動作を説明するタイミングチャートである。
【図５】光ディスク駆動装置▲１▼のＡＴＩＰデコーダ周辺回路の要部構成の実施の形態の一例を示す機能ブロック図である。
【図６】ＡＴＩＰフレームのフォーマットについて、そのフレーム構成の一例を示す図である。
【図７】ＡＴＩＰ同期信号について、パターンの一例を示す図である。
【図８】ＣＤ−Ｒ／ＲＷディスクのプリグルーブ中に含まれるＡＴＩＰ同期信号と、追記される記録情報中に含まれるサブコードフレーム同期信号との位置関係を示す図である。
【図９】従来のＣＤ−Ｒ／ＲＷドライブにおける記録タイミング制御回路について、その要部構成の一例を示す機能ブロック図である。
【図１０】図９に示した記録タイミング制御回路において、ＥＦＭエンコーダ４１のタイミング初期化の動作を説明するタイミングチャートである。
【符号の説明】
１…ディスク
２…スピンドルモータ
３…ピックアップ
４…信号検出アンプ
５…ＣＤデコーダ
６…ＡＴＩＰデコーダ
７…ＣＤエンコーダ
８…レーザ駆動回路
【発明の属する技術分野】
この発明は、プリグルーブ同期信号検出回路及び、記録が可能なＣＤ−Ｒディスクや書き換え可能なＣＤ−ＲＷディスクなどを駆動する光ディスク駆動装置に係り、特に、光ディスク駆動装置における記録タイミング制御回路に関する。
【０００２】
【従来の技術】
ＣＤ（コンパクトディスク）の一種として、ＣＤ−Ｒ（ＣＤレコーダブル：１回だけ記録が可能）ディスクやＣＤ−ＲＷ（ＣＤリライタブル：複数回の記録が可能、またＣＤ−Ｅ：ＣＤイレーザブルとも呼ばれている）ディスクが知られている。これらのＣＤ−ＲディスクやＣＤ−ＲＷディスク（以下、ＣＤ−Ｒ／ＲＷディスクと略称する）では、情報追記用のガイドトラックとして、プリグルーブが形成されている。このプリグルーブは、２２．０５ｋHzを中心周波数として左右に正弦波状にウォブリング（蛇行）している。また、このプリグルーブは、１セクタ毎の時間情報を示す時間コードに対応して、２２．０５ｋHzを中心に±１ｋHzの変調度でＦＭ変調がかけられている。
【０００３】
そのため、ウォブリング周波数をＦＭ復調することによって、時間情報を示す時間コードが得られる。このプリグルーブのウォブリング信号によって記録されている時間情報は、ＡＴＩＰ（Ａｂｓｏｌｕｔｅ ｔｉｍｅ ｉｎ ｐｒｅｇｒｏｏｖｅ）と呼ばれている。ＡＴＩＰには、時間情報の他に、ＡＴＩＰ同期信号、ＣＲＣコードが含まれている。ここで、ＡＴＩＰフレームのフォーマットについて説明する。
【０００４】
図６は、ＡＴＩＰフレームのフォーマットについて、そのフレーム構成の一例を示す図である。
【０００５】
この図６に示すように、ＡＴＩＰフレームは、同期信号（Ｓｙｎｃ），分（Ｍｉｎｕｔｅｓ），秒（Ｓｅｃｏｎｄｓ），フレーム（Ｆｒａｍｅｓ），ＣＲＣコード（ＣＲＣ ｒｅｍａｉｎｄｅｒ）から構成されている。なお、分（Ｍｉｎｕｔｅｓ），秒（Ｓｅｃｏｎｄｓ），フレーム（Ｆｒａｍｅｓ）のデータは、ＭＳＦ（Ｍｉｎｕｔｅ Ｓｅｃｏｎｄ Ｆｒａｍｅ）データとも呼ばれる。また、ＡＴＩＰ同期信号は、次の図７に示すようなパターンから構成されている。
【０００６】
図７は、ＡＴＩＰ同期信号について、パターンの一例を示す図である。
【０００７】
ＡＴＩＰ同期信号（Ｓｙｎｃ）のパターンは、ｃｅ１１＝０のときは、この図７にチャンネルビットとして示したように、「１１１０１０００」であり、同期信号は、図７のような信号波形（パターン）になる。なお、ｃｅ１１＝１のときは、「０００１０１１１」とされる。ＣＤ−Ｒ／ＲＷディスクに情報を記録可能なドライブ装置（以下、ＣＤ−Ｒ／ＲＷドライブと略称する）では、このＡＴＩＰを検出して、現在のセクタの時間情報を検出し、情報の記録開始セクタを判断する。このＣＤ−Ｒ／ＲＷディスクに追記される記録情報は、ＣＤ（コンパクトディスク）のフォーマットと同じである。そして、ＣＤにおいては、記録情報中に、サブコードフレーム同期信号が記録される。
【０００８】
ここで、ＣＤ−Ｒ／ＲＷディスクのプリグルーブ中に含まれるＡＴＩＰ同期信号と、追記される記録情報中に含まれるサブコードフレーム同期信号との位置関係について説明する。ＣＤ−Ｒディスクの規格書として知られるオレンジブックのパート２には、ＡＴＩＰ同期信号と、追記される記録情報中に含まれるサブコードフレーム同期信号との位置ズレが±２ＥＦＭフレーム以内となるように規定されている。
【０００９】
図８は、ＣＤ−Ｒ／ＲＷディスクのプリグルーブ中に含まれるＡＴＩＰ同期信号と、追記される記録情報中に含まれるサブコードフレーム同期信号との位置関係を示す図である。
【００１０】
この図８にＳｕｂｃｏｄｅ ｓｙｎｃとして示されるように、ＡＴＩＰ同期信号（ｓｙｎｃ）と、サブコードフレーム同期信号（Ｓｕｂｃｏｄｅ ｓｙｎｃ）との位置ズレは、０±２ＥＦＭフレームとされている。この２つの同期信号の位置ズレが大きくなると、記録済み領域の後の未記録領域に、さらに情報を追記した場合などに、記録情報の重なり部が大きくなり、再生が不可能になってしまう。また、逆に記録情報間に大きな隙間が生じると、同期検出が不能になり、同様に、再生が不可能になる、という不都合がある。従来の記録タイミング制御回路は、次の図９に示すような構成である。
【００１１】
図９は、従来のＣＤ−Ｒ／ＲＷドライブにおける記録タイミング制御回路について、その要部構成の一例を示す機能ブロック図である。図において、４１はＥＦＭエンコーダ、４２はＡＴＩＰデコーダを示し、ＥＦＭは記録パターン、ＳＵＢＳＹＮＣはサブコードフレーム同期信号挿入タイミング信号、ＥＸＴＳＹＮＣは同期要求信号、ＥＸＴＡＣＫは同期完了信号、ＡＴＩＰＳＹＮＣはＡＴＩＰ同期検出信号、ＢＩＣＬＫＩＮはバイフェーズクロック、ＢＩＤＡＴＡＩＮはバイフェーズデータを示す。
【００１２】
ＡＴＩＰデコーダ４２には、外部のＦＭ復調回路によってプリグルーブのウォブリング信号がＦＭ復調されたバイフェーズデータＢＩＤＡＴＡＩＮと、同じく外部のクロック抽出回路によって、このバイフェーズデータＢＩＤＡＴＡＩＮから抽出されたバイフェーズクロックＢＩＣＬＫＩＮとが入力される。ＡＴＩＰデコーダ４２は、バイフェーズデータＢＩＤＡＴＡＩＮと、バイフェーズクロックＢＩＣＬＫＩＮとから、ＡＴＩＰ中の時間情報と、ＡＴＩＰ同期信号の検出を行う。ＡＴＩＰ同期信号が検出されると、ＡＴＩＰ同期検出信号ＡＴＩＰＳＹＮＣが出力される。
【００１３】
ＥＦＭエンコーダ４１は、記録データを所定のＣＤフォーマットに変調し、記録パターンＥＦＭを出力する。また、ＥＦＭエンコーダ４１は、この記録パターンＥＦＭ中に、サブコードフレーム同期信号の挿入も行う。この場合に、サブコードフレーム同期信号の挿入タイミングで、サブコードフレーム同期信号挿入タイミング信号ＳＵＢＳＹＮＣを出力する。次に、情報の記録に先立って行われるＥＦＭエンコーダ４１のタイミング初期化について説明する。
【００１４】
図１０は、図９に示した記録タイミング制御回路において、ＥＦＭエンコーダ４１のタイミング初期化の動作を説明するタイミングチャートである。図の各信号波形に付けられた符号は、図９の符号位置に対応している。
【００１５】
ＣＤ−Ｒ／ＲＷドライブでは、情報の記録を開始する前に、サブコードフレーム同期信号の挿入タイミングを、先の図８に示したＡＴＩＰ同期信号（ＡＴＩＰｓｙｎｃ）に対するサブコードフレーム同期信号（Ｓｕｂｃｏｄｅ ｓｙｎｃ）の位置ズレが所定範囲となるように初期化するために、外部回路から、図１０に示すように、ＥＦＭエンコーダ４１に対して同期要求信号ＥＸＴＳＹＮＣを入力する。なお、図１０では、同期要求信号ＥＸＴＳＹＮＣに「−」を付けているが、この「−」はローレベルの期間が同期要求信号の発生期間であることを示している。
【００１６】
ＥＦＭエンコーダ４１は、この同期要求信号ＥＸＴＳＹＮＣが入力されると、次にＡＴＩＰ同期信号を検出した直後、例えばＡＴＩＰ同期検出信号ＡＴＩＰＳＹＮＣの出力から１ＥＦＭフレーム以内に、サブコードフレーム同期信号が挿入されるように、サブコードフレーム同期信号挿入タイミング信号ＳＵＢＳＹＮＣを出力する。このようにして、ＥＦＭエンコーダ４１のタイミングの初期化が行われる。タイミングの初期化が行われると、ＥＦＭエンコーダ４１は、同期完了信号ＥＸＴＡＣＫを出力する。図９に示した記録タイミング制御回路は、以上のような構成であり、ＡＴＩＰ同期信号の検出から、サブコードフレーム同期信号の挿入までのタイミングは固定されている。
【００１７】
ここで、この発明の光ディスク駆動装置に関連する従来の技術について、説明する。まず、従来の技術としては、ＣＤ−Ｒディスクにおけるプリグルーブのウォブリングから上述したような付帯情報を検出する回路が知られている（例えば特開平６−２９０４６２号公報）。この付帯情報の検出回路は、周知の技術である。次に、デジタルオーディオ機器等のデジタルシステムで使用される位相同期回路、いわゆるデジタルＰＬＬも、従来から知られている（例えば特開平２−３１３７号公報）。この位相同期回路（デジタルＰＬＬ）は、位相比較器とデジタル積分器と可変分周器とから構成されている。そして、位相比較器で入力信号とＰＬＬの再生クロックとの位相比較を行い、得られた位相誤差信号をデジタル積分器で積分し、この積分値に応じて、可変分周器の分周比を決定するようにしている。以下の説明では、デジタルＰＬＬを第１の従来技術という。
【００１８】
さらに、従来の技術として、デジタルフィルタとして、ＦＩＲ（ＦｉｎｉｔｅＩｍｐｕｌｓｅ Ｒｅｓｐｏｎｓｅ）フィルタも知られている（例えば特開平２−５０３６３号公報）。このＦＩＲフィルタは、フィルタリング演算に利用されるｍビットパラレルの遅延素子、乗算器、アキュムレータで構成されている。そして、遅延素子は、データラッチ信号の立ち上がりエッジでデータをラッチする。乗算器の出力を加算するアキュムレータの出力には、その演算結果がｎビットで出力される構成である。以下の説明では、ＦＩＲフィルタを第２の従来技術という。
【００１９】
【発明が解決しようとする課題】
先の従来技術で説明したように、従来の記録タイミング制御回路は、ＡＴＩＰ同期信号の検出から、サブコードフレーム同期信号の挿入までのタイミングは固定されている。そのため、ＦＭ復調回路のバイフェーズデータ出力遅延時間、ＡＴＩＰデコーダのＡＴＩＰ同期信号検出の遅延時間等によって、ＡＴＩＰ同期信号検出のタイミングが、実際のディスク上のＡＴＩＰ同期信号位置より遅くなると、サブコードフレーム同期信号の挿入位置に遅れが生じ、先の図８に示したような位置関係を保持することができなくなる。したがって、先に述べたように、記録済み領域の後の未記録領域に、さらに情報を追記した場合などに、記録情報の重なり部が大きくなり、再生が不可能になってしまう。また、逆に記録情報間に大きな隙間が生じると、同期検出が不能になり、同様に、再生が不可能になる、という不都合があった。
【００２０】
この発明では、ディスクの回転変動や偏心の影響によって、ウォブル信号の中心周波数が変動した場合でも、バイフェーズデータに対して、定常位相差の少ないバイフェーズクロックを発生させることができるようにして、ＡＴＩＰデコードエラーの発生を少なくすることにより、ＡＴＩＰ時間情報の信頼性を向上させることを課題とする。
【００２１】
【課題を解決するための手段】
請求項１の発明は、ガイドトラックとしてプリグルーブがウォブルして形成された光ディスクの当該プリグルーブに記録されているプリグルーブ情報に含まれるプリグルーブ同期信号を検出するプリグルーブ同期信号検出回路であって、所定周波数のクロックを動作クロックとして、入力されるウォブル信号にロックし、ウォブル信号基本周波数を逓倍したクロック信号と入力されるウォブル信号の周波数変調成分の復調信号とを出力するデジタルＰＬＬ回路と、前記デジタルＰＬＬ回路から出力される逓倍クロック信号をサンプリングクロックとして動作し、前記ウォブル信号の中心周波数に比例してカットオフ周波数を変化させて前記デジタルＰＬＬ回路から出力される復調信号の高周波ノイズ成分を除去するデジタルフィルタと、を備えたものである。
【００２２】
請求項２の発明は、ガイドトラックとしてプリグルーブがウォブルして形成された光ディスクの当該プリグルーブに記録されているプリグルーブ情報に含まれるプリグルーブ同期信号を検出するプリグルーブ同期信号検出回路であって、所定周波数のクロックを動作クロックとして、入力されるウォブル信号にロックし、ウォブル信号基本周波数を逓倍したクロック信号と入力されるウォブル信号の周波数変調成分の復調信号とを出力する第１のデジタルＰＬＬ回路と、前記第１のデジタルＰＬＬ回路から出力される逓倍クロック信号をサンプリングクロックとして動作し、前記第１のデジタルＰＬＬ回路から出力される復調信号の高周波ノイズ成分を除去するデジタルフィルタと、前記第１のデジタルＰＬＬ回路から出力される逓倍クロック信号を動作クロックとして、前記デジタルフィルタの出力信号をロックし、復号クロックを出力する第２のデジタルＰＬＬ回路と、前記第２のデジタルＰＬＬ回路から出力される復号クロックをサンプリングクロックとして動作し、前記デジタルフィルタの出力信号からプリグルーブ情報中の同期信号を抽出する同期検出回路とを備えたものである。
請求項３の発明は、請求項１または２に記載のプリグルーブ同期信号検出回路により検出したプリグルーブ同期信号を用いて光ディスクに情報の記録を行うことを特徴とする光ディスク駆動装置である。
【００２３】
【発明の実施の形態】
まず、本発明の実施の形態の説明に先だって光ディスク駆動装置▲１▼について説明する。
この光ディスク駆動装置▲１▼は、ＦＭ復調回路のバイフェーズデータ出力遅延時間、ＡＴＩＰデコーダのＡＴＩＰ同期信号検出遅延時間に応じて、ＡＴＩＰディレイ設定値を適切な値に設定することにより、ＥＦＭ出力タイミングの初期化を行う際の位相を調整可能にした点に特徴を有している。
【００２４】
図１は、この光ディスク駆動装置▲１▼について、その要部構成の一例を示す機能ブロック図である。図において、１はディスク、２はスピンドルモータ、３はピックアップ、４は信号検出アンプ、５はＣＤデコーダ、６はＡＴＩＰデコーダ、７はＣＤエンコーダ、８はレーザ駆動回路を示し、ＥＦＭＩＮはＣＤデコーダ５へ入力される再生信号、ＷＢＬＩＮはＡＴＩＰデコーダ６へ入力されるウォブル信号、ＡＳＹＮＣはＡＴＩＰ同期検出信号、ＥＦＭ１，ＥＦＭ２は記録パターン、ＡＴＩＰ ＤｅｌａｙはＡＴＩＰディレイ設定値を示す。
【００２５】
この図１に示したディスク１は、ＣＤ−Ｒ／ＲＷディスクで、すでに説明したように、プリグルーブのウォブリングによって、図６に示したようなフォーマットによるＡＴＩＰが記録されている。光ディスク駆動装置▲１▼は、従来と同様に、ディスク１を支持・回転させるスピンドルモータ２と、ディスク１にレーザビームを照射して、ディスク１からの反射光を受光するピックアップ３と、このピックアップ３を移動させる図示しない移動制御系を備えている。ピックアップ３は、レーザビームをディスク１上のトラックに照射し、情報の記録再生を行う。レーザ駆動回路８は、情報の記録時に、ＣＤエンコーダ７から出力される記録信号に応じて、ピックアップ３のレーザを記録パワーで駆動する。また、情報の再生時には、レーザ駆動回路８は、レーザを再生パワーで駆動する。
【００２６】
再生時には、信号検出アンプ４は、ピックアップ３がディスク１から検出した反射光信号を増幅し、ディスク１上に記録された情報を再生した信号（再生信号ＥＦＭ）と、プリグルーブのウォブリングを検出した信号（ウォブル信号ＷＢＬ）とを出力する。一方の再生信号（ＥＦＭ）は、ＣＤデコーダ５へ入力され、メインデータとサブコードデータとして出力される。他方、ウォブル信号（ＷＢＬ）は、ウォブル信号ＷＢＬＩＮとして、ＡＴＩＰデコーダ６へ入力される。ＡＴＩＰデコーダ６では、このウォブル信号ＷＢＬＩＮをＦＭ復調して、バイフェーズデータ（図９のＢＩＤＡＴＡＩＮに相当）を検出し、バイフェーズデータからバイフェーズクロック（図９のＢＩＣＬＫＩＮに相当）を抽出する。そして、バイフェーズデータとバイフェーズクロックとから、ＡＴＩＰ中の時間情報とＡＴＩＰ同期信号の検出を行う。ＡＴＩＰデコーダ６は、ＡＴＩＰ同期信号を検出すると、ＡＴＩＰ同期検出信号ＡＳＹＮＣを出力する。
【００２７】
また、記録時には、ＣＤエンコーダ７は、入力された記録データのメインデータとサブコードデータを、所定のＣＤフォーマットに変調し、記録パターンＥＦＭ１，ＥＦＭ２を生成してレーザ駆動回路８へ出力する。次に、ＣＤエンコーダ７について、詳しく説明する。
【００２８】
図２は、図１に示したＣＤエンコーダ７について、その要部構成の実施の形態の一例を示す機能ブロック図である。図における符号は図１と同様であり、１１はクロックジェネレータ、１２はクロックシンセサイザ、１３はＥＦＭ出力タイミング制御回路、１４はエンコードスタート制御回路、１４ａは比較器、１４ｂは現在時間レジスタ、１４ｃは目標時間レジスタ、１４ｄはセレクタ、１４ｅはＡＴＩＰ時間レジスタ、１４ｆはサブＱ時間レジスタ、１５はＥＦＭエンコーダ、１５ａはストラテジ変換部、１５ｂは加算器、１５ｃはセレクタ、１５ｄはＥＦＭフレームシンクパターン部、１５ｅはＥＦＭ変調部、１５ｆはセレクタ、１５ｇはマージンビット部を示す。
【００２９】
エンコード用のクロック（エンコードクロック）は、クロックジェネレータ１１と、クロックシンセサイザ１２とによって生成される。エンコードスタート制御回路１４は、ＡＴＩＰデコーダ６によって検出され、ＡＴＩＰ時間レジスタ１４ｅに保持されているＡＴＩＰ時間（ＡＴＩＰ ｔｉｍｅ）の情報と、目標時間レジスタ１４ｃに保持され、記録開始目標時間を示す時間情報（Ｔａｒｇｅｔ ｔｉｍｅ）とから、記録開始位置を検出する。比較器１４ａには、情報の記録開始目標時間（Ｔａｒｇｅｔ ｔｉｍｅ）と、セレクタ１４ｄによって選択された現在時間（Ｃｕｒｒｅｎｔ ｔｉｍｅ）とが入力される。比較器１４ａでは、この記録開始目標時間と現在時間とを比較し、これらが一致すると、ＥＦＭ出力タイミング制御回路１３へ一致検出信号を出力する。ＥＦＭ出力タイミング制御回路１３は、この一致検出信号を受け取ると、ＥＦＭエンコーダ１５に対して記録開始信号を出力する。
【００３０】
ＥＦＭエンコーダ１５は、記録を行うメインデータとサブコードデータをＥＦＭ変調し、記録パターンＥＦＭ１，ＥＦＭ２を出力する。この場合に、ＥＦＭ出力タイミング制御回路１３によって制御されるタイミングで、ＥＦＭフレーム同期信号、サブコードフレーム同期信号（Ｓ０，Ｓ１）の挿入を行う。ＥＦＭ出力タイミング制御回路１３は、記録開始目標時間の手前で、ＡＴＩＰデコーダ６から出力されるＡＴＩＰ同期検出信号ＡＳＹＮＣによって、ＥＦＭ出力タイミングの初期化を行う。初期化後のサブコードフレーム同期信号の挿入タイミングは、ＡＴＩＰディレイ設定値ＡＴＩＰ Ｄｅｌａｙに応じて可変可能に構成されている。要約すれば、図３に示したＥＦＭ出力タイミング制御回路１３において、ＥＦＭ出力タイミングの初期化の際に、遅れ時間ＡＴＩＰ Ｄｅｌａｙに相当する分のカウント値を、９８進カウンタ２２にロードするようにしている。次に、ＥＦＭ出力タイミング制御回路１３について、詳しく説明する。
【００３１】
図３は、図１に示したＥＦＭ出力タイミング制御回路１３について、その要部構成の実施の形態の一例を示す機能ブロック図である。図における符号は図１と同様であり、２１は５８８進カウンタ、２２は９８進カウンタ、２３はデコーダ、２４はアンドゲート回路を示す。
【００３２】
５８８進カウンタ２１は、エンコードクロックによって、５８８カウント周期のカウントを行う。この１周期は、１ＥＦＭフレーム分の周期に相当する。また、９８進カウンタ２２は、５８８進カウンタ２１が一巡する毎にカウントを行い、９８カウント周期のカウントを行う。この１周期は、１サブコードフレーム分の周期に相当する。デコーダ２３は、５８８進カウンタ２１と９８進カウンタ２２のカウント値をデコードし、サブコードフレーム同期信号挿入制御信号、ＥＦＭフレーム同期信号挿入制御信号などのタイミング信号を出力する。
【００３３】
図３に示したＥＦＭ出力タイミング制御回路１３には、記録開始目標時間の手前で、ロードイネーブル信号がイネーブルされ、ＡＴＩＰデコーダ６から出力されるＡＴＩＰ同期検出信号ＡＳＹＮＣによって、ＡＴＩＰディレイ設定値ＡＴＩＰ Ｄｅｌａｙが、５８８進カウンタ２１および９８進カウンタ２２にロードされる。その後は、ロードイネーブル信号がディスイネーブルされ、５８８進カウンタ２１および９８進カウンタ２２は、そのカウント周期でカウントを行う。
【００３４】
図４は、図３に示したＥＦＭ出力タイミング制御回路１３において、ＥＦＭ出力タイミングの初期化を行う際の動作を説明するタイミングチャートで、(1) はディスク１上のＡＴＩＰ同期信号、(2) はＡＴＩＰデコーダ６によって検出されたＡＴＩＰ同期検出信号、(3) は９８進カウンタ２２に値「０」がロードされたときの９８進カウンタ２２のカウント値とサブコードフレーム同期信号挿入制御信号、(4) は９８進カウンタ２２に値「４」がロードされたときの９８進カウンタ２２のカウント値とサブコードフレーム同期信号挿入制御信号を示す図である。図における符号は図３と同様であり、とはＡＴＩＰ同期検出信号の検出タイミング、ＡとＢはサブコードフレーム同期信号挿入制御信号の発生時間の遅れを示す。
【００３５】
ディスク１上には、図４(1) に示すような位置にＡＴＩＰ同期信号が記録されているとする。一方、ＡＴＩＰデコーダ６のＡＴＩＰ同期検出信号ＡＳＹＮＣの出力タイミングは、先に述べたように、ＦＭ復調回路のバイフェーズデータ出力遅延時間や、ＡＴＩＰデコーダ６のＡＴＩＰ同期信号検出の遅延時間等によって、図４(2) に示したように、実際のディスク１上のＡＴＩＰ同期信号位置よりも遅くなる。例えばとで示したように、時間ＡＴＩＰ Ｄｅｌａｙだけ遅れて、ＡＴＩＰ同期検出信号が検出される。
【００３６】
そして、初期化の際に、９８進カウンタ２２に値「０」をロードしたとき（従来と同じ場合）には、図４(2) のＡＴＩＰ同期検出信号が検出されたのタイミングで、図４(3) に示したように、９８進カウンタ２２のカウント値が「０」であり、サブコードフレーム同期信号挿入制御信号が発生される。この関係は、図４(2) のＡＴＩＰ同期検出信号が検出されるのタイミングにおいても同様であり、ＡＴＩＰ同期検出信号ＡＳＹＮＣの発生後になる。したがって、サブコードフレーム同期信号の記録位置は、図４(3) にＡで示したように、実際のディスク１上のＡＴＩＰ同期信号に対して、カウント値「４」の時間分だけ遅れてしまう。
【００３７】
これに対して、図４(4) に示したように、初期化の際に、９８進カウンタ２２に値「４」をロードしたときは、図４(2) のＡＴＩＰ同期検出信号が検出されたのタイミングでは、９８進カウンタのカウント値が「４」であるから、サブコードフレーム同期信号挿入制御信号は発生されない。そして、９８進カウンタのカウント値は、図４(1) に示したように、ディスク１上で、次のＡＴＩＰ同期信号が記録された位置の終端で「０」となる。したがって、サブコードフレーム同期信号挿入制御信号の出力タイミングは、図４(4) に示したように、ＡＴＩＰ同期検出信号が検出されるのタイミングの発生前になり、サブコードフレーム同期信号の記録位置を、図４(4) にＢで示したように、実際のディスク１上のＡＴＩＰ同期信号とほぼ一致させることができる。
【００３８】
以上のように、この光ディスク駆動装置▲１▼では、ＦＭ復調回路のバイフェーズデータ出力遅延時間、ＡＴＩＰデコーダのＡＴＩＰ同期信号検出遅延時間に応じて、ＡＴＩＰディレイ設定値（ＡＴＩＰ Ｄｅｌａｙ）を適切な値に設定することにより、ＥＦＭ出力タイミングの初期化を行う際の位相を調整することができるようにしている。すなわち、サブコードフレーム同期信号の記録位置と、実際のディスク１上のＡＴＩＰ同期信号とほぼ一致させることが可能になる。したがって、ＣＤ−Ｒ／ＲＷディスクのプリグルーブ中に含まれるＡＴＩＰ同期信号と、追記される記録情報中に含まれるサブコードフレーム同期信号との位置ズレを防止することが可能になる。
【００３９】
本発明の実施の形態
この実施の形態は、光ディスク駆動装置▲１▼の改良に相当する。先の光ディスク駆動装置▲１▼では、ＦＭ復調回路のバイフェーズデータ出力遅延時間、ＡＴＩＰデコーダのＡＴＩＰ同期信号検出遅延時間に応じて、ＡＴＩＰディレイ設定値（ＡＴＩＰ Ｄｅｌａｙ）を適切な値に設定することにより、ＥＦＭ出力タイミングの初期化を行う際の位相を調整する場合について説明した。この実施の形態では、プリグルーブ情報検出手段として、デジタルフィルタのサンプリングを第１の逓倍クロック信号によって行うことにより、ウォブル信号の中心周波数が変動したとき、これに比例してデジタルフィルタのカットオフ周波数を変化させる点に特徴を有している。
【００４０】
図５は、この実施の形態によるＡＴＩＰデコーダ周辺回路の要部構成の実施の形態の一例を示す機能ブロック図である。図における符号は図１と同様であり、３１はウォブルＰＬＬ、３２はデジタルフィルタ、３３はＡＴＩＰ−ＰＬＬ、３４はＡＴＩＰデコーダを示し、ＦＭＯはＦＭ復調信号、ＭＣＫはマスタークロック、ｆｓＣＫは第１の逓倍クロック、ｆｓ＊８ＣＫは第２の逓倍クロック、ＡＴＩＰＯはバイフェーズデータ、ＡＴＩＰＣＬＫはバイフェーズクロック、ＭＳＦＤａｔａはＡＴＩＰ（ＭＳＦ）データを示す。
【００４１】
ウォブルＰＬＬ３１は、その出力クロックの位相がウォブル信号にロックするように構成されたデジタルＰＬＬからなり、ウォブル信号に含まれているＦＭ変調成分を復調して、ＦＭ復調信号ＦＭＯを出力する。なお、デジタルＰＬＬは、第１の従来技術として説明したように、従来から知られている。また、出力クロックの逓倍クロック信号として、第１の逓倍クロック（ｆｓＣＫ）と、第２の逓倍クロック（ｆｓ＊８ＣＫ）とを出力する。第１の逓倍クロック（ｆｓＣＫ）の周波数は、ウォブル信号の基本周波数である２２．０５ｋHzの２倍の４４．１ｋHzである。他方、第２の逓倍クロック（ｆｓ＊８ＣＫ）は、第１の逓倍クロック（ｆｓＣＫ）の８倍の３５２．８ｋHzである。
【００４２】
ＦＭ復調信号ＦＭＯは、デジタルＰＬＬからなるウォブルＰＬＬ３１の位相比較器出力から、また、逓倍クロック信号は、ループ中に挿入された固定分周器の入力クロックから得られることが知られている。ウォブルＰＬＬ３１は、ウォブル信号にロックして動作するため、ディスクの回転変動や偏心の影響によって、ウォブル信号の中心周波数が変動した場合には、出力されている第１の逓倍クロック（ｆｓＣＫ）と、第２の逓倍クロック（ｆｓ＊８ＣＫ）の中心周波数が、ウォブル信号の中心周波数の変動に比例して変化する。次段のデジタルフィルタ３２は、第１の逓倍クロック（ｆｓＣＫ）によってＦＭ復調信号ＦＭＯをサンプリングし、ＦＭ復調信号に含まれる高周波ノイズを除去する。このデジタルフィルタ３２としては、先に第２の従来技術として説明したように、ＦＩＲ（Ｆｉｎｉｔｅ Ｉｍｐｕｌｓｅ Ｒｅｓｐｏｎｓｅ）フィルタが知られている。デジタルフィルタ３２においてノイズが除去されたＦＭ復調信号は、２値化され、バイフェーズデータＡＴＩＰＯとして出力される。
【００４３】
デジタルフィルタ３２のサンプリングは、第１の逓倍クロック（ｆｓＣＫ）によって行われるため、ウォブル信号の中心周波数が変動すると、これに比例してデジタルフィルタ３２のカットオフ周波数も変化する。その結果、ディスクの回転変動や偏心の影響によって、ウォブル信号の中心周波数が変動した場合でも、カットオフ周波数は常に最適値に調整される。また、ＡＴＩＰ−ＰＬＬ３３には、バイフェーズデータＡＴＩＰＯが入力されており、このバイフェーズデータにロックしたバイフェーズクロックＡＴＩＰＣＬＫを出力する。
【００４４】
このＡＴＩＰ−ＰＬＬ３３も、デジタルＰＬＬで構成される。ＡＴＩＰ−ＰＬＬ３３は、第２の逓倍クロック（ｆｓ＊８ＣＫ）を動作クロックとする。そのため、ウォブル信号の中心周波数が変動した場合には、これに比例してＡＴＩＰ−ＰＬＬ３３の自走クロック周波数も変化する。したがって、ディスクの回転変動や偏心の影響によって、ウォブル信号の中心周波数が変動した場合でも、バイフェーズデータに対して、定常位相差の少ないバイフェーズクロックＡＴＩＰＣＬＫを発生させることができる。ＡＴＩＰデコーダ３４は、バイフェーズデータＡＴＩＰＯとバイフェーズクロックＡＴＩＰＣＬＫを入力し、従来のＡＴＩＰデコーダ（ＡＴＩＰディテクタ）と同様に、ＡＴＩＰ中の時間情報と、ＡＴＩＰ同期信号の検出を行う。ＡＴＩＰ同期信号が検出されると、ＡＴＩＰ同期検出信号ＡＴＩＰＳＹＮＣを出力する。
【００４５】
以上のように、この実施の形態では、先の光ディスク駆動装置▲１▼で説明した記録タイミング制御回路において、デジタルフィルタのサンプリングを第１の逓倍クロック信号によって行うことにより、ウォブル信号の中心周波数が変動したときには、これに比例してデジタルフィルタのカットオフ周波数も変化されるようにしている。したがって、ディスクの回転変動や偏心の影響によって、ウォブル信号の中心周波数が変動した場合でも、デジタルフィルタのカットオフ周波数は常に最適値に調整される。また、ＡＴＩＰのＰＬＬ回路は、第２の逓倍クロック信号を動作クロックとしているので、ウォブル信号の中心周波数が変動したときには、これに比例してＡＴＩＰのＰＬＬ回路の自走クロック周波数も変化される。その結果、ディスクの回転変動や偏心の影響によって、ウォブル信号の中心周波数が変動した場合でも、バイフェーズデータに対して、定常位相差の少ないバイフェーズクロックを発生させることができる。以上に述べた本実施の形態と、先の光ディスク駆動装置▲１▼による記録タイミング制御回路とを比べると、本実施の形態によれば、光ディスク駆動装置▲１▼と同様の効果に加えて、ＡＴＩＰデコードエラーの発生が少なくなるので、ＡＴＩＰ時間情報の信頼性が向上されることになる。
【００４６】
【発明の効果】
本発明によれば、デジタルフィルタのサンプリングを、第１の逓倍クロック信号によって行うので、ウォブル信号の中心周波数が変動したときには、これに比例してデジタルフィルタのカットオフ周波数も変化されるようにしている。そのため、ディスクの回転変動や偏心の影響によって、ウォブル信号の中心周波数が変動した場合でも、デジタルフィルタのカットオフ周波数は常に最適値に調整される。また、ＡＴＩＰのＰＬＬ回路は、第２の逓倍クロック信号を動作クロックとしているので、ウォブル信号の中心周波数が変動したときには、これに比例してＡＴＩＰのＰＬＬ回路の自走クロック周波数も変化される。その結果、ディスクの回転変動や偏心の影響によって、ウォブル信号の中心周波数が変動した場合でも、バイフェーズデータに対して、定常位相差の少ないバイフェーズクロックを発生させることができる。したがって、ＡＴＩＰデコードエラーの発生が少なくなるので、ＡＴＩＰ時間情報の信頼性が一層向上される。
【図面の簡単な説明】
【図１】光ディスク駆動装置▲１▼について、その要部構成の実施の形態の一例を示す機能ブロック図である。
【図２】図１に示したＣＤエンコーダ７について、その要部構成の実施の形態の一例を示す機能ブロック図である。
【図３】図１に示したＥＦＭ出力タイミング制御回路１３について、その要部構成の実施の形態の一例を示す機能ブロック図である。
【図４】図３に示したＥＦＭ出力タイミング制御回路１３において、ＥＦＭ出力タイミングの初期化を行う際の動作を説明するタイミングチャートである。
【図５】光ディスク駆動装置▲１▼のＡＴＩＰデコーダ周辺回路の要部構成の実施の形態の一例を示す機能ブロック図である。
【図６】ＡＴＩＰフレームのフォーマットについて、そのフレーム構成の一例を示す図である。
【図７】ＡＴＩＰ同期信号について、パターンの一例を示す図である。
【図８】ＣＤ−Ｒ／ＲＷディスクのプリグルーブ中に含まれるＡＴＩＰ同期信号と、追記される記録情報中に含まれるサブコードフレーム同期信号との位置関係を示す図である。
【図９】従来のＣＤ−Ｒ／ＲＷドライブにおける記録タイミング制御回路について、その要部構成の一例を示す機能ブロック図である。
【図１０】図９に示した記録タイミング制御回路において、ＥＦＭエンコーダ４１のタイミング初期化の動作を説明するタイミングチャートである。
【符号の説明】
１…ディスク
２…スピンドルモータ
３…ピックアップ
４…信号検出アンプ
５…ＣＤデコーダ
６…ＡＴＩＰデコーダ
７…ＣＤエンコーダ
８…レーザ駆動回路
Claims (3)
- ガイドトラックとしてプリグルーブがウォブルして形成された光ディスクの当該プリグルーブに記録されているプリグルーブ情報に含まれるプリグルーブ同期信号を検出するプリグルーブ同期信号検出回路であって、
所定周波数のクロックを動作クロックとして、入力されるウォブル信号にロックし、ウォブル信号基本周波数を逓倍したクロック信号と入力されるウォブル信号の周波数変調成分の復調信号とを出力するデジタルＰＬＬ回路と、
前記デジタルＰＬＬ回路から出力される逓倍クロック信号をサンプリングクロックとして動作し、前記ウォブル信号の中心周波数に比例してカットオフ周波数を変化させて前記デジタルＰＬＬ回路から出力される復調信号の高周波ノイズ成分を除去するデジタルフィルタと、
を備えたことを特徴とするプリグルーブ同期信号検出回路。 - ガイドトラックとしてプリグルーブがウォブルして形成された光ディスクの当該プリグルーブに記録されているプリグルーブ情報に含まれるプリグルーブ同期信号を検出するプリグルーブ同期信号検出回路であって、
所定周波数のクロックを動作クロックとして、入力されるウォブル信号にロックし、ウォブル信号基本周波数を逓倍したクロック信号と入力されるウォブル信号の周波数変調成分の復調信号とを出力する第１のデジタルＰＬＬ回路と、
前記第１のデジタルＰＬＬ回路から出力される逓倍クロック信号をサンプリングクロックとして動作し、前記第１のデジタルＰＬＬ回路から出力される復調信号の高周波ノイズ成分を除去するデジタルフィルタと、
前記第１のデジタルＰＬＬ回路から出力される逓倍クロック信号を動作クロックとして、前記デジタルフィルタの出力信号をロックし、復号クロックを出力する第２のデジタルＰＬＬ回路と、
前記第２のデジタルＰＬＬ回路から出力される復号クロックをサンプリングクロックとして動作し、前記デジタルフィルタの出力信号からプリグルーブ情報中の同期信号を抽出する同期検出回路とを備えたことを特徴とするプリグルーブ同期信号検出回路。 - 請求項１または２に記載のプリグルーブ同期信号検出回路により検出したプリグルーブ同期信号を用いて光ディスクに情報の記録を行うことを特徴とする光ディスク駆動装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003142606A JP4457232B2 (ja) | 2003-05-20 | 2003-05-20 | プリグルーブ同期信号検出回路及び光ディスク駆動装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003142606A JP4457232B2 (ja) | 2003-05-20 | 2003-05-20 | プリグルーブ同期信号検出回路及び光ディスク駆動装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10535797A Division JP3708668B2 (ja) | 1997-04-09 | 1997-04-09 | Ｅｆｍ出力タイミング制御回路及び記録タイミング制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004005977A JP2004005977A (ja) | 2004-01-08 |
| JP4457232B2 true JP4457232B2 (ja) | 2010-04-28 |
Family
ID=30438134
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003142606A Expired - Fee Related JP4457232B2 (ja) | 2003-05-20 | 2003-05-20 | プリグルーブ同期信号検出回路及び光ディスク駆動装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4457232B2 (ja) |
-
2003
- 2003-05-20 JP JP2003142606A patent/JP4457232B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004005977A (ja) | 2004-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3708668B2 (ja) | Ｅｆｍ出力タイミング制御回路及び記録タイミング制御回路 | |
| US5930222A (en) | Pre-pit detecting device and information recording apparatus employing the same | |
| JP3850600B2 (ja) | 情報記録ディスクおよび情報記録装置 | |
| JP2003317406A (ja) | 光記録媒体のセクターシンク信号検出装置及び方法 | |
| JP2001176069A (ja) | 情報記録再生装置 | |
| JP2003157623A (ja) | 光ディスクに記録されるウォブル信号をエンコーディングする装置及び方法と、その光ディスクで読み出されたウォブル信号をデコーディングする装置及び方法 | |
| JP3492647B2 (ja) | 情報記録方法及びその装置 | |
| JP2003059205A (ja) | ウォッブル信号を用いたクロック信号生成装置及びそれを用いたデータ再生装置 | |
| JP4457232B2 (ja) | プリグルーブ同期信号検出回路及び光ディスク駆動装置 | |
| JP4235377B2 (ja) | 光ディスクドライブのアドレス情報検出装置 | |
| JP4277781B2 (ja) | 光ディスクドライブ装置のアドレス情報検出回路 | |
| JP4442342B2 (ja) | 積分位相判定方法、復調方法、復調装置、ディスクドライブ装置 | |
| JP2004253056A (ja) | デコード装置 | |
| JP3199112B2 (ja) | 周波数比較器及びこれを用いた位相ロックループ回路、周波数誤差検出回路及びこれを用いたデータ読取装置 | |
| JP2647984B2 (ja) | ディスク記録再生装置 | |
| JP2001266356A (ja) | プリピット再生装置 | |
| JP2004046924A (ja) | 記録用クロック信号発生装置およびその方法 | |
| JP4618454B2 (ja) | タイミング信号生成装置 | |
| KR100801037B1 (ko) | 정보 기록방법, 정보 기록장치 및 정보 기록매체 | |
| JP3456619B2 (ja) | ディスク、ディスク形成装置、ディスク形成方法、ディスク記録再生装置、およびディスク記録再生方法 | |
| JP2002352434A (ja) | 記録再生装置、および記録再生方法 | |
| JP2003317260A (ja) | 光ディスク装置 | |
| JP2006155824A (ja) | 光ディスク再生装置 | |
| JP2003141731A (ja) | 情報記録装置 | |
| WO2008075734A1 (ja) | 光ディスク装置及び記録ずれ量転送方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060616 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060718 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070130 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070226 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070419 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20070525 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091202 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100115 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130219 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130219 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140219 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |