以下に添付図面を参照して、この発明にかかるインクジェット記録装置を実施するための最良の形態について説明する。なお、これにより本発明が限定されるものではない。
(実施の形態1)
まず、本実施の形態1にかかるインクジェット記録装置10の機械的な構成を図2に示す。図2は、キャリッジ部2を中心とするインクジェット記録装置10の機械的な構成を示す図である。インクジェット記録装置10は、キャリッジ部2、支持棒3、駆動ベルト4、主走査モータ41、ローラ6a、6bおよび記録媒体1を含む。記録媒体1は、画像情報の記録を行う記録紙等からなり、搬送方向である副走査方向に移動される。支持棒3は、副走査方向と直交する主走査方向を向く金属棒で、キャリッジ部2が、主走査方向に移動可能な様に配設される。また、キャリッジ部2は、駆動ベルト4に固定され、ローラ6a,6bに巻かれた駆動ベルト4は、主走査モータ41の駆動により移動される。これにより、キャリッジ部2は、支持棒3上を、主走査方向に移動し、記録媒体1上に印画を行う。
キャリッジ部2には、ブラックK、シアンC,マゼンタM,イエローY,のインクを含む各カートリッジ1K、1C、1M、1Y、が着脱可能に装着されている。このキャリッジ部2の下端部には、図示しない1K、1C,1M,1Y,ごとのヘッドが存在し、各ヘッドの複数のインク吐出口であるノズルから、キャリッジ部2の下端部に存在する記録媒体1に、インクの吐出が行われる。
図3(a)および(b)は、キャリッジ部2に装着された、カートリッジ1K、1C、1M、1Yおよびカートリッジ1Yに接続されるヘッド21dの下端部の拡大図を示す。図3(a)は、キャリッジ部2に装着されたカートリッジ1Yの下端部に存在するヘッド21dを示す。ここで、ヘッド21dは、図3(b)に示す様な、副走査方向に一列に並ぶ複数のノズルを有する。このノズルからは、図3(a)に示すカートリッジ1Y内のインクが同時に吐出され、記録媒体1上に副走査方向に並ぶ一列のインク滴が記録される。なお、カートリッジ1K、1C、1M、および,図示されない,これらカートリッジに対応するヘッド21a〜cも全く同様の構造を有し、キャリッジ部2の主走査方向に並置される。
図4は、インクジェット記録装置10の電気的な構成を示すブロック図である。インクジェット記録装置10は、インターフェースコントローラ61、画像メモリ64、転送手段71、キャリッジ部2、制御部をなすCPU60、主走査モータ41、副走査モータ42、フラッシュメモリ65およびホームポジションセンサ66を含む。なお、インクジェット記録装置10は、ホストコンピュータ50に接続され、記録する画像情報を取得する。
インターフェースコントローラ61は、通信回線を介して接続されるホストコンピュータ50から、画像情報を取り込む入力手段をなす。
画像メモリ64は、インターフェースコントローラ61を介して取得される画像情報を、一時的に記憶する。この画像情報は、ホストコンピュータ50の原画像情報の部分をなし、後述するキャリッジ部2による印画の際の、必要最低限の画像情報を含む。なお、この画像情報は、ブラック、シアン,マゼンタ,イエローの各色ごとにビットマップ状の画像情報をなす。なお、本実施の形態1では、以後、主走査方向の2880画素を、720dpi(dot per inch)の記録密度で記録する例を示すが、画素数および記録密度はこれに限定されない。
キャリッジ部2は、画像メモリ64の画像情報を、記録媒体1に印画する。ここで、キャリッジ部2は、ヘッド21a〜d,ヘッド駆動制御回路23a〜d,駆動波形発生回路22およびエンコーダセンサ25を含む。ヘッド21a〜dは、各々、ブラックインク(K)吐出用のヘッド21a、シアンインク(C)吐出用のヘッド21b、マゼンタインク(M)吐出用のヘッド21cおよびイエローインク(Y)吐出用のヘッド21dからなり、図3(a)に示す様に、主走査方向に並置される。また、各ヘッドは、図3(b)に示す様に、副走査方向に一列に並ぶ、例えば512個の、インクを吐出するノズルを有する。
ヘッド21a〜dは、カートリッジ1K、1C、1M、1Yのインクを、記録媒体1上にインク滴として吐出する。ヘッド21a〜dとして、例えば、シェアモード型のピエゾヘッドが用いられる。このシェアモード型のピエゾヘッドでは、駆動波形が、接地電位からプラス電位に立ち上がるとインクチャネルの体積が増加する方向にチャネル側壁が変形し、駆動波形がマイナス電位に変化すると、インクチャネルの体積が減少する方向にチャネル側壁が変形する。そして、インクチャネルの体積の増加により、チャネル内にインクの導入が行われ、インクチャネルの体積の減少により、チャネルからノズルを介して、インク滴の吐出が行われる。
また、ヘッド21a〜dは、各々ヘッド駆動制御回路23a〜dを有し、ヘッドごとにインク滴の吐出タイミングが制御される。駆動波形発生回路22は、ヘッド21a〜dを駆動し、インク滴を吐出させる駆動波形を生成する。この駆動波形は、後述するタイミング発生回路62のラッチ信号に同期するもので、ラッチ信号ごとに生成される。なお、本実施の形態1では、主走査方向に繰り返し行われる4回のインターリーブ走査により、1つの完全な主走査方向のラインを形成する場合を例示する。これによれば、1回の走査で、720dpiの相当する35.3μm間隔の画素を、4画素おきの141.2μm間隔で記録する。従って、インク滴の吐出周期は、例えば、キャリッジ部2の主走査方向への移動速度を706mm/secとすると、
141.2(μm)/706(mm/sec)=200μsec
となる。
また、エンコーダセンサ25は、キャリッジ部2上に存在し、例えば、支持棒3の主走査方向に、所定の間隔を持って刻印された黒色のマークを、読み取る。これにより、キャリッジ部2の主走査方向の位置を正確に把握し、インクの吐出タイミングを的確なものとする。なお、エンコーダセンサ25の出力信号は、キャリッジ部2の主走査方向への移動速度を706mm/sec、前記所定の間隔を70.6μmとすると、概ね
70.6(μm)/706(mm/sec)=100μsec
周期の信号となる。
ホームポジションセンサ66は、キャリッジ部2が、ホームポジションにあるかどうかを検出するセンサである。ここで、ホームポジションとは、例えば、図2に示すインクジェット記録装置10上で、キャリッジ部2の移動可能範囲内の、主走査方向端部、例えば図2の右端に位置する。なお、このホームポジションを起点として、上述したエンコーダセンサ25の出力を用いて、キャリッジ部2の主走査方向の正確な位置が算定される。
転送手段71は、画像メモリ64がらヘッド駆動制御回路23a〜dに、各ヘッドの複数ノズルからの一回の吐出で記録される部分画像情報を転送する。転送手段71は、タイミング発生回路62およびメモリ制御回路63を含む。タイミング発生回路62は、ホームポジションセンサ66およびエンコーダセンサ25の出力から、正確なキャリッジ部2の位置を求め、メモリ制御回路63は、この位置情報から、ヘッドごとに必要とされる部分画像情報のアドレスを求める。そして、メモリ制御回路63は、この部分画像情報のアドレスを用いて、画像メモリ64からの読み出し、ヘッド駆動制御回路23a〜dへの転送を行う。
主走査モータ41は、図2に示す、主走査方向にキャリッジ部2を移動するモータである。また、副走査モータ42は、記録媒体1を副走査方向に搬送する、モータである。
フラッシュメモリ65は、不揮発性のメモリで、後述するヘッドごとのラッチ信号の選択を行う際に、基になる実測データが保存される。
CPU60は、インクジェット記録装置10を統括する制御部をなし、記録媒体1の搬送、キャリッジ部2の移動、ヘッド21a〜dからのインク滴の吐出等を制御し、記録媒体1上に、目的とする画像情報を形成する。
図5は、タイミング発生回路62を示す図である。タイミング発生回路62は、逓倍回路621、ラッチ信号発生回路622、データ転送タイミング信号発生回路623、キャリッジポジションカウンタ624、記録開始位置レジスタ625および記録開始信号発生回路626を含む。
まず、逓倍回路621は、エンコーダセンサ25の出力信号を逓倍し、部分画像情報をヘッド駆動制御回路23a〜dでラッチする際の基本クロックを生成する。ここで、エンコーダセンサ25の出力信号が100μsec周期である場合には、例えば、2逓倍により、50μsec周期の信号が生成される。
ラッチ信号発生回路622は、前記基本クロックに基づいて、部分画像情報をヘッド駆動制御回路23a〜dでラッチする際のラッチ信号を生成する。このラッチ信号は、上述したインク滴の吐出周期で繰り返される信号で、吐出周期内のラッチ信号位置が異なる。例えば、基本クロックが50μsec周期である際には、ヘッド駆動制御回路23a〜dの各々に対して、ラッチ信号位置が50μsecずつずれた、200μsec周期の4つのラッチ信号を生成する送信する。なお、この200μsecは、上述した、ヘッド21a〜dからのインク滴の吐出周期である。
データ転送タイミング信号発生回路623は、1つのヘッドのノズル数分の部分画像情報、例えばノズル数が512個の場合には、512ビットの部分画像情報をヘッド駆動制御回路23a〜dに転送する、タイミングを生成する。この転送では、1つの前記基本クロック内に部分画像情報の転送を終了する。ここで、基本クロック周期が50μsecである場合には、50μsec以内に512ビットのデータ転送可能な、例えば83.3nsec周期の転送クロックを、メモリ制御回路63およびヘッド駆動制御回路23a〜dに供給する。
キャリッジポジションカウンタ624は、キャリッジ部2の主走査方向の位置情報を生成するカウンタで、ホームポジションセンサ66からのホームポジション情報および逓倍回路621を介して入力されるエンコーダセンサ25からのキャリッジ部2の位置情報に基づいて、ホームポジションを基点とするキャリッジ部2の位置情報を、カウント値として現す。なお、印画の際に、主走査方向の往路では、アップカウントにより、また、主走査方向の復路では、ダウンカウントにより、キャリッジ部2の位置情報がカウントされる。
記録開始位置レジスタ625は、記録開始位置を記憶するレジスタで、CPU60にホストコンピュータ50から読み込まれる指定値に基づいて記録開始位置(x0)を設定する。なお、この記録開始位置(x0)は、主走査方向の往路および復路ごとに設定し直される。
記録開始信号発生回路626は、キャリッジポジションカウンタ624のカウント値(x)と、記録開始位置レジスタ625の設定値(x0)とを比較し、両者が一致した場合に(x=x0)、メモリ制御回路63に記録開始信号を出力する。
図1は、ヘッド駆動制御回路23aの構成を示すブロック図である。なお、ヘッド駆動制御回路23b〜dは、全く同様の構成であるので、説明を省略する。また、ヘッド駆動制御回路23a〜dは、各々集積回路化され、ヘッド21a〜dのカバーケース内に配設される。なお、今後、ヘッド駆動制御回路23b〜dを構成する各ブロック番号は、対応するヘッド駆動制御回路23aの構成ブロック番号の添字aを、b〜dで置き換えたもので現す。
ヘッド駆動制御回路23aは、画像メモリ64からの部分画像情報に基づいて、インク滴が、記録媒体1上に誤差の無い着弾を行うタイミングで吐出する。ヘッド駆動制御回路23aは、シフトレジスタ231a、第2のラッチ回路233a、セレクタ236a、タイミング選択レジスタ235a、並びに、ドライバー部をなすドライバー234aおよびアナログセレクタ237aを含む。そして、これらの構成ブロックは、信号線251a、261、252a、254a、267a,264―1〜4および266―1〜4により、相互にあるいは外部の構成ブロックと接続される。なお、添字a〜dの付していない番号は、ヘッド駆動制御回路23a〜dで、共通に用いられる信号線を現す。
シフトレジスタ231aは、タイミング発生回路62からの転送クロックに同期して、画像メモリ64から部分画像情報を取得する。例えば、部分画像情報が512ビットの信号である場合には、シフトレジスタ231aは、512ビットのサイズで、転送クロックに同期して部分画像情報を取り込む。
第2のラッチ回路233aは、シフトレジスタ231aに取り込まれたビット単位の部分画像情報を、セレクタ236aからのラッチ信号のタイミングでラッチし、保持する。
ドライバー234aは、第2のラッチ回路233aにラッチされたビット単位の部分画像情報に基づいて、ヘッド21aを駆動する駆動波形の出力を行う。ここで、ドライバー234aの入力側は、アナログセレクタ237aに接続され、ヘッド21aの吐出タイミング信号が入力し、ドライバー234aの出力側は、ヘッド21aに接続され、駆動波形が出力される。そして、ドライバー234aは、部分画像情報が、例えば‘1’の場合には、駆動波形を出力し、ヘッド21aを駆動し、インク滴の吐出を行う。また、ドライバー234aは、部分画像情報が、例えば‘0’の場合には、アナログセレクタ237aからの吐出タイミング信号に基づいた、駆動波形の出力を行わず、ヘッド21aを駆動せず、インク滴の吐出を行わない。
タイミング選択レジスタ235aは、CPU60を介して、ヘッド駆動制御回路23a〜dごとのラッチタイミング情報を入力し、セレクタ236aおよびアナログセレクタ237aで、ラッチ信号および吐出タイミング信号を選択する。
セレクタ236aおよびアナログセレクタ237aは、タイミング選択レジスタ235aからの選択信号に応じて、タイミング発生回路62および駆動波形発生回路22からのラッチ信号および吐出タイミング信号を選択する。
つぎに、ヘッド駆動制御回路23a〜dを中心とする制御部であるCPU60の動作を説明する前に、ヘッド21a〜dを主走査方向に移動してインク滴の吐出を行う際の、吐出位置と着弾地点のずれについて説明する。
図6(a)は、キャリッジ部2を主走査方向の往路および復路で走査する際に、ヘッド21a〜dのインク滴吐出位置と着弾位置の関係を示す図である。キャリッジ部2は、記録を行う場合に、例えば706(mm/sec)の一定速度で移動しつつ、インク滴を吐出する。この際、吐出されたインク滴は、移動方向に速度を有し、記録媒体1に落下しつつ、吐出位置から移動方向に着弾位置が移動する。また、この際、ヘッドごとのインク滴の吐出速度および吐出方向のばらつきにより、ヘッドごとに、着弾位置がばらつく。また、復路の場合にも、インク滴は、同様に着弾位置が移動方向の移動し、さらにヘッドごとのインク滴の吐出速度、吐出方向、さらにはヘッド21a〜dと記録媒体1との距離のばらつき等により、着弾位置が異なる。
図6(b)は、これらヘッドごとの着弾位置のばらつきを、定量的に実測する確認パターン11の例である。図6(b)は、往路および復路におけ走査で、キャリッジ部2が同一位置にある際に、すべてのヘッド21a〜dから同時にインク滴の吐出を行い、記録媒体1上に形成されるインク滴パターンである。ここで、111a〜dは、ブラックインク、シアンインク、マゼンタインクおよびイエローインクの往路の際のインク滴パターンで、112a〜dは、ブラックインク、シアンインク、マゼンタインクおよびイエローインクの復路の際のインク滴パターンである。
ここで、往路の際のインク滴パターン111a〜d間の距離、Xab1,Xac1およびXad1,並びに、復路の際のインク滴パターン112a〜d間の距離、Xad2,Xbd2およびXcd2は、ヘッドごとのインク滴の吐出速度および吐出方向のばらつき、さらにはヘッドごとのノズルと記録媒体1との距離のばらつきにより、各々異なる長さを有する。また、イエローインクのインク滴パターン111dおよび112d間の距離Xdl2は、往路および復路におけるヘッドの着弾位置の変化を現している。なお、ヘッドごとのインク滴の吐出速度、吐出方向、さらにはヘッド21a〜dと記録媒体1との距離のばらつき等が存在しない場合には、上述したインク滴パターン間の距離は、主走査方向のヘッド21a〜d間距離に等しくなる。例えば、ヘッド21a〜dが19.756mmピッチで並置され、画素間隔が720dpiに相当する35.3μmである場合には、19.756(mm)/35.3(μm)≒560画素間隔のパターン間距離となる。
つづいて、制御部であるCPU60の動作、またさらに詳しくヘッド駆動制御回路23a〜dの動作を、図7のフローチャートおよび図9のタイムチャートを用いて説明する。図7は、制御部であるCPU60の動作を示すフローチャートである。まず、CPU60は、図6(b)で示した確認パターン11の情報に基づいて、補正テーブルを生成する(ステップS701)。図8に、具体的な確認パターン11の数値例を用いた、補正テーブルを例示する。なお、この補正テーブルは、主走査方向に、720dpiに相当する35.3μmの画素ピッチ有し、4回の繰り返し走査、すなわち4回のインターリーブ走査により1つの完全な主走査方向のラインの形成を行う場合を例示している。なお、4回の繰り返し走査を行う場合には、一回の走査では、4倍の画素ピッチである141.2μmごとにインク滴の吐出が行われる。そして、往復路の走査ごとに記録媒体を搬送し、記録媒体上に形成される画像を構成する各々の主走査方向のラインを、1つのヘッド内の異なるノズルで記録するとともに、毎回主走査方向の吐出位置を1画素分移動し、4回の走査を繰り返し、最終的に35.3μmピッチの完全な画素列が、ライン上に形成される。
図8(a)は、確認パターン11に示すインク滴のパターン間隔情報から、各ヘッドの着弾位置ずれを、画素単位で求める方法を示したものである。A欄には、図6(b)に示す確認パターン11の各パターン間隔が示されており、B欄では、パターン間隔を画素単位に変換し、C欄では、4画素単位で丸めたパターン間隔の距離を算出し、D欄では、B欄およびC欄の差分により各ヘッド間のずれ量を算出している。なお、本実施の形態1では、ヘッド21a〜dは、主走査方向に、560画素に相当する19.756mm間隔で配列されるので、B欄およびC欄の値は、560画素の整数倍に近似した値となる。
図8(b)は、図8(a)のD欄に示すずれ量から、4回のインターリーブ走査を繰り返し行う場合の、各走査ごとの、ずれ量に基づいて設定されるタイミング選択値を示す。この4回の繰り返し走査は、図8(b)のH欄に走査番号が0〜3の番号で示される、往路および復路を含む第1走査および第2走査からなる。ここで、図8(b)のG欄に示すずれ量は、図8(a)のD欄のずれ量に対応するものであり、図8(b)のJ欄に記載されるタイミング選択値は、図8(b)のG欄のずれ量に、走査回数ごとのインターリーブ走査による吐出画素位置の変更を加え、4で丸めたものである。また、図8(b)のI欄に記載される座標は、F欄の着弾位置およびJ欄のタイミング選択値から決定される主走査方向の位置で、画像メモリ64から部分画像情報を読み出す際のアドレス情報を形成する。
なお、この4で丸める理由は、本実施の形態1では、ラッチ信号発生回路622で、ラッチ信号位置が50μsecずつずれた、吐出周期である200μsec周期の4つのラッチ信号を生成し、これら4つのラッチ信号の中の1つを、タイミング選択レジスタ235a〜dに設定されるタイミング選択値から選択するためである。
図7に戻り、CPU60は、記録開始位置情報(x0)を、タイミング発生回路62の記録開始位置レジスタ625に設定し、図8(b)のI欄の座標を、転送手段71のメモリ制御回路63に設定し、さらに、図8(b)のJ欄に示すタイミング設定値を、ヘッド駆動制御回路23a〜dのタイミング選択レジスタ235a〜dに設定する(ステップS702)。
その後、CPU60は、往路の第1走査を行うため、部分画像情報の転送を行う(ステップS703)。そして、ホームポジションにあるキャリッジ部2は、移動を開始する。タイミング発生回路62の記録開始信号発生回路626は、移動を開始したキャリッジ部2のヘッド21aが記録開始位置に達すると、記録開始信号を、メモリ制御回路63に出力する。
メモリ制御回路63は、記録開始信号に基づいて、目的とする主走査方向位置のブラックに関する部分画像情報を読み出すアドレス情報を生成する。このアドレス情報は、ヘッド21aのノズル数分の部分画像情報を、読み出すアドレスである。そして、画像メモリ64は、このアドレス情報に基づいて、シフトレジスタ231aと接続される信号線251aに、部分画像情報をシリアル出力する。図9の信号線251a〜dに、この部分画像情報を例示する。また、これと同時に、転送手段71のタイミング発生回路62は、シフトレジスタ231aと接続される信号線261aに、部分画像情報を読み込むための転送クロックを入力する。図9の信号線261に、この転送クロックを例示する。これにより、画像メモリ64の部分画像情報が、シフトレジスタ231aに転送される。
その後、ヘッド駆動制御回路23aは、シフトレジスタ231aに転送された部分画像情報のラッチおよび吐出を行う(ステップS704)。タイミング選択レジスタ235aは、CPU60から設定されたタイミング選択値に基づいて、セレクタ236aおよびアナログセレクタ237aの選択が行われる。図9の信号線264−1〜4には、セレクタ236aに入力される4つのラッチ信号が図示されている。そして、この4つのラッチ信号の中から、タイミング選択値に基づいた1つが選択され、このタイミングで、第2のラッチ回路233aは、シフトレジスタ231aの部分画像情報をラッチする。図8(b)に示すタイミング選択値の例では、往路の第1走査のヘッド21aで、選択値は0であるので、図9の出力信号265aに示すセレクタ236aの出力は、信号線264−1と同一の信号となる。
また、ヘッド駆動制御回路23aは、このラッチの後にインク滴の吐出を行う。図9の信号線266−1〜4には、アナログセレクタ237aに入力される、4つのラッチ信号の各々に同期した4つの吐出信号が図示されている。そして、この4つの吐出信号の中から、ラッチ信号に対応する吐出信号が1つ選択され、ドライバー234aは、この吐出信号の立ち下がりのタイミングで、ラッチされた部分画像情報が吐出を意味する場合に、インク滴の吐出を行う。図8(b)に示すタイミング選択値の例では、往路の第1走査のヘッド21aで、選択値は0であるので、図9の出力信号267aに示すアナログセレクタ237aの出力は、信号線266−1と同一の信号となる。これにより、ドライバー234aは、部分画像情報である図9のラッチ信号254aが、吐出を意味する場合に、図9の出力波形255aを出力し、ヘッド21aの吐出を行う。なお、これ以後200μsec周期で同様の処理を行い、4画素分の141μm間隔で、ブラックの画像情報の記録を行う。
その後、CPU60は、往路の走査を終了したかどうかを判定する(ステップS705)。そして、往路の走査が終了していない場合には(ステップS705否定)、メモリ制御回路63の部分画像情報を読み出す主走査方向の位置情報を更新する(ステップS706)。ここで、本実施の形態1の場合の様に、4画素おきにインターリーブを行う際には、主走査方向に4画素分移動した部分画像情報のアドレスが設定される。そして、ステップS703に移行し、再度、部分画像情報の転送、ラッチおよび吐出が行われる。
また、CPU60は、図8(b)のI欄の座標値に基づき、タイミング発生回路62が、ヘッド21aの吐出開始位置から560画素分の移動を確認した場合には、シアンインク滴を吐出するヘッド21bが記録開始位置となる。そして、これ以後、ヘッド21bは、ヘッド21aと同様に、ステップS702およびS703を行い、シアンの部分画像情報の転送、ラッチおよび吐出を行う。この場合に、メモリ制御回路63に設定された補正テーブルのヘッド21bの座標に基づいて、ブラックの部分画像情報から、主走査方向に560画素分手前のシアンの部分画像情報のアドレス情報が形成される。
また、ヘッド駆動制御回路23bのタイミング選択レジスタ235bは、CPU60から設定されたタイミング選択値に基づいて、セレクタ236bおよびアナログセレクタ237bの選択を行う。そして、図9に示される4つの信号線264−1〜4の4つのラッチ信号の中から、タイミング選択値に基づいた1つが選択され、このタイミングで、第2のラッチ回路233bは、シフトレジスタ231bの部分画像情報をラッチする。図8(b)に示すタイミング選択値の例では、往路の第1走査のヘッド21bで、タイミング選択値が1であるので、図9に示す264−2が選択される。また、同様に、アナログセレクタ237bにより、図9に示す266−2が選択され、そして、この4つの吐出信号の中から、ラッチ信号に対応する吐出信号が1つ選択され、シアンのインク滴が、この吐出信号の立ち下がりのタイミングで、ラッチされた部分画像情報が吐出を意味する場合に、吐出される。なお、これにより、シアンのインク滴吐出タイミングは、ブラックと比較して、ラッチ信号の間隔である50μsec分のおくれを生じ、ヘッド21aおよび21bの移動速度706mm/secを考慮すると、706mm/sec×50μsec≒35.3μmとなり、1画素分吐出位置が接近する。そして、図8(a)のB欄に示される、ヘッド21aおよび21bの同時吐出時における、吐出パターン間隔561画素が補正され、ブラックおよびシアンのインク滴の互いに対応する画素の着弾位置を一致させる。なお、これ以後200μsec周期で同様の処理を行い、4画素分の141μm間隔で、シアンおよびブラックの画像情報が、ほぼ同一位置に記録される。
また、CPU60は、図8(b)のI欄の座標値に基づき、タイミング発生回路62が、ヘッド21aの吐出開始位置から1120画素分の移動を確認した場合には、マゼンタインク滴を吐出するヘッド21cが記録開始位置となる。そして、これ以後、ヘッド21cは、ヘッド21aおよび21bと同様に、ステップS702およびS703を行い、マゼンタの部分画像情報の転送、ラッチおよび吐出を行う。この場合に、メモリ制御回路63に設定された補正テーブルのヘッド21cの座標に基づいて、ブラックの部分画像情報から、主走査方向に1120画素分手前のマゼンタの部分画像情報のアドレス情報が形成される。
また、ヘッド駆動制御回路23cのタイミング選択レジスタ235cは、CPU60から設定されたタイミング選択値に基づいて、セレクタ236cおよびアナログセレクタ237cの選択を行う。そして、図9に示される4つの信号線264−1〜4の4つのラッチ信号の中から、タイミング選択値に基づいた1つが選択され、このタイミングで、第2のラッチ回路233cは、シフトレジスタ231cの部分画像情報をラッチする。図8(b)に示すタイミング選択値の例では、往路の第1走査のヘッド21cで、タイミング選択値が1であるので、図9に示す264−2が選択される。また、同様に、アナログセレクタ237cにより、図9に示す266−2が選択され、マゼンタのインク滴が吐出される。なお、これにより、マゼンタのインク滴吐出タイミングは、ブラックと比較して、ラッチ信号の間隔である50μsec分のおくれを生じ、ヘッド21a〜dの移動速度を考慮すると、1画素分吐出位置が接近する。そして、図8(a)のB欄に示される、ヘッド21a〜dの同時吐出時における、吐出パターン間隔1121画素が補正され、ブラックおよびマゼンタのインク滴の互いに対応する画素の着弾位置を一致させる。なお、これ以後200μsec周期で同様の処理を行い、4画素分の141μm間隔で、マゼンタ、シアンおよびブラックの画像情報が、ほぼ同一位置に記録される。
また、CPU60は、図8(b)のI欄の座標値に基づき、タイミング発生回路62が、ヘッド21aの吐出開始位置から1680画素分の移動を確認した場合には、イエローインク滴を吐出するヘッド21dが記録開始位置となる。そして、これ以後、ヘッド21dは、ヘッド21a〜cと同様に、ステップS702およびS703を行い、イエローの部分画像情報の転送、ラッチおよび吐出を行う。この場合に、メモリ制御回路63に設定された補正テーブルのヘッド21dの座標に基づいて、イエローの部分画像情報から、主走査方向に1680画素分手前のマゼンタの部分画像情報のアドレス情報が形成される。
また、ヘッド駆動制御回路23dのタイミング選択レジスタ235dは、CPU60から設定されたタイミング選択値に基づいて、セレクタ236dおよびアナログセレクタ237dの選択を行う。そして、図9に示される4つの信号線264−1〜4の4つのラッチ信号の中から、タイミング選択値に基づいた1つが選択され、このタイミングで、第2のラッチ回路233dは、シフトレジスタ231dの部分画像情報をラッチする。図8(b)に示すタイミング選択値の例では、往路の第1走査のヘッド21dで、タイミング選択値が3であるので、図9に示す264−4が選択される。また、同様に、アナログセレクタ237dにより、図9に示す266−4が選択され、イエローのインク滴が吐出される。なお、これにより、イエローのインク滴吐出タイミングは、ブラックと比較して、ラッチ信号の間隔である150μsec分のおくれを生じ、ヘッド21a〜dの移動速度を考慮すると、3画素分吐出位置が接近する。そして、図8(a)のB欄に示される、ヘッド21a〜dの同時吐出時における、吐出パターン間隔1683画素が補正され、ブラックおよびイエローのインク滴の互いに対応する画素の着弾位置を一致させる。なお、これ以後200μsec周期で同様の処理を行い、4画素分の141μm間隔で、イエロー、マゼンタ、シアンおよびブラックの画像情報が、ほぼ同一位置に記録される。
その後、CPU60は、ステップS705の主走査方向位置の更新を行いつつ、部分画像情報の転送、ラッチおよびインク滴の吐出を、すべてのヘッド21a〜dで繰り返し行い、主走査方向の印画を行う。そして、ブラックのヘッド21aは、主走査方向の端部に達すると、ステップS702およびS703の部分画像情報の転送、ラッチおよびインク滴の吐出を停止し、以下順次、さらに560画素分移動の後にシアンのヘッド21bを停止し、さらに1120画素分移動の後にマゼンタのヘッド21cを停止し、さらに1680画素分移動の後にイエローのヘッド21dを停止し、メモリ制御回路63は、記録終了信号をCPU60に出力する。
その後、CPU60は、記録終了信号を確認し、往路の走査が終了した場合には(ステップS705肯定)、キャリッジ部2の移動を停止し、インターリーブ走査がすべて終了したかどうかを判定する(ステップS707)。ここで、インターリーブ走査がすべて終了していない場合には(ステップS707否定)、副走査方向位置の更新を行う(ステップS709)。ここで、CPU60は、副走査モータ42の駆動により、記録媒体1を、所定量だけ副走査方向へ移動する。
その後、CPU60は、復路の走査を行うため、ステップS702に移行し、ステップS702では、記録開始位置情報を、記録開始位置レジスタ625に設定し、図8(b)のI欄に示す座標を、メモリ制御回路63に設定し、図8(b)のJ欄に示すタイミング設定値を、タイミング選択レジスタ235a〜dに設定する。そして、主走査モータ41を往路から復路方向の回転に変更し、キャリッジ部2の復路方向への移動を開始する。なお、記録開始位置レジスタ625には、往路のブラックーイエロー間の着弾位置距離画素数、イエローインクの往路復路間の着弾距離画素数、さらに主走査方向の画像画素数を、加算したものが設定される。例えば、図8を用いた例では、各々、1683画素、6画素、2880画素となり、x0+1683+6+2880=x0+4569が、記録開始位置レジスタ625に設定される。また、図8(b)のI欄の座標およびJ欄に示すタイミング設定値は、復路の第1走査に示される情報が用いられる。
その後、CPU60は、往路と同様にステップS703〜S706の処理を行い、復路での印画を行う。なお、復路方向では、イエローのヘッド21dから、メモリ制御回路63に設定されたヘッドごとの座標に基づいた部分画像情報の転送、ラッチおよびインク滴の吐出を開始し、それ以後順次、図8(b)のI欄の座標値に基づいて、560画素分移動するとマゼンタのヘッド21cの駆動を開始し、1120画素分移動するとシアンのヘッド21bの駆動を開始し、1684画素分移動するとブラックのヘッド21aの駆動を開始する。
ここで、復路の第1走査の例として、イエローおよびマゼンタのインク滴着弾位置を中心にした動作を説明する。イエローに対応するヘッド駆動制御回路23dのタイミング選択レジスタ235dには、図8(b)から、3のタイミング選択値が設定される。従って、着弾位置は、3画素分復路走査方向に移動する。記録開始信号発生回路626は、記録開始信号を、キャリッジ部2が、ブラックに対応するヘッド21aの往路における記録開始位置から4569画素移動したときに発生する。そして、往路のブラックーイエロー間の着弾位置距離である1683画素、イエローインクの往路および復路間での着弾位置距離である6画素を考慮すると、復路のイエローインクの記録開始位置は、往路の記録開始位置から、4569−1683−6−3=2877画素はなれた位置となる。往路で最後に吐出されたインク滴の着弾位置は、往路の記録開始位置から、2876画素はなれているので、復路のイエローインクの記録開始位置は、往路の最後の記録開始位置より、1画素分往路走査方向側に移動する。
また、マゼンタに対応するヘッド駆動制御回路23cのタイミング選択レジスタ235cには、図8(b)から、2のタイミング選択値が設定される。従って、3が設定されるイエローのヘッド21dと比較して、マゼンタヘッド21cは、50μsec早く駆動され、同時駆動の場合と比較して1画素分着弾位置が離れる。ヘッド21cおよび21dを同時駆動する場合の着弾位置は、図8(b)から、559画素離れているので、上述した補正により、着弾位置間隔は、概ね560画素となり、イエローインクの復路記録開始位置、すなわち往路着弾位置の1画素往路走査方向側にマゼンタインク滴が記録される。以後、200μsec周期で全く同様の処理を行い、さらに、シアンおよびブラックに関しても同様の処理により、4色のインク滴が概ね同じ位置、すなわち往路の着弾位置よりも1画素往路走査方向側に記録される。
その後、CPU60は、ステップS705の主走査方向位置の更新を行いつつ、部分画像情報の転送、ラッチおよびインク滴の吐出を、すべてのヘッド21a〜dで繰り返し行い、復路の主走査方向の印画を行う。そして、イエローのヘッド21dは、主走査方向の端部に達すると、ステップS702およびS703の部分画像情報の転送、ラッチおよびインク滴の吐出を停止し、以下順次、さらに560画素分移動の後にマゼンタのヘッド21cを停止し、さらに1120画素分移動の後にシアンのヘッド21bを停止し、さらに1684画素分移動の後にブラックのヘッド21aを停止し、メモリ制御回路63は、記録終了信号をCPU60に出力する。
その後、CPU60は、ステップS705で記録終了信号を確認し、復路の走査が終了した場合には、キャリッジ部2の移動を停止し、ステップS707で、さらにインターリーブ走査がすべて終了したかどうかを判定する。ここで、インターリーブ走査がすべて終了していない場合には、副走査方向位置を更新するため、CPU60は、ステップS709に移行し、副走査モータ42の駆動により、記録媒体1を、所定量だけ副走査方向へ移動する。
その後、CPU60は、再度往路の走査を行うため、ステップS702に移行し、ステップS702では、記録開始位置情報を、記録開始位置レジスタ625に設定し、図8(b)のI欄に示す座標を、メモリ制御回路63に設定し、図8(b)のJ欄に示すタイミング設定値を、タイミング選択レジスタ235a〜dに設定する。そして、主走査モータ41を復路から往路方向の回転に変更し、キャリッジ部2の往路方向への移動を開始する。なお、記録開始位置レジスタ625には、往路の記録開始位置であるx0が設定される。また、図8(b)のI欄の座標および同J欄に示すタイミング設定値として、往路の第2走査に示される値が用いられる。この往路の第2走査では、タイミング選択値が、往路の第1走査と比較して、2つ増分された値が用いられる。これにより、着弾位置は、往路の第1走査と比較して、2画素往路走査方向側となる。なお、タイミング選択値は、4で丸められているので、4以上の場合には、I欄の座標に加算される。
その後、CPU60は、ステップS705の主走査方向位置の更新を行いつつ、往路の主走査方向の印画を行う。そして、ヘッド21a〜dが、主走査方向の端部に達すると順次停止し、メモリ制御回路63は、記録終了信号をCPU60に出力する。
その後、CPU60は、ステップS705で記録終了信号を確認し、往路の走査が終了した場合には、キャリッジ部2の移動を停止し、ステップS707で、さらにインターリーブ走査がすべて終了したかどうかを判定する。ここで、インターリーブ走査がすべて終了していない場合には、副走査方向位置を更新するためステップS709に移行し、CPU60は、副走査モータ42の駆動により、記録媒体1を、所定量だけ副走査方向へ移動する。
その後、CPU60は、再度復路の走査を行うため、ステップS702に移行し、ステップS702では、記録開始位置情報を、記録開始位置レジスタ625に設定し、図8(b)のI欄に示す座標を、メモリ制御回路63に設定し、図8(b)のJ欄に示すタイミング設定値を、タイミング選択レジスタ235a〜dに設定する。そして、主走査モータ41を往路から復路方向の回転に変更し、キャリッジ部2の復路方向への移動を開始する。なお、記録開始位置レジスタ625には、復路の第1走査と同様に、復路の記録開始位置であるx0+4569が設定される。また、図8(b)のI欄の座標および同J欄に示すタイミング設定値は、復路の第2走査に示される情報が用いられる。この復路の第2走査では、タイミング選択値が、往路の第1走査と比較して、3つ増分された値が用いられる。これにより、着弾位置は、往路の第1走査と比較して、3画素往路走査方向側となる。なお、タイミング選択値は、4で丸められているので、4以上の場合には、I欄の座標に加算される。
その後、CPU60は、ステップS705の主走査方向位置の更新を行いつつ、復路の主走査方向の印画を行う。そして、ヘッド21a〜dが、主走査方向の端部に達すると順次停止し、メモリ制御回路63は、記録終了信号をCPU60に出力する。
その後、CPU60は、ステップS705で記録終了信号を確認し、復路の走査が終了した場合には、キャリッジ部2を停止し、ステップS707で、さらにインターリーブ走査がすべて終了したかどうかを判定する。ここで、インターリーブ走査がすべて終了した場合には、すべてのラインの印画が終了したかどうかを判定する(ステップS708)。そして、すべてのラインの印画が終了していない場合には(ステップS708否定)、副走査方向位置を更新するためステップS709に移行し、CPU60は、副走査モータ42の駆動により、記録媒体1を所定量だけ副走査方向へ移動する。そして、ステップS702に移行し、新たなラインで記録を再度行う。なお、画像メモリ64に必要とされる部分画像情報が存在しない場合には、適宜ホストコンピュータからの補充を行う。
また、CPU60は、すべてのラインの印画が終了した場合には(ステップS708肯定)、キャリッジ部2をホームポジションに戻して、本処理を終了する。
上述してきたように、本実施の形態1では、転送手段71が、タイミング発生回路62により、ヘッド21a〜21dの部分画像情報を、吐出周期の複数分の1の繰り返しの周期内に、同一タイミングで、画像メモリ64からヘッド駆動制御回路23a〜dのシフトレジスタ231a〜dに転送し、ヘッド駆動制御回路23a〜dは、第2のラッチ回路233a〜dにより、シフトレジスタ231a〜dの部分画像情報を、吐出周期を有し、吐出周期の前記複数分の1だけ各々タイミングが異なる前記複数分のラッチ信号のいずれか1つに同期してラッチし、ドライバー部により、このラッチ信号に同期して、シフトレジスタ231a〜dの部分画像情報に基づいたヘッドの吐出駆動を行うこととしているので、ヘッド内の簡易な回路構成で、吐出周期の複数分の1まで、インク滴の吐出タイミングを制御し、インク滴の着弾位置のばらつきを減少させ、ひいては記録画像の画質を向上させることができる。
また、本実施の形態1では、ヘッド21a〜dにシェアモード型のピエゾヘッドを用いたが、他の型のピエゾヘッドを用いることもでき、また、ノズルに熱を加え、ノズル内のインクに気泡を発生させインクの吐出を行う方式等のヘッドを用いることもできる。なお、これらのヘッドを用いる場合には、ドライバー234aは、ヘッドに対応したものとされる。
また、本実施の形態1では、ヘッド駆動制御回路23a〜dのタイミング選択レジスタ235a〜dと、タイミング発生回路62の記録開始位置レジスタ625と、メモリ制御回路63とに対して、CPU60は、走査ごとに、タイミング選択値、記録開始位置および座標を書き換えることとしたが、インターリーブ走査ごとのこれら各情報を、一括して書込み、それ以後、走査ごとに、この一括情報を、タイミング選択レジスタ235a〜d、記録開始位置レジスタ625およびメモリ制御回路63内で循環的に用いる様にして、CPU60の負荷を軽減することもできる。
また、本実施の形態1では、往路および復路の両路において、画像情報の記録を行うこととしたが、往路あるいは復路のいずれか1方向のみで記録を行うこととすることもできる。これによれば、往路あるいは復路のみの確認パターン11に基づいて、補正テーブルが設定される。
また、本実施の形態1では、信号線264―1〜4および信号線266―1〜4に示す、50μsec間隔の4つのヘッド駆動タイミング信号により、1画素単位で着弾位置の制御を行うこととしたが、タイミング発生回路62に存在する逓倍回路621の逓倍数を異なった値とし、任意の単位で着弾位置を制御することもできる。例えば、逓倍数を4とし、25μsec間隔の8つのヘッド駆動タイミング信号により、1/2画素単位で着弾位置の制御を行うこともできる。
また、本実施の形態1では、一回の走査で4画素ごとにインク滴の吐出を行い、この吐出位置を変えた4回のインターリーブ走査で、1つのライン上に完全な画素列を構成することとしたが、ヘッドの吐出周期200μsecおよびキャリッジ部2の移動速度706mm/secの比を変更することにより、一回の走査での吐出周期を変えることもできる。例えば、キャリッジ部2の移動速度のみを、1/4の176.5mm/secとすると、吐出周期は、35μmとなり、一回の走査で、1つのライン上に完全な画素列を構成することができる。また、50μsec間隔の4つのヘッド駆動タイミング信号により、吐出タイミングの制御を行えば、1/4画素単位で着弾位置を制御することができる。
また、本実施の形態1では、ヘッド21a〜dは、キャリッジ部2に固定され、記録媒体1からの高さは、不変であることとしたが、ヘッド21a〜dの高さ調節の機構を備える際には、ヘッド21a〜dの高さ検出のセンサを設け、この高さ情報に基づいて、往路と復路の着弾位置ずれを補正し、より確度の高い補正テーブルとすることもできる。また、記録媒体1の厚さが異なる場合には、同様に、記録媒体1の厚さを検出するセンサあるいはオペレータによる厚さの入力情報に基づいて、往路と復路の着弾位置を補正し、より確度の高い補正テーブルとすることもできる。
(実施の形態2)
ところで、上記実施の形態1では、キャリッジ部2は、ブラック、シアン、マゼンタおよびイエローに対応する4つのヘッド21a〜dを有することとしたが、各色ごとに2つのヘッドからなる合計8つのヘッドを有し、かつ各色の2つのヘッドを、副走査方向に、ノズル間隔の半分だけずらして配置した構成とすることもできる。そこで、本実施の形態2では、キャリッジ部2が、各色2つの合計8つのヘッドを有する場合を示すことにする。
ここで、本実施の形態2にかかるインクジェット記録装置の電気的な構成および動作は、キャリッジ部2を除いて、図4に示すインクジェット記録装置10と全く同様であるので詳しい説明を省略し、異なる部分のみを記す。
図10は、本実施の形態2にかかるインクジェット記録装置のキャリッジ部102が有する8つのヘッド21aa、21ab、21ba、21bb、21ca、21cb、21da、21db(以下、21aa〜dbと略称する)の構成を示す図である。図10(a)は、ヘッド21aa〜dbの主走査方向の側面図である。ヘッド21aaおよび21abは、ブラックのインク吐出用のヘッドであり、ヘッド21baおよび21bbは、シアンのインク吐出用のヘッドであり、ヘッド21caおよび21cbは、マゼンタのインク吐出用のヘッドであり、ヘッド21daおよび21dbは、イエローのインク吐出用のヘッドである。これらヘッド21aa〜dbは、キャリッジ部2のヘッド21a〜dと同様の色順序で配置される。
また、図10(b)は、キャリッジ部102に存在するヘッド21aa〜dbを、下方のノズルが存在する方向から見た図である。ここで、各色の2つのヘッド、例えば、ヘッド21aaおよび21abは、ノズル間隔の半分だけ、副走査方向にずれて配設される。図10(b)の例では、ノズル間隔は、141.1μmであるので、この半分の70.55μmだけ、同色のヘッド同士は、相互に位置がずらされる。
また、キャリッジ部102のヘッド駆動制御回路は、図4に示すヘッド21a〜dに対する4つのヘッド駆動制御回路23a〜dと全く同様に、ヘッド21aa〜dbに対する図示しない8つのヘッド駆動制御回路23aa〜dbを有する。ここで、ヘッド駆動制御回路23aa〜dbの電気的構成は、図1に示すヘッド駆動制御回路23aと全く同様である。
つぎに、キャリッジ部102の動作について説明する。キャリッジ部102のヘッド21aa〜dbは、図7のフローチャートおよび図9のタイムチャートに示すキャリッジ部2の動作と全く同様に主走査方向の走査および副走査方向の走査を行う。ここで、8つのヘッド21aa〜dbは、同色のヘッドであっても、ヘッドの特性のばらつきにより、インク滴の吐出速度および方向にばらつきがあり、また、ヘッドの配設位置のばらつきにより、記録媒体1との距離にばらつきが生じ、ひいては、着弾位置のばらつきが生じる。従って、4つのヘッド21a〜dに対する図6(b)の確認パターン11は、8つのヘッド21aa〜dbに対する同様の新たな確認パターンとされ、さらにこの確認パターンから、図8と同様の補正テーブルが求められる。そして、この補正テーブルに基づいて、ヘッド21aa〜dbごとに、インク滴の吐出タイミングが補正される。
上述してきたように、本実施の形態2では、キャリッジ部102は、ブラック、シアン、マゼンタおよびイエローごとに2つのヘッドからなる合計8つのヘッドを有し、かつ各色の2つのヘッドを、副走査方向に、ノズル間隔の半分だけずらして配置した構成としているので、ヘッド内の簡易な回路構成で、インク滴の吐出周期の複数分の1まで、吐出タイミングを制御し、インク滴の主走査方向の着弾位置のばらつきを減少させ、ひいては記録画像の画質を向上させると同時に、副走査方向のノズルピッチを2倍にしたと同様の、高密度印画、例えば、ノズル間隔が70.55μmの1024個のノズルを有する1つのヘッドと同様の印画を行うことができる。
(実施の形態3)
ところで、上記実施の形態1では、ヘッド駆動制御回路23aのシフトレジスタ231aに読み込まれた部分画像情報を、第2のラッチ回路233aでラッチし、この第2のラッチ回路233aの出力でドライバー234aを制御することとしたが、シフトレジスタ231aおよび第2のラッチ回路233a間に、さらにもう一段のラッチ回路を設け、画像メモリ64からシフトレジスタ231aに部分画像情報を転送する転送時間を、長いものにすることもできる。そこで、本実施の形態3では、ヘッド駆動制御回路23a〜dに、もう一段のラッチ回路を設け、部分画像情報を、長い転送時間を持ってシフトレジスタ231aに転送する場合を示す。
ここで、本実施の形態3にかかるインクジェット記録装置10の電気的な構成および動作について説明する。図11は、本実施の形態3にかかるヘッド21aに対応するヘッド駆動制御回路123aの構成を示すブロック図である。なお、ヘッド21b〜dに対応するヘッド駆動制御回路123b〜dは、ヘッド駆動制御回路123aと全く同様であるので説明を省略する。また、ヘッド駆動制御回路123a〜dは、図4のヘッド駆動制御回路23a〜dに対応するもので、その他の部分は、図4と全く同様であるので説明を省略する。
図11のヘッド駆動制御回路123aは、シフトレジスタ1231a、第1のラッチ回路1232a、第2のラッチ回路1233a、セレクタ1236a、タイミング選択レジスタ1235a、並びに、ドライバー部をなすドライバー1234aおよびアナログセレクタ1237aを含む。そして、これらの構成ブロックは、信号線1251a、1261、1262、1252a、1253a、1254a、1267a,1264―1〜4および1266―1〜4により、相互にあるいは外部の構成ブロックと接続される。なお、添字a〜dの付していない番号は、ヘッド駆動制御回路123a〜dで、共通に用いられる信号線を現す。
シフトレジスタ1231aは、タイミング発生回路62からの転送クロックに同期して、画像メモリ64から部分画像情報を取得する。
第1のラッチ回路1232aは、シフトレジスタ1231aに読み込まれた部分画像情報を、タイミング発生回路62からのインク滴の吐出周期に同期したラッチ信号でラッチする。
第2のラッチ回路1233aは、第1のラッチ回路1232aにラッチされたビット単位の部分画像情報を、セレクタ1236aからの選択されたラッチ信号のタイミングでラッチし、保持する。
ドライバー1234aは、第2のラッチ回路1233aにラッチされたビット単位の部分画像情報に基づいて、ヘッド21aを駆動する駆動波形の生成を行う。ここで、ドライバー1234aの入力側は、アナログセレクタ1237aに接続され、ヘッド21aの吐出タイミング信号が入力し、ドライバー1234aの出力側は、ヘッド21aに接続され、駆動波形が出力される。そして、ドライバー1234aは、部分画像情報が、例えば‘1’の場合には、駆動波形を出力し、ヘッド21aを駆動し、インク滴の吐出を行う。また、ドライバー1234aは、部分画像情報が、例えば‘0’の場合には、アナログセレクタ237aからの吐出タイミング信号に基づいた、駆動波形の出力を行わず、ヘッド21aを駆動せず、インク滴の吐出を行わない。
タイミング選択レジスタ1235aは、CPU60を介して、ヘッド駆動制御回路123a〜dごとのラッチタイミング情報を入力し、セレクタ1236aおよびアナログセレクタ1237aで、ラッチ信号および吐出タイミング信号を選択する。
セレクタ1236aおよびアナログセレクタ1237aは、タイミング選択レジスタ1235aからの選択信号に応じて、タイミング発生回路62および駆動波形発生回路22からのラッチ信号および吐出タイミング信号を選択する。
つづいて、本実施の形態3で新たに付加された第1のラッチ回路1232aの動作を中心に、ヘッド駆動制御回路123aの動作を説明する。図12は、ヘッド駆動制御回路123aの各部の信号線情報を示すタイムチャートである。なお、図12のタイミングチャートで、信号線1264―1〜4および1266―1〜4に示す信号は、図9に示す、信号線264―1〜4および266―1〜4と全く同様である。
制御部であるCPU60は、画像メモリ64からシフトレジスタ1231aに部分画像情報の転送を行う。この転送は、信号線1261の転送クロックに同期して、すべてのヘッド駆動制御回路123a〜dのシフトレジスタ1231a〜dに対して同時に行われる。ここで、実施の形態1にかかる図9の信号線261では、転送クロック83.3nsec周期とし、512ビットのノズルごとの吐出情報を、ラッチ信号の繰り返し周期50μsec以内に転送することとしたが、本実施の形態3にかかる図12の信号線1261では、転送クロック333nsec周期とし、512ビットのノズルごとの吐出情報を,転送の繰り返し周期である200μsec以内に転送することとする。従って、転送クロックの周波数は、概ね4分の1となる。
その後、第1のラッチ回路1232aは、シフトレジスタ1231aの部分画像情報を、信号線1262に示す、タイミング発生回路62からの200μsec周期のラッチ信号に同期してラッチする。
その後、セレクタ1236aは、実施の形態1と同様に、タイミング選択レジスタ1235aに設定された図8(b)のタイミング選択値に基づいて、信号線1264―1〜4のラッチ信号の中から1つのラッチ信号を選択し、第2のラッチ回路1233aに出力する。なお、図12では、セレクタ1236aが、信号線1264―1のラッチ信号を選択し、セレクタ1236aと第2のラッチ回路1233aを接続する信号線1265aにに出力する例が図示されている。
その後、アナログセレクタ1237aは、実施の形態1と同様に、タイミング選択レジスタ1235aに設定された図8(b)のタイミング選択値に基づいて、信号線1266―1〜4の吐出信号の中からラッチ信号に対応する吐出信号を選択し、ドライバー1234aに出力する。なお、図12では、アナログセレクタ1237aが、信号線1266―1の吐出信号を選択し、アナログセレクタ1237aとドライバー1234aを接続する信号線1267aに出力する例が図示されている。また、同時に、ドライバー1234aに出力されるヘッド21aの駆動波形も、信号線1255aに示す。
上述してきたように、本実施の形態3では、転送手段71が、タイミング発生回路62により、ヘッド21a〜dの部分画像情報を、吐出周期の繰り返しの周期内に、同一タイミングで、画像メモリ64からヘッド駆動制御回路123a〜dのシフトレジスタ1231a〜dに転送し、ヘッド駆動制御回路123a〜dは、第1のラッチ回路1232a〜dにより、吐出周期で、シフトレジスタ1231a〜dの部分画像情報をラッチし、第2のラッチ回路1233a〜dにより、第1のラッチ回路1232a〜dの部分画像情報を、吐出周期を有し、この吐出周期の複数分の1だけ各々タイミングが異なる前記複数分のラッチ信号のいずれか1つに同期してラッチし、ドライバー部により、このラッチ信号に同期して、シフトレジスタ1231a〜dの部分画像情報に基づいたヘッドの吐出駆動を行うこととしているので、転送時間を、吐出周期にまで長くし、転送クロックを低周波数化しあるいは、ヘッドのノズル数が多い場合に、より多くの部分画像情報を含んだ転送を行い、ヘッド内の簡易な回路構成で、吐出周期の複数分の1まで、インク滴の吐出タイミングを制御し、インク滴の着弾位置のばらつきを減少させ、ひいては記録画像の画質を向上させることができる。
特に、キャリッジ部2に設けられるヘッド駆動制御回路123aおよびインクジェット記録装置10の本体に設けられる画像メモリ64は、長尺のフレキシケーブルで接続されるので、このケーブル上を転送される部分画像情報の低周波数化は、部分画像情報のノイズによる劣化を抑制すると同時に周囲に放射する電磁ノイズの軽減にもつながり、さらには、低周波数化することによる、部品コストの低減を計ることもできる。
また、本実施の形態3では、実施の形態1と同様に、ヘッド21a〜dにシェアモード型のピエゾヘッドを用いたが、他の型のピエゾヘッドを用いることもでき、また、ノズルに熱を加え、ノズル内のインクに気泡を発生させインクの吐出を行う方式等のヘッドを用いることもできる。なお、これらのヘッドを用いる場合には、ドライバー1234aは、ヘッドに対応したものとされる。
また、本実施の形態3では、実施の形態1と同様に、ヘッド駆動制御回路123a〜dのタイミング選択レジスタ1235a〜dと、タイミング発生回路62の記録開始位置レジスタ625と、メモリ制御回路63とに対して、CPU60は、走査ごとに、タイミング選択値、記録開始位置および座標を書き換えることとしたが、インターリーブ走査ごとのこれら各情報を、一括して書込み、それ以後、走査ごとに、この一括情報を、タイミング選択レジスタ1235a〜d、記録開始位置レジスタ625およびメモリ制御回路63内で循環的に用いる様にして、CPU60の負荷を軽減することもできる。
また、本実施の形態3では、実施の形態1と同様に、往路および復路の両路において、画像情報の記録を行うこととしたが、往路あるいは復路のいずれか1方向のみで記録を行うこととすることもできる。これによれば、往路あるいは復路のみの確認パターン11に基づいて、補正テーブルが設定される。
また、本実施の形態3では、実施の形態1と同様に、信号線1264―1〜4および信号線1266―1〜4に示す、50μsec間隔の4つのヘッド駆動タイミング信号により、1画素単位で着弾位置の制御を行うこととしたが、タイミング発生回路62に存在する逓倍回路621の逓倍数を異なった値とし、任意の単位で着弾位置を制御することもできる。例えば、逓倍数を4とし、25μsec間隔の8つのヘッド駆動タイミング信号により、1/2画素単位で着弾位置の制御を行うこともできる。
また、本実施の形態3では、実施の形態1と同様に、一回の走査で4画素ごとにインク滴の吐出を行い、この吐出位置を変えた4回のインターリーブ走査で、1つのライン上に完全な画素列を構成することとしたが、ヘッド駆動周期200μsecおよびキャリッジ部2の移動速度706mm/secの比を変更することにより、一回の走査での吐出周期を変えることもできる。例えば、キャリッジ部2の移動速度のみを、1/4の176.5mm/secとすると、吐出周期は、35μmとなり、一回の走査で、1つのライン上に完全な画素列を構成することができる。また、50μsec間隔の4つのヘッド駆動タイミング信号により、吐出タイミングの制御を行えば、1/4画素単位で着弾位置を制御することができる。
また、本実施の形態3では、実施の形態1と同様に、ヘッド21a〜dは、キャリッジ部2に固定され、記録媒体1からの高さは、不変であることとしたが、ヘッド21a〜dの高さ調節の機構を備える際には、ヘッド21a〜dの高さ検出のセンサを設け、この高さ情報に基づいて、補正テーブルの値を補正し、より確度の高い補正テーブルとすることもできる。また、記録媒体1の厚さが異なる場合には、同様に、記録媒体1の厚さを検出するセンサあるいはオペレータによる厚さの入力情報に基づいて、補正テーブルの値を補正し、より確度の高い補正テーブルとすることもできる。
また、本実施の形態3では、実施の形態1と同様に、ヘッド駆動制御回路123a〜dは、4つのヘッド21a〜dを駆動することとしたが、実施の形態2と同様の8つのヘッド21aa〜dbを駆動することもできる。この場合には、8つのヘッド21aa〜dbごとに、8つのヘッド駆動制御回路123aa〜dbを設け、また、図6の確認パターン11に対応する8つのヘッド21aa〜dbの確認パターンに基づいた、補正テーブルにより補正が行われる。