JP4435438B2

JP4435438B2 - デジタル無線同期復調回路

Info

Publication number: JP4435438B2
Application number: JP2001064915A
Authority: JP
Inventors: 博次赤堀
Original assignee: Oki Semiconductor Co Ltd
Current assignee: Lapis Semiconductor Co Ltd
Priority date: 2001-03-08
Filing date: 2001-03-08
Publication date: 2010-03-17
Anticipated expiration: 2021-03-08
Also published as: JP2002271433A

Description

【０００１】
【発明の属する技術分野】
本発明は、デジタル無線装置の復調装置に関するもので、とくに、システム固有のフレーム同期信号の信号パターンが予めわかっている復調用クロックの再生回路に関する。
【０００２】
【従来の技術】
一般にデジタル無線用の復調回路では、復調用の基準信号を得るために、受信されたランダムな信号中から送信側のクロック成分を抽出する。極めて短時間に正確なクロック成分を抽出するためには、送信側でいわゆるプリアンブルパターンと呼ばれる規則的に繰り返される連続信号を送出し、受信側の復調回路内でプリアンブルパターンから基準位相となる規則的なベースバンド変位を抽出する。
【０００３】
この方法を用いると、プリアンブルパターンによりクロック成分の抽出を効率的に行うことができるが、他方、確実に正確なクロック同期成分を抽出しようとするためには、受信した信号の位相差の大きさにより数十ビットもの十分な長さのプリアンブルが必要となる。しかしながら、プリアンブルパターンには伝送すべき情報内容のデータが含まれないため、プリアンブルの挿入ビット数だけデータビット数が削減され、その結果、伝送効率は低下する。このために通常は、短時間に急速にクロック同期をとる必要のある通信の最初にのみ挿入されるケースも多い。
【０００４】
クロック同期成分が抽出されたあとは、安定にクロック同期を維持できることになる。しかし、受信電界が弱くノイズ成分が無視できなかったり、通信中に受信電波が何らかの理由により途切れたりすると、ノイズ成分によりクロック同期が不安定になり、伝送誤り率の劣化を招くことになる。また、ランダムな信号成分のなかからクロック同期成分を抽出するため、プリアンブルパターンが通信の最初にだけ挿入される場合には、同期化までの時間が長くなり、信号データの受信動作が不安定になる。
【０００５】
この問題を解決するために、システム固有のフレーム同期ワードのパターンが予めわかっている場合に、この同期ワード信号を用いて正確なクロック成分を抽出する方法が提案されている。この方法は、一般的な遅延検波復調回路の後に同期ワードの受信タイミングを判定する回路を付加するものである。より詳細には、同期ワードに相当するベースバンド情報を予め持って、その１シンボル差分パターンとの相関を演算する。同期状態ではその相関がピークとなるから、相関がピークとなる位置を検出し、その位置情報に基づいて、入力ベースバンド信号の位相を補正したのち、位相判定回路において復調する。
【０００６】
【発明が解決しようとする課題】
フレーム同期ワードパターン信号を用いた場合、正確なクロック同期を抽出するために、レジスタの段数は、フレーム同期信号のシンボル数をNとすると、
レジスタ段数＝(N-2)×サンプリングレート＋1
という非常に多くのシフトレジスタ段数を必要とする。
【０００７】
本発明はこのような従来技術の欠点を解消し、予め復調回路内で持っているフレーム同期ワードパターンを使用して入力信号の同期タイミングを検出する、回路規模の小さいデジタル無線同期復調回路を提供することを目的とする。
【０００８】
【課題を解決するための手段】
そこで本発明によれば、入力ベースバンド信号とこれを１シンボル分遅延した信号との差分信号を蓄積するシフトレジスタを用い、シフトレジスタのシンボル間隔単位での出力と予め貯えられた同期ワードパターンの各シンボルデータの差分情報との差を計算して、その位相差をシフトクロック毎に累計した値が最小値となるシフトレジスタの出力タイミング（シフトクロックタイミング）を検出し、この検出されたタイミングに応じて再生シンボルクロックの位相を修正するクロック再生回路において、クロック再生出力と入力ベースバンド差分信号の位相差の状況に応じて、入力ベースバンド差分信号を蓄積転送するシフトレジスタのシフトクロックのタイミングを可変することにより、必要なシフトレジスタの段数を一定段数以下に削減可能としている。
【０００９】
本発明によれば、到来する同期ワードパターンを使用してクロック同期を行うデジタル無線同期復調回路は、入力ベースバンド信号とベースバンド信号を１シンボル分遅延した信号との差分を得る差分手段と、この差分を蓄積する所定の段数のシフトレジスタ手段と、シフトレジスタ手段のシフトクロックを生成するレジスタシフトタイミング制御手段と、同期ワードパターンの１シンボル遅延差分を記憶する第１の記憶手段と、シフトレジスタ手段からシンボル間隔単位に読み出された入力ベースバンド差分信号と第１の記憶手段から再生クロックに応動して読み出された同期ワード１シンボル遅延差分信号との差をシフトタイミング毎に演算する差分演算手段と、同期ワード区間にわたって差分演算手段の演算した差の和を算出する累算手段と、この和を記憶する第２の記憶手段と、第２の記憶手段に記憶されたシフトタイミング毎の同期ワード期間の差分累算値のなかで最小となるシフトタイミングを検出するタイミング検出手段と、検出されたシフトタイミングに応じて再生シンボルクロックのタイミングを修正するタイミング修正手段とを含み、これによってレジスタシフトタイミング制御手段は、シフトクロックのシフト時間間隔を可変とする。
【００１０】
【発明の実施の形態】
以下、添付図面を参照して本発明によるデジタル無線同期復調回路の実施例を詳細に説明する。図１は本発明によるデジタル無線同期復調回路の実施例の構成を示すブロック図である。図２は、同実施例における同期ワード位相差検出回路の詳細構成例を示し、図３は、その動作を説明するためのタイムチャートである。
【００１１】
図１において、デジタル無線同期復調回路の入力101にはベースバンド入力位相信号が入力され、これは受信遅延検波信号の位相情報である。ベースバンド入力位相信号101は1シンボル遅延回路102および差分回路103に供給される。差分回路103は、ベースバンド入力位相信号101と1シンボル遅延回路102の出力信号104との差分を演算し、その差分を示す差信号105を出力して、後述する自動位相制御回路(AFC) 106およびクロック再生回路107へ供給する差分算出回路である。自動位相制御回路106は、後述するベースバンド位相修正信号152に基づいて差分信号105の絶対位相を調整し、出力112を判定回路108へ供給する回路である。差分信号105はまたクロック再生回路107へも供給され、クロック再生回路107は同期復調用クロックの再生を行う。クロック再生回路107は、後述するシンボルクロック同期修正信号151を受けて、後述する判定回路でのデータ打ち抜き用クロック再生のタイミング修正を行う。その出力クロック111は判定回路108へ供給されてデータの判別の基準クロックとなる。判定回路108は、両入力111および112による判定結果の再生データ109を出力する。なお、以降の説明において、信号は、その現れる信号線の参照符号によって指定する。
【００１２】
差分回路103からの差分出力105はまた、シンボルシフトレジスタ120へも供給される。シンボルシフトレジスタ120は、図２を参照して後述する複数(N-1)xm段のシフトレジスタ120-1〜120-m(N-1)から構成され（m、Nは自然数）、入力された差分信号105をレジスタシフトタイミング制御部160からのシフトクロック161により順次シフトし、シンボル間隔単位のシフトデータ121を出力する。シフトデータ121は位相修正回路124に供給され、絶対位相修正される。位相修正回路124は、後述するシステム固有の同期ワードパターンの位相信号127を基準としてシンボルシフトレジスタ出力121の絶対位相を修正する回路である。位相修正回路124は、絶対位相修正したシフトデータ125を差算回路130へ供給するとともに、修正位相信号126を出力し、後者をタイミング演算部150へ供給する。タイミング演算部150は、これによってベースバンド位相修正信号152の修正を行う。
【００１３】
ところで、本装置は同期ワード差分情報メモリ128を有し、これはシステム固有の同期ワードに関する１シンボル遅延差分情報を記憶する記憶装置である。この１シンボル遅延差分情報は、クロック再生回路107のクロックを基準としたタイミング信号110に応動してメモリ110から読み出され、シンボル単位の差分信号129として差算回路130へ供給される。差算回路130は、前述の位相修正回路出力125と同期ワード差分信号129との差をシンボル単位に計算し、差算結果の合計値131を出力して累算値メモリ140へ供給する差分演算回路である。累算値メモリ140はこの差算結果の合計値131を記憶する記憶回路であり、これに記憶された差算データは後述するレジスタシフトタイミング毎に順次読み出されてタイミング演算回路150に供給される。
【００１４】
タイミング演算回路150は、この累算値が最小になるレジスタシフトタイミングを検出する演算回路である。検出したレジスタシフトタイミングは送信側のクロック位相と同期したタイミングであり、このタイミングを基準としてタイミング演算回路150は、自動位相制御回路106およびクロック再生回路107にそれぞれベースバンド位相修正信号152およびシンボルクロック同期修正信号151を出力する。タイミング演算回路150はまた、レジスタシフトタイミング制御部160に対しレジスタシフトクロック161の動作モードを制御する信号153を供給する。
【００１５】
レジスタシフトタイミング制御部160は、タイミング演算回路150からの動作モード制御信号153に応じてシンボルシフトレジスタ120のシフト動作タイミング制御信号(シフトクロック)161を出力し、シフトレジスタ120のシフト動作タイミングを制御する制御回路である。
【００１６】
図２にシフトレジスタ120、同期ワード差分情報メモリ128および差算回路130の詳細ブロック構成を示す。シンボルシフトレジスタ120は図２に示すように、1シンボル区間Tごとにｍ段のシフトレジスタにより構成される。この段数ｍは、1シンボル区間Tを分割する精度により予め決められた値に設定される。値ｍは、後述するように従来の[シンボル数×１シンボル区間のサンプル数]よりはるかに少ない任意の数である。したがって、同期ワードのシンボル数をNとすると、全同期ワード区間(N-1)Tではm(N-1)個のシフトレジスタから構成される。
【００１７】
図１に示す差算回路130は、具体的には図2に示すようにN-1個の乗算回路130-1、130-2、…、130-(N-1)で構成され、これらは、シンボル毎に差分を演算し差分データ131-1、131-2、…、131-(N-1)を出力する。前述の同期ワード差分パターンメモリ128は、具体的にはN-1個のユニット128-1、128-2、…、128-(N-1)で構成され、これらはそれぞれ、シンボル単位のシステム同期ワードパターン情報の差分情報を蓄積し、差算演算タイミング毎にこれを差算回路130-1、130-2、…、130-(N-1)へそれぞれ出力する。各差算結果131-1、131-2、…131-(N-1)はシフトクロックタイミング161毎に加算されて累算値メモリ140に供給され、記憶される。タイミング演算回路150において、累算値メモリ140から各データを読み出し、同期ワード区間Tで記憶された累算値のなかで最小値となる値をもつレジスタシフトタイミングを検出する。
【００１８】
以下図１、図２、図３を参照して本実施例の動作を説明する。まず、再生クロックが安定していない状態の場合について説明する。図１において、受信遅延検波信号のベースバンド入力信号位相信号101は1シンボル遅延回路102において1シンボル時間の遅延を受け、差分回路103において、ベースバンド入力位相信号101と1シンボル遅延信号104との差分が演算されて、初期位相オフセットの影響を除去した差分信号105を得る。差分信号105はシンボルシフトレジスタ120へ供給される。シフトレジスタ120に入力された差分データ105は、タイミング演算回路150からの動作モード制御信号153により制御されるレジスタシフトタイミング制御部160の出力シフトクロック161に応動して順次シフトされる。
【００１９】
一方、図１において、同期ワード差分情報メモリ128にはシステム固有の同期ワードに関するシンボル遅延信号との差分情報が格納されていて、クロック再生回路107のクロックタイミングにより読み出されたデータ129が差算回路130に供給される。差算回路130は、位相修正回路124においてシフトレジスタ出力信号122および同期ワード差分信号127により絶対位相の微細調整をされたシフトデータ125と同期ワード差分信号129との差を各シフトクロックタイミング毎に演算し、演算結果131は合計され、累算値メモリ141へ送出され、それぞれ格納される。
【００２０】
以上の差算演算動作を図２を参照して詳細に説明する。差分回路103の出力105は図２のシフトレジスタの第１段120-1の入力に加えられる。シフトレジスタ120-1に入力された差分信号105は、レジスタシフトクロック161（図３(B)に示すタイミング）により順次シフトされていく。シフトレジスタ120によりシフトされたデータは、所定の段数（シンボル間隔単位）毎に出力121-1、121-2 ・・・として出力され、これらは、差算回路130-1、130-2、・・・において同期ワード差分情報メモリ128から読み出されたデータ128-1、128-2、・・・との差がそれぞれ計算される。
【００２１】
図３はレジスタシフトクロックの詳細を示したタイムチャートである。図３において、波形(A)は遅延検波により得られた位相情報の1シンボル遅延差分信号105を示す。シンボル判定に理想的なシンボルクロックのタイミングは、時点Ｔ₀で示され、シンボル区間Tの中央にある。再生クロックのタイミングはこのタイミングT₀に極力近づけることが望ましい。波形(B)は再生クロックが安定していない状態のレジスタシフトタイミングを示し、シンボルの全区間に均等に配置されている。この実施例では、シフトクロック161は1シンボル区間に８個が等時間間隔にシンボルシフトレジスタ120-1、120-2、・・・に供給される。これらのシフトクロック161のシフトタイミングと配置は、タイミング演算回路150からの制御により行われる。
【００２２】
図２に戻ると、各差算結果出力131-1、131-2、・・・は差算回路130内において加算された後、累積値メモリ140に記憶される。したがって累積値メモリには、レジスタシフトタイミング161毎にシステム同期ワード差分信号129と入力ベースバンド信号位相125との差分が記憶される。この値が小さいほど入力ベースバンド信号と再生クロックのタイミング誤差が小さいことになる。したがって、累算値メモリ140に記憶された各シフトクロックタイミング毎の差分データのなかで累算値が最小を示すタイミングが最も送信側のクロック位相に近いことになる。ただし、これにより再生クロックの精度は図３に示すように1シンボル区間Tの1/8である。最小値を示すタイミングをタイミング演算回路150により検出したのち、このタイミングに基づいてシンボルクロック同期修正信号151およびベースバンド位相修正信号152をそれぞれクロック再生回路107および自動位相制御回路106に送出して、各タイミングおよび位相を修正する。
【００２３】
次に、クロック再生回路出力の位相誤差が小さくシンボルクロックの同期がほぼ確立されている場合について説明する。レジスタシフトクロックを図３(D)における「再生クロックが安定した状態のレジスタシフトタイミング」に示すように、クロック再生回路107によるシンボルタイミングの前後近傍に、例えばサンプリングクロックと同じ時間間隔にして配置するようにシフトタイミング間隔を密にし、かつ残りの期間はシフトクロック161の出力を停止する間欠動作を行う。再生クロックタイミングはおおまかに、送信側のクロック位相すなわち理想的シンボルクロックタイミングに同期しているので、シフトレジスタ120の段数を増大させることなく位相誤差をカバーできる範囲に配置できるため、前述の理想的なシンボルクロックの位置と再生シンボルクロックの誤差をサンプリングクロック間隔の精度まで高めることができる。
【００２４】
より詳細には、レジスタシフトタイミング制御部１60からのシフトクロック161を図３(D)に示すタイミングで生成し、これによってシンボルシフトレジスタ120を駆動し、前述と同様に同期ワード差分パターン信号128とシフトレジスタ出力125の差分和を計算し、これを累積値メモリ140に記憶し、差分和が最小となるシフトクロックタイミングをサーチすれば、サンプルクロック精度でのクロック再生ができ、より精度よくデータの判定が可能となり、誤り率を改善できる。
【００２５】
なお、シフトクロックの配置を均等にするかシンボルクロック近傍に集中させるかの制御は、タイミング演算回路150からの動作モード制御信号153により行なっている。
【００２６】
以上の説明で明らかなように、クロック再生回路107の位相誤差が大きいときにはシフトレジスタ120のシフトクロック161を粗く均等に配置し、位相誤差が小さいときにはクロック再生回路107のシンボルタイミングの近傍にシフトクロックの時間間隔を細かく配置するようにして、クロック再生回路107の状態に応じてシフトレジスタ120のシフトクロックの時間間隔を変化させることにより、シフトレジスタ120の段数を削減可能となり、回路構成を大幅に簡略化できる。
【００２７】
以上説明した実施例では、再生クロックの状態に応じてシフトクロックの時間間隔が可変であったが、再生クロックが安定していない状態で、第１ステップでまず大まかにタイミングを合わせたのち、第２ステップでサンプリングクロックのように細かい時間間隔でシンボルクロックの近傍に集中してシフトクロックを配置することにより、高精度のクロックの再生をするようにして２段階でクロック再生の精度を上げてゆくこともできる。
【００２８】
また、図３(C)に示すように、数段階で徐々に同期化することも可能で、図３(C)のレジスタシフトタイミングは、同(B)と(D)のシフトクロックの中間の時間間隔をもつシフトクロックのレジスタシフトタイミングを示している。このときも、シフトレジスタ120の段数は第１段階と等しく、すなわち、シフトレジスタ120のシフトクロックは間欠的に送出され、所定の数のクロックが送出されると残り時間は送出が停止される。
【００２９】
以上の説明で明らかなように、段階を踏んでシフトレジスタ120のシフトクロックの時間間隔を変化させることにより、シフトレジスタ120の段数をさらに削減可能となり、構成を簡略化できる。
【００３０】
なお、本実施例ではレジスタにより位相情報を貯えることとしたが、ソフト的に処理をしても同等の結果が得られることは説明を要しない。
【００３１】
次に本発明の他の実施例について説明する。その構成は前述の実施例と同じであり、シフトレジスタ120のシフトタイミングの制御方法が先の実施例と異なる。換言すれば、レジスタシフトタイミング制御部１６０の発生するタイミング信号が異なる。したがって、異なる部分を説明し、同様の構成要素には同一符号を付して説明を省略する。
【００３２】
図４にその実施例についての動作タイムチャートを示す。図４において、波形(A)は遅延検波により得られた位相信号すなわち1シンボル差分信号105であり、図３(A)と同じである。図４においては同期ワード部分を示している。
【００３３】
先の実施例では、常に同期ワードの全シンボルが監視され、すべての同期ワードの1シンボル遅延との差分情報がシンボルシフトレジスタ120に取り込まれ、１同期ワード分の区間において、基準となる同期ワード差分情報との差算結果の累算値により最小となる同期ワードタイミングを探索する構成をとっていたため、1同期ワードの最後になって同期タイミングが判定された。また、各レジスタや演算回路は常に動作している。
【００３４】
これに対して本実施例では、第１段階では、同期ワードのすべてではなく先頭の数シンボル分だけを監視するように構成されている。予め蓄積されている同期ワードの先頭数シンボル分の区間（図４(B)では期間(a)で４シンボルとしている。）の同期ワード差分情報に対してシンボルシフトレジスタ出力121の入力ベースバンド差分位相信号125との差を計算する。その際、先の実施例で説明したように、１シンボル区間に割り当てるシフトレジスタを一定の段数（図４では4個としているが、図３のように８個としてもよく、任意の予め設定された値である。）とし、それに対応してシフトレジスタ120の段数に相当するレジスタのシフトクロック時間間隔は、図４(B)の期間(a)に示すようにシンボル区間に均等に配置するように、粗く設定する。先頭の数シンボル区間において、先の実施例で説明したのと同様におおまかなシンボルタイミングを検出したら、次の段階では、再度同期ワードのすべて、もしくは先頭の数シンボルを除いた残りの同期ワード区間において、検出したシンボルタイミングの近傍に集中してより時間間隔の短い（例えばサンプリングクロックの）細かいタイミングでレジスタ120のシフトクロック161を配置する（図４(B)の期間(b)）ことにより、高精度にシンボルタイミングを抽出する。この実施例では、クロック再生回路107のシンボルクロックがどのような状態であっても、短時間に精度のよいシンボルタイミングを抽出することができ、受信電波が途切れたりした場合に短時間に同期復旧ができる。
【００３５】
【発明の効果】
このように本発明によれば、同期ワードパターンを使用してクロック同期を行うデジタル無線同期復調回路において、入力ベースバンド信号とこれを１シンボル分遅延した信号との差分信号を蓄積するシフトレジスタを用い、シフトレジスタの出力と予め貯えられた同期ワードパターンの各シンボルデータの差分情報との差を計算して、その位相差をシンボル毎に累計した値が最小値となるシフトレジスタの出力タイミングを検出し、この検出されたタイミングにより再生シンボルクロックの位相を修正するクロック再生回路において、クロック再生出力と入力ベースバンド差分信号の位相差の状況に応じて、入力ベースバンド差分信号を蓄積転送するシフトレジスタのシフトクロックのタイミングを可変とし、再生クロックの同期が確立されていないときにはシフトクロックを1シンボル区間に均等に粗く配置し、シンボルクロックの同期がほぼ確立され位相誤差の小さいときには再生クロックのシンボルタイミング近傍に集中して細かくシフトクロックを配置するように構成されている。したがって、シフトレジスタの段数を大幅に削減し、回路規模を簡略化できる。
【００３６】
また、第１段階で同期ワードの先頭数シンボルを使用してシンボルタイミングの検出をまず大まかに行い、第２ステップで先頭数シンボルを除いた残りの同期ワード区間を使用して精細なシンボルタイミング検出へ移行するように校正してもよく、こうすることで、クロック再生回路の再生クロックの状態にかかわらずサンプリングクロックと同等の精度でシンボルタイミングを高速に抽出することができる。
【図面の簡単な説明】
【図１】本発明によるデジタル無線同期復調回路の実施例の構成を示す機能ブロック図である。
【図２】図１に示す実施例における同期ワード位相差検出回路の具体的構成例を示す機能ブロック図である。
【図３】同実施例の動作を説明するためのタイムチャートである。
【図４】本発明によるデジタル無線同期復調回路の他の実施例の動作を説明するためのタイムチャートである。
【符号の説明】
102 1シンボル遅延回路
103 差分回路
120 シンボルシフトレジスタ
124 位相修正回路
128 同期ワード差分情報メモリ
130 差算回路
140 累算値メモリ
150 タイミング演算回路
160 レジスタシフトタイミング制御部

Claims

到来する同期ワードパターンを使用してクロック同期を行うデジタル無線同期復調回路において、該回路は、
入力ベースバンド信号と該ベースバンド信号を１シンボル分遅延した信号との差分を得る差分手段と、
該差分を蓄積する所定の段数のシフトレジスタ手段と、
該シフトレジスタ手段のシフトクロックを生成するレジスタシフトタイミング制御手段と、
前記同期ワードパターンの１シンボル遅延差分を記憶する第１の記憶手段と、
前記シフトレジスタ手段からシンボル間隔単位に読み出された入力ベースバンド差分信号と第１の記憶手段から再生クロックに応動して読み出された同期ワード１シンボル遅延差分信号との差をシフトタイミング毎に演算する差分演算手段と、
同期ワード区間にわたって前記差分演算手段の演算した差の和を算出する累算手段と、
該和を記憶する第２の記憶手段と、
第２の記憶手段に記憶されたシフトタイミング毎の同期ワード期間の差分累算値のなかで最小となるシフトタイミングを検出するタイミング検出手段と、
該検出されたシフトタイミングに応じて再生シンボルクロックのタイミングを修正するタイミング修正手段とを含み、
これによって前記レジスタシフトタイミング制御手段は、前記シフトクロックのシフト時間間隔を可変とすることを特徴とするデジタル無線同期復調回路。
請求項１に記載の回路において、同期ワードの先頭の数シンボルを用いて同期タイミングを粗く検出した後、該数シンボルを除いた同期ワードまたはすべての同期ワードを用いて検出した同期タイミングの近傍にシフトクロックを集中させて配置することにより、クロック再生回路のシンボルタイミングを抽出することを特徴とするデジタル無線同期復調回路。