JP4431816B2

JP4431816B2 - 遊技機

Info

Publication number: JP4431816B2
Application number: JP2003003683A
Authority: JP
Inventors: 高明市原; 重貴稲葉; 将仁後藤
Original assignee: Daiichi Shokai Co Ltd
Current assignee: Daiichi Shokai Co Ltd
Priority date: 2003-01-09
Filing date: 2003-01-09
Publication date: 2010-03-17
Anticipated expiration: 2023-01-09
Also published as: JP2004215711A

Description

【０００１】
【発明の属する技術分野】
本発明は遊技機に関する。特に、遊技機に装備された制御装置間を接続する信号線群の異常を検知するための技術に関する。
【０００２】
【従来の技術】
遊技機の中には、上位制御装置と下位制御装置とが複数の信号線（すなわち、信号線群）で接続され、上位制御装置から信号線群を介して信号が下位制御装置に出力され、下位制御装置は入力する信号に応じて所定の動作を行うものがある（例えば、特許文献１）。
特許文献１に開示された遊技機の一種であるパチンコ機では、遊技機の動作を統括的に制御するメイン制御基板と、メイン制御基板に接続されたサブ制御基板（例えば、表示制御基板等）とを備える。メイン制御基板とサブ制御基板は信号線群によって接続される。そして、メイン制御基板は信号線群を介してサブ制御基板にコマンド信号を出力し、サブ制御基板は入力するコマンド信号に応じて所定の動作を行う。
【０００３】
【特許文献１】
特開平８−２８９９６１号公報
【０００４】
【発明が解決しようとする課題】
かかる遊技機においては、制御装置間を接続する信号線群が正常に接続される必要がある。例えば、信号線群がいわゆる逆差しされた場合は、一方の制御装置から他方の制御装置に出力される信号が異なるものとなり、他方の制御装置が正常に作動しないこととなる。このため、遊技機の各部の動作に不一致が生じることとなる。また、信号線群の一部が断線している場合も、一方の制御装置から他方の制御装置に出力される信号が異なるものとなり、同様の問題が生じる。あるいは、信号線群の間に不正基板（例えば、メイン制御基板から払出制御基板に出力される入賞信号を増加させる基板）が接続される場合もある。
本発明は、一方の制御装置からビット位置信号を出力することで、制御装置間を接続する信号線群の接続状態の異常を検知することができる遊技機を提供することを目的とする。
【０００５】
【課題を解決するための課題、手段及び効果】
上記課題を解決するために創作された請求項１に記載の遊技機は、上位制御装置と、下位制御装置と、上位制御装置と下位制御装置とを接続する複数の信号線から構成される信号線群とを備え、上位制御装置は信号線群を介して下位制御装置に信号を出力し、下位制御装置は上位制御装置から出力される信号に応じて所定の動作を行う遊技機である。前記の信号線群の両端には夫々コネクタが設けられており、各コネクタには複数の信号線の夫々に接続された端子が所定の順序で配置されている。前記の上位制御装置と下位制御装置には、夫々前記コネクタが差込まれるピンコネクタが備えられている。前記各ピンコネクタには、前記各コネクタの夫々の端子と接続される端子が所定の順序で配置されている。前記上位制御装置のピンコネクタの各端子と前記下位制御装置のピンコネクタの各端子は前記信号線群によって接続されている。前記上位制御装置は、前記ピンコネクタの所定の端子からビット位置信号を出力するビット位置信号出力手段と、ビット位置信号出力手段によるビット位置信号の出力後に、前記ピンコネクタの各端子から信号を出力することによって、複数の信号からなるコマンドを出力するコマンド出力手段を備える。前記下位制御装置は、記憶手段と変換手段を備える。前記記憶手段は、前記ビット位置信号出力手段から出力されたビット位置信号が前記信号線群を介して前記下位制御装置のピンコネクタに入力されたときに、前記ビット位置信号が入力された端子の配置順序に基づいて、前記上位制御装置のピンコネクタの各端子と前記下位制御装置のピンコネクタの各端子との接続関係を判断して記憶する。前記変換手段は、前記記憶手段によって記憶された接続関係が、前記上位制御装置のピンコネクタの各端子の配置順序と前記下位制御装置のピンコネクタの各端子の配置順序とが互いに適合しない接続関係である場合には、前記コマンド出力手段から出力されたコマンドが前記信号線群を介して前記下位制御装置のピンコネクタに入力されたときに、入力されたコマンドに含まれる各信号の順序を入れ替えて、前記上位制御装置のピンコネクタの各端子の配置順序と前記下位制御装置のピンコネクタの各端子の配置順序とが互いに適合する接続関係となる場合のコマンドに変換する。前記下位制御装置は変換したコマンドに基づいて動作を行う。
上記遊技機では、上位制御装置から一部の信号線にビット位置信号が出力され、下位制御装置は入力するビット位置信号によって信号線群の接続状態を検知する。例えば、下位制御装置は、ビット位置信号が入力する位置によって信号線群が正常な位置関係で接続されているか否かを判断し（いわゆる、逆差しの有無の判断）、また、ビット位置信号が入力しないような場合には信号線が断線等していると判断することができる。
また、上記遊技機では、下位制御装置が、信号線群が異常な状態で接続されていると判断した場合（例えば、逆差しされている場合）に、判定した接続関係に基づいてコマンドを変換し、変換した信号に基づいて動作を行う。従って、上記のような異常が発生している場合においても遊技動作を継続することができる。
【０００６】
上記遊技機において前記の一方の制御装置は、所定のタイミングで、かつ、所定の順序で各信号線からビット位置信号を出力することが好ましい。このような構成によると、他方の制御装置は各信号線が一方の制御装置のどの位置に接続されているかを正確に判断することができる。
なお、前記の一方の制御装置は、所定のタイミングで一部の信号線からビット位置信号を出力するようにしてもよい。例えば、重要な信号線のみ正しく接続されていれば遊技動作に問題が生じない場合（例えば、異常を報知するのに使用される重要な信号線と装飾ランプを点灯するのに使用する信号線が混在するような場合）は、重要な信号線にのみビット位置信号を出力することで、その信号線の位置を他方の制御装置に知らせることができる。また、信号線同士の位置関係が一定に維持されている場合（例えば、フラットケーブルを使用してハーネスを構成するような場合）には、一部の信号線にビット位置信号を出力すればよく、処理を簡略化しても各信号線が一方の制御装置のどの位置に接続されているかを判断することができる。
【０００７】
上記遊技機において前記信号線群は、コマンド信号を出力するコマンド信号線と、コマンド信号線を挟んで両端に配置されたビット位置信号を出力するビット位置信号線とを有し、ビット位置信号線の一方には電源線の高位側の信号が出力され、他方には電源線の低位側の信号が出力されることが好ましい。
このような構成では、ビット位置信号として電源線の信号が利用される。したがって、ビット位置信号がハード的に出力されるため、一方の制御装置にビット位置信号を出力するためのプログラム等を設ける必要が無い。
【０００９】
上記遊技機において前記下位制御装置は、信号線群の接続状態が異常であり、かつ、信号線群から入力する信号を正しく変換できない場合に異常報知処理を行うことが好ましい。
このような構成では、信号線群の接続状態に重大な異常が発生しているときは、その異常が報知され、迅速に対応することができる。
【００１０】
また、上記遊技機において、前記下位制御装置からビット位置信号が出力され、前記上位制御装置は、ビット位置信号の入力する位置に応じて信号線群から出力する信号を正しい順序に変換し、変換した信号を下位制御装置に出力することが好ましい。
このような構成では、上位制御装置は信号線群の接続状態を判断し異常が生じている場合には、出力すべき信号を正しい順序に変換して下位制御装置に出力する。したがって、下位制御装置は、信号線群の接続状態に異常が発生している場合でも正しく動作することができる。
【００１１】
【発明の実施の形態】
上述した各請求項に記載の遊技機は、下記に示す実施の形態で好適に実施することができる。
（形態１）上位制御装置と下位制御装置は複数の信号線によって接続される。電源がＯＮされると、上位制御装置から複数の信号線のそれぞれに順にパルス波が出力される。下位制御装置は、上位制御装置から出力される複数のパルス波に基づいて上位制御装置と下位制御装置の接続関係を記憶する。
（形態２）上位制御装置と下位制御装置は複数の信号線によって接続される。複数の信号線は一体化され、信号線間の位置関係は一定となっている。電源がＯＮされると、上位制御装置から一部の信号線にパルス波が出力される。下位制御装置は、上位制御装置から出力されるパルス波に基づいて上位制御装置と下位制御装置の接続関係を記憶する。
【００１２】
【実施例】
本発明を具現化した一実施例に係るパチンコ機について図面を参照して説明する。図１は本実施例に係るパチンコ機の正面図である。図１に示すように、本実施例のパチンコ機は遊技盤１４を備え、遊技盤１４の表面にはパチンコ球が流下する遊技領域が設けられる。この遊技領域内には、センター役物１５、第１種始動口２５、大入賞口２６等が適宜配置されている。
センター役物１５は図柄表示器２３（本実施例では液晶表示器）を備える。図柄表示器２３には、３つの特別図柄が所定条件下変動表示される。変動表示される特別図柄は、変動停止時の図柄の組合せによって大当り遊技状態（大入賞口２６が開放される状態）に移行するか否かを遊技者に認識させる。特別図柄として用いられる図柄としては、文字(英数字や漢字等)、記号、図形、絵柄等があるが、本実施例では数字（０〜９）が用いられている。
第１種始動口２５は始動口センサ４１（すなわち、入賞検出センサ）を有する。始動口センサ４１（典型的には近接スイッチ）によりパチンコ球が検出されると、図柄表示器２３に特別図柄が変動表示される。また、第１種始動口２５にパチンコ球が入賞すると賞球（賞品球）が払い出される。
大入賞口２６は開閉蓋２７を有し、開平蓋２７はソレノイド４０によって開閉駆動されるようになっている。開閉蓋２７は、図柄表示器２３に表示される図柄変動が所定の組合せ（例えば、７・７・７等のゾロ目）で停止することを条件に開放される。開閉蓋２７が開放されると大入賞口２６にパチンコ球が入賞可能な状態となる。開閉蓋２７が開放される期間は、大入賞口２６にパチンコ球が所定個数（一般的には１０個）入賞するか、開放してから３０秒間を経過するまでのいずれか早いほうで終了する。
なお、上述した遊技領域の周囲には、図柄表示器２３に表示される図柄変動と連動して点灯されるランプ３４が配置されている。
【００１３】
また、パチンコ機の正面下部には、発射ハンドル２０、上皿９３、下皿２１等が取付けられている。発射ハンドル２０はパチンコ球を発射するために遊技者によって操作され、上皿９３は払出装置から払出されたパチンコ球の受皿であり、下皿２１は上皿９３からオーバフローするパチンコ球を受ける受皿である。
なお、上皿９３の裏側には、図柄表示器２３に表示される図柄変動と連動して効果音を出力するスピーカ２８が配されている。
【００１４】
ここで、上述したパチンコ機の制御系の構成を説明する前に、パチンコ機で行われるパチンコ遊技を簡単に説明しておく。遊技者は発射ハンドル２０を操作してパチンコ球を発射する。発射されたパチンコ球は、遊技盤１４の遊技領域内に打ち出される。打ち出されたパチンコ球は遊技領域を流下し、流下するパチンコ球が各種入賞装置に入賞すると図柄表示器２３や大入賞口２６が作動する。例えば、第１種始動口２５にパチンコ球が入賞すると図柄表示器２３に特別図柄が変動表示される。変動表示される特別図柄が所定の組合せで停止すると、大入賞口２６が開閉されることとなる。なお、図柄表示器２３に特別図柄が変動表示される際や大入賞口２６が開閉される大当り状態においては、スピーカ２８から効果音が出力され、また、ランプ３４が点灯して遊技を盛り上げることとなる。
【００１５】
次いで、パチンコ機の制御系の構成について図２で説明する。本実施例のパチンコ機の制御系は、複数の制御基板（メイン制御基板５７，賞球制御基板５４，サブ制御基板５８，表示制御基板５９，発射制御基板６６）により構成される。
メイン制御基板５７は、パチンコ機１に装備された各電装装置（払出装置，図柄表示器２３，スピーカ２８，ランプ装置７０，発射装置等）の動作を統括する制御装置である。メイン制御基板５７は、ＣＰＵ、ＲＯＭ、ＲＡＭ等が集積化され１チップ化された電子素子を中心に構成される。
メイン制御基板５７には、始動口センサ４１（入賞検出センサ）、ソレノイド４０が接続されている。メイン制御基板５７は、始動口センサ４１から出力される入賞検出信号に基づいてコマンドを作成し、賞球制御基板５４，サブ制御基板５８にコマンドを出力する。また、メイン制御基板５７は、図柄表示器２３に表示される特別図柄の変動が大当りとなると、ソレノイド４０を駆動して大入賞口２６を開放する等の処理を行う。
【００１６】
サブ制御基板５８は、メイン制御基板５７から出力されるコマンドに基づいてスピーカ２８及びランプ３４を制御する制御装置である。サブ制御基板５８も、ＣＰＵ、ＲＯＭ、ＲＡＭ等が集積化され１チップ化された電子素子を中心に構成される。サブ制御基板５８には、スピーカ２８、ランプ３４及び表示制御基板５９が接続さている。サブ制御基板５８は、メイン制御基板５７から出力されたコマンドを受信すると、そのコマンドを解析して表示用コマンドを作成し、その作成したコマンドを表示制御基板５９に出力すると共にスピーカ２８とランプ３４を駆動する。
【００１７】
表示制御基板５９は、サブ制御基板５８から出力されるコマンドに基づいて図柄表示器２３を制御する制御装置である。表示制御基板５９も、ＣＰＵ、ＲＯＭ、ＲＡＭ等が集積化され１チップ化された電子素子を中心に構成される。表示制御基板５９には図柄表示器２３が接続されている。表示制御基板５９は、サブ制御基板５８から出力されたコマンドを受信するとそのコマンドを解析し、そのコマンドに対応する画像を図柄表示器２３に表示する。
【００１８】
賞球制御基板５４は、メイン制御基板５７から出力されたコマンドに基づいて払出装置を制御する制御装置である。賞球制御基板５４は、メイン制御基板５７と同様、ＣＰＵ，ＲＯＭ，ＲＡＭ等が集積化され１チップ化された電子素子を中心に構成される。
なお、賞球制御基板５４には発射制御基板６６が接続されている。発射制御基板５４は発射装置を制御する制御装置である。賞球制御基板５４によって払出装置に異常が生じていると判断されると賞球制御基板５４から発射装置の動作を停止させるコマンドが出力され、このコマンドを受信した発射制御基板６６は発射装置の動作を停止することとなる。
【００１９】
なお、上述した各制御基板５４，５７，５８，５９，６６や各種電装装置（図柄表示器２３，スピーカ２８，ランプ３４，ランプ装置７０，払出装置等）には電源基板５３から電力が供給される。電源基板５３は、外部電源ＡＣに接続され、外部電源から供給される電力を各制御基板，各電装装置の作動電圧に変換し、各制御基板，各電装装置に供給する。
【００２０】
上述した制御基板のうちメイン制御基板５７とサブ制御基板５８、サブ制御基板５８と表示制御基板５９、並びに、メイン制御基板５７と賞球制御基板５４との間は、複数の信号線（ハーネス）により接続される。そして、上位の制御基板から下位の制御基板にパラレル制御信号（コマンド信号）が出力され、そのパラレル制御信号に応じて下位の制御基板は所定の動作を行うようになっている。
本実施例では、上述した上位の制御基板と下位の制御基板を接続する信号線の接続状態の異常を判定するために、上位の制御基板ではビット位置信号（後で詳述する）を出力し、下位の制御基板はビット位置信号に基づいて信号線の接続状態の異常を判定するようにしている。以下、上位の制御基板における処理と下位の制御基板における処理を説明する。
なお、信号線の接続状態の異常を判定するために行われる上位の制御基板の処理と下位の制御基板の処理は、上位の制御基板と下位の制御基板との組合せが異なっても同一の処理となるため、ここではメイン制御基板５７とサブ制御基板５８とを例に説明する。
【００２１】
ここで、メイン制御基板５７（上位の制御基板）の処理とサブ制御基板５８（下位の制御基板）の処理とを説明する前に、メイン制御基板５７とサブ制御基板５８との接続状態を説明しておく。
図３はメイン制御基板５７とサブ制御基板５８とを接続する信号線が正常に接続されているときの接続状態を模式的に示している。図３に示すように、メイン制御基板５７とサブ制御基板５８はハーネス６０により接続される。ハーネス６０は複数の信号線（本実施例では８本）と、各信号線の両端に設けられたコネクタ６５，６８により構成される。コネクタ６５のｉ番目（ｉ＝０〜７）の端子はコネクタ６８のｉ番目（ｉ＝０〜７）の端子と接続されている。
メイン制御基板５７とサブ制御基板５８には、コネクタ６５又はコネクタ６８が差込まれるピンコネクタ６１，６４が設けられている。ピンコネクタ６１，６４は、コネクタ６５，６８の端子数（８個）と対応して８個のピン（端子）を備えている。
メイン制御基板５７とサブ制御基板５８との接続は、ハーネス６０のコネクタ６５がメイン制御基板５７のピンコネクタ６１に差込まれ、ハーネス６０のコネクタ６８がサブ制御基板５８のピンコネクタ６４に差込まれることで行われる。図３から明らかなように、メイン制御基板５７とサブ制御基板５８とが正常に接続された状態では、ピンコネクタ６１のｉ番目（ｉ＝０〜７）の端子がピンコネクタ６４のｉ番目（ｉ＝０〜７）の端子に接続される。
【００２２】
図４にはコネクタ６８がサブ制御基板５８のピンコネクタ６４に誤って逆差しされたときの接続状態を模式的に示している。図４に示すように、コネクタ６８がピンコネクタ６４に逆差しされた状態では、メイン制御基板５７のｉ番目（ｉ＝０〜７）の端子がサブ制御基板５８の（７−ｉ）番目（ｉ＝０〜７）の端子に接続され、メイン制御基板５７からの８ビットのパラレル信号がサブ制御基板５８に正確に電送されないこととなる。このため、サブ制御基板５８が正常に動作することができなくなるため、表示制御基板５９、ひいては図柄表示器２３が正常に動作せずパチンコ遊技をすることが不可能となる。
【００２３】
次に、メイン制御基板５７とサブ制御基板５８の処理について説明する。まず、図５及び図６を参照してメイン制御基板５７の処理を説明する。図５はメイン制御基板５７の電源ＯＮ時からの処理フローを示している。
図５に示すように、パチンコ機に電源がＯＮされると、メイン制御基板５７は、初期化処理を行い（Ｓ１０）、次いで、ビット位置信号出力処理（後で詳述する）を行う（Ｓ２０）。ビット位置信号出力処理を終わると、メイン処理（すなわち、パチンコ遊技を実現するための処理）に移行し（Ｓ３０）、以下、電源がＯＦＦされるまでメイン処理を繰返す。したがって、ステップＳ２０のビット位置信号出力処理は電源ＯＮ時に１回だけ行われることとなる。なお、ステップＳ１０の初期化処理とステップＳ３０のメイン処理は、公知のパチンコ機のメイン制御基板で行われている処理と同一の処理であるため、ステップＳ２０のビット位置信号出力処理のみを説明する。
【００２４】
図６はビット位置信号出力処理のフローを示している。図６に示すように、ビット位置信号出力処理では、まず、カウンタｉを０クリアし（Ｓ２２）、次いで、ｉ番目の端子からパルス信号（すなわち、請求項でいうビット位置信号）を出力する（Ｓ２４）。例えば、電源ＯＮ後の最初の信号出力処理時（ｉ＝０のとき）には、０番目の端子からサブ制御基板５８にパルス信号が出力される。そして、カウンタｉの値を１インクリメントし（Ｓ２６）、カウンタｉがｎ（本実施例では８）となったか否かを判定する（Ｓ２８）。カウンタｉがｎのとき〔ステップＳ２８でＹＥＳ〕はそのまま処理を終了し、カウンタｉがｎでないとき〔ステップＳ２８でＮＯ〕はステップＳ２４に戻ってステップＳ２４からの処理を繰返す。したがって、図１０に示すように、メイン制御基板５７の０番目の端子から７番目の端子まで順にパルス波が出力されることとなる。
【００２５】
次に、サブ制御基板５８の処理について説明する。図７はサブ制御基板５８の電源ＯＮ時からの全体の処理フローを示している。
図７に示すように、パチンコ機に電源がＯＮされると、サブ制御基板５８は、メイン制御基板５７と同様に、初期化処理を行い（Ｓ４０）、次いで、接続異常判定処理（後で詳述する）を行う（Ｓ５０）。そして、接続異常判定処理を終了すると、メイン処理に移行し（Ｓ６０）、以降、電源がＯＦＦされるまでメイン処理を繰返す。したがって、ステップＳ５０の接続異常判定処理は電源ＯＮ時に１回だけ行われることとなる。なお、ステップＳ４０の初期化処理は、公知のパチンコ機のサブ制御基板で行われている処理と同一の処理であるため、ステップＳ５０の接続異常判定処理とステップＳ６０のメイン処理のみを説明する。
なお、メイン制御基板５７は、サブ制御基板５８が初期化処理を終了するであろう時間だけ待機処理を実行し、その待機処理が実行された後にビット位置信号出力処理を実行する。これによって、サブ制御基板５８が必ずビット位置信号を受信できるようにしている。
【００２６】
図８は接続異常判定処理のフローを示している。図８に示すように、接続異常判定処理では、まず、カウンタｉを０クリアし（Ｓ５１）、次いで、接続異常判定処理を開始してからの経過時間が予め設定された設定時間を超えたか否かを判定する（Ｓ５２）。ステップＳ５２の設定時間は、上述したビット位置信号出力処理によってメイン制御基板５７から出力されるｎ個のパルス波をサブ制御基板５８側で受信するのに充分な時間に設定されている。
経過時間が設定時間を超えていない場合〔ステップＳ５２でＮＯ〕は、ビット位置信号出力処理によってメイン制御基板５７から出力されるパルス信号を受信したか否かを判定する（Ｓ５３）。パルス波を受信していない場合〔ステップＳ５３でＮＯ〕は、ステップＳ５２に戻ってステップＳ５２からの処理を繰返す。
逆に、パルス波を受信している場合〔ステップＳ５３でＹＥＳ〕は、そのパルス波を受信したサブ制御基板５８のｊ番目の端子とカウンタｉとを関連付けて記憶する（Ｓ５４）。たとえば、図４に示すようにコネクタ６８が逆差しされている場合には、１回目のパルス波（すなわち、カウンタｉ＝０のときのパルス波）は７番目の端子で受信される。かかる場合には、サブ制御基板５８の７番目の端子とメイン制御基板５７のｉ番目（ｉ＝０）の端子が接続されていることを記憶する。あるいは、図１１に示すように、何らかの原因で１番目の信号線と２番目の信号線が入れ違いになっている場合は、１回目のパルス波はサブ制御基板５８の２番目の端子で受信され、２回目のパルス波はサブ制御基板５８の１番目の端子で受信される。かかる場合、サブ制御基板５８の２番目の端子とメイン制御基板５７の１番目の端子が、また、サブ制御基板５８の１番目の端子とメイン制御基板５７の２番目の端子が接続されていることが記憶される。
次いで、カウンタｉの値を１インクリメントし（Ｓ５６）、カウンタｉがｎとなったか否かを判定する（Ｓ５７）。カウンタｉがｎのとき〔ステップＳ５７でＹＥＳ〕は処理を終了し、カウンタｉがｎでないとき〔ステップＳ５７でＮＯ〕はステップＳ５２に戻ってステップＳ５２からの処理を繰返す。したがって、メイン制御基板５７から出力されるパルス波を受信する毎に、その受信した端子の位置とその端子に接続されているメイン制御基板５７側の端子の位置とが記憶されることとなる。
なお、ステップＳ５２でＹＥＳの場合、すなわち、処理を開始してからの経過時間が設定時間を超え、かつ、ｎ個のパルス波を受信していない場合は、メイン制御基板５７とサブ制御基板５８を接続するハーネス６０のいずれかの信号が断線していると考えられる。このため、かかる場合は正常に遊技を続けることができないため異常報知を行い（Ｓ５８）、サブ制御基板５８の処理を停止する。なお、異常報知はランプ３４の点灯やスピーカ２８からの警告音等によって行うことができる。この異常報知によってハーネス６０に断線異常等が生じていることを認識できるため迅速に対応することができる。
【００２７】
図９はサブ制御基板５８のメイン処理が示されている。図９に示すように、メイン処理では、まず、メイン制御基板５７から出力されるコマンドを受信したか否かを判定する（Ｓ６２）。
コマンドを受信していない場合〔ステップＳ６２でＮＯ〕はそのまま処理を終了し、コマンドを受信している場合〔ステップＳ６２でＹＥＳ〕はコマンド変換処理を行う（Ｓ６４）。コマンド変換処理では、上述した接続異常判定処理で判明したメイン制御基板５７とサブ制御基板５８の端子の接続関係に基づいて、受信したコマンドを変換する。例えば、サブ制御基板５８の７番目の端子とメイン制御基板５７の０番目の端子が接続されていることが記憶されている場合は、７番目の端子で受信したデータを０番目のデータとして取り扱う。
ステップＳ６６では、ステップＳ６４によるコマンド変換後のコマンドを解析し、その解析結果に基づいて表示制御基板５９に出力するコマンドを作成する（Ｓ６６）。そして、その作成したコマンドを表示制御基板５９に出力し（Ｓ６８）、メイン処理を終了する。
【００２８】
上述した説明から明らかなように、本実施例のパチンコ機では、誤ってコネクタが差込まれている場合でも、上位の制御基板から送信されたコマンドは下位の制御基板で正しいコマンドに変換されるため、下位の制御基板は正常な動作を行うことができる。
また、上位の制御基板と下位の制御基板を接続する信号線が断線している場合には、その断線が電源投入時に検出されて報知される。そのため、営業開始前に迅速な対応をとることができる。
【００２９】
なお、上述した実施例では、上位の制御基板の０番目の端子から７番目の端子まで順にパルス波（ビット位置信号）が出力されたが、本発明はこのような例に限られず、例えば、図１２に示すように上位の制御基板の０番目の端子からのみパルス波を出力するようにしてもよい。すなわち、正常なハーネスを用いている場合、ハーネスの一端に設けられたコネクタのｉ番目の端子は他端のコネクタのｉ番目の端子に接続されている（ｉ＝０〜７）。したがって、一部の信号線にパルス波（ビット位置信号）を出力するだけで、下位の制御基板はハーネスが正常に接続されているか否か（すなわち、逆差しされているか否か）を判定することができる。
【００３０】
（第２実施例）次に、第２実施例について説明する。第２実施例においてもパチンコ機の機械的構成等は第１実施例と同一であるため、第１実施例と異なる点を中心に説明する。第２実施例では、上述した第１実施例と異なり、上位の制御基板と下位の制御基板を接続するハーネスの両端に電源線の低位側と高位側の信号を出力する信号線を配している点で異なる。
図１３はメイン制御基板５７とサブ制御基板５８とを接続するハーネスが正常に接続されているときの接続状態を模式的に示している。第２実施例においては、図１３に示すように、メイン制御基板５７とサブ制御基板５８は合計１０本の線で接続されている。ハーネス７０は、コマンドデータを電送する複数の信号線７０ａ（本実施例では８本）と、これら複数の信号線７０ａを挟むように配置された２本の電源線７０ｂ，７０ｃを備える。電源線７０ｂは低位側の信号（ＬＯＷレベル）を出力し、電源線７０ｃは高位側の信号（ＨＩＧＨレベル）を出力するようになっている。
また、ハーネス７０に電源線７０ｂ，７０ｃが付加されたことに伴い、その両端に設けられたコネクタ７５，７８の端子数が増える。同様に、メイン制御基板５７に設けられるピンコネクタ７１とサブ制御基板５８に設けられるピンコネクタ７４も、その端子数が増えている。
【００３１】
かかる構成において、ハーネス７０の一方のコネクタ７５又は７８がピンコネクタ７１または７４に逆差しされると、図１４（ただし、図１４ではコネクタ７８がピンコネクタ７４に逆差しされた状態を示している）に示すように、電源線７０ｃの信号（ＨＩＧＨレベル）がサブ制御基板５８の端子Ｓ０に入力し、電源線７０ｂの信号（ＬＯＷレベル）がサブ制御基板５８の端子Ｓ１に入力する。そして、信号線７０ａで伝送されるデータもその順番が入れ替わってサブ制御基板５８に電送されることとなる。
そこで、本実施例のサブ制御基板５８は、端子Ｓ０又はＳ１に入力する信号の状態（ＬＯＷレベルかＨＩＧＨレベルか）によってハーネス７０が逆差しされているか否かを判断し、ハーネス７０が逆差しされているときは信号線７０ａによって電送されるコマンドデータを正しいコマンドデータに変換して処理を行い、ハーネス７０が正常に接続されているときは信号線７０ａによって電送されるコマンドデータをそのまま処理するようにしている。これによってハーネス７０が誤って逆差しされた場合でもサブ制御基板５８側は正常に動作することが可能となる。
なお、本実施例では、制御回路系の電源線の信号を逆差し判定用信号（すなわち請求項でいうビット位置信号）として利用し、また、サブ制御基板５８の制御回路用の電源としても利用している。サブ制御基板５８の制御回路は、ハーネス７０が逆差しされた場合にも正常に動作しなければならないため、サブ制御基板５８の端子Ｓ０，Ｓ１から制御回路への電源の供給はダイオードブリッジ回路等を介して行われている。ただし、本実施例の構成とは異なり、別途電源基板５３から直接逆差し判定用信号を供給するようにしてもよい。
また、本実施例では、常時、端子Ｓ０、Ｓ１から信号が出力されるので、電源投入時のみならず、遊技中にも容易に判定することができ、例えば、サブ制御基板５８の判断により適時確認するようプログラムすることができる（例えば、一定周期ごとに一連の処理を繰返す定期処理構造の場合は、次回処理までの残余時間に判定する）。
【００３２】
以上、本発明の実施例について詳細に説明したが、これは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
上述した実施例では電源投入時にハーネスの正誤判定処理が実行される。したがって、遊技機の製造後出荷され、遊技場に納入された直後の電源投入時に、ハーネスの不良（初期不良）による断線を発見できる。また、このような初期不良を早期に発見するには、電源投入時のみならず、デモ中のように遊技に支障のない時期に判定処理を行うようにしてもよい。
また、信号線の順番が入れ替わっていることをサブ制御基板上にＬＥＤを設けそのＬＥＤを点灯したり、ホールコンピュータに対して信号を出力等してホール店員に分かるようにしておくことも好ましい。このような構成によれば、ホール店員が気付い時点で正しくハーネスをセットし直すことができる。
また、上述した実施例では、上位制御基板から下位制御基板にビット位置信号が出力され、下位制御基板によってハーネスの正誤判定が行われるように構成されていた。しかしながら、下位制御基板から上位制御基板にビット位置信号が出力され、上位制御基板によってハーネスの正誤判定が行われるようにしてもよい。このような場合、上位制御基板は、ハーネスの接続状態に応じて下位制御基板に出力するパラレル信号の順番を入換えて出力することが好ましい。このようにすれば、下位制御基板は正しいパラレル信号が入力するため、正常に動作を行うことができる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数の目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【図面の簡単な説明】
【図１】本実施例のパチンコ機の正面外観図。
【図２】図１に示すパチンコ機の制御系のブロック図。
【図３】メイン制御基板とサブ制御基板とを接続するハーネスが正常に接続されているときの接続状態を模式的に示す図。
【図４】メイン制御基板とサブ制御基板とを接続するハーネスのコネクタが逆差しされているときの接続状態を模式的に示す図。
【図５】メイン制御基板の全体の処理フローを示す図。
【図６】ビット位置信号出力処理のフローを示す図。
【図７】サブ制御基板の全体の処理フローを示す図。
【図８】接続異常判定処理のフローを示す図。
【図９】メイン処理のフローを示す図。
【図１０】メイン制御基板からサブ制御基板に向って出力されるビット位置信号の出力方式を説明するための図（ハーネスが正常のとき）。
【図１１】メイン制御基板からサブ制御基板に向って出力されるビット位置信号の出力方式を説明するための図（ハーネスに異常のとき）。
【図１２】メイン制御基板からサブ制御基板に向って出力されるビット位置信号の出力方式の他の例を説明するための図。
【図１３】第２実施例においてメイン制御基板とサブ制御基板とを接続するハーネスが正常に接続されているときの接続状態を模式的に示す図。
【図１４】第２実施例においてメイン制御基板とサブ制御基板とを接続するハーネスのコネクタが逆差しされているときの接続状態を模式的に示す図。
【符号の説明】
１４：遊技盤
５４：賞球制御基板
５７：メイン制御基板
５８：サブ制御基板
５９：表示制御基板
６０：ハーネス
６１，６４：ピンコネクタ
６５，６８：コネクタ

Claims

上位制御装置と、下位制御装置と、上位制御装置と下位制御装置とを接続する複数の信号線から構成された信号線群とを備え、上位制御装置は信号線群を介して下位制御装置に信号を出力し、下位制御装置は上位制御装置から出力される信号に応じて所定の動作を行う遊技機であって、
前記信号線群の両端には夫々コネクタが設けられており、
前記各コネクタには複数の信号線の夫々に接続された端子が所定の順序で配置されており、
前記上位制御装置と下位制御装置には、夫々前記コネクタが差込まれるピンコネクタが備えられており、
前記各ピンコネクタには、前記各コネクタの夫々の端子と接続される端子が所定の順序で配置されており、
前記上位制御装置のピンコネクタの各端子と前記下位制御装置のピンコネクタの各端子は前記信号線群によって接続されており、
前記上位制御装置は、
前記ピンコネクタの所定の端子からビット位置信号を出力するビット位置信号出力手段と、
ビット位置信号出力手段によるビット位置信号の出力後に、前記ピンコネクタの各端子から信号を出力することによって、複数の信号からなるコマンドを出力するコマンド出力手段を備えており、
前記下位制御装置は、
前記ビット位置信号出力手段から出力されたビット位置信号が前記信号線群を介して前記下位制御装置のピンコネクタに入力されたときに、前記ビット位置信号が入力された端子の配置順序に基づいて、前記上位制御装置のピンコネクタの各端子と前記下位制御装置のピンコネクタの各端子との接続関係を判断して記憶する記憶手段と、
前記記憶手段によって記憶された接続関係が、前記上位制御装置のピンコネクタの各端子の配置順序と前記下位制御装置のピンコネクタの各端子の配置順序とが互いに適合しない接続関係である場合には、前記コマンド出力手段から出力されたコマンドが前記信号線群を介して前記下位制御装置のピンコネクタに入力されたときに、入力されたコマンドに含まれる各信号の順序を入れ替えて、前記上位制御装置のピンコネクタの各端子の配置順序と前記下位制御装置のピンコネクタの各端子の配置順序とが互いに適合する接続関係となる場合のコマンドに変換する変換手段と、
を備え、前記下位制御装置は変換したコマンドに基づいて動作を行うことを特徴とする遊技機。