JP4429780B2 - 記憶制御装置、制御方法、および制御プログラム。 - Google Patents

記憶制御装置、制御方法、および制御プログラム。 Download PDF

Info

Publication number
JP4429780B2
JP4429780B2 JP2004107030A JP2004107030A JP4429780B2 JP 4429780 B2 JP4429780 B2 JP 4429780B2 JP 2004107030 A JP2004107030 A JP 2004107030A JP 2004107030 A JP2004107030 A JP 2004107030A JP 4429780 B2 JP4429780 B2 JP 4429780B2
Authority
JP
Japan
Prior art keywords
write
storage device
group
storage
target
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004107030A
Other languages
English (en)
Other versions
JP2005293205A (ja
Inventor
英明 大村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2004107030A priority Critical patent/JP4429780B2/ja
Priority to US10/935,080 priority patent/US7321955B2/en
Publication of JP2005293205A publication Critical patent/JP2005293205A/ja
Application granted granted Critical
Publication of JP4429780B2 publication Critical patent/JP4429780B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/08Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0804Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with main memory updating
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/08Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Description

本発明はデータ記憶方式に係り、さらに詳しくはディスクアレイを用いた磁気ディスクシステムに対応して、ホストコンピュータからの指示によってデータのリード/ライトが行われるキャッシュメモリを備えた磁気ディスク制御装置に関する。
近年、データ記録の不揮発性、大容量性などの特徴を持つ磁気ディスク装置、光ディスク装置などのディスク装置がコンピュータの外部記憶装置として広く用いられている。このような磁気ディスク装置等においてデータの内容を二重化したり、パリティデータなどの冗長な情報を付け加えて記録したりするためのディスク装置としてRAID(リダンダント・アレイ・オブ・インエクスペンシブ・ディスク)装置が用いられている。
このようなRAID装置と、例えばホストコンピュータとの間でのデータの転送を制御するRAID制御装置は大容量のキャッシュメモリを搭載し、そのキャッシュメモリに一時データを保持することによってデータ転送の性能向上を図っている。またこのような制御装置の配下には、扱うべきデータ量の増大に伴って膨大な数の多種多量なRAID装置、すなわちRAID0からRAID5までのレベルのRAID装置が多数接続されて使用される。
図14はこのようなRAID制御装置におけるキャッシュデータ管理方式の従来例の説明図である。同図においてRAID制御装置のキャッシュメモリ内のデータは、ホストコンピュータによる使用頻度の最も高いMRUの位置のデータから、最も使用頻度の低いLRUの位置のデータまで、例えばリンクを用いて並べられ、ホストコンピュータからのアクセスがあった場合にはキャッシュヒットしたものとして、最も使用頻度の高いデータとしてMRUの位置に接続される。
図14においてホストコンピュータからキャッシュメモリに書き込まれたデータに対してはライトバック、すなわち非同期でのディスク装置への書き出しが行われる。このRAID装置(ディスク)へのデータのライトバックは、データ記憶システムとしての全体的な性能を考慮して、LRU法によってアクセス頻度の低いデータ、すなわちLRUの位置のデータから実行される。
しかしキャッシュメモリからRAID装置(ディスク)への書き出し性能は、RAIDタイプ(レベル)によって異なる。すなわちデータを複数のディスク装置に分散して書き込むRAID0+1、RAID5では複数のディスクが並列に動作するためにスループット性能が高く、逆に2台のディスク装置にそれぞれ同じ内容のデータを書き込むRAID1ではディスクの性能以上の能力が出せないため、スループット性能が低くなることになる。
このようにライトバック性能が異なる複数のRAID装置に書き込むべきデータを1つのキャッシュメモリを介するデータ転送という形式で管理する場合、ライトバック性能が悪いRAID1の装置へのライトデータがキャッシュメモリ上で滞留しやすくなる。キャッシュメモリがそのような滞留データで埋め尽くされてしまうと、それ以降はRAID1のディスク装置へのライトバック性能に引きずられ、スループット性能が良いRAID0+1、RAID5に対するアクセスにおいても性能低下が起こるという問題点があった。
このようなRAIDデータ記憶システムに関する従来技術として次のような文献がある。
特開平11−288387号公報 「ディスクキャッシュ装置」 特開2003−196032号公報 「ストレージ装置のライトキャッシュ制御方法及びストレージ装置」
特許文献1では、ディスクキャッシュ機能の最適化を図るために、例えばRAID5の動作でもディスクリードを必要とせずにパリティを計算できるRAID3的なアクセスを可能とするように、キャッシュブロック上に有効データを準備しておくディスクキャッシュ装置が開示されている。
特許文献2には、ライトバックキャッシュ方式のストレージ装置において、ホスト装置から指定される書込み対象のアドレスが連続していない場合でも、シーケンシャルなデータの書き出しをもれなく実行することができるライトキャッシュ制御方法を用いてスループットを改善する技術が開示されている。
しかしながらこのような従来技術においても、RAID装置として各種のレベルの装置が混在する場合に、ライトバック性能が悪いRAID装置の性能に引きずられてデータ記憶システムとしての全体的性能が低下するという問題点を解決することができない。
本発明の課題は、上述の問題点に鑑み、レベルが異なる複数のRAID装置がRAID制御装置の配下に存在する場合にも、できるだけ多くのRAID装置へのライトバックをスケジュール可能とすることによって、データ記憶システムとしての全体的な性能を向上させることである。
図1は本発明の記憶制御装置、例えばRAID制御装置の原理構成ブロック図である。同図において記憶制御装置1はキャッシュメモリ2を備え、複数の記憶装置3、例えばRAID装置を制御するものであり、基本的構成要素としてLRUライトバック手段4とライトバックスケジュール処理手段5とを少なくとも備える。
LRUライトバック手段4は、記憶制御装置1の内部のキャッシュメモリ2に格納されているデータの複数の記憶装置3側へのライトバックを、LRU法(アルゴリズム)によって行うものであり、ライトバックスケジュール処理手段5はLRUライトバック手段4によって実行されているライトバックの数が少ない記憶装置3を選択して、選択した記憶装置3に対するデータのライトバックを行うものである。
発明の実施の形態においては記憶制御装置1が、複数の記憶装置3をその記憶装置3が実行しているライトバックの数によって複数のグループに分割した結果を記憶するライトバックグループ管理手段、例えばライトバックグループ管理テーブルをさらに備え、ライトバックスケジュール処理手段5がライトバックグループ管理手段の記憶内容に従ってライトバックの数が少ないグループ内の記憶装置3を選択することもできる。
また実施の形態においては、複数の記憶装置3毎に実行されているライトバックの数を記憶する記憶装置管理手段、例えばRAID装置毎の管理テーブルをさらに備え、ライトバックスケジュール処理手段5が記憶装置管理手段の記憶内容にしたがってライトバックの数が少ない記憶装置3を選択することもできる。
さらに実施の形態においては、記憶制御装置内のキャッシュメモリの容量を分割して、複数の記憶装置3に割当てるキャッシュメモリ割当手段と、割当てられた容量の内でキャッシュメモリにデータが格納されていない未使用領域の容量を記憶装置毎に記憶する記憶装置管理手段、例えばRAID装置毎の管理テーブルとをさらに備え、ライトバックスケジュール処理手段5が記憶装置管理手段の記憶内容にしたがって未使用領域の少ない記憶装置3を選択することもできる。
この場合、記憶装置3に割当てられたキャッシュメモリの容量の内部に格納されているデータのキューを記憶装置3毎に管理するキャッシュメモリ管理手段、例えばキャッシュメモリ管理テーブルをさらに備え、ライトバックスケジュール処理手段5が選択した記憶装置3に対応するキューにおけるLRUの位置のデータのライトバックを行うこともできる。
また発明の実施の形態においては、前述の記憶装置3が複数のディスクを備えるRAID装置であり、記憶制御装置1が複数のRAID装置を制御するRAID制御装置であることもできる。
次に本発明のデータ記憶システムは、自装置内のキャッシュメモリに格納されているデータの複数の記憶装置側へのライトバックLRU法によって行うLRUライトバック手段と、LRUライトバック手段によって実行されているライトバックの数が少ない記憶装置を選択し、選択した記憶装置に対するデータのライトバックを行うライトバックスケジュール処理手段とを備える記憶制御装置と、その記憶制御装置によって制御される複数の記憶装置とによって構成される。
本発明の記憶制御方法におていは、記憶制御装置内のキャッシュメモリに格納されているデータの複数の記憶装置側へのライトバックをLRU法によって実行し、LRU法によって実行されているライトバックの数が少ない記憶装置を選択して、選択した記憶装置に対するデータのライトバックを実行する方法が用いられる。
またこの方法を計算機によって実行するためのプログラム、およびそのプログラムを格納した計算機読出し可能可搬型記憶媒体が用いられる。
以上のように本発明によれば、まず記憶制御装置、たとえばRAID制御装置内のキャッシュメモリを複数の記憶装置、例えばRAID装置に対応して分割して割当てることによって、キャッシュメモリの内部がスループット性能の悪い記憶装置に掃き出すべきデータで埋め尽くされることが防止される。
またこのRAID装置毎に割当てられたキャッシュメモリ容量の内で未使用のメモリ容量を管理し、未使用領域が少ないRAID装置に対するライトバックを実行することによって、キャッシュメモリの空き容量を確保することができる。
さらにRAID装置毎にライトバックの実行数を管理するとともに、ライトバックの実行数によってRAID装置をグループ化することによって、ライトバック実行数の少ないRAID装置の検索が容易となり、多くのRAID装置に対してライトバックをスケジュールすることが可能となる。
本発明によれば、RAID制御装置の配下にRAIDタイプ(レベル)の異なる複数のRAID装置が存在する場合にも、ライトバック性能が悪いRAID装置による性能低下を防止し、データ記憶システムとしての全体性能を向上させることが可能となり、RAID記憶装置システムにおける性能向上に寄与するところが大きい。
図2は本発明のRAID制御装置が用いられるデータ記憶システム全体構成ブロック図である。同図においてシステムはRAID制御装置10、ホストコンピュータ(サーバ)11、および複数のRAID装置12によって構成されている。
RAID制御装置10は、ホストコンピュータ11側との間のデータ転送を制御するためのチャネルアダプタ13、RAID装置12との間でデータ転送を制御するデバイスアダプタ14、およびRAID制御装置10の全体を制御する中央制御部15を備えている。
中央制御部15は、ホストコンピュータ11とRAID装置12との間で転送が行われるデータを一時的に保持するキャッシュメモリ16、各種の制御情報を格納するテーブルとしてのキャッシュメモリ管理テーブル17、RAID装置毎の管理テーブル18、およびライトバックグループ管理テーブル19を備えている。ここでキャッシュメモリ16は、例えば2GBの搭載容量を持つものとする。
図2においてRAID装置12は、RLU(レイド・ロジカル・ユニット)#00からRLU#05までの6台があるものとし、このうちRLU#04、およびRLU#05のレベルはRAID1である。RLU#00とRLU#01とのレベルはRAID5であり、RLU#00はデータ格納用のディスク4台とバリティ格納用の1台のディスクを備え、RLU#01はデータ格納用の15台、バリティ格納用の1台のディスクを備えるものとする。RLU#02、およびRLU#03のレベルはRAID0+1であり、RLU#02はデータ格納用の4台、ミラー用の4台のディスクを備え、RLU#03はデータ格納用の8台とミラー用の8台のディスクを備えるものとする。
本実施形態においては、まずRAID制御装置10の内部のキャッシュメモリ16をRAID装置12のスループット性能に対応して分割し、分割結果を各RAID装置12に割り付けることによって、キャッシュメモリ16がスループット性能の悪いRAID装置にライトバックすべきデータで埋め尽くされることを防止するものとする。図3はこのキャッシュメモリ分割割付処理のフローチャートである。同図において装置の電源がオンされ、装置立上げ処理の開始に伴ってキャッシュメモリ分割処理が初期化処理の1つとして実行される。
図3のステップS1においてRAID制御装置10のキャッシュメモリ容量、ここでは2GBが獲得され、それがキャッシュメモリ管理テーブル17に設定され、ステップS2でRAID制御装置10内の構成情報が読み込まれ、ステップS3でその構成情報からRAID制御装置10の配下の複数のRAID装置12に関する情報が獲得される。そしてその情報に対応して複数のRAID装置12に対してそれぞれステップS4からステップS9の処理が実行される。
まずステップS4で処理を行うべきRAID装置12に関する情報が存在するか否かが判定され、存在する場合にはステップS5でRAIDタイプ(レベル)とディスクの数が獲得され、ステップS6でRAIDのタイプがRAID5であるか否かが判定され、5である場合にはステップS7で割当てるべきキャッシュ容量が64MB×ディスク数として計算され、RAID5でない場合には、ステップS8で128MB×ディスク数としてキャッシュ容量が計算された後に、ステップS9でそのRAID装置毎の管理テーブル18に求められたキャッシュ容量が設定されて、ステップS4以降の処理が繰り返される。全てのRAID装置12に対する処理が終了した時点でキャッシュメモリ分割処理を終了する。
図4はキャッシュメモリ使用時処理のフローチャートである。同図は、例えば図2のRAID制御装置10の内部のキャッシュメモリ16に、ホストコンピュータ11側からデータが格納される場合の制御情報(テーブル)を利用した処理のフローチャートである。
図4において処理が開始されると、まずステップS11で図2のキャッシュメモリ管理テーブル17からキャッシュメモリ16内の未使用のキャッシュメモリ容量が獲得され、ステップS12で未使用のキャッシュメモリ、すなわちデータを格納できるキャッシュメモリの容量があるか否かが判定され、ない場合には直ちに処理を終了する。
未使用のキャッシュメモリがある場合には、ステップS13でRAID装置毎の管理テーブル18から未使用のキャッシュメモリ容量が獲得される。この処理では、図3においてそれぞれのRAID装置12に対して設定されたキャッシュ容量、例えばアドレスによって指定されるキャッシュ容量に対応して、データを格納すべきアドレスに対応するRAID装置毎の管理テーブル18から未使用のキャッシュメモリ容量が獲得されるが、次のステップS14でそのアドレスに対応するRAID装置毎の管理テーブル18において未使用のキャッシュメモリがあるか否かが判定され、未使用のキャッシュメモリがない、すなわちそのアドレスにデータが格納できない場合にも直ちに処理を終了する。
ステップS14で未使用のキャッシュメモリがある場合には、ステップS15でその未使用のキャッシュメモリに、例えばデータが格納されるとともにそのキャッシュメモリを使用中状態とする処理が行われ、ステップS16でキャッシュメモリ管理テーブル17の未使用キャッシュメモリ容量から使用中状態とされた容量が減算され、ステップS17でRAID装置毎の管理テーブル18に格納されている未使用キャッシュメモリ容量、すなわちそのRAID装置12に割当てられたキャッシュメモリ容量の中で使用されていないキャッシュメモリ容量から使用中状態とされた容量が減算されて処理を終了する。なおRAID装置毎の管理テーブルの具体的な内容についてはさらに図6で後述する。
図5はキャッシュメモリ解放時のフローチャートである。この処理は、例えばキャッシュメモリからデータが削除される場合に実行される処理であり、まずステップS21で解放されるキャッシュメモリのアドレスが獲得され、ステップS22でこのキャッシュメモリが未使用状態とされ、例えばキャッシュメモリ管理テーブル17に格納されている未使用キュー(リンク)にそのアドレスのキャッシュメモリが接続されて解放が行われ、ステップS23でキャッシュメモリ管理テーブル17の未使用キャッシュメモリ容量に解放された容量が加算され、ステップS24でRAID装置毎の管理テーブル18内の同じく未使用キャッシュメモリ容量に解放された容量が加算されて処理を終了する。
図6は図2のRAID装置毎の管理テーブル18とライトバックグループ管理テーブル19の格納内容の具体例の説明図である。RAID装置毎の管理テーブル18は、RLU(RAID ロジカル・ユニット)管理テーブルとも呼ばれ、各RAID装置12、ここではRLU#00からRLU#4095までの全部で4096台のRAID装置12に割当てられたキャッシュメモリのページ数、割当てられたページの中で未使用のページ数としてのページレフト、およびライトバックの実行数がそれぞれのRAID装置12に対して格納されている。
ライトバックグループ管理テーブル19は、ライトバックの実行数が同じくらいのRAID装置をグループ化して管理するものであり、ここではグループAはキャッシュメモリが未使用でライトバックが不必要なRAID装置群、グループBはキャッシュメモリが使用され、ライトバックの実行数が0のRAID装置群、グループCはキャッシュメモリが使用され、ライトバックの実行数が1から5までのRAID装置群、グループDはキャッシュメモリが使用され、ライトバックの実行数が6以上のRAID装置群であり、図6では各グループからリンクによって接続される形式でRAID装置毎の管理テーブル18が管理される。ここではグループB、すなわちRLU#02とRLU#4095においてライトバックの実行数が少なく、また未使用ページ容量が少ないことからライトバックが必要であることが容易に判定される。
図7は本実施形態におけるライトバック実行処理のフローチャートである。本実施形態では、前述のようにまず通常のLRU法によるライトバックスケジュールによってライトバックの実行処理が行われた後に、ライトバックの実行数の少ないRAID装置がチェックされ、RAID装置単位にさらにライトバックスケジュールが実行されるが、図7のライトバック実行処理は、通常のLRU法によるライトバックにおいても、またRAID装置単位のライトバックにおいても同様に用いられるものである。
図7において処理が開始されると、まずステップS31でライトバック対象のキャッシュデータが獲得され、ステップS32で図2のデバイスアダプタ14に対してライトバックデータのキャッシュアドレスが通知され、ステップS33でそのデータのライトバックが指示される。そしてステップS34でライトバックすべきキャッシュデータに対応するRLUの番号からRAID装置毎の管理テーブル18が求められ、ステップS35でそのテーブルのライトバック実行数に1が加算され、ステップS36で加算された実行数に対応してライトバックグループ管理テーブル19におけるグループが求められる。
続いてステップS37でライトバック実行数に1を加算した結果、RAID装置12が現在のグループと同一グループに留まっているか否かが判定され、同一グループである場合には直ちに処理を終了し、グループの変更を行うべき場合には、ステップS38で現在のグループからそのRAID装置毎の管理テーブル18が切断され、ステップS39でその管理テーブル18が新しいグループに接続されて処理を終了する。
図8は、図2のデバイスアダプタ14からライトバックの実行処理が完了したことを示す通知を受信した後に行われるライトバック完了処理のフローチャートである。実際にはキャッシュメモリ16からRAID装置12へのデータのライトバックにはかなりの時間を要するため、図7においてデバイスアダプタ14にデータのライトバックが指示されてから、図8のライトバック完了処理が開始されるまでには、かなりの時間が必要となる。
図8のステップS41でライトバック対象のキャッシュデータが獲得され、ステップS42でそのライトバックデータがRAID装置毎のキャッシュデータのキューから切断される。このRAID装置毎のキャッシュデータのキューは図9に示される。
図9においてMRUの位置、すなわち最も使用頻度の高いデータからLRUの位置、すなわち最も使用頻度の低いデータまでのそれぞれのデータに対してRAID装置毎のキュー(リンク)が張られている。同図において実線の矢印は、RAID1のRAID装置のデータのリンク、一点鎖線は、RAID5の装置のデータのリンク、点線はRAID0+1の装置のデータのリンク(それぞれ双方向)を示し、上向きの矢印は、キューの先頭側のキャッシュデータを示し、その矢印をプリビアスポインタと呼び、下の矢印は末尾側のキャッシュデータを示し、その矢印をネクストポインタと呼ぶことにする。なお、図2では各タイプのRAID装置が2台ずつ存在するため、それぞれの装置に対応して、例えば実線のキュー(リンク)は2本張られることになる。
図8のステップS42でライトバックデータがキューから切断された後に、ステップS43でライトバックが行われたキャッシュデータに対応するRLU番号からRAID装置毎の管理テーブル18が求められ、ステップS44でその管理テーブル18内のライトバック実行数がデクリメントされ、ステップS44でデクリメントされた結果のライトバック実行数からライトバックグループ管理テーブル19におけるグループが図7のステップS36と同様に求められ、その後ステップS46からS48で図7のステップS37からS39と同様の処理が実行されて処理を終了する。
図10、および図11は、このRAID装置毎のキューの管理処理のフローチャートであり、図10はキュー接続処理のフローチャート、図11はキュー切断処理のフローチャートである。図10のキュー接続処理が開始されると、まずステップS51でキューのMRUポインタが獲得され、ステップS52でこのポインタが存在したか否かが判定され、存在している場合にはキャッシュデータがあることになり、ステップS53でMRUポインタの示すキャッシュデータの前に今回新たなキャッシュデータを接続するためにプリビアスポインタを新たなキャッシュデータのアドレスにセットし、ステップS54で現在のMRUポインタの示すキャッシュデータを今回接続すべきキャッシュデータの後にするために、ネクストポインタとして現在のMRUポインタが示すキャッシュデータのアドレスをセットし、ステップS55でMRUポインタとして今回接続すべきキャッシュデータのアドレスをセットして処理を終了する。
ステップS52でMRUポインタが存在しないと判定された時には、キャッシュデータが存在していないことになり、ステップS56で今回接続すべきキャッシュデータの前後にキャッシュデータがない状態を示すためにネクストポインタ、プリビアスポインタそれぞれにNULL(終端)をセットし、ステップS57でMRU、LRUポインタのそれぞれに今回接続すべきキャッシュデータのアドレスをセットして処理を終了する。
図11はRAIDキューからのデータの切断処理のフローチャートである。同図において処理が開始されると、ステップS61で今回切断すべきキャッシュデータの前後のキャッシュデータがリンクによって接続され、ステップS62でMRUポインタが獲得され、ステップS63でMRUポインタが指すキャッシュデータが今回切断すべきキャッシュデータであるか否かが判定され、そのキャッシュデータである場合にはMRUポインタが今回切断すべきキャッシュデータの後のキャッシュデータを指すように修正された後に、切断すべきキャッシュデータでない場合には直ちに、ステップS65でLRUポインタが指すキャッシュデータが切断すべきキャッシュデータであるか否かが判定され、そうである場合にはステップS66でLRUポインタが今回切断すべきキャッシュデータの前のキャッシュデータを指すように更新された後に、切断すべきキャッシュデータでない場合には直ちに処理を終了する。
図12は本実施形態におけるライトバックスケジュール処理の詳細フローチャートである。同図においてまずステップS71からステップS73で、通常のLRU法によるライトバックスケジュール処理が実行される。この処理ではまずステップS71でLRUキュー、すなわち図14の形式のキューの最後尾から最も使用頻度の低いデータが検索され、ステップS72でそのデータがライトバック対象のデータとして獲得され、ステップS73でそのデータに対するライトバック実行処理が行われる。この処理は図7で説明したものである。
続いてステップS74からステップS78でRAID装置単位のライトバックスケジュール処理が実行される。まずステップS74でライトバック数の少ないグループが選択され、ステップS75でライトバック数がRAID装置毎にチェックされ、ライトバック数が少ないRAID装置がない場合には直ちに処理を終了する。ライトバック数が少ないRAID装置がある場合にはステップS76で空きキャッシュメモリ、すなわち図2のRAID制御装置のキャッシュメモリ16の中でライトバック数が少ないRAID装置12に割当てられている領域の内で空き領域があるか否かが判定され、空き領域がある場合にはライトバックをそれ以上行う必要がないものとして処理を終了する。
空きキャッシュメモリがない場合には、ステップS77で該当するRAID装置にライトすべきデータがRAIDデータキューの最後尾から検索され、ステップS78でそのデータがライトバック対象のデータとして獲得され、ステップS79でライトバック実行処理が行われて処理を終了する。
以上において本発明のRAID制御装置および制御方法についてその詳細を説明したが、このRAID制御装置は当然一般的なコンピュータシステムを基本として構成することが可能である。図13はそのようなコンピュータシステム、すなわちハードウェア環境の構成ブロック図である。
図13においてコンピュータシステムは中央処理装置(CPU)20、リードオンメモリ(ROM)21、ランダムアクセスメモリ(RAM)22、通信インタフェース23、記憶装置24、入出力装置25、可搬型記憶媒体の読取り装置26、およびこれらの全てが接続されたバス27によって構成されている。
記憶装置24としてはハードディスク、磁気ディスクなど様々な形式の記憶装置を使用することができ、このような記憶装置24、またはROM21に図3〜図5、図7、図8、図10〜図12などのフローチャートに示されたプログラムや、本発明の特許請求の範囲の請求項9のプログラムなどが格納され、そのようなプログラムがCPU20によって実行されることにより、本実施形態における複数のRAID装置へのキャッシュメモリの割当て、ライトバック実行数によるRAID装置のグループ化などが可能となる。
このようなプログラムは、プログラム提供者28からネットワーク29、および通信インタフェース23を介して、例えば記憶装置24に格納されることも、また市販され、流通している可搬型記憶媒体30に格納され、読取り装置26にセットされて、CPU20によって実行されることも可能である。可搬型記憶媒体30としてはCD−ROM、フレキシブルディスク、光ディスク、光磁気ディスク、DVDなど様々な形式の記憶媒体を使用することができ、このような記憶媒体に格納されたプログラムが読取り装置26によって読取られることにより、本実施形態におけるすべてのRAID装置に対するまんべんのないライトバックのスケジュールが可能となる。
(付記1)
複数の記憶装置を制御する記憶制御装置において、
該記憶制御装置内のキャッシュメモリに格納されているデータの前記複数の記憶装置へのライトバックをLRU法によって行うLRUライトバック手段と、
該LRUライトバック手段によって実行されているライトバックの数が少ない記憶装置を選択して、該選択した記憶装置に対するデータのライトバックを行うライトバックスケジュール処理手段とを備えることを特徴とする記憶制御装置。
(付記2)
前記記憶制御装置において、
前記複数の記憶装置を、該記憶装置が実行しているライトバックの数によって複数のグループに分割した結果を記憶するライトバックグループ管理手段をさらに備え、
前記ライトバックスケジュール処理手段が、ライトバックグループ管理手段の記憶内容に従ってライトバックの数が少ないグループ内の記憶装置を選択することを特徴とする付記1記載の記憶制御装置。
(付記3)
前記記憶制御装置において、
前記複数の記憶装置毎に実行されているライトバックの数を記憶する記憶装置管理手段をさらに備え、
前記ライトバックスケジュール処理手段が、該記憶装置管理手段の記憶内容に従ってライトバックの数が少ない記憶装置を選択することを特徴とする付記1記載の記憶制御装置。
(付記4)
前記記憶制御装置において、
該記憶制御装置内のキャッシュメモリの容量を分割して、前記複数の記憶装置に割当てるキャッシュメモリ割当手段と、
該割当てられた容量の内で該キャッシュメモリにデータが格納されていない未使用領域の容量を記憶装置毎に記憶する記憶装置管理手段とをさらに備え、
前記ライトバックスケジュール処理手段が、該記憶装置管理手段の記憶内容に従って該未使用領域の少ない記憶装置を選択することを特徴とする付記1記載の記憶制御装置。
(付記5)
前記記憶制御装置において、
前記記憶装置に割当てられたキャッシュメモリの容量の内部に格納されているデータのキューを記憶装置毎に管理するキャッシュメモリ管理手段をさらに備え、
前記ライトバックスケジュール処理手段が、選択した記憶装置のキューにおけるLRU位置のデータのライトバックを行うことを特徴とする付記4記載の記憶制御装置。
(付記6)
自装置内のキャッシュメモリに格納されているデータの複数の外部の記憶装置へのライトバックをLRU法によって行うLRUライトバック手段と、
該LRUライトバック手段によって実行されているライトバックの数が少ない記憶装置を選択し、該選択した記憶装置に対するデータのライトバックを行うライトバックスケジュール処理手段とを備える記憶制御装置と、
該記憶制御装置によって制御される複数の記憶装置とによって構成されることを特徴とするデータ記憶システム。
(付記7)
前記記憶装置が複数のディスクを備えるRAID装置であり、
前記記憶制御装置が該複数のRAID装置を制御するRAID制御装置であることを特徴とする付記6記載のデータ記憶システム。
(付記8)
前記記憶制御装置が、前記複数の記憶装置を、該記憶装置が実行しているライトバックの数によって複数のグループに分割した結果を記憶するライトバックグループ管理手段をさらに備え、
前記ライトバックスケジュール処理手段が、ライトバックグループ管理手段の記憶内容に従ってライトバックの数が少ないグループ内の記憶装置を選択することを特徴とする付記6記載のデータ記憶システム。
(付記9)
前記記憶制御装置が、前記複数の記憶装置毎に実行されているライトバックの数を記憶する記憶装置管理手段をさらに備え、
前記ライトバックスケジュール処理手段が、該記憶装置管理手段の記憶内容に従ってライトバックの数が少ない記憶装置を選択することを特徴とする付記6記載のデータ記憶システム。
(付記10)
前記記憶制御装置が、該記憶制御装置内のキャッシュメモリの容量を分割して、前記複数の記憶装置に割当てるキャッシュメモリ割当手段と、
該割当てられた容量の内で該キャッシュメモリにデータが格納されていない未使用領域の容量を記憶装置毎に記憶する記憶装置管理手段とをさらに備え、
前記ライトバックスケジュール処理手段が、該記憶装置管理手段の記憶内容に従って該未使用領域の少ない記憶装置を選択することを特徴とする付記6記載のデータ記憶システム。
(付記11)
前記記憶制御装置が、前記記憶装置に割当てられたキャッシュメモリの容量の内部に格納されているデータのキューを記憶装置毎に管理するキャッシュメモリ管理手段をさらに備え、
前記ライトバックスケジュール処理手段が、選択した記憶装置のキューにおけるLRU位置のデータのライトバックを行うことを特徴とする付記10記載のデータ記憶システム。
(付記12)
複数の記憶装置を制御する記憶制御方法において、
キャッシュメモリに格納されているデータの前記複数の記憶装置側へのライトバックをLRU法によって実行し、
該LRU法によって実行されているライトバックの数が少ない記憶装置を選択して、該選択した記憶装置に対するデータのライトバックを実行することを特徴とする記憶制御方法。
(付記13)
前記記憶制御方法において、
前記複数の記憶装置を、該記憶装置が実行しているライトバックの数によって複数のグループに分割し、
前記記憶装置の選択において、該記憶内容に従ってライトバックの数が少ないグループ内の記憶装置を選択することを特徴とする付記12記載の記憶制御方法。
(付記14)
前記記憶制御方法において、
前記複数の記憶装置毎に実行されているライトバックの数を記憶し、
前記記憶装置の選択において、該記憶内容に従ってライトバックの数が少ない記憶装置を選択することを特徴とする付記12記載の記憶制御方法。
(付記15)
前記記憶制御方法において、
前記記憶制御装置内のキャッシュメモリの容量を分割して、前記複数の記憶装置に割当て、
該割当てられた容量の内で該キャッシュメモリにデータが格納されていない未使用領域の容量を記憶装置毎に記憶し、
前記記憶装置の選択において、該記憶の内容に従って該未使用領域の少ない記憶装置を選択することを特徴とする付記12記載の記憶制御方法。
(付記16)
前記記憶制御方法において、
前記記憶装置に割当てられたキャッシュメモリの容量の内部に格納されているデータのキューを記憶装置毎に管理し、
前記選択した記憶装置のキューにおけるLRU位置のデータのライトバックを行うことを特徴とする付記15記載の記憶制御方法。
(付記17)
複数の記憶装置を制御する計算機によって使用されるプログラムであって、
キャッシュメモリに格納されているデータの前記複数の記憶装置側へのライトバックをLRU法によって実行する手順と、
該LRU法によって実行されているライトバックの数が少ない記憶装置を選択して、該選択した記憶装置に対するデータのライトバックを実行する手順とを計算機に実行させるためのプログラム。
(付記18)
前記記憶装置の選択において、
前記複数の記憶装置を、該記憶装置が実行しているライトバックの数によって複数のグループに分割した結果を記憶するメモリの記憶内容に従ってライトバックの数が少ないグループ内の記憶装置を選択することを特徴とする付記17記載のプログラム。
(付記19)
前記記憶装置の選択において、
前記複数の記憶装置毎に実行されているライトバックの数を記憶するメモリの記憶内容に従ってライトバックの数が少ない記憶装置を選択することを特徴とする付記17記載のプログラム。
(付記20)
前記記憶装置の選択において、
前記記憶制御装置内のキャッシュメモリの容量が分割され、前記複数の記憶装置に割当てられた容量の内で該キャッシュメモリにデータが格納されていない未使用領域の容量を記憶装置毎に記憶するメモリの記憶内容に従って該未使用領域の少ない記憶装置を選択することを特徴とする付記17記載のプログラム。
(付記21)
前記記憶装置に割当てられたキャッシュメモリの容量の内部に格納されているデータのキューが記憶装置毎に管理され、
前記選択した記憶装置のキューにおけるLRU位置のデータのライトバックを行うことを特徴とする付記20記載のプログラム。
(付記22)
複数の記憶装置を制御する計算機によって使用される記憶媒体であって、
キャッシュメモリに格納されているデータの前記複数の記憶装置側へのライトバックをLRU法によって実行するステップと、
該LRU法によって実行されているライトバックの数が少ない記憶装置を選択して、該選択した記憶装置に対するデータのライトバックを実行するステップとを計算機に実行させるプログラムを格納した計算機読出し可能可搬型記憶媒体。
(付記23)
前記記憶装置の選択において、
前記複数の記憶装置を、該記憶装置が実行しているライトバックの数によって複数のグループに分割した結果を記憶するメモリの記憶内容に従ってライトバックの数が少ないグループ内の記憶装置を選択することを特徴とする付記22記載の計算機読出し可能可搬型記憶媒体。
(付記24)
前記記憶装置の選択において、
前記複数の記憶装置毎に実行されているライトバックの数を記憶するメモリの記憶内容に従ってライトバックの数が少ない記憶装置を選択することを特徴とする付記22記載の計算機読出し可能可搬型記憶媒体。
(付記25)
前記記憶装置の選択において、
前記記憶制御装置内のキャッシュメモリの容量が分割され、前記複数の記憶装置に割当てられた容量の内で該キャッシュメモリにデータが格納されていない未使用領域の容量を記憶装置毎に記憶するメモリの記憶内容に従って該未使用領域の少ない記憶装置を選択することを特徴とする付記22記載の計算機読出し可能可搬型記憶媒体。
(付記26)
前記記憶装置に割当てられたキャッシュメモリの容量の内部に格納されているデータのキューが記憶装置毎に管理され、
前記選択した記憶装置のキューにおけるLRU位置のデータのライトバックを行うことを特徴とする付記25記載の計算機読出し可能可搬型記憶媒体。
本発明の記憶制御装置の原理構成ブロック図である。 本実施形態におけるRAIDデータ記憶システムの全体構成ブロック図である。 キャッシュメモリ分割処理のフローチャートである。 キャッシュメモリ使用時処理のフローチャートである。 キャッシュメモリ解放時処理のフローチャートである。 RAID装置のグループ化の説明図である。 ライトバック実行処理のフローチャートである。 ライトバック完了処理のフローチャートである。 キャッシュデータのキュー(リンク)の説明図である。 RAIDキューへの接続処理のフローチャートである。 RAIDキューからの切断処理のフローチャートである。 ライトバック処理の全体フローチャートである。 本発明を実現するためのプログラムのコンピュータへのローディングを説明する図である。 LRU法によるキャッシュデータ管理の従来例の説明図である。
符号の説明
1 記憶制御装置
2 キャッシュメモリ
3 記憶装置
4 LRUライトバック手段
5 ライトバックスケジュール処理手段
10 RAID制御装置
11 ホストコンピュータ(サーバ)
12 RAID装置
13 チャネルアダプタ
14 デバイスアダプタ
15 中央制御部
16 キャッシュメモリ
17 キャッシュメモリ管理テーブル
18 RAID装置毎の管理テーブル
19 ライトバックグループ管理テーブル
20 CPU
21 リード・オンリ・メモリ(ROM)
22 ランダム・アクセス・メモリ(RAM)
23 通信インタフェース
24 記憶装置
25 入出力装置
26 読取装置
27 バス
28 プログラム提供者
29 ネットワーク
30 可搬型記憶媒体

Claims (10)

  1. 複数の記憶装置を制御する記憶制御装置において、
    該記憶制御装置内のキャッシュメモリに格納されているデータの前記複数の記憶装置へのライトバックをLRU法によって行うLRUライトバック手段と、
    現在実行中のライトバックの数の範囲が各々予め決められた複数のグループを使って、前記複数の記憶装置をそれぞれ、当該記憶装置が実行しているライトバックの数が含まれる範囲のグループにグループ分けした結果を記憶するライトバックグループ管理手段と、
    前記ライトバックグループ管理手段の記憶内容に従って、前記複数のグループのうち、前記範囲他のグループよりも少ない数を示すグループ内の記憶装置を選択して、該選択した記憶装置に対するデータのライトバックを行うライトバックスケジュール処理手段とを備え
    前記ライトバックグループ管理手段は、前記LRUライトバック手段または前記ライトバックスケジュール処理手段がライトバックを開始するとき、前記複数の記憶装置のうちライトバックを行う対象である対象記憶装置に対応するライトバック実行数に1を加算し、加算の結果に基づいて前記対象記憶装置に対応するグループを前記複数のグループの中から求め、求めた前記グループが前記対象記憶装置の現在のグループと異なる場合は、求めた前記グループに前記対象記憶装置をグループ分けしなおし、
    前記ライトバックグループ管理手段は、前記LRUライトバック手段または前記ライトバックスケジュール処理手段が前記対象記憶装置へのライトバックを完了するとき、前記対象記憶装置に対応する前記ライトバック実行数から1を減算し、減算の結果に基づいて前記対象記憶装置に対応するグループを前記複数のグループの中から求め、求めた前記グループが前記対象記憶装置の現在のグループと異なる場合は、求めた前記グループに前記対象記憶装置をグループ分けしなおす、
    ことを特徴とする記憶制御装置。
  2. 前記記憶制御装置において、
    前記LRUライトバック手段による前記ライトバックの実行後に、前記ライトバックスケジュール処理手段による前記記憶装置の選択と前記ライトバックが実行されることを特徴とする請求項1記載の記憶制御装置。
  3. 前記記憶制御装置において、
    前記複数の記憶装置毎に実行されているライトバックの数を記憶する記憶装置管理手段をさらに備え、
    前記ライトバックスケジュール処理手段が、該記憶装置管理手段の記憶内容に従ってライトバックの数が少ない記憶装置を選択することを特徴とする請求項1記載の記憶制御装置。
  4. 前記記憶制御装置において、
    該記憶制御装置内のキャッシュメモリの容量を分割して、前記複数の記憶装置に割当てるキャッシュメモリ割当手段と、
    該割当てられた容量の内で該キャッシュメモリにデータが格納されていない未使用領域の容量を記憶装置毎に記憶する記憶装置管理手段とをさらに備え、
    前記ライトバックスケジュール処理手段が、該記憶装置管理手段の記憶内容に従って該未使用領域の少ない記憶装置を選択することを特徴とする請求項1記載の記憶制御装置。
  5. 前記記憶制御装置において、
    前記記憶装置に割当てられたキャッシュメモリの容量の内部に格納されているデータのキューを記憶装置毎に管理するキャッシュメモリ管理手段をさらに備え、
    前記ライトバックスケジュール処理手段が、選択した記憶装置のキューにおけるLRU位置のデータのライトバックを行うことを特徴とする請求項4記載の記憶制御装置。
  6. 自装置内のキャッシュメモリに格納されているデータの複数の外部の記憶装置へのライトバックをLRU法によって行うLRUライトバック手段と、
    現在実行中のライトバックの数の範囲が各々予め決められた複数のグループを使って、前記複数の記憶装置をそれぞれ、当該記憶装置が実行しているライトバックの数が含まれる範囲のグループにグループ分けした結果を記憶するライトバックグループ管理手段と、
    前記ライトバックグループ管理手段の記憶内容に従って、前記複数のグループのうち、前記範囲他のグループよりも少ない数を示すグループ内の記憶装置を選択し、該選択した記憶装置に対するデータのライトバックを行うライトバックスケジュール処理手段とを備える記憶制御装置と、
    該記憶制御装置によって制御される複数の記憶装置とによって構成され
    前記ライトバックグループ管理手段は、前記LRUライトバック手段または前記ライトバックスケジュール処理手段がライトバックを開始するとき、前記複数の記憶装置のうちライトバックを行う対象である対象記憶装置に対応するライトバック実行数に1を加算し、加算の結果に基づいて前記対象記憶装置に対応するグループを前記複数のグループの中から求め、求めた前記グループが前記対象記憶装置の現在のグループと異なる場合は、求めた前記グループに前記対象記憶装置をグループ分けしなおし、
    前記ライトバックグループ管理手段は、前記LRUライトバック手段または前記ライトバックスケジュール処理手段が前記対象記憶装置へのライトバックを完了するとき、前記対象記憶装置に対応する前記ライトバック実行数から1を減算し、減算の結果に基づいて前記対象記憶装置に対応するグループを前記複数のグループの中から求め、求めた前記グループが前記対象記憶装置の現在のグループと異なる場合は、求めた前記グループに前記対象記憶装置をグループ分けしなおす、
    ことを特徴とするデータ記憶システム。
  7. 前記記憶装置が複数のディスクを備えるRAID装置であり、
    前記記憶制御装置が該複数のRAID装置を制御するRAID制御装置であることを特徴とする請求項6記載のデータ記憶システム。
  8. 複数の記憶装置を制御する記憶制御方法において、
    キャッシュメモリに格納されているデータの前記複数の記憶装置側へのライトバックをLRU法によって実行し、
    現在実行中のライトバックの数の範囲が各々予め決められた複数のグループを使って、前記複数の記憶装置をそれぞれ、当該記憶装置が実行しているライトバックの数が含まれる範囲のグループにグループ分けした結果を記憶し、
    記憶した前記結果に従って、前記複数のグループのうち、前記範囲他のグループよりも少ない数を示すグループ内の記憶装置を選択して、該選択した記憶装置に対するデータのライトバックを実行する記憶制御方法であって、
    前記複数の記憶装置をグループ分けして前記結果として記憶するときに、
    前記LRU法による前記ライトバックまたは前記選択した記憶装置に対する前記ライトバックが開始されるときに、前記複数の記憶装置のうちライトバックを行う対象である対象記憶装置に対応するライトバック実行数に1を加算し、加算の結果に基づいて前記対象記憶装置に対応するグループを前記複数のグループの中から求め、求めた前記グループが前記対象記憶装置の現在のグループと異なる場合は、求めた前記グループに前記対象記憶装置をグループ分けしなおし、
    前記LRU法による前記ライトバックまたは前記選択した記憶装置に対する前記ライトバックが完了するとき、前記対象記憶装置に対応する前記ライトバック実行数から1を減算し、減算の結果に基づいて前記対象記憶装置に対応するグループを前記複数のグループの中から求め、求めた前記グループが前記対象記憶装置の現在のグループと異なる場合は、求めた前記グループに前記対象記憶装置をグループ分けしなおすことを含む、
    ことを特徴とする記憶制御方法。
  9. 複数の記憶装置を制御する計算機に
    キャッシュメモリに格納されているデータの前記複数の記憶装置側へのライトバックをLRU法によって実行する手順と、
    現在実行中のライトバックの数の範囲が各々予め決められた複数のグループを使って、前記複数の記憶装置をそれぞれ、当該記憶装置が実行しているライトバックの数が含まれる範囲のグループにグループ分けした結果を記憶する手順と、
    記憶した前記結果に従って、前記複数のグループのうち、前記範囲他のグループよりも少ない数を示すグループ内の記憶装置を選択して、該選択した記憶装置に対するデータのライトバックを実行する手順を実行させるプログラムであって、
    前記結果を記憶する前記手順は、
    前記LRU法による前記ライトバックまたは前記選択した記憶装置に対する前記ライトバックが開始されるときに、前記複数の記憶装置のうちライトバックを行う対象である対象記憶装置に対応するライトバック実行数に1を加算し、加算の結果に基づいて前記対象記憶装置に対応するグループを前記複数のグループの中から求め、求めた前記グループが前記対象記憶装置の現在のグループと異なる場合は、求めた前記グループに前記対象記憶装置をグループ分けしなおす手順と、
    前記LRU法による前記ライトバックまたは前記選択した記憶装置に対する前記ライトバックが完了するとき、前記対象記憶装置に対応する前記ライトバック実行数から1を減算し、減算の結果に基づいて前記対象記憶装置に対応するグループを前記複数のグループの中から求め、求めた前記グループが前記対象記憶装置の現在のグループと異なる場合は、求めた前記グループに前記対象記憶装置をグループ分けしなおす手順とした、
    プログラム。
  10. 複数の記憶装置を制御する計算機に、
    キャッシュメモリに格納されているデータの前記複数の記憶装置側へのライトバックをLRU法によって実行するステップと、
    現在実行中のライトバックの数の範囲が各々予め決められた複数のグループを使って、前記複数の記憶装置をそれぞれ、当該記憶装置が実行しているライトバックの数が含まれる範囲のグループにグループ分けした結果を記憶するステップと、
    記憶した前記結果に従って、前記複数のグループのうち、前記範囲他のグループよりも少ない数を示すグループ内の記憶装置を選択して、該選択した記憶装置に対するデータのライトバックを実行するステップとを実行させるためのプログラムを格納した記憶媒体であって、
    前記結果を記憶する前記ステップは、
    前記LRU法による前記ライトバックまたは前記選択した記憶装置に対する前記ライトバックが開始されるときに、前記複数の記憶装置のうちライトバックを行う対象である対象記憶装置に対応するライトバック実行数に1を加算し、加算の結果に基づいて前記対象記憶装置に対応するグループを前記複数のグループの中から求め、求めた前記グループが前記対象記憶装置の現在のグループと異なる場合は、求めた前記グループに前記対象記憶装置をグループ分けしなおすステップと、
    前記LRU法による前記ライトバックまたは前記選択した記憶装置に対する前記ライトバックが完了するとき、前記対象記憶装置に対応する前記ライトバック実行数から1を減算し、減算の結果に基づいて前記対象記憶装置に対応するグループを前記複数のグループの中から求め、求めた前記グループが前記対象記憶装置の現在のグループと異なる場合は、求めた前記グループに前記対象記憶装置をグループ分けしなおすステップとした、
    記憶媒体。
JP2004107030A 2004-03-31 2004-03-31 記憶制御装置、制御方法、および制御プログラム。 Expired - Fee Related JP4429780B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004107030A JP4429780B2 (ja) 2004-03-31 2004-03-31 記憶制御装置、制御方法、および制御プログラム。
US10/935,080 US7321955B2 (en) 2004-03-31 2004-09-08 Control device, control method and storage medium recording a control program for controlling write-back schedule of data from cache memory to a plurality of storage devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004107030A JP4429780B2 (ja) 2004-03-31 2004-03-31 記憶制御装置、制御方法、および制御プログラム。

Publications (2)

Publication Number Publication Date
JP2005293205A JP2005293205A (ja) 2005-10-20
JP4429780B2 true JP4429780B2 (ja) 2010-03-10

Family

ID=35055718

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004107030A Expired - Fee Related JP4429780B2 (ja) 2004-03-31 2004-03-31 記憶制御装置、制御方法、および制御プログラム。

Country Status (2)

Country Link
US (1) US7321955B2 (ja)
JP (1) JP4429780B2 (ja)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4819369B2 (ja) 2005-02-15 2011-11-24 株式会社日立製作所 ストレージシステム
US8239634B2 (en) 2007-06-05 2012-08-07 Nec Corporation Input/output control based on information specifying input/output issuing source and input/output priority
JP4430092B2 (ja) 2007-08-28 2010-03-10 富士通株式会社 Raid装置、raid装置の制御部およびraid装置のライトバック制御方法
WO2011015970A1 (en) * 2009-08-04 2011-02-10 Axxana (Israel) Ltd. Data gap management in a remote data mirroring system
US8700852B2 (en) * 2010-02-03 2014-04-15 International Business Machines Corporation Processing read and write requests in a storage controller
JP5549260B2 (ja) * 2010-02-16 2014-07-16 富士通株式会社 ストレージシステムおよびデータ書込み方法
US9335928B2 (en) * 2011-10-01 2016-05-10 International Business Machines Corporation Using unused portion of the storage space of physical storage devices configured as a RAID
US9836340B2 (en) * 2011-10-03 2017-12-05 International Business Machines Corporation Safe management of data storage using a volume manager
US9817733B2 (en) * 2011-10-05 2017-11-14 International Business Machines Corporation Resource recovery for checkpoint-based high-availability in a virtualized environment
CN104508646A (zh) * 2012-06-08 2015-04-08 惠普发展公司,有限责任合伙企业 访问存储器
US10037271B1 (en) * 2012-06-27 2018-07-31 Teradata Us, Inc. Data-temperature-based control of buffer cache memory in a database system
CN102779017B (zh) * 2012-06-29 2016-04-13 华中科技大学 一种固态盘中数据缓存区的控制方法
US11037625B2 (en) 2012-11-20 2021-06-15 Thstyme Bermuda Limited Solid state drive architectures
CA2891355C (en) * 2012-11-20 2022-04-05 Charles I. Peddle Solid state drive architectures
US9778884B2 (en) * 2013-03-13 2017-10-03 Hewlett Packard Enterprise Development Lp Virtual storage pool
US9201662B2 (en) * 2013-03-29 2015-12-01 Dell Products, Lp System and method for pre-operating system memory map management to minimize operating system failures
US20140297953A1 (en) * 2013-03-31 2014-10-02 Microsoft Corporation Removable Storage Device Identity and Configuration Information
US9836413B2 (en) * 2013-04-03 2017-12-05 International Business Machines Corporation Maintaining cache consistency in a cache for cache eviction policies supporting dependencies
US9824020B2 (en) * 2013-12-30 2017-11-21 Unisys Corporation Systems and methods for memory management in a dynamic translation computer system
WO2015116077A1 (en) * 2014-01-30 2015-08-06 Hewlett-Packard Development Company, L.P. Access controlled memory region
WO2015116078A1 (en) * 2014-01-30 2015-08-06 Hewlett-Packard Development Company, L.P. Memory data versioning
TWI552162B (zh) * 2014-07-31 2016-10-01 Zhi-Cheng Xiao Low power memory
CN107003882B (zh) * 2014-12-18 2020-12-29 英特尔公司 用于转换高速缓存闭包和持久快照的方法、系统和装置
GB2541038B (en) 2014-12-23 2019-01-16 Intel Corp Apparatus and method for managing a virtual graphics processor unit (VGPU)
US9875037B2 (en) * 2015-06-18 2018-01-23 International Business Machines Corporation Implementing multiple raid level configurations in a data storage device
US9946512B2 (en) * 2015-09-25 2018-04-17 International Business Machines Corporation Adaptive radix external in-place radix sort
US9760290B2 (en) * 2015-09-25 2017-09-12 International Business Machines Corporation Smart volume manager for storage space usage optimization
US9921757B1 (en) * 2016-03-31 2018-03-20 EMC IP Holding Company LLC Using an FPGA for integration with low-latency, non-volatile memory
US10296460B2 (en) * 2016-06-29 2019-05-21 Oracle International Corporation Prefetch bandwidth throttling by dynamically adjusting miss buffer prefetch-dropping thresholds

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3188071B2 (ja) * 1993-10-14 2001-07-16 富士通株式会社 ディスクキャッシュ装置
US5592432A (en) * 1995-09-05 1997-01-07 Emc Corp Cache management system using time stamping for replacement queue
JPH11288387A (ja) 1998-12-11 1999-10-19 Fujitsu Ltd ディスクキャッシュ装置
US6304946B1 (en) * 1999-07-01 2001-10-16 Emc Corporation System and method for optimizing cache write backs to disks
US6665740B1 (en) * 1999-11-12 2003-12-16 Emc Corporation Logical volume selection in a probability-based job scheduler
US6594739B1 (en) * 2001-09-11 2003-07-15 Emc Corporation Memory system and method of using same
US6785771B2 (en) * 2001-12-04 2004-08-31 International Business Machines Corporation Method, system, and program for destaging data in cache
JP2003196032A (ja) 2001-12-26 2003-07-11 Nec Corp ストレージ装置のライトキャッシュ制御方法及びストレージ装置
JP4322068B2 (ja) * 2003-03-07 2009-08-26 富士通株式会社 ストレージシステム及びそのデイスク負荷バランス制御方法
CA2429407C (en) * 2003-05-23 2012-01-03 Robert Beaumont Sleeve for toilet flanges and drains
US7039785B2 (en) * 2004-02-24 2006-05-02 Hitachi, Ltd. Method and apparatus for increasing an amount of memory on demand when monitoring remote mirroring performance

Also Published As

Publication number Publication date
US20050223168A1 (en) 2005-10-06
JP2005293205A (ja) 2005-10-20
US7321955B2 (en) 2008-01-22

Similar Documents

Publication Publication Date Title
JP4429780B2 (ja) 記憶制御装置、制御方法、および制御プログラム。
US7475185B2 (en) Nonvolatile memory system, nonvolatile memory device, memory controller, access device, and method for controlling nonvolatile memory device
US5651132A (en) Disk array control system
US6665740B1 (en) Logical volume selection in a probability-based job scheduler
JP4819369B2 (ja) ストレージシステム
CN103019962B (zh) 数据缓存处理方法、装置以及系统
US8386698B2 (en) Data accessing method for flash memory and storage system and controller using the same
JP4788528B2 (ja) ディスク制御装置、ディスク制御方法、ディスク制御プログラム
EP0727745A1 (en) Memory control apparatus and its control method
US20070168754A1 (en) Method and apparatus for ensuring writing integrity in mass storage systems
JP2008015769A (ja) ストレージシステム及び書き込み分散方法
JPH10187505A (ja) 情報記憶システム及び同システムに適用するデータ配置方法
JP2010009548A (ja) 記憶装置、制御装置、記憶システム、および記憶方法
JP2007199905A (ja) 半導体記憶装置の制御方法
KR20190079672A (ko) 정보 처리 장치, 메모리 액세스 방법 및 컴퓨터 프로그램
US20200304373A1 (en) Computer system and data management method
US6748494B1 (en) Device for controlling access to units of a storage device
JP5152006B2 (ja) 記憶装置、記憶装置のデータ転送方法
JP2004272324A (ja) ディスクアレイ装置
US7676644B2 (en) Data processing system, storage apparatus and management console
US6532513B1 (en) Information recording and reproduction apparatus
JP4838054B2 (ja) ディスクアレイ装置及びその負荷分散方法
JPH08137754A (ja) ディスクキャッシュ装置
JP4430092B2 (ja) Raid装置、raid装置の制御部およびraid装置のライトバック制御方法
JP4997858B2 (ja) データ記録装置およびデータ記録プログラム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060623

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090519

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090623

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090821

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091215

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091216

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121225

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees