JP4422700B2 - エッチングテープを利用した液晶表示装置用アレイ基板の製造方法 - Google Patents

エッチングテープを利用した液晶表示装置用アレイ基板の製造方法 Download PDF

Info

Publication number
JP4422700B2
JP4422700B2 JP2006164456A JP2006164456A JP4422700B2 JP 4422700 B2 JP4422700 B2 JP 4422700B2 JP 2006164456 A JP2006164456 A JP 2006164456A JP 2006164456 A JP2006164456 A JP 2006164456A JP 4422700 B2 JP4422700 B2 JP 4422700B2
Authority
JP
Japan
Prior art keywords
etching
forming
electrode
liquid crystal
crystal display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006164456A
Other languages
English (en)
Other versions
JP2007059876A (ja
Inventor
ジェヨン・オ
スプル・キム
Original Assignee
エルジー ディスプレイ カンパニー リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エルジー ディスプレイ カンパニー リミテッド filed Critical エルジー ディスプレイ カンパニー リミテッド
Publication of JP2007059876A publication Critical patent/JP2007059876A/ja
Application granted granted Critical
Publication of JP4422700B2 publication Critical patent/JP4422700B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31678—Of metal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31786—Of polyester [e.g., alkyd, etc.]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31855—Of addition polymer from unsaturated monomers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31855—Of addition polymer from unsaturated monomers
    • Y10T428/31935—Ester, halide or nitrile of addition polymer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31855—Of addition polymer from unsaturated monomers
    • Y10T428/31938—Polymer of monoethylenically unsaturated hydrocarbon
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31971—Of carbohydrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Liquid Crystal (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明はエッチングテープ及びこれを利用した液晶表示装置（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ；ＬＣＤ）用アレイ基板の製造方法に関し、より詳しくは低価格でエッチング工程を容易に遂行することができるようゲル（ｇｅｌ）タイプのエッチング物質が塗布されているエッチングテープ及びこれを利用した液晶表示装置用アレイ基板の製造方法に関する。
今日のような情報化社会において電子表示装置の役割は非常に重要になっており、各種の電子表示装置が多様な産業分野に幅広く使用されている。このような電子表示装置の発展において、情報化社会の各種のニーズに適応した新しい機能を持つ電子表示装置が次々と開発されている。一般的に電子表示装置とは多様な情報を視覚を通じて人間に伝達する装置を言う。すなわち、電子表示装置とは各種の電子機器から出力される電気情報信号を人間の視覚で認識することができる光情報信号に変換するものを言い、人間と電子機器を結ぶ架橋的な役割を担当する装置と言える。
このような電子表示装置において、光情報信号が発光現象によって表示される場合には発光型表示装置と称され、光情報信号が反射、散乱、干渉現象などによって表示される場合には受光型表示装置と称される。能動型表示装置として呼ばれる発光型表示装置は、陰極線管表示装置（Ｃａｔｈｏｄｅ Ｒａｙ Ｔｕｂｅ； ＣＲＴ）、プラズマ表示装置（Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ； ＰＤＰ）、有機ＥＬ表示装置（Ｏｒｇａｎｉｃ ＥｌｅｃｔｒｏＬｕｍｉｎｉｓｃｅｎｔ Ｄｉｓｐｌａｙ； ＯＥＬＤ）、発光ダイオード（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ； ＬＥＤ）などをあげることができる。そして、受動型表示装置として呼ばれる受光型表示装置は、液晶表示装置（ＬＣＤ）、電子泳動表示装置（ＥｌｅｃｔｒｏＰｈｏｒｅｔｉｃ Ｉｍａｇｅ Ｄｉｓｐｌａｙ； ＥＰＩＤ）などをあげることができる。
長い間、テレビやコンピューターモニターなどに使用された陰極線管表示装置は、経済性などの面で一番高いマーケットーシェアを占めているが、重い重量、大きい体積及び高い消費電力などのような短所をたくさん持っている。
最近に、半導体技術の急速な進歩によって各種電子装置の低電圧化及び低電力化とともに電子機器の小型化、薄型化及び軽量化の傾向によって、新しい環境に適応した電子表示装置として平板パネル型表示装置に対する要求が急激に増大されている。これによって液晶表示装置（ＬＣＤ）、プラズマ表示装置（ＰＤＰ）、有機ＥＬ表示装置（ＯＥＬＤ）などのような平板パネル型表示装置が開発され、このような平板パネル型表示装置の内で小型化、軽量化及び薄型化が容易で、低い消費電力及び低い駆動電圧を持つ液晶表示装置が特に注目されている。
液晶表示装置は、共通電極、カラーフィルター、ブラックマトリックスなどが形成されているカラーフィルター基板と、スイチング素子、画素電極などが形成されているアレイ基板の間に異方性誘電率を持つ液晶物質を挿入しておいて、画素電極と共通電極にお互いに異なる電位を印加することで液晶物質に形成される電界の強さを調整して液晶物質の分子配列を変更させて、これを通じてアレイ基板に透過される光の量を調節することで所望の画像を表示するものである。薄膜トランジスター（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ；ＴＦＴ）素子がスイッチングデバイスとして使用されている薄膜トランジスター液晶表示装置（ＴＦＴ ＬＣＤ）は、液晶表示装置（ＬＣＤ）として主に使用されている。
従来の液晶表示装置用アレイ基板は、４個のマスクを使用した４回の写真工程及びエッチング工程を通じて製造され、あるいは５個のマスクを使用した５回の写真工程及びエッチング工程を通じて製造されている。
ところが、従来の液晶表示装置用アレイ基板の製造に必要となる時間及び費用でマスクを利用した写真工程が占める割合は非常に大きいので、液晶表示装置用アレイ基板の製造時間と製造費用をより効果的に節減させるためにはマスクを利用した写真工程を減らすことができる液晶表示装置用アレイ基板の製造方法が切実に要望されている。
したがって、本発明の目的は、ゲル（ｇｅｌ）タイプのエッチング物質が塗布されているエッチングテープを利用してエッチング工程を遂行することで、マスクを利用する写真工程を遂行しないで、低価格でエッチング工程を容易に遂行することができるエッチングテープを提供することにある。
本発明の他の目的は、エッチングテープを利用して液晶表示装置（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ；ＬＣＤ）用アレイ基板の製造方法を提供することにある。
本発明が解決しようとする技術的課題は以上で言及した技術的課題に制限されず、言及しなかった他の技術的課題は下記の記載から本発明が属する技術分野で通常の知識を持った者に明確に理解することができる。
本発明に係るエッチングテープは、ベースシート及び前記ベースシート上にゲルタイプのエッチング物質が塗布されて形成されたエッチング物質層を含む。
本発明に係るエッチングテープを利用した液晶表示装置用アレイ基板の製造方法は、透明絶縁基板上にゲート電極、ストレージキャパシターの第１電極及びゲート配線を形成する段階と、前記ゲート電極上にゲート絶縁膜、アクティブ層、オーミック接触層、ソース電極及びドレーン電極を形成し、前記ストレージキャパシターの第１電極上に誘電体層及びストレージキャパシターの第２電極を形成し、データ配線を形成する段階と、前記ドレーン電極及び前記ストレージキャパシターの第２電極上に画素電極を形成し、前記ゲート配線上にゲートパッド電極を形成し、前記データ配線上にデータパッド電極を形成する段階と、前記画素電極、前記ゲートパッド電極及び前記データパッド電極上に保護層を形成する段階と、前記ゲートパッド電極上に形成された保護層及び前記データパッド電極上に形成された保護層をエッチングテープを利用してエッチングすることでコンタクトホールを形成する段階とを含む。
本発明に係るエッチングテープは、エッチング工程を遂行する場合には、エッチングしようとする領域の上部にエッチングテープを直接位置させてエッチング工程を遂行することで、別途のマスクを利用する写真工程を遂行しなくても良いので、エッチング工程の時間と費用を効果的に節減することができる。
また、本発明に係るエッチングテープを利用した液晶表示装置用アレイ基板の製造方法は、上述したエッチングテープを利用してエッチング工程を遂行することで、液晶表示装置用アレイ基板の製造時間と費用を効果的に節減することができる。
本発明の利点及び特徴、そしてそれを達成する方法は添付される図面と共に詳細に後述されている実施の形態を参照すれば明確になる。
明細書全体において、同一参照符号は同一構成要素を指称する。
図１を参照して、本発明の一つの実施の形態に係るエッチングテープについて説明する。図１は本発明の一つの実施の形態に係るエッチングテープの断面図である。
本発明の一つの実施の形態によるエッチングテープ１００は、図１に示すように、 ベースシート１１０、エッチング物質層１２０及び保護シート１３０を含む。
ベースシート１１０上にはゲル（ｇｅｌ）タイプのエッチング物質が塗布されて形成されたエッチング物質層１２０が位置するので、ベースシート１１０は化学的に安定的でゲル（ｇｅｌ）タイプのエッチング物質が効果的に塗布されることができるセロハンフィルム、高分子樹脂フィルムまたはＳＵＳ（steel use stainless）フィルム、あるいはそれらのいずれか２つ又は３つの混合物などを利用して構成することができる。
エッチング物質層１２０は、ベースシート１１０上にゲルタイプのエッチング物質が塗布されて形成されており、エッチングしようとする領域の上部にエッチング物質層１２０を位置させることでゲルタイプのエッチング物質がエッチングしようとする領域以外には影響を及ぼさず、エッチングしようとする領域を効果的にエッチングすることができるので、マスクを利用した写真工程を遂行しないで、効果的にエッチング工程を遂行することができる。このようなエッチング物質層１２０でエッチング工程を遂行することができる物質は例えば、窒化シリコン（ＳｉＮｘ）などをあげることができる。したがって、窒化シリコンをエッチングするエッチング物質は、エッチング物質層１２０を形成するのに適用することができる。ここで、ＮＨ４Ｆ（フッ化アンモニウム）またはＫＯＨ（水酸化カリウム）、あるいはそれらの混合物は、窒化シリコンをエッチングするエッチング物質として利用することができる。
保護シート１３０はエッチング物質層１２０の上部に位置してエッチング物質層１２０が外部と接触することを防止できる。従って、エッチング工程が遂行される場合には保護シート１３０をとり除いて、エッチングしようとする領域の上部にエッチング物質層１２０を直接位置させることで、エッチング工程を遂行することができる。このような保護シート１３０はＰＥＴ（Ｐｏｌｙ Ｅｔｈｙｌｅｎｅ Ｔｅｒｅｐｈｔｈａｌａｔｅ）フィルム、ＰＶＣ（Ｐｏｌｙ Ｖｉｎｙｌ Ｃｈｌｏｒｉｄｅ）フィルム、ＰＥ（Ｐｏｌｙ Ｅｔｈｙｌｅｎｅ）フィルムまたは ＰＰ（Ｐｏｌｙ Ｐｒｏｐｙｌｅｎｅ）フィルム、あるいはそれらのいずれか２つ以上の混合物などを利用して構成することができる。
図２を参照して、本発明の一つの実施の形態に係るエッチングテープを利用してエッチング工程を遂行する方法について説明する。図２は本発明の一つの実施の形態によるエッチグテープを利用してエッチング工程を遂行する例示図である。
先ず、図２に示すように、エッチングされる物質層２００の上部でエッチングしようとする領域２１０の上部に、エッチングテープ１００の保護シート１３０をとり除いて、エッチング物質層１２０を直接位置させる。ここで、エッチングしようとする領域２１０を充分にエッチングするためにエッチングテープ１００のエッチング物質層１２０を１分〜６０分間位置させる。
次に、エッチングテープ１００をとり除いて、脱イオン水（ｄｅｉｏｎｉｚｅｄ ｗａｔｅｒ； ＤＩ ｗａｔｅｒ）を利用して残余のエッチング物質を洗浄する。そして、エアナイフ（ａｉｒ ｋｎｉｆｅ）を利用して脱イオン水を乾燥する。
本発明の一つの実施の形態に係るエッチングテープ１００は、エッチング工程を遂行する場合には、エッチングしようとする領域２１０の上部にエッチングテープ１００を直接位置させてエッチング工程を遂行することで、別途のマスクを利用する写真工程を遂行しなくても良いので、エッチング工程の時間と費用を効果的に節減させることができる。
本発明の一つの実施の形態に係るエッチングテープを利用した液晶表示装置用アレイ基板の製造方法について図３及び図４ａないし図４ｇを参照して詳しく説明する。図３は本発明の一つの実施の形態に係るエッチングテープを利用した液晶表示装置用アレイ基板の製造方法を説明するための液晶表示装置用アレイ基板の平面構造の例示図である。図４ａないし図４ｇは本発明の一つの実施の形態に係るエッチングテープを利用した液晶表示装置用アレイ基板の製造工程段階別それぞれの断面図である。
図３を参照すると、透明絶縁基板３００上にゲート配線３１１とデータ配線３５１がマトリックス形態に配列される。ゲート配線３１１の右端にはゲートパッド部（Ｇａｔｅ Ｐａｄ）が形成され、データ配線３５１の上端にはデータパッド部（Ｄａｔａ Ｐａｄ）が形成され、ゲート配線３１１とデータ配線３５１の交差部にはゲート電極３１２、アクティブ層３３２、ソース電極３５２及びドレーン電極３５３などを含む薄膜トランジスター（ＴＦＴ）が形成され、ゲート配線３１１上にはストレージキャパシターの第２電極３５４を含むストレージキャパシター（Ｓｔｏｒａｇｅ）が形成されている。本発明の一つの実施の形態に係るエッチングテープを利用した液晶表示装置用アレイ基板の製造方法は、エッチングテープ１０１、１０２を利用してゲートパッド部（Ｇａｔｅ Ｐａｄ）とデータパッド部（Ｄａｔａ Ｐａｄ）のコンタクトホールを形成することができる。
先ず、透明絶縁基板３００上にアルミニウム（Ａｌ）または銅（Ｃｕ）などを含む金属物質を蒸着して、第１マスクを利用する写真工程とエッチング工程が遂行されて金属物質をパターニングする。その結果、図４ａに示すように、ゲートパッド部（Ｇａｔｅ Ｐａｄ）領域にはゲート配線３１１が形成され、薄膜トランジスター（ＴＦＴ）領域にはゲート電極３１２が形成され、ストレージキャパシター（Ｓｔｏｒａｇｅ）領域にはストレージキャパシターの第１電極３１３が形成される。
次に、図４ｂに示すように、前記結果物上に窒化シリコンなどの絶縁層３２０、非晶質シリコン層３３０、不純物がドーピングされた非晶質シリコン層３４０及びクロム（Ｃｒ）またはモリブデン（Ｍｏ）などを含む金属物質層３５０を順に蒸着し、上記の各層を、第２マスクを利用する写真工程と、ホトレジストパターン３６１、３６２、３６３を利用するエッチング工程でパターニングする。その結果、図４ｃに示すように、データパッド部（Ｄａｔａ Ｐａｄ）領域には絶縁層３２１、半導体層３３１、３４１及びデータ配線３５１が形成され、薄膜トランジスター（ＴＦＴ）領域にはゲート電極３１２上にゲート絶縁膜３２２、アクティブ層３３２、オーミック接触層３４２、 ３４３、ソース電極３５２及びドレーン電極３５３が形成され、ストレージキャパシター （Ｓｔｏｒａｇｅ）領域にはストレージキャパシターの第１電極３１３上に誘電体層３２３、３３３、３４４とストレージキャパシターの第２電極３５４が形成される。ここで、ホトレジストパターン３６２は回折（ハーフトーン；ｈａｌｆ ｔｏｎｅ）マスクを利用して形成され、このようなホトレジストパターン３６２を利用することで、ゲート絶縁膜３２２、アクティブ層３３２、オーミック接触層３４２、３４３、ソース電極３５２及びドレーン電極３５３を同時に形成することができる。ゲート絶縁膜３２２、アクティブ層３３２、オーミック接触層３４２、３４３、ソース電極３５２及びドレーン電極３５３は必ず同時に形成する必要はないし、回折（ハーフトーン；ｈａｌｆ ｔｏｎｅ）マスクを利用しない場合には複数の段階に分けて形成することも可能である。
次に、前記結果物上にＩＴＯ（ｉｎｄｉｕｍ ｔｉｎ ｏｘｉｄｅ）またはＩＺＯ（ｉｎｄｉｕｍ ｚｉｎｃ ｏｘｉｄｅ）などの透明導電物質を蒸着し、この透明導電物質を、第３マスクを利用する写真工程とエッチング工程でパターニングする。その結果、データパッド部（Ｄａｔａ Ｐａｄ）領域にはデータ配線３５１上にデータパッド電極３７１が形成され、ゲートパッド部（Ｇａｔｅ Ｐａｄ）領域にはゲート配線３１１上にゲートパッド電極３７２が形成され、薄膜トランジスター（ＴＦＴ）領域及びストレージキャパシター（Ｓｔｏｒａｇｅ）領域にはドレーン電極３５３とストレージキャパシターの第２電極３５４上に画素電極３７３が形成される。
次に、前記結果物上に窒化シリコンを蒸着して、図４ｅに示すように、保護層３８０を形成する。
次に、図４ｆに示すように、データパッド部（Ｄａｔａ Ｐａｄ）領域のデータパッド電極３７１上に形成された保護層３８０とゲートパッド部（Ｇａｔｅ Ｐａｄ）領域のゲートパッド電極３７２上に形成された保護層３８０を、エッチングテープを利用してエッチングする。すなわち、データパッド部（Ｄａｔａ Ｐａｄ）領域のデータパッド電極３７１上に形成された保護層３８０の上部とゲートパッド部（Ｇａｔｅ Ｐａｄ）領域のゲートパッド電極３７２上に形成された保護層３８０の上部にエッチングテープ１０１、１０２を１分〜６０分間位置させる。
ここで、エッチングテープ１０１、１０２は前述したように、ベースシート及びエッチング物質層を含み、ベースシートはセロハンフィルム、高分子樹脂フィルムまたはＳＵＳフィルム、あるいはそれらの混合物などを利用して構成することができ、エッチング物質層のエッチング物質は窒化シリコンをエッチングするものであり、具体的にＮＨ４ＦまたはＫＯＨ、あるいはそれらの混合物などで構成することができる。
次に、エッチングテープ１０１、１０２をとり除いて、脱イオン水（ｄｅｉｏｎｉｚｅｄ ｗａｔｅｒ； ＤＩ ｗａｔｅｒ）を利用して残余のエッチング物質を洗浄する。そしてエアナイフ（ａｉｒ ｋｎｉｆｅ）を利用して脱イオン水を乾燥する。その結果、図４ｇに示すように、データパッド部（Ｄａｔａ Ｐａｄ）領域のデータパッド電極３７１上に形成された保護層３８０とゲートパッド部（Ｇａｔｅ Ｐａｄ）領域のゲートパッド電極３７２上に形成された保護層３８０が取り除かれて、コンタクトホール３８１、３８２が形成される。
本発明の一つの実施の形態に係るエッチングテープを利用した液晶表示装置用アレイ基板の製造方法は、エッチングしようとする領域の上部にエッチングテープ１０１、１０２を直接位置させてエッチング工程を遂行することで、別途のマスクを利用する写真工程を遂行しなくても良いので、液晶表示装置用アレイ基板の製造時間と費用を効果的に節減させることができる。
以上添付された図面を参照して本発明の実施の形態を説明してきたが、本発明が属する技術分野で通常の知識を持った者は、本発明の精神及び範囲を逸脱しない範囲で形式及び詳細の各種の変更を実施することができるということを理解するでしょう。
本発明の一つの実施の形態に係るエッチングテープの断面図である。 本発明の一つの実施の形態に係るエッチングテープを利用してエッチング工程を遂行する例示図である。 本発明の一つの実施の形態に係るエッチングテープを利用した液晶表示装置用アレイ基板の製造方法を説明するための液晶表示装置用アレイ基板の平面構造の例示図である。 本発明の一つの実施の形態に係るエッチングテープを利用した液晶表示装置用アレイ基板の製造工程の一段階の断面図である。 本発明の一つの実施の形態に係るエッチングテープを利用した液晶表示装置用アレイ基板の製造工程の一段階の断面図である。 本発明の一つの実施の形態に係るエッチングテープを利用した液晶表示装置用アレイ基板の製造工程の一段階の断面図である。 本発明の一つの実施の形態に係るエッチングテープを利用した液晶表示装置用アレイ基板の製造工程の一段階の断面図である。 本発明の一つの実施の形態に係るエッチングテープを利用した液晶表示装置用アレイ基板の製造工程の一段階の断面図である。 本発明の一つの実施の形態に係るエッチングテープを利用した液晶表示装置用アレイ基板の製造工程の一段階の断面図である。 本発明の一つの実施の形態に係るエッチングテープを利用した液晶表示装置用アレイ基板の製造工程の一段階の断面図である。
符号の説明
１００、１０１、１０２ エッチングテープ、１１０ ベースシート、１２０ エッチング物質層、１３０ 保護シート、３００ 透明絶縁基板、３１１ ゲート配線、３１２ ゲート電極、３１３ ストレージキャパシターの第１電極、３２０ 絶縁層、３２１ 絶縁層、３２２ ゲート絶縁膜、３２３ 誘電体層、３３０ 非晶質シリコン層、３３１ 半導体層、３３２ アクティブ層、３４０ 非晶質シリコン層、３４２、３４３ オーミック接触層、３５０ 金属物質層、３５１ データ配線、３５２ ソース電極、３５３ ドレーン電極、３５４ ストレージキャパシターの第２電極、３６１、３６２、３６３ ホトレジストパターン、３７１ データパッド電極、３７２ ゲートパッド電極、３７３ 画素電極、３８０ 保護層、３８１、３８２ コンタクトホール。

Claims (7)

  1. 透明絶縁基板上にゲート電極、ストレージキャパシターの第１電極及びゲート配線を形成する段階と、
    前記ゲート電極上にゲート絶縁膜、アクティブ層、オーミック接触層、ソース電極及びドレーン電極を形成し、前記ストレージキャパシターの第１電極上に誘電体層及びストレージキャパシターの第２電極を形成し、データ配線を形成する段階と、
    前記ドレーン電極及び前記ストレージキャパシターの第２電極上に画素電極を形成し、前記ゲート配線上にゲートパッド電極を形成し、前記データ配線上にデータパッド電極を形成する段階と、
    前記画素電極、前記ゲートパッド電極及び前記データパッド電極上に保護層を形成する段階と、
    前記ゲートパッド電極上に形成された保護層及び前記データパッド電極上に形成された保護層をエッチングテープを利用してエッチングすることでコンタクトホールを形成する段階とを含み、
    前記エッチングテープは、ベースシート及び前記ベースシート上にゲルタイプのエッチング物質が塗布されて形成されたエッチング物質層を含む
    ことを特徴とする、エッチングテープを利用した液晶表示装置用アレイ基板の製造方法。
  2. 前記コンタクトホールを形成する段階において、
    前記ベースシートは、セロハンフィルム、高分子樹脂フィルムまたはＳＵＳフィルムのいずれか１つ、又はいずれか２つ以上の混合物であることを特徴とする、請求項１記載のエッチングテープを利用した液晶表示装置用アレイ基板の製造方法。
  3. 前記保護層を形成する段階において、
    前記保護層は、窒化シリコンにより形成され、
    前記コンタクトホールを形成する段階において、
    前記エッチング物質は、前記窒化シリコンをエッチングすることを特徴とする、請求項１記載のエッチングテープを利用した液晶表示装置用アレイ基板の製造方法。
  4. 前記コンタクトホールを形成する段階において、
    前記エッチング物質は、ＮＨ ４ ＦまたはＫＯＨのいずれか１つ、又は混合物であることを特徴とする、請求項３記載のエッチングテープを利用した液晶表示装置用アレイ基板の製造方法。
  5. 前記コンタクトホールを形成する段階において、
    前記ゲートパッド電極上に形成された保護層の上部及び前記データパッド電極上に形成された保護層の上部に前記エッチングテープを１分から６０分までの間位置させて前記コンタクトホールを形成することを特徴とする、請求項１記載のエッチングテープを利用した液晶表示装置用アレイ基板の製造方法。
  6. 前記コンタクトホールを形成する段階において、
    前記エッチングテープは、前記エッチング物質層上に位置する保護シートをさらに含むことを特徴とする、請求項１記載のエッチングテープを利用した液晶表示装置用アレイ基板の製造方法。
  7. 前記コンタクトホールを形成する段階において、
    前記保護シートは、ＰＥＴフィルム、ＰＶＣフィルム、ＰＥフィルムまたはＰＰフィルムのいずれか１つ、又はいずれか２つ以上の混合物であることを特徴とする、請求項６記載のエッチングテープを利用した液晶表示装置用アレイ基板の製造方法。
JP2006164456A 2005-08-24 2006-06-14 エッチングテープを利用した液晶表示装置用アレイ基板の製造方法 Expired - Fee Related JP4422700B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050077742A KR101188425B1 (ko) 2005-08-24 2005-08-24 식각 테이프 및 이를 이용한 액정 표시 장치용 어레이기판의 제조 방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2009230824A Division JP5266181B2 (ja) 2005-08-24 2009-10-02 液晶表示装置用アレイ基板製造用のエッチングテープ

Publications (2)

Publication Number Publication Date
JP2007059876A JP2007059876A (ja) 2007-03-08
JP4422700B2 true JP4422700B2 (ja) 2010-02-24

Family

ID=37778413

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2006164456A Expired - Fee Related JP4422700B2 (ja) 2005-08-24 2006-06-14 エッチングテープを利用した液晶表示装置用アレイ基板の製造方法
JP2009230824A Expired - Fee Related JP5266181B2 (ja) 2005-08-24 2009-10-02 液晶表示装置用アレイ基板製造用のエッチングテープ

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2009230824A Expired - Fee Related JP5266181B2 (ja) 2005-08-24 2009-10-02 液晶表示装置用アレイ基板製造用のエッチングテープ

Country Status (5)

Country Link
US (2) US7498209B2 (ja)
JP (2) JP4422700B2 (ja)
KR (1) KR101188425B1 (ja)
CN (1) CN1920664B (ja)
TW (1) TWI299909B (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101188425B1 (ko) * 2005-08-24 2012-10-05 엘지디스플레이 주식회사 식각 테이프 및 이를 이용한 액정 표시 장치용 어레이기판의 제조 방법
US8258511B2 (en) * 2008-07-02 2012-09-04 Applied Materials, Inc. Thin film transistors using multiple active channel layers
TWI395037B (zh) * 2008-10-13 2013-05-01 Prime View Int Co Ltd 主動元件陣列基板及其檢測方法
CN102832226B (zh) 2011-10-06 2016-06-01 友达光电股份有限公司 主动元件阵列基板及其制造方法
KR101854698B1 (ko) * 2011-12-02 2018-05-08 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법
JPWO2013161997A1 (ja) * 2012-04-26 2015-12-24 国立大学法人大阪大学 透明導電基板の製造方法、透明導電基板及び静電容量式タッチパネル
CN102832254B (zh) * 2012-09-10 2016-04-06 京东方科技集团股份有限公司 一种阵列基板及其制造方法、显示面板
CN103159409A (zh) * 2013-03-27 2013-06-19 城步新鼎盛电子科技有限公司 一种用于钢化玻璃盖板蚀刻成型的保护层生成方法
CN104513982B (zh) * 2013-09-27 2019-01-22 东友精细化工有限公司 用于液晶显示器的阵列基板的制造方法
JP2022023732A (ja) * 2020-07-27 2022-02-08 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法、基板処理装置、および、処理液、
JP2022023733A (ja) * 2020-07-27 2022-02-08 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法、基板処理装置および処理液
KR102625065B1 (ko) 2021-06-30 2024-01-15 이성환 Utg 식각용 고정 테이프

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US1470772A (en) * 1922-08-21 1923-10-16 Henry L Greenbaum Paste for etching glass
US2067925A (en) * 1934-03-07 1937-01-19 Clayton-Kennedy Nance Composition for etching and etching transfers
US3664913A (en) * 1968-05-31 1972-05-23 Ralph A Ratciiff Indicia applying article and method
JPS531208B2 (ja) * 1971-09-28 1978-01-17
GB1572032A (en) * 1977-01-31 1980-07-23 Hoechst Uk Ltd Gels comprising silica and an aqueous acid
JPS56133478A (en) * 1980-03-25 1981-10-19 Nippon Steel Corp Descaling method for stainless steel
US4448637A (en) * 1981-12-28 1984-05-15 Daicel Chemical Industries, Ltd. Etching method of conductive film
JPS60226930A (ja) 1984-04-21 1985-11-12 川鉄建材工業株式会社 金属面処理用シ−ト
US4552614A (en) * 1984-06-18 1985-11-12 Beckett Packaging Limited Demetallizing method and apparatus
DE9005027U1 (ja) * 1990-04-18 1990-09-20 Ristau, Harald, 2000 Hamburg, De
EP0539973A3 (en) * 1991-11-01 1995-07-12 Furukawa Electric Co Ltd A surface-protection method during etching
JP3173318B2 (ja) * 1994-04-28 2001-06-04 キヤノン株式会社 エッチング方法及び半導体素子の製造方法
US5688366A (en) * 1994-04-28 1997-11-18 Canon Kabushiki Kaisha Etching method, method of producing a semiconductor device, and etchant therefor
CN1209421A (zh) * 1997-08-27 1999-03-03 薛增喜 汽车玻璃防盗标识蚀刻剂
CN1277944A (zh) * 1999-06-22 2000-12-27 杨全月 汽车玻璃刻蚀膏及其应用
KR100338011B1 (ko) * 1999-06-30 2002-05-24 윤종용 액정 표시 장치용 기판의 제조 방법
US6379573B1 (en) * 1999-07-13 2002-04-30 University Of Honolulu Self-limiting isotropic wet etching process
EP1276701B1 (de) * 2000-04-28 2012-12-05 Merck Patent GmbH Ätzpasten für anorganische oberflächen
US6300234B1 (en) * 2000-06-26 2001-10-09 Motorola, Inc. Process for forming an electrical device
DE10104726A1 (de) * 2001-02-02 2002-08-08 Siemens Solar Gmbh Verfahren zur Strukturierung einer auf einem Trägermaterial aufgebrachten Oxidschicht
JP4520075B2 (ja) * 2001-06-25 2010-08-04 博 三輪 サンドブラスト加工を施したガラス製品の表面加工法
DE10150040A1 (de) * 2001-10-10 2003-04-17 Merck Patent Gmbh Kombinierte Ätz- und Dotiermedien
EP1378947A1 (en) * 2002-07-01 2004-01-07 Interuniversitair Microelektronica Centrum Vzw Semiconductor etching paste and the use thereof for localised etching of semiconductor substrates
DE10241300A1 (de) * 2002-09-04 2004-03-18 Merck Patent Gmbh Ätzpasten für Siliziumoberflächen und -schichten
JP2004143530A (ja) * 2002-10-24 2004-05-20 Ekusebun:Kk 金属表面洗浄剤
US20060151434A1 (en) * 2005-01-07 2006-07-13 The Boc Group, Inc. Selective surface texturing through the use of random application of thixotropic etching agents
KR101188425B1 (ko) * 2005-08-24 2012-10-05 엘지디스플레이 주식회사 식각 테이프 및 이를 이용한 액정 표시 장치용 어레이기판의 제조 방법

Also Published As

Publication number Publication date
JP2007059876A (ja) 2007-03-08
JP2010016401A (ja) 2010-01-21
CN1920664B (zh) 2012-07-04
KR20070023297A (ko) 2007-02-28
KR101188425B1 (ko) 2012-10-05
TW200709425A (en) 2007-03-01
US20070048911A1 (en) 2007-03-01
CN1920664A (zh) 2007-02-28
US7498209B2 (en) 2009-03-03
TWI299909B (en) 2008-08-11
JP5266181B2 (ja) 2013-08-21
US7923118B2 (en) 2011-04-12
US20090136772A1 (en) 2009-05-28

Similar Documents

Publication Publication Date Title
JP4422700B2 (ja) エッチングテープを利用した液晶表示装置用アレイ基板の製造方法
US9508747B2 (en) Thin film transistor array substrate
JP5847061B2 (ja) アレイ基板及びその製造方法
US7714963B2 (en) Transflective liquid crystal display device and method of fabricating the same
JP6223987B2 (ja) 表示装置、薄膜トランジスター、アレイ基板及びその製造方法
US20070057260A1 (en) Transflective liquid crystal display device and method of fabricating the same
US9142653B2 (en) Method for manufacturing thin-film transistor array substrate
US10784287B2 (en) TFT substrate and manufacturing method thereof
KR20150102133A (ko) 표시 패널, 이를 포함하는 표시 장치 및 이의 제조 방법
US20150162354A1 (en) Thin film transistor substrate and method of manufacturing a thin film transistor substrate
CN113629085B (zh) 显示面板及其制备方法
KR100511353B1 (ko) 액정표시소자의 제조방법 및 이 방법에 의한 액정표시소자
KR101087242B1 (ko) 액정 표시 장치용 박막 트랜지스터 소자 및 그의 제조 방법
KR101197765B1 (ko) 박막 트랜지스터 어레이 기판의 제조 방법
KR101057235B1 (ko) 에천트 및 이를 이용한 박막 트랜지스터의 제조 방법
KR101258256B1 (ko) 액정 표시 장치용 어레이 기판의 제조 방법
KR101043679B1 (ko) 평판표시소자의 제조방법
KR20040066268A (ko) 어레이 기판의 제조방법
KR20070072151A (ko) 박막 트랜지스터 어레이 기판의 제조 방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090217

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090512

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090602

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091002

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20091021

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091124

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091204

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121211

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4422700

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131211

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees