JP4417559B2 - 分岐コンデンサを有するｓｏｉ型集積回路とこのような回路の製造方法 - Google Patents
分岐コンデンサを有するｓｏｉ型集積回路とこのような回路の製造方法 Download PDFInfo
- Publication number
- JP4417559B2 JP4417559B2 JP2000555298A JP2000555298A JP4417559B2 JP 4417559 B2 JP4417559 B2 JP 4417559B2 JP 2000555298 A JP2000555298 A JP 2000555298A JP 2000555298 A JP2000555298 A JP 2000555298A JP 4417559 B2 JP4417559 B2 JP 4417559B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- power supply
- conductive
- forming
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 239000003990 capacitor Substances 0.000 title description 18
- 239000010410 layer Substances 0.000 claims description 131
- 239000000758 substrate Substances 0.000 claims description 47
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 14
- 229910052710 silicon Inorganic materials 0.000 claims description 14
- 239000010703 silicon Substances 0.000 claims description 14
- 239000004020 conductor Substances 0.000 claims description 12
- 239000004065 semiconductor Substances 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 9
- 239000002344 surface layer Substances 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 5
- 239000011810 insulating material Substances 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- GNFTZDOKVXKIBK-UHFFFAOYSA-N 3-(2-methoxyethoxy)benzohydrazide Chemical compound COCCOC1=CC=CC(C(=O)NN)=C1 GNFTZDOKVXKIBK-UHFFFAOYSA-N 0.000 claims description 2
- 230000001590 oxidative effect Effects 0.000 claims description 2
- 230000000149 penetrating effect Effects 0.000 claims description 2
- 238000009792 diffusion process Methods 0.000 description 11
- 230000003071 parasitic effect Effects 0.000 description 8
- 239000007787 solid Substances 0.000 description 7
- 238000000034 method Methods 0.000 description 4
- 239000011888 foil Substances 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 238000005530 etching Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- -1 nitrogen ions Chemical class 0.000 description 1
- 229910052756 noble gas Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Element Separation (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、回路から電力供給端子を分岐する容量性手段を備えた集積回路構造に関するものである。
本発明は、ＭＯＳ、ＭＩＳ、又はバイポーラ構成要素を有する回路を作るためのマイクロエレクトロニクスの分野における応用として、かつ、特に過度電流の需要に起因する回路についての電力供給に生ずる寄生ノイズを低減するために、使用される。
さらに詳細には、本発明は、低消費特性のためにＳＯＩ技術を用いた例えばマイクロプロセッサ、コードレス電話回路、又は他の応用のような携帯装置において使用してもよい。
【０００２】
【従来の技術及び発明が解決しようとする課題】
集積回路において、能動素子、言い換えれば例えばトランジスタに対してグランド及び電源電位の配電は、導電性材料から成る電力供給トラックを用いることによって行われる。回路を作動中、電力供給トラックは比較的大きな過度電流を出力しなければならない。
【０００３】
これらの過度電流は、集積度とその配置とに依存して、トラックと電力供給システムとにおいて寄生ノイズを生成することがある。
【０００４】
寄生ノイズを低減するために、電力供給システム端子間を接続した電子回路においてフィルタコンデンサが通常用いられ、過度電流源にできるだけ近接して配置させる。
【０００５】
集積エレクトロニクスの分野において、フィルタコンデンサの製造が問題を生じうる。しかしながら、固体基板上のＣＭＯＳ（Complementary Metal Oxide Semiconductor）のような集積回路のいくつかのタイプの構造は、電力供給電位とグランド電位とを自然に分岐することができる。
【０００６】
図１は、集積回路の典型的なＣＭＯＳタイプの概略切断断面図である。
【０００７】
この図において符号１０はｐ型導電性を有する固体シリコン基板を示している。この基板にＮ型拡散領域を形成する。符号１４及び１６は、Ｐ型基板及びＮ型拡散領域のそれぞれに形成した電界効果トランジスタを示している。
【０００８】
強くドープした活性領域１４ａ、１４ｂ、１６ａ、１６ｂ、１８及び１０は、電界効果トランジスタのソース及びドレイン１４，１６と、Ｐ型及びＮ型領域のそれぞれに対するコンタクト領域とを形成する。
【０００９】
Ｐ+型活性領域１８はＰ型基板に接触し、Ｎ+型活性領域２０はＮ型拡散領域に接触する。
【００１０】
厚い絶縁層２２は基板とその上に形成した構成要素１４及び１６とを被覆する。開口２４はこの層を貫通し、導電性材料をその上に積層して、活性領域を絶縁層２２上に形成された導電性トラック２６，２８，３０に接続する。導電性材料で充填した開口は“ビア”ともいう。
【００１１】
ビアは活性領域を互いに接続する。例えば、これは、活性領域１４ｂ及び１６ａを互いに電気的に接続する中央導電性トラック２６に接続したビアの場合である。ビアはまた、活性領域及び／又は基板領域を電力供給端子に接続する。
【００１２】
図１においては、電力供給端子は、連続線によって線図的に示した電力供給源３１に接続された導電性トラック２８及び３０から成る。
【００１３】
導電性トラック２８はグランド端子を形成する。トラックは第１のトランジスタ１４の活性領域１４ａに接続し、また、活性領域１８を介して基板１０に接続している。導電性トラック３０によって形成された第２の電力供給端子は、活性領域２０を介して特に拡散領域１２に接続されている。
【００１４】
拡散領域１２は、ある接合容量を有し、かつ、構成要素に平行な電力供給端子２８，３０との間を接続する基板１０を有する半導体接合を形成する。
【００１５】
拡散領域−基板接合のキャパシタンスは電力をフィルターし、かつ、電流需要に起因した寄生ノイズを低減する。
【００１６】
Ｎ型拡散領域、Ｐ型拡散領域、及び二重拡散領域を備えた他のタイプのＣＭＯＳ構造もある。拡散領域と基板との間に形成された接合容量は、グランド端子と他の電力供給端子との間での固有の分岐を得るには通常十分である。
【００１７】
しかしながら、現在製造されている多くの集積回路は、上記のような固体基板に形成されていないで、シリコン−オン−絶縁体型構造を有する支持体薄層において形成されている。通常“ＳＯＩ”と表示されるこのタイプの構造は、支持体の固体部分からシリコンの薄層を分離する、例えば酸化物のような絶縁性材料を備えている。ＳＯＩタイプ基板上に集積回路を形成することによって、集積密度を増加し、寄生容量を低減し、作動周波数及び消費量による回路の性能を改善することができる。
【００１８】
ＳＯＩ基板上に形成した回路の場合には、異なる構成要素間又は活性領域間の絶縁は酸化物領域によって形成される。
【００１９】
こうして、固体基板上の構造における基板を介してのグランドと他の電力供給端子との間の分岐は、ＳＯＩ型基板上に形成した回路においてははるかに弱い。
【００２０】
従って、より高いノイズはこれらの回路において観察される。例えば、この問題はこの詳細な説明の最後に参考文献として挙げた文献（１）に説明されている。
【００２１】
寄生ノイズを低減する一つの可能な解決策は、ＳＯＩ構造の薄層に形成された集積回路に分岐コンデンサを付加することから成る。これらのコンデンサは、一又は複数のトランジスタの格子（グリッド）容量を用いて作ってもよい。例えば、グリッドが電力供給端子に接続され、かつ、ソースとドレインとがグランドに接続されたＮＭＯＳタイプトランジスタを用いることもできる。より優れた品質のキャパシタンスは、このようなトランジスタにおけるチャネルの適当なレイアウトを用いることによって達成することができる。
【００２２】
しかしながら、電力供給端子の分岐のために用いられたトランジスタ又は他のコンデンサは、集積回路の機能部を形成するトランジスタに近接したＳＯＩ構造上に配置している。これによって、それらは有効なスペースを占有し、電子チップの全領域を増加する。
【００２３】
このことについてのさらなる情報は、この詳細な説明の最後に参考文献として挙げた文献（２）及び（３）に説明されている。特に、文献（２）には、分岐コンデンサの使用について記載されている。
【００２４】
本発明の技術的な背景は、埋め込まれたコンデンサの製造について記載している文献（４）にも記載されている。
【００２５】
【課題を解決するための手段】
本発明の目的は、例えば上述のような制限を有さないＳＯＩ基板の薄層のような基板の薄い絶縁層において形成された集積回路を提案することである。
【００２６】
一つの特別な目的は、電力供給における寄生ノイズを効率的に低減するために、一つ又は複数の電力供給の端子を分岐する手段を含んだ回路を提案することである。
【００２７】
他の目的は小さな表面面積を有するチップを用いたこのような回路を提案することである。
【００２８】
これらの目的を達成するため、本発明の目的は、
−少なくとも一つの第１の電力供給端子及び少なくとも一つの第２の電力供給端子と、
−基板の薄層に形成されかつ電力供給端子の少なくとも一つに電気的に接続された少なくとも一つの活性領域とを備えた集積回路を提案することである。
【００２９】
本発明では、前記集積回路はさらに、前記第１の電力供給端子と第２の電力供給端子とに接続された少なくとも一つの誘電体コンデンサによって形成され、かつ、基板の薄層から電気的に絶縁された基板の一領域に形成された容量性分岐手段を備えたことを特徴とする。
【００３０】
本発明の目的のため、活性領域は所定のドーピング型を有する薄層の領域である。電子回路は、特にトランジスタのソース又はドレインのようなトランジスタの一部を形成する活性領域を非常に多く含むことができる。
【００３１】
さらに、電力は一又は複数の電源によって回路に供給されてもよい。電力供給端子は電源に接続された導電性要素であり、その電位は前記電源によって固定されている。グランド端子は一つの電力供給端子である。
【００３２】
本発明によって、容量性分岐手段は、集積回路の機能性要素、言い換えると、活性領域のために使用できるスペースを低減しない。というのは、それらは薄層には形成しないからである。
【００３３】
一つの特別な有利な側面によれば、容量性分岐手段を備えた領域は、集積回路の活性領域の下の少なくとも一部において拡がっていてもよい。
【００３４】
この特徴は、回路において使用されるチップ全領域を低減するのに大きく寄与する。
【００３５】
本発明における容量性分岐手段は一又は複数の誘電体コンデンサを備えてもよい。誘電体コンデンサは従来コンデンサと同じように作られたコンデンサ、言い換えると、絶縁材料によって分離された導電性材料から成る２つのホイルである。
【００３６】
薄層から絶縁された基板領域は、互いからそれぞれ絶縁された導電性材料の少なくとも一つの第１の層と少なくとも一つの第２の層とを備え、それぞれの層は互いに対面してかつそれぞれ第１及び第２の電力供給端子に接続されている。
【００３７】
例えば、ドーピングされたシリコン又は多結晶シリコンから成る導電性材料の第１及び第２の層は、シリコン酸化物層によって分離されてもよい。
【００３８】
本発明の一改良型では、容量性分岐手段はコンデンサのホイルを形成する少なくとも一つの導電層を備え、かつ、少なくとも一つの活性領域に接続されて前記活性領域を電力供給端子に接続してもよい。
【００３９】
活性領域への電力供給を分配する分岐手段の使用は、寄生ノイズをさらに低減するのに非常に有効であるだけでなく、活性部位及び信号輸送のための内部接続トラックを作るために大きな領域を解放するのにも非常に有効である。
【００４０】
本発明はまた、容量性誘電体手段を備えた集積回路を製造する方法に関する。この方法は、
ａ）第１の導電層を備えた基板上に、表面から順に第１の絶縁層と第２の導電層とを形成する段階と、
ｂ）前記絶縁層によって第１の導電層から分離した第２の導電層の少なくとも一部を残すように第２の導電層を形成する段階と、
ｃ）前記の第２の導電層の一部を囲繞する第２の絶縁層）を形成する段階と、
ｄ）第２の絶縁層上に半導体材料の薄層を形成する段階と、
ｅ）前記薄層の少なくとも一部に少なくとも一つの活性領域を含む少なくとも一つの要素を形成し、薄層のそれらの要素の間を酸化する段階と、
ｆ）前記薄層上に厚い絶縁層を形成する段階と、
ｇ）前記要素を外して、第１及び第２の導電層に達するように、厚い絶縁層と薄層と絶縁材料層とに貫入した開口を形成する段階と、
ｈ）開口に導電性材料を充填し、第１及び第２の導電層をそれぞれ第１及び第２の電力供給端子に接続する電気的内部接続を形成する段階と、を順に備えている。
【００４１】
段階ｇ）はさらに、薄層における活性領域に達するように、厚い絶縁層を貫通する開口を形成する段階を備え、これらの開口はさらに、活性領域を選択的に互いに接続するように、又は、活性領域を電力供給端子に接続するように、導電性材料によって充填される請求項６に記載の電力供給端子を電気的に分岐する容量性手段を備えることができる。
【００４２】
この発明の他の特徴及び利点は、添付した図面における図を参照して以下の説明からより明瞭になるだろう。この説明は例示の目的だけを有するものであり、かつ、制限的なものではない。
【００４３】
【発明の実施の形態】
図２は、第１の強くＮ+ドープした導電層１１０を形成したＮ型基板１００を示している。例えば、この層１１０は３×１０15／ｃｍ2のドーズ量でヒ素を注入し、次いで、９５０℃で１時間アニールすることによって得てもよい。
【００４４】
第１の酸化物層１１２と第２の導電層１１４とは、第１の導電層１１０上に順に形成される。例えば、酸化物層１１２は厚さ１５ｎｍまで成長させてもよい。
【００４５】
第２の導電層１１４はＮ+ドープされた多結晶シリコンであり、例えば、６００ｎｍオーダーの厚さまで堆積してもよい（層厚は図では比例して描いてはいない）。
【００４６】
第１の酸化物層１１２と第２の導電層１１４とはエッチングし、第２の導電層１１４及びその下の酸化物層１１２の一部を保存するパターンをもとにして第１のシリコン導電層１１０上で停止する。
【００４７】
図３に示したように、エッチング中に残された第２の導電層１１４の一部を包むために、基板上に第２の酸化物層１１６を堆積する。例えば、第２の酸化物層の厚さは１．５μｍである。
【００４８】
この層は化学機械的研磨によって平坦に作られるが、好適には０．２μｍのオーダーの厚さを有するこの酸化物層は、第２の導電層１１４の多結晶シリコンより上にでるように保たれている。
【００４９】
図４及び図５で示した連続段階は、酸化物層２０２と薄いシリコン表面層２０６とを備えたＳＯＩ構造構造を第２の酸化物層１１６上に移す段階を備えている。これらの層は第２の基板２００から移される。
【００５０】
第２の基板２００はシリコンウェハであり、かつ、シリコン酸化物層２０２の表面層はこのウェハの表面上に形成する。例えば、基板２００への希ガス又は窒素イオンの注入によって規定される脆化領域２０４は、始めに、シリコン酸化物の表面層に接触する基板にシリコンの薄層２０６の範囲を定める。脆化領域２０４は、第２の基板の表面にほぼ平行に延びる。
【００５１】
矢印２０８によって示すように、第２の基板２００は、酸化物表面層２０２を注入が終わった第１のシリコン基板の表面へ回転することによって、第１の基板１００上へ移す。この表面は上面と呼ばれる。
【００５２】
酸化物層２０２は、例えば、原子間力によって第１の基板の上面へ結合される。
【００５３】
適当な熱処理によって、脆化領域２０４に沿って第２の基板２００を劈開し、かつ、薄層２０６を第２の基板から分離する。
【００５４】
次に、トランジスタの活性領域３０２，３０４，３０６，３０８を薄層２０６に形成する。薄層の残留部は酸化され、トランジスタ３１４，３１６のグリッドは薄層上に形成される。酸化物層３０２のような厚い絶縁層を、トランジスタグリッドを囲繞するために薄層上に形成する。そして、図６で示した構造を得る。
【００５５】
領域３０２、３０４はＮ+ドープし、第１のＮＭＯＳトランジスタ３１０のソース及びドレインを形成する。領域３０６、３０８はＰ+ドープし、第２のＰＭＯＳトランジスタ３１２のソース及びドレインを形成する。符号３１４及び３１６はそれぞれ、グリッド酸化物層３１８を介して薄い表面層上に形成されたトランジスタ３０６及び３０８のグリッドを示している。
【００５６】
トランジスタ３１０と３１２との間に配置した薄い表面層２０６の一部は酸化されてこれらの要素を互いに孤立化する。
【００５７】
最後に、上述したように、厚い絶縁層３２０を基板表面上に形成して完全にグリッドを被覆する。
【００５８】
トランジスタ、言い換えると活性領域と第１及び第２の基板導電層との相互レイアウトは、活性領域が第１及び第２の導電層１１０、１１４を部分的に被覆するようになっていることが観察できる。
【００５９】
図７は、厚い酸化物層において、開口４０２，４０４，４０６，４０８をそれぞれ活性領域３０２、３０４，３０６、３０８に達するように形成する引き続く段階を示している。
【００６０】
これらの開口を反応性エッチングによって形成して、活性領域におけるシリコン上で停止する。例えば、それらの直径は０．５μｍであってもよい。
【００６１】
開口４１０及び４１２は、厚い酸化物層を貫通し、次いで、活性領域の外側の酸化されたシリコン層を貫通し、次いで基板上に移された酸化物層２０２を貫通して、第２の酸化物層１１６に侵入して、それぞれ、第１の導電層１１０、又は第２の導電層に達している。これらの開口の直径は大きめで、例えば、０．８μｍであってもよい。全ての開口（符号４０２から符号４１２）の作業は同時に行ってもよい。
【００６２】
導電層に達する開口４１０、４１２はチップの表面上で過度な量のスペースを占めず、活性領域に垂直に一直線状に形成された開口よりこれらの開口は通常十分に少ない程度である。
【００６３】
さらに、全開口は絶縁材料を通して形成されることがわかる。
【００６４】
開口の底部の化学的清浄化及び例えばＴｉ／ＴｉＮから成る拡散バリア層４１４の形成の後、開口をビアを形成するためにＣＶＤによって堆積したタングステンのような導電性材料で充填する。
【００６５】
図８で示したように、厚い絶縁層３２０の表面上に導電性トラックを形成する。これらの導電性トラック４１６，４１８及び４２０はビアに接触する。これらは堆積によって形成され次いでマスクによって導電性材料の層をエッチングする。
【００６６】
例えば、トラック４１８は第１のトランジスタ３１０のソース３０２と第１の導電層１１０とに接続される。これが、第１の導電層１１０を有する電力供給端子（実際にはグランド端子）の一つを形成する。
【００６７】
第２の電力供給端子を形成するトラック４２０は、第２のトランジスタ３１２のソース３０８と基板における第２の導電層１１４の残留部とに接続される。
【００６８】
第１の酸化物層１１２によって分離された第１及び第２の導電層１１０，１１４は、電力供給端子を分岐する分岐コンデンサのホイルを形成する。
【００６９】
さらに、基板上の第１の導電層１１０は、電力供給トラック例えば共通グランドトラックとして使用してもよい。これは、活性領域３０２が、ビアを介して第１の導電層１１０と導電性トラック４１８とに接続されている場合である。大きめのスペースを、構成要素間の内部接続を形成する厚い酸化物層３２０の表面上にとっておいてもよい。同様に、第２の導電層１１４を電力供給トラックとして用いてもよい。
【００７０】
上記記載は、少数の構成要素と２つだけの電力供給端子とをを備えて成る例示回路に適用される。しかしながら、本発明は非常に多い構成要素といくつかの分離した電力供給ソースによって電力が供給される活性領域とを備えた回路にも適用可能である。電力供給端子の数と分岐コンデンサの数とは増加する。
【００７１】
コンデンサと活性領域とは全く分離して形成されるので、これらの２つの要素の各々に対する製造パラメータは独立して最適化することができることも理解されたい。これは、従来技術による固体基板上に形成された回路にはない他の利点である。
【００７２】
参考文献
（１）１９９５年１０月の１９９５年度ＩＥＥＥ国際ＳＯＩ会議のプロシーディングの１００−１０１頁に掲載されたL.K.WangとHoward H.Chenによる“On-chip decoupling capacitor designed to reduce switching-noise-induced instability in CMOS/SOI VLSI”のタイトルの文献。
（２）１９９６年１０月の１９９６年度ＩＥＥＥ国際ＳＯＩ会議のプロシーディングの１１２−１１３頁に掲載されたL.K.WangとHoward H.Chenによる“Simultaneous Switching noise projection for High-Performance SOI chip design”のタイトルの文献
（３）１９９８年度ＩＥＥＥ国際半導体回路会議のプロシーディングの２３０−２３１頁に掲載されたJ.Silbermanらによる文献。
（４）米国特許出願第５，３７８，９１９号
【図面の簡単な説明】
【図１】 固体シリコン基板上に形成した周知のタイプのＣＭＯＳ集積回路の一部を一部の切開断面図である。
【図２】 本発明による集積回路の製造工程の連続段階を示す単純化した概略断面図である。
【図３】 本発明による集積回路の製造工程の連続段階を示す単純化した概略断面図である。
【図４】 本発明による集積回路の製造工程の連続段階を示す単純化した概略断面図である。
【図５】 本発明による集積回路の製造工程の連続段階を示す単純化した概略断面図である。
【図６】 本発明による集積回路の製造工程の連続段階を示す単純化した概略断面図である。
【図７】 本発明による集積回路の製造工程の連続段階を示す単純化した概略断面図である。
【図８】 本発明による集積回路の製造工程の連続段階を示す単純化した概略断面図である。
【符号の説明】
１１０ 第１の導電層
１１２ 第１の絶縁層
１１４ 第２の導電層
１１６ 第２の絶縁層
２００ シリコンウェハ
２０６ 薄層
３０２，３０４，３０６，３０８ 活性領域
３２０ 厚い絶縁層
４１８ 第１の電力供給端子
４２０ 第２の電力供給端子
【発明の属する技術分野】
本発明は、回路から電力供給端子を分岐する容量性手段を備えた集積回路構造に関するものである。
本発明は、ＭＯＳ、ＭＩＳ、又はバイポーラ構成要素を有する回路を作るためのマイクロエレクトロニクスの分野における応用として、かつ、特に過度電流の需要に起因する回路についての電力供給に生ずる寄生ノイズを低減するために、使用される。
さらに詳細には、本発明は、低消費特性のためにＳＯＩ技術を用いた例えばマイクロプロセッサ、コードレス電話回路、又は他の応用のような携帯装置において使用してもよい。
【０００２】
【従来の技術及び発明が解決しようとする課題】
集積回路において、能動素子、言い換えれば例えばトランジスタに対してグランド及び電源電位の配電は、導電性材料から成る電力供給トラックを用いることによって行われる。回路を作動中、電力供給トラックは比較的大きな過度電流を出力しなければならない。
【０００３】
これらの過度電流は、集積度とその配置とに依存して、トラックと電力供給システムとにおいて寄生ノイズを生成することがある。
【０００４】
寄生ノイズを低減するために、電力供給システム端子間を接続した電子回路においてフィルタコンデンサが通常用いられ、過度電流源にできるだけ近接して配置させる。
【０００５】
集積エレクトロニクスの分野において、フィルタコンデンサの製造が問題を生じうる。しかしながら、固体基板上のＣＭＯＳ（Complementary Metal Oxide Semiconductor）のような集積回路のいくつかのタイプの構造は、電力供給電位とグランド電位とを自然に分岐することができる。
【０００６】
図１は、集積回路の典型的なＣＭＯＳタイプの概略切断断面図である。
【０００７】
この図において符号１０はｐ型導電性を有する固体シリコン基板を示している。この基板にＮ型拡散領域を形成する。符号１４及び１６は、Ｐ型基板及びＮ型拡散領域のそれぞれに形成した電界効果トランジスタを示している。
【０００８】
強くドープした活性領域１４ａ、１４ｂ、１６ａ、１６ｂ、１８及び１０は、電界効果トランジスタのソース及びドレイン１４，１６と、Ｐ型及びＮ型領域のそれぞれに対するコンタクト領域とを形成する。
【０００９】
Ｐ+型活性領域１８はＰ型基板に接触し、Ｎ+型活性領域２０はＮ型拡散領域に接触する。
【００１０】
厚い絶縁層２２は基板とその上に形成した構成要素１４及び１６とを被覆する。開口２４はこの層を貫通し、導電性材料をその上に積層して、活性領域を絶縁層２２上に形成された導電性トラック２６，２８，３０に接続する。導電性材料で充填した開口は“ビア”ともいう。
【００１１】
ビアは活性領域を互いに接続する。例えば、これは、活性領域１４ｂ及び１６ａを互いに電気的に接続する中央導電性トラック２６に接続したビアの場合である。ビアはまた、活性領域及び／又は基板領域を電力供給端子に接続する。
【００１２】
図１においては、電力供給端子は、連続線によって線図的に示した電力供給源３１に接続された導電性トラック２８及び３０から成る。
【００１３】
導電性トラック２８はグランド端子を形成する。トラックは第１のトランジスタ１４の活性領域１４ａに接続し、また、活性領域１８を介して基板１０に接続している。導電性トラック３０によって形成された第２の電力供給端子は、活性領域２０を介して特に拡散領域１２に接続されている。
【００１４】
拡散領域１２は、ある接合容量を有し、かつ、構成要素に平行な電力供給端子２８，３０との間を接続する基板１０を有する半導体接合を形成する。
【００１５】
拡散領域−基板接合のキャパシタンスは電力をフィルターし、かつ、電流需要に起因した寄生ノイズを低減する。
【００１６】
Ｎ型拡散領域、Ｐ型拡散領域、及び二重拡散領域を備えた他のタイプのＣＭＯＳ構造もある。拡散領域と基板との間に形成された接合容量は、グランド端子と他の電力供給端子との間での固有の分岐を得るには通常十分である。
【００１７】
しかしながら、現在製造されている多くの集積回路は、上記のような固体基板に形成されていないで、シリコン−オン−絶縁体型構造を有する支持体薄層において形成されている。通常“ＳＯＩ”と表示されるこのタイプの構造は、支持体の固体部分からシリコンの薄層を分離する、例えば酸化物のような絶縁性材料を備えている。ＳＯＩタイプ基板上に集積回路を形成することによって、集積密度を増加し、寄生容量を低減し、作動周波数及び消費量による回路の性能を改善することができる。
【００１８】
ＳＯＩ基板上に形成した回路の場合には、異なる構成要素間又は活性領域間の絶縁は酸化物領域によって形成される。
【００１９】
こうして、固体基板上の構造における基板を介してのグランドと他の電力供給端子との間の分岐は、ＳＯＩ型基板上に形成した回路においてははるかに弱い。
【００２０】
従って、より高いノイズはこれらの回路において観察される。例えば、この問題はこの詳細な説明の最後に参考文献として挙げた文献（１）に説明されている。
【００２１】
寄生ノイズを低減する一つの可能な解決策は、ＳＯＩ構造の薄層に形成された集積回路に分岐コンデンサを付加することから成る。これらのコンデンサは、一又は複数のトランジスタの格子（グリッド）容量を用いて作ってもよい。例えば、グリッドが電力供給端子に接続され、かつ、ソースとドレインとがグランドに接続されたＮＭＯＳタイプトランジスタを用いることもできる。より優れた品質のキャパシタンスは、このようなトランジスタにおけるチャネルの適当なレイアウトを用いることによって達成することができる。
【００２２】
しかしながら、電力供給端子の分岐のために用いられたトランジスタ又は他のコンデンサは、集積回路の機能部を形成するトランジスタに近接したＳＯＩ構造上に配置している。これによって、それらは有効なスペースを占有し、電子チップの全領域を増加する。
【００２３】
このことについてのさらなる情報は、この詳細な説明の最後に参考文献として挙げた文献（２）及び（３）に説明されている。特に、文献（２）には、分岐コンデンサの使用について記載されている。
【００２４】
本発明の技術的な背景は、埋め込まれたコンデンサの製造について記載している文献（４）にも記載されている。
【００２５】
【課題を解決するための手段】
本発明の目的は、例えば上述のような制限を有さないＳＯＩ基板の薄層のような基板の薄い絶縁層において形成された集積回路を提案することである。
【００２６】
一つの特別な目的は、電力供給における寄生ノイズを効率的に低減するために、一つ又は複数の電力供給の端子を分岐する手段を含んだ回路を提案することである。
【００２７】
他の目的は小さな表面面積を有するチップを用いたこのような回路を提案することである。
【００２８】
これらの目的を達成するため、本発明の目的は、
−少なくとも一つの第１の電力供給端子及び少なくとも一つの第２の電力供給端子と、
−基板の薄層に形成されかつ電力供給端子の少なくとも一つに電気的に接続された少なくとも一つの活性領域とを備えた集積回路を提案することである。
【００２９】
本発明では、前記集積回路はさらに、前記第１の電力供給端子と第２の電力供給端子とに接続された少なくとも一つの誘電体コンデンサによって形成され、かつ、基板の薄層から電気的に絶縁された基板の一領域に形成された容量性分岐手段を備えたことを特徴とする。
【００３０】
本発明の目的のため、活性領域は所定のドーピング型を有する薄層の領域である。電子回路は、特にトランジスタのソース又はドレインのようなトランジスタの一部を形成する活性領域を非常に多く含むことができる。
【００３１】
さらに、電力は一又は複数の電源によって回路に供給されてもよい。電力供給端子は電源に接続された導電性要素であり、その電位は前記電源によって固定されている。グランド端子は一つの電力供給端子である。
【００３２】
本発明によって、容量性分岐手段は、集積回路の機能性要素、言い換えると、活性領域のために使用できるスペースを低減しない。というのは、それらは薄層には形成しないからである。
【００３３】
一つの特別な有利な側面によれば、容量性分岐手段を備えた領域は、集積回路の活性領域の下の少なくとも一部において拡がっていてもよい。
【００３４】
この特徴は、回路において使用されるチップ全領域を低減するのに大きく寄与する。
【００３５】
本発明における容量性分岐手段は一又は複数の誘電体コンデンサを備えてもよい。誘電体コンデンサは従来コンデンサと同じように作られたコンデンサ、言い換えると、絶縁材料によって分離された導電性材料から成る２つのホイルである。
【００３６】
薄層から絶縁された基板領域は、互いからそれぞれ絶縁された導電性材料の少なくとも一つの第１の層と少なくとも一つの第２の層とを備え、それぞれの層は互いに対面してかつそれぞれ第１及び第２の電力供給端子に接続されている。
【００３７】
例えば、ドーピングされたシリコン又は多結晶シリコンから成る導電性材料の第１及び第２の層は、シリコン酸化物層によって分離されてもよい。
【００３８】
本発明の一改良型では、容量性分岐手段はコンデンサのホイルを形成する少なくとも一つの導電層を備え、かつ、少なくとも一つの活性領域に接続されて前記活性領域を電力供給端子に接続してもよい。
【００３９】
活性領域への電力供給を分配する分岐手段の使用は、寄生ノイズをさらに低減するのに非常に有効であるだけでなく、活性部位及び信号輸送のための内部接続トラックを作るために大きな領域を解放するのにも非常に有効である。
【００４０】
本発明はまた、容量性誘電体手段を備えた集積回路を製造する方法に関する。この方法は、
ａ）第１の導電層を備えた基板上に、表面から順に第１の絶縁層と第２の導電層とを形成する段階と、
ｂ）前記絶縁層によって第１の導電層から分離した第２の導電層の少なくとも一部を残すように第２の導電層を形成する段階と、
ｃ）前記の第２の導電層の一部を囲繞する第２の絶縁層）を形成する段階と、
ｄ）第２の絶縁層上に半導体材料の薄層を形成する段階と、
ｅ）前記薄層の少なくとも一部に少なくとも一つの活性領域を含む少なくとも一つの要素を形成し、薄層のそれらの要素の間を酸化する段階と、
ｆ）前記薄層上に厚い絶縁層を形成する段階と、
ｇ）前記要素を外して、第１及び第２の導電層に達するように、厚い絶縁層と薄層と絶縁材料層とに貫入した開口を形成する段階と、
ｈ）開口に導電性材料を充填し、第１及び第２の導電層をそれぞれ第１及び第２の電力供給端子に接続する電気的内部接続を形成する段階と、を順に備えている。
【００４１】
段階ｇ）はさらに、薄層における活性領域に達するように、厚い絶縁層を貫通する開口を形成する段階を備え、これらの開口はさらに、活性領域を選択的に互いに接続するように、又は、活性領域を電力供給端子に接続するように、導電性材料によって充填される請求項６に記載の電力供給端子を電気的に分岐する容量性手段を備えることができる。
【００４２】
この発明の他の特徴及び利点は、添付した図面における図を参照して以下の説明からより明瞭になるだろう。この説明は例示の目的だけを有するものであり、かつ、制限的なものではない。
【００４３】
【発明の実施の形態】
図２は、第１の強くＮ+ドープした導電層１１０を形成したＮ型基板１００を示している。例えば、この層１１０は３×１０15／ｃｍ2のドーズ量でヒ素を注入し、次いで、９５０℃で１時間アニールすることによって得てもよい。
【００４４】
第１の酸化物層１１２と第２の導電層１１４とは、第１の導電層１１０上に順に形成される。例えば、酸化物層１１２は厚さ１５ｎｍまで成長させてもよい。
【００４５】
第２の導電層１１４はＮ+ドープされた多結晶シリコンであり、例えば、６００ｎｍオーダーの厚さまで堆積してもよい（層厚は図では比例して描いてはいない）。
【００４６】
第１の酸化物層１１２と第２の導電層１１４とはエッチングし、第２の導電層１１４及びその下の酸化物層１１２の一部を保存するパターンをもとにして第１のシリコン導電層１１０上で停止する。
【００４７】
図３に示したように、エッチング中に残された第２の導電層１１４の一部を包むために、基板上に第２の酸化物層１１６を堆積する。例えば、第２の酸化物層の厚さは１．５μｍである。
【００４８】
この層は化学機械的研磨によって平坦に作られるが、好適には０．２μｍのオーダーの厚さを有するこの酸化物層は、第２の導電層１１４の多結晶シリコンより上にでるように保たれている。
【００４９】
図４及び図５で示した連続段階は、酸化物層２０２と薄いシリコン表面層２０６とを備えたＳＯＩ構造構造を第２の酸化物層１１６上に移す段階を備えている。これらの層は第２の基板２００から移される。
【００５０】
第２の基板２００はシリコンウェハであり、かつ、シリコン酸化物層２０２の表面層はこのウェハの表面上に形成する。例えば、基板２００への希ガス又は窒素イオンの注入によって規定される脆化領域２０４は、始めに、シリコン酸化物の表面層に接触する基板にシリコンの薄層２０６の範囲を定める。脆化領域２０４は、第２の基板の表面にほぼ平行に延びる。
【００５１】
矢印２０８によって示すように、第２の基板２００は、酸化物表面層２０２を注入が終わった第１のシリコン基板の表面へ回転することによって、第１の基板１００上へ移す。この表面は上面と呼ばれる。
【００５２】
酸化物層２０２は、例えば、原子間力によって第１の基板の上面へ結合される。
【００５３】
適当な熱処理によって、脆化領域２０４に沿って第２の基板２００を劈開し、かつ、薄層２０６を第２の基板から分離する。
【００５４】
次に、トランジスタの活性領域３０２，３０４，３０６，３０８を薄層２０６に形成する。薄層の残留部は酸化され、トランジスタ３１４，３１６のグリッドは薄層上に形成される。酸化物層３０２のような厚い絶縁層を、トランジスタグリッドを囲繞するために薄層上に形成する。そして、図６で示した構造を得る。
【００５５】
領域３０２、３０４はＮ+ドープし、第１のＮＭＯＳトランジスタ３１０のソース及びドレインを形成する。領域３０６、３０８はＰ+ドープし、第２のＰＭＯＳトランジスタ３１２のソース及びドレインを形成する。符号３１４及び３１６はそれぞれ、グリッド酸化物層３１８を介して薄い表面層上に形成されたトランジスタ３０６及び３０８のグリッドを示している。
【００５６】
トランジスタ３１０と３１２との間に配置した薄い表面層２０６の一部は酸化されてこれらの要素を互いに孤立化する。
【００５７】
最後に、上述したように、厚い絶縁層３２０を基板表面上に形成して完全にグリッドを被覆する。
【００５８】
トランジスタ、言い換えると活性領域と第１及び第２の基板導電層との相互レイアウトは、活性領域が第１及び第２の導電層１１０、１１４を部分的に被覆するようになっていることが観察できる。
【００５９】
図７は、厚い酸化物層において、開口４０２，４０４，４０６，４０８をそれぞれ活性領域３０２、３０４，３０６、３０８に達するように形成する引き続く段階を示している。
【００６０】
これらの開口を反応性エッチングによって形成して、活性領域におけるシリコン上で停止する。例えば、それらの直径は０．５μｍであってもよい。
【００６１】
開口４１０及び４１２は、厚い酸化物層を貫通し、次いで、活性領域の外側の酸化されたシリコン層を貫通し、次いで基板上に移された酸化物層２０２を貫通して、第２の酸化物層１１６に侵入して、それぞれ、第１の導電層１１０、又は第２の導電層に達している。これらの開口の直径は大きめで、例えば、０．８μｍであってもよい。全ての開口（符号４０２から符号４１２）の作業は同時に行ってもよい。
【００６２】
導電層に達する開口４１０、４１２はチップの表面上で過度な量のスペースを占めず、活性領域に垂直に一直線状に形成された開口よりこれらの開口は通常十分に少ない程度である。
【００６３】
さらに、全開口は絶縁材料を通して形成されることがわかる。
【００６４】
開口の底部の化学的清浄化及び例えばＴｉ／ＴｉＮから成る拡散バリア層４１４の形成の後、開口をビアを形成するためにＣＶＤによって堆積したタングステンのような導電性材料で充填する。
【００６５】
図８で示したように、厚い絶縁層３２０の表面上に導電性トラックを形成する。これらの導電性トラック４１６，４１８及び４２０はビアに接触する。これらは堆積によって形成され次いでマスクによって導電性材料の層をエッチングする。
【００６６】
例えば、トラック４１８は第１のトランジスタ３１０のソース３０２と第１の導電層１１０とに接続される。これが、第１の導電層１１０を有する電力供給端子（実際にはグランド端子）の一つを形成する。
【００６７】
第２の電力供給端子を形成するトラック４２０は、第２のトランジスタ３１２のソース３０８と基板における第２の導電層１１４の残留部とに接続される。
【００６８】
第１の酸化物層１１２によって分離された第１及び第２の導電層１１０，１１４は、電力供給端子を分岐する分岐コンデンサのホイルを形成する。
【００６９】
さらに、基板上の第１の導電層１１０は、電力供給トラック例えば共通グランドトラックとして使用してもよい。これは、活性領域３０２が、ビアを介して第１の導電層１１０と導電性トラック４１８とに接続されている場合である。大きめのスペースを、構成要素間の内部接続を形成する厚い酸化物層３２０の表面上にとっておいてもよい。同様に、第２の導電層１１４を電力供給トラックとして用いてもよい。
【００７０】
上記記載は、少数の構成要素と２つだけの電力供給端子とをを備えて成る例示回路に適用される。しかしながら、本発明は非常に多い構成要素といくつかの分離した電力供給ソースによって電力が供給される活性領域とを備えた回路にも適用可能である。電力供給端子の数と分岐コンデンサの数とは増加する。
【００７１】
コンデンサと活性領域とは全く分離して形成されるので、これらの２つの要素の各々に対する製造パラメータは独立して最適化することができることも理解されたい。これは、従来技術による固体基板上に形成された回路にはない他の利点である。
【００７２】
参考文献
（１）１９９５年１０月の１９９５年度ＩＥＥＥ国際ＳＯＩ会議のプロシーディングの１００−１０１頁に掲載されたL.K.WangとHoward H.Chenによる“On-chip decoupling capacitor designed to reduce switching-noise-induced instability in CMOS/SOI VLSI”のタイトルの文献。
（２）１９９６年１０月の１９９６年度ＩＥＥＥ国際ＳＯＩ会議のプロシーディングの１１２−１１３頁に掲載されたL.K.WangとHoward H.Chenによる“Simultaneous Switching noise projection for High-Performance SOI chip design”のタイトルの文献
（３）１９９８年度ＩＥＥＥ国際半導体回路会議のプロシーディングの２３０−２３１頁に掲載されたJ.Silbermanらによる文献。
（４）米国特許出願第５，３７８，９１９号
【図面の簡単な説明】
【図１】 固体シリコン基板上に形成した周知のタイプのＣＭＯＳ集積回路の一部を一部の切開断面図である。
【図２】 本発明による集積回路の製造工程の連続段階を示す単純化した概略断面図である。
【図３】 本発明による集積回路の製造工程の連続段階を示す単純化した概略断面図である。
【図４】 本発明による集積回路の製造工程の連続段階を示す単純化した概略断面図である。
【図５】 本発明による集積回路の製造工程の連続段階を示す単純化した概略断面図である。
【図６】 本発明による集積回路の製造工程の連続段階を示す単純化した概略断面図である。
【図７】 本発明による集積回路の製造工程の連続段階を示す単純化した概略断面図である。
【図８】 本発明による集積回路の製造工程の連続段階を示す単純化した概略断面図である。
【符号の説明】
１１０ 第１の導電層
１１２ 第１の絶縁層
１１４ 第２の導電層
１１６ 第２の絶縁層
２００ シリコンウェハ
２０６ 薄層
３０２，３０４，３０６，３０８ 活性領域
３２０ 厚い絶縁層
４１８ 第１の電力供給端子
４２０ 第２の電力供給端子
Claims (3)
- 電力供給端子を電気的に分岐する容量性手段を備えた集積回路の製造方法であって、
ａ）第１の導電層（１１０）を備えた基板（１００）上に、表面から順に第１の絶縁層（１１２）と第２の導電層（１１４）とを形成する段階と、
ｂ）前記第１の絶縁層によって第１の導電層から分離した第２の導電層の少なくとも一部を残すように第２の導電層（１１４）を形成する段階と、
ｃ）前記第２の導電層の一部を囲繞する第２の絶縁層（１１６）を形成する段階と、
ｄ）第２の絶縁層（１１６）上に半導体材料の層（２０６）を形成する段階と、
ｅ）前記半導体材料の層の少なくとも一部に少なくとも一つの活性領域（３０２，３０４，３０６，３０８）を含む少なくとも一つの能動素子を形成し、半導体材料の層のそれらの能動素子の間を酸化する段階と、
ｆ）前記半導体材料の層上に第３の絶縁層（３２０）を形成する段階と、
ｇ）前記能動素子を外して、第１及び第２の導電層に達するように、第３の絶縁層と半導体材料の層（２０６）と絶縁材料層（１１６）とに貫入した開口を形成する段階と、
ｈ）開口に導電性材料を充填し、第１及び第２の導電層をそれぞれ第１及び第２の電力供給端子に接続する電気的内部接続を形成する段階と、を順に備えた電力供給端子を電気的に分岐する容量性手段を備え、
段階ｄ）がさらに、シリコン酸化物の表面層（２０２）を有するシリコンウェハ（２００）を基板上に移す段階を備え、ここで、そのシリコン酸化物層は第２の絶縁層から分離され、そのシリコンウェハは劈開されて基板表面上に半導体材料の層（２０６）を残すものである
集積回路の製造方法。 - 段階ｇ）がさらに、半導体材料の層における活性領域に達するように、第３の絶縁層を貫通する開口を形成する段階を備え、これらの開口はさらに段階ｈ）において、活性領域を選択的に互いに接続するように、又は、活性領域を電力供給端子に接続するように、導電性材料によって充填される請求項１に記載の電力供給端子を電気的に分岐する容量性手段を備えた集積回路の製造方法。
- 第２の絶縁層（１１６）は段階ｃ）の後に研磨される請求項１に記載の電力供給端子を電気的に分岐する容量性手段を備えた集積回路の製造方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9807495A FR2779869B1 (fr) | 1998-06-15 | 1998-06-15 | Circuit integre de type soi a capacite de decouplage, et procede de realisation d'un tel circuit |
| FR98/07495 | 1998-06-15 | ||
| PCT/FR1999/001403 WO1999066559A1 (fr) | 1998-06-15 | 1999-06-14 | Circuit integre de type soi a capacite de decouplage, et procede de realisation d'un tel circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002518849A JP2002518849A (ja) | 2002-06-25 |
| JP4417559B2 true JP4417559B2 (ja) | 2010-02-17 |
Family
ID=9527377
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000555298A Expired - Fee Related JP4417559B2 (ja) | 1998-06-15 | 1999-06-14 | 分岐コンデンサを有するｓｏｉ型集積回路とこのような回路の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| EP (1) | EP1095407B1 (ja) |
| JP (1) | JP4417559B2 (ja) |
| DE (1) | DE69939540D1 (ja) |
| FR (1) | FR2779869B1 (ja) |
| WO (1) | WO1999066559A1 (ja) |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10041748A1 (de) * | 2000-08-27 | 2002-03-14 | Infineon Technologies Ag | SOI-Substrat sowie darin ausgebildete Halbleiterschaltung und dazugehörige Herstellungsverfahren |
| US6956268B2 (en) | 2001-05-18 | 2005-10-18 | Reveo, Inc. | MEMS and method of manufacturing MEMS |
| US7045878B2 (en) | 2001-05-18 | 2006-05-16 | Reveo, Inc. | Selectively bonded thin film layer and substrate layer for processing of useful devices |
| US7163826B2 (en) | 2001-09-12 | 2007-01-16 | Reveo, Inc | Method of fabricating multi layer devices on buried oxide layer substrates |
| US6875671B2 (en) | 2001-09-12 | 2005-04-05 | Reveo, Inc. | Method of fabricating vertical integrated circuits |
| DE10151132A1 (de) * | 2001-10-17 | 2003-05-08 | Infineon Technologies Ag | Halbleiterstruktur mit einem von dem Substrat kapazitiv entkoppelten Bauelementen |
| DE10151203A1 (de) * | 2001-10-17 | 2003-08-07 | Infineon Technologies Ag | Halbleiterstruktur mit verringerter kapazitiver Kopplung zwischen Bauelementen |
| JP4682645B2 (ja) * | 2005-02-28 | 2011-05-11 | セイコーエプソン株式会社 | 半導体装置の製造方法及び電子機器 |
| JP4835082B2 (ja) * | 2005-09-28 | 2011-12-14 | 株式会社デンソー | 半導体装置及びその製造方法 |
| FR2957193B1 (fr) | 2010-03-03 | 2012-04-20 | Soitec Silicon On Insulator | Cellule a chemin de donnees sur substrat seoi avec grille de controle arriere enterree sous la couche isolante |
| US8508289B2 (en) | 2009-12-08 | 2013-08-13 | Soitec | Data-path cell on an SeOI substrate with a back control gate beneath the insulating layer |
| FR2953641B1 (fr) | 2009-12-08 | 2012-02-10 | S O I Tec Silicon On Insulator Tech | Circuit de transistors homogenes sur seoi avec grille de controle arriere enterree sous la couche isolante |
| FR2953643B1 (fr) | 2009-12-08 | 2012-07-27 | Soitec Silicon On Insulator | Cellule memoire flash sur seoi disposant d'une seconde grille de controle enterree sous la couche isolante |
| FR2955200B1 (fr) | 2010-01-14 | 2012-07-20 | Soitec Silicon On Insulator | Dispositif, et son procede de fabrication, disposant d'un contact entre regions semi-conductrices a travers une couche isolante enterree |
| FR2955203B1 (fr) | 2010-01-14 | 2012-03-23 | Soitec Silicon On Insulator | Cellule memoire dont le canal traverse une couche dielectrique enterree |
| FR2955195B1 (fr) | 2010-01-14 | 2012-03-09 | Soitec Silicon On Insulator | Dispositif de comparaison de donnees dans une memoire adressable par contenu sur seoi |
| FR2955204B1 (fr) | 2010-01-14 | 2012-07-20 | Soitec Silicon On Insulator | Cellule memoire dram disposant d'un injecteur bipolaire vertical |
| FR2957186B1 (fr) | 2010-03-08 | 2012-09-28 | Soitec Silicon On Insulator | Cellule memoire de type sram |
| FR2957449B1 (fr) | 2010-03-11 | 2022-07-15 | S O I Tec Silicon On Insulator Tech | Micro-amplificateur de lecture pour memoire |
| FR2958441B1 (fr) | 2010-04-02 | 2012-07-13 | Soitec Silicon On Insulator | Circuit pseudo-inverseur sur seoi |
| EP2378549A1 (en) * | 2010-04-06 | 2011-10-19 | S.O.I.Tec Silicon on Insulator Technologies | Method for manufacturing a semiconductor substrate |
| EP2381470B1 (en) | 2010-04-22 | 2012-08-22 | Soitec | Semiconductor device comprising a field-effect transistor in a silicon-on-insulator structure |
| FR2999018B1 (fr) | 2012-11-30 | 2016-01-22 | Commissariat Energie Atomique | Ecran d'affichage a diodes electroluminescentes organiques |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3019430B2 (ja) * | 1991-01-21 | 2000-03-13 | ソニー株式会社 | 半導体集積回路装置 |
| JPH0832040A (ja) * | 1994-07-14 | 1996-02-02 | Nec Corp | 半導体装置 |
| JPH0888323A (ja) * | 1994-09-19 | 1996-04-02 | Nippondenso Co Ltd | 半導体集積回路装置 |
| DE4441724A1 (de) * | 1994-11-23 | 1996-05-30 | Siemens Ag | SOI-Substrat |
-
1998
- 1998-06-15 FR FR9807495A patent/FR2779869B1/fr not_active Expired - Lifetime
-
1999
- 1999-06-14 WO PCT/FR1999/001403 patent/WO1999066559A1/fr active IP Right Grant
- 1999-06-14 JP JP2000555298A patent/JP4417559B2/ja not_active Expired - Fee Related
- 1999-06-14 EP EP99925075A patent/EP1095407B1/fr not_active Expired - Lifetime
- 1999-06-14 DE DE69939540T patent/DE69939540D1/de not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002518849A (ja) | 2002-06-25 |
| EP1095407B1 (fr) | 2008-09-10 |
| FR2779869A1 (fr) | 1999-12-17 |
| FR2779869B1 (fr) | 2003-05-16 |
| WO1999066559A1 (fr) | 1999-12-23 |
| DE69939540D1 (de) | 2008-10-23 |
| EP1095407A1 (fr) | 2001-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4417559B2 (ja) | 分岐コンデンサを有するｓｏｉ型集積回路とこのような回路の製造方法 | |
| US6558998B2 (en) | SOI type integrated circuit with a decoupling capacity and process for embodiment of such a circuit | |
| US11257764B2 (en) | Integrated circuit with backside power delivery network and backside transistor | |
| US6188122B1 (en) | Buried capacitor for silicon-on-insulator structure | |
| TW200822347A (en) | SOI device and method for its fabrication | |
| JPH1070281A (ja) | 半導体装置およびその製造方法 | |
| JP2003037254A (ja) | エッチング阻止膜を有するｓｏｉ基板、その製造方法、その上に製作されたｓｏｉ集積回路及びそれを用いてｓｏｉ集積回路を製作する方法 | |
| JP2004207271A (ja) | Ｓｏｉ基板及び半導体集積回路装置 | |
| JP2007294973A (ja) | 半導体集積回路 | |
| US6787430B2 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| JP2004111634A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP4092173B2 (ja) | 半導体集積回路装置 | |
| US6153918A (en) | Semiconductor device with improved planarity and reduced parasitic capacitance | |
| KR100280553B1 (ko) | 반도체 장치 및 그 제조방법 | |
| WO1997002602A1 (fr) | Circuit integre a semi-conducteur et son procede de fabrication | |
| US20030137013A1 (en) | Isolation structure and method for semiconductor device | |
| JP2000323582A (ja) | 半導体装置およびその製造方法 | |
| JP3932443B2 (ja) | 半導体素子 | |
| JP2000252422A (ja) | 半導体装置及びその製造方法 | |
| US20030201490A1 (en) | Semiconductor device having an improved local interconnect structure and a method for forming such a device | |
| JP2013135059A (ja) | 半導体装置 | |
| US8470677B2 (en) | Method of manufacturing semiconductor device | |
| JP2023051826A (ja) | スタンダードセル構造 | |
| CN117637733A (zh) | 半导体元件 | |
| JP2000012680A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060608 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080501 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080507 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080728 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080804 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081107 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090303 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090603 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090610 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090701 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090728 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091001 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091027 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091126 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121204 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |