JP4414399B2 - ディスク制御装置 - Google Patents

ディスク制御装置 Download PDF

Info

Publication number
JP4414399B2
JP4414399B2 JP2006020090A JP2006020090A JP4414399B2 JP 4414399 B2 JP4414399 B2 JP 4414399B2 JP 2006020090 A JP2006020090 A JP 2006020090A JP 2006020090 A JP2006020090 A JP 2006020090A JP 4414399 B2 JP4414399 B2 JP 4414399B2
Authority
JP
Japan
Prior art keywords
controller
communication
path
disk
disconnected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006020090A
Other languages
English (en)
Other versions
JP2007200171A (ja
Inventor
弘章 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2006020090A priority Critical patent/JP4414399B2/ja
Priority to US11/441,131 priority patent/US7523354B2/en
Publication of JP2007200171A publication Critical patent/JP2007200171A/ja
Application granted granted Critical
Publication of JP4414399B2 publication Critical patent/JP4414399B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware
    • G06F11/20Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2053Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant
    • G06F11/2089Redundant storage control functionality
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware
    • G06F11/20Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2002Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant
    • G06F11/2007Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant using redundant communication media
    • G06F11/201Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant using redundant communication media between storage system components

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)

Description

本発明は,ディスク制御装置に関し,特にディスク制御装置内の複数のコントローラモジュール(以下,CMという)間でのデータ転送経路に異常が発生した場合に,システムに影響が最小となるように閉塞するCMを決定し閉塞させるようにした経路閉塞判定機能を持つディスク制御装置に関するものである。
図19は,従来のディスク制御装置の例を示す。図19において,200はディスク制御装置,201はそれぞれホストプロセッサとディスク装置との間のデータ転送制御やエラー処理等を行うコントローラモジュール(CM),202はスイッチング機能を持つ経路設定装置,203はホストプロセッサとのインタフェースを持つチャネルアダプタ(CA),204はディスク装置とのインタフェースを持つデバイスアダプタ(DA)である。なお,経路設定装置202は,フロントエンドラウタ(FRT)と呼ぶこともある。
ホストプロセッサ(図示省略)からのディスク装置(図示省略)に対する入出力要求は,チャネルアダプタ203から経路設定装置202を経て,複数のCM201の一つに送信され,CM201から経路設定装置202を経て,デバイスアダプタ204に送られ,ディスク装置への入出力が実行される。
図19に示すような従来のディスク制御装置200では,チャネルアダプタ203とデバイスアダプタ204とが経路設定装置202上に載っており,各CM201と,チャネルアダプタ203と,デバイスアダプタ204とが,経路設定装置202を通して,随時任意に接続される構成になっているため,どこかのモジュールに故障等の障害が発生した場合,その部分だけを閉塞して切り離せば,障害の影響範囲を局所化することを比較的簡単に行うことができた。
なお,下記の特許文献1に記載されているディスク制御装置では,複数のチャネルアダプタモジュール,複数のスイッチモジュールおよび一つのキャッシュモジュールで構成されるクラスタのそれぞれに異なる供給元から電源を供給し,各チャネルアダプタモジュールまたはディスクアダプタモジュールは,特定のキャッシュモジュールとの間のデータ転送のための複数のパスを設定可能としている。この特許文献1に示されているディスク制御装置も,障害時におけるモジュールの閉塞,切り離しに関しては,基本的に図19に示したディスク制御装置と同様な方式を用いている。
特開2001−27972号公報
図20は,本発明の課題を説明するための図である。本発明者等は,図20に示すような,従来のディスク制御装置とは異なる新しいディスク制御装置の開発に取り組んでいる。図20において,10,11はそれぞれホストプロセッサとディスク装置との間のデータ転送制御やエラー処理等を行うコントローラモジュール(CM),70,71はスイッチング機能を持つ経路設定装置(FRT),40,41はホストプロセッサとのインタフェースを持つチャネルアダプタ(CA),50,51はディスク装置とのインタフェースを持つデバイスインタフェース(DI)であり,図19のデバイスアダプタに相当するもの,60,61はDMAチップ等によって構成されるデータ転送を行う転送回路を表す。
図20に示すディスク制御装置が,図19に示したような従来のディスク制御装置200と大きく異なる点は,ホストインタフェースであるチャネルアダプタと,ディスク装置とのインタフェースであるデバイスインタフェースとが,CM10,11内に存在することである。これは,通常のアクセス時におけるホストプロセッサからディスク装置へのCM10またはCM11を介するデータ転送の経路をできるだけ単純化させ,制御の簡易化を図るとともに,チャネルアダプタおよびデバイスインタフェースを含めたCMの低コスト化を実現するためである。
なお,CM10,11間のデータ転送は,必要に応じて転送回路60,61および経路設定装置70または71を介して行われるようになっている。
このように,図20に示すディスク制御装置では,チャネルアダプタとデバイスインタフェースとがCM10,11内に存在するため,例えばCM11が障害により閉塞すると,そのチャネルアダプタ41およびデバイスインタフェース51も閉塞してしまうことになり,システムへの影響が大きくなってしまうという問題がある。なお,閉塞とは,装置や回路等の特定の部位が使用不可の状態になることをいう。
本発明は上記問題点の解決を図り,CMが異常の場合でもCMが閉塞した場合の影響を考え,内部の異常部品を部分的に閉塞させることにより,部品またはCMの切り離しによる影響が小さくなるようにし,できるだけ運用の継続を可能にすることを目的とする。
本発明は,ホストプロセッサとのインタフェースを持つ1または複数のチャネルアダプタと,ディスク装置とのインタフェースを持つ1または複数のデバイスインタフェースと,1または複数の通信用の転送回路とをそれぞれ有し,ホストプロセッサとディスク装置との間のデータ転送を制御する複数のコントローラモジュール(CM)を備え,かつ前記複数のCMは,前記転送回路を用いた通信経路によって互いに通信する機能を持つディスク制御装置において,装置構成や部品の閉塞具合,データ保持状態かどうかなどの装置状態から判断して運用を継続するために閉塞させるCMを決定することをもっとも主要な特徴とする。
すなわち,本発明に係るディスク制御装置内のCMの少なくとも一つは,CM間通信用の通信経路上で異常が生じた場合に,その異常が生じた部位を閉塞し,その部位の閉塞によって前記複数のCM間で通信ができなくなった場合に,通信ができなくなったCMのうち,二重化されていないデータを保持するCMを二重化されているデータを保持するCMよりも優先的に切り離し対象として決定する経路閉塞判定手段と,前記経路閉塞判定手段によって切り離し対象として決定されたCMを使用不可の状態に設定する切り離し制御手段とを備える。これによりCMの可用性が大きくなり,障害によるシステムへの影響が小さくなる。
さらに,経路閉塞判定手段は,二重化されているデータを保持しているか否かにより切り離し対象のCMを決定できなかった場合に,前記通信経路上において閉塞した部位の位置とその数によって切り離し対象のCMを決定することもできる。これにより,使用できる可能性の小さいCMを優先的に切り離すことができる。
またさらに,経路閉塞判定手段は,前記通信経路上において閉塞した部位の位置とその数によって切り離し対象のCMを決定できなかった場合に,あらかじめ定められたマスターとなる一つのCM以外のCMを優先的に切り離し対象として決定することもできる。これにより,マスターCMに比較して切り離しによる影響の小さいスレーブCMを優先的に切り離すことができる。
また,経路閉塞判定手段は,自分のCMが切り離し対象の候補となった場合に,通信経路を用いた通信とは異なる通信手段によって,他の切り離し対象の候補となっているCMの生存を確認し,生存が確認できなかった場合には,その生存が確認できなかったCMを切り離し対象として決定することもできる。これにより,使用できる可能性の小さいCMを優先的に切り離すことができる。
CM間の通信経路が各CMに付随する転送回路と該転送回路を接続するスイッチング機能を持つ経路設定装置とによって構成されるディスク制御装置では,前記経路閉塞判定手段は,異常が生じた通信経路上の部位を閉塞し,その部位の閉塞によってCM間で通信ができなくなった場合に,その部位の閉塞によってすべての通信経路が閉塞になったCMを切り離し対象として決定し,これにより決定できない場合に,通信できなくなったCMのうち,二重化されていないデータを保持するCMを二重化されているデータを保持するCMよりも優先的に切り離し対象として決定するように構成される。これにより,特に3個以上のCMを持つディスク制御装置において,効果的に切り離し対象のCMを選ぶことができるようになる。
本発明によれば,CMにおいて異常が検出された場合に,直ちにそのCMを閉塞するのではなく,内部の異常部品を部分的に閉塞させ,CM間の通信経路が存在しCM間通信ができる限りはCMを切り離さないで運用を継続する。CM間の通信経路がなくなり,CM間通信ができなくなったときには,保持しているデータが二重化されておりデータロストにならないCMを優先的に切り離し対象として選択して運用を継続する。したがって,障害によるシステムへの影響を小さくすることができるようになる。
図1は,本発明の実施の形態に係るディスク制御装置の構成例を示す図である。図1に示すディスク制御装置1は,複数のコントローラモジュール(CM)10,11,…と,各CMを接続するためのスイッチング機能を持つ経路設定装置(FRT)70,71を備える。CM10,11は,ホストプロセッサとディスク装置との間のデータ転送制御やエラー処理等を行うものであり,それぞれホストプロセッサとのインタフェースを持つチャネルアダプタ(CA)40,41,ディスク装置とのインタフェースを持つデバイスインタフェース(DI)50,51およびCM間のデータ転送やメッセージ通信を行うためのDMAチップ等によって構成される転送回路60,61を備える。
ディスク制御装置1におけるCMの数が2の場合,すなわち2CM構成の場合には,経路設定装置70,71を設けないで,一方のCM10の転送回路60と他方のCM11の転送回路61とを直接接続した構成にすることもできる。
本実施の形態では,CM10は,データ転送制御やエラー処理等を行うためのCPUを備え,CPUとプログラムとによって実現される経路閉塞判定手段20と,切り離し制御手段30とを備える。CM11も同様である。
経路閉塞判定手段20および切り離し制御手段30が行う処理の概要を,図2〜図4に従って説明する。
図2は,通信経路閉塞の処理を説明する図である。なお,各CM10〜13は,それぞれ2つの転送回路60〜63を備え,経路設定装置70または71によって設定された通信経路を通してCM−CM間通信ができるようになっている。本実施の形態において,通信経路閉塞は,次のように行われる。
CM−CM間通信で異常を検出した場合,CM−CM間のデータ転送やメッセージ通信を行うDMAチップによって構成される転送回路を切り離すことにより,異常を検出した通信経路を使わずに,反対側の通信経路を使ってCM−CM間通信を行うことで,CMを閉塞させることなく運用を継続する。すなわち,図2(A)に示すように,CM11の転送回路61に障害が発生し,経路設定装置70を通してCM10またはCM13からのCM11への通信ができなくなった場合,CM11を閉塞するのではなく,CM11における経路設定装置70側の転送回路61を閉塞し,切り離す。これによって,CM10またはCM13からCM11への通信は,図2(B)に示すように,他の経路設定装置71を通して行われ,運用を継続させることができる。
しかし,転送回路の切り離しにより複数の転送回路が閉塞していくと,通信経路がなくなり,通信できないCMが出てきてしまう。この問題を解決するため,通信できないCMを切り離すことにより運用を継続する。図3(A)の例では,CM11における経路設定装置70側の転送回路61と,CM12における経路設定装置71側の転送回路62とが閉塞している。この場合,CM11とCM12との間は通信経路がないため,通信ができない。したがって,CM11とCM12のうち重要でないほうのCM(例えばCM12)を,図3(B)に示すように閉塞する。これにより,CM11が通信できないCMが存在しなくなるため,運用の継続が可能となる。
図4は,ディスク制御装置1が2CM構成時の場合のCM閉塞の例を示している。ディスク制御装置1が経路設定装置70,71なしで,転送回路60と転送回路61とが直結された装置構成の場合,図4(A)に示すように,CM10とCM11の転送回路60,61が片方ずつ閉塞してしまうと,CM10とCM11の通信経路がなくなってしまう。そこで,このような場合,図4(B)に示すように,CM11を切り離す。こうすることにより,ディスク制御装置1は,一つのCM10で運用を継続することが可能となる。
なお,この場合にCM10を切り離すかCM11を切り離すかによって,システムへの影響が大きく異なることがある。そこで本発明では,後に詳述するように,システムの影響が小さいCMを優先的に切り離し対象として選択することを行う。
図5は,コントローラモジュールのブロック構成図である。図1に示すCM10(CM11も同様)は,1または複数のCPU100と,メモリ制御ハブ101と,メモリ110と,ホストプロセッサとのインタフェースを持つ複数のチャネルアダプタ(CA)40と,ディスク装置とのインタフェースを持つ複数のデバイスインタフェース(DI)50と,DMAチップ等によってデータ転送を行う複数の転送回路60と,モジュール管理制御部(MMC:Module Management Controller)102を備える。
メモリ制御ハブ101は,CPU100と,メモリ110と,CA40と,DI50と,転送回路60と,モジュール管理制御部102とを接続する機能を持つ。メモリ110には,ディスクキャッシュとして用いられるキャッシュ領域111,転送データが一時的に格納されるバッファ領域112,各種制御用のテーブルデータが格納されるテーブル領域113,CPU100が実行するための制御用のプログラムが格納されるプログラム領域114が設けられる。
モジュール管理制御部102は,電源監視,温度監視などを行い,また保守管理用の通信機能を持つサービスコントローラ(SVC:Service Controller)80との通信によって,ディスク制御装置1の各種の保守機能を実現するものである。
転送回路60は,ディスク制御装置1が2台のCMで構成される場合には,相手側のCMの転送回路に直結され,またディスク制御装置1が3台以上のCMで構成される場合には,図1に示す経路設定装置70,71に接続される。
図1に示す経路閉塞判定手段20および切り離し制御手段30は,CPU100と,メモリ110のプログラム領域114に格納されたプログラムとによって実現されるが,以下,経路閉塞判定手段20および切り離し制御手段30が行う処理について具体的に説明する。
[2CM構成での経路閉塞発生時の処理]
ディスク制御装置1が2台のCMで構成される場合,障害により通信経路がなくなると,どちらかのCMを切り離して1CM構成として運用を行う。この場合,以下の(a) 〜(d) の条件に従い,切り離すCMを決定する。条件(a) 〜(d) は,優先順位を(a) >(b) >(c) >(d) とし,優先順位の高いものから条件を探していく。
(a) 二重化データを持っていないCM
活性保守でのCMの組み込みや,データの書き戻しが完了していないデータを保持するCMが存在することにより,データが二重化できていない状態で,両通信経路が閉塞した場合,データが二重化されていないCMを切り離すとデータロストとなってしまうため,データが二重化されているCMを切り離す。
データが二重化されていないCMは,経路閉塞を検出した場合に,相手CMを切り離す。データが二重化されているCMは,基本的には二重化されていないCMから切り離されることを期待し,相手CMからの切り離しを待つが,相手CMがハングアップしたことにより,実際には経路障害ではなくCM障害であるにもかかわらず,経路閉塞に見えている可能性もあるので,SVC間通信を使ったCM生存確認を行い,相手CMの生存が確認できれば,これ以上無駄な動きをしないため自己Panicする。
Panicとは,ソフトウェア的にリセットすることであり,通常は,ソフトウェアの矛盾を検出したときなどに処理継続不能となるために行われるものである。自己Panicは,相手CMから切り離されることを期待しているが,それ以上不要な動作をしてシステムに悪影響を出さないように,自らソフトウェア的にリセットし,現在の処理を打ち切ることである。
相手CMの生存が確認できない場合,自分が切り離されることが期待できないため,相手CMを切り離す。データが二重化されていないCMを切り離すことによりマシンダウンとする。
図6に,ダーティ(Dirty) のないCMの切り離しの例を示す。ここで,ダーティのないCMとは,データが二重化できていない状態のデータを持っていないCMをいう。図6の例では,CM10とCM11とが両経路の閉塞により通信できない状態になっているが,CM10が二重化されていない一重化データを持っているので,CM11を切り離し,CM10により運用を継続する。
(b) 転送回路ノースポート(NP)閉塞CM
転送回路は,自分のCMの内部側へのポートと,相手側のCM(または経路設定装置)側へのポートを持つが,前者をノースポート(NP),後者をサウスポート(SP)と呼ぶ。転送回路NP異常は,図5に示す転送回路60とメモリ制御ハブ101間のCM10内部の異常であり,そのCMを保守しない限り異常を取り除くことはできない。そこで,転送回路NPが閉塞しているCMがある場合には,そのCMを切り離す。
ただし,両CMとも転送回路NPに異常がある場合には,次の判定に従う。
・転送回路NP異常がないCMは,経路閉塞を検出したならば相手CMを切り離す。
・転送回路NP異常があるCMは,SVC間通信を使ったCM生存確認を行い,相手CMの生存が確認できれば自己Panicする。生存が確認できない場合,相手CMを切り離す。
図7に,転送回路NP閉塞時のCMの切り離しの例を示す。図7の例では,CM10とCM11とが両経路の閉塞により通信できない状態になっているが,CM11の転送回路61にNP異常が発生している。そこで,CM11を切り離し,CM10により運用を継続する。
(c) その他に閉塞しているものがあるCM
転送回路NP閉塞がない場合や,両CMとも同数の転送回路NP閉塞がある場合には,その他の部品が閉塞しているCMを切り離す。以下の優先順で判断する。
・優先順1:両転送回路が閉塞になるCM。
・優先順2:オンラインのCAが存在しないCM。
・優先順3:DIポート閉塞が多いCM。
その他の部品が閉塞していないCMは,経路閉塞を検出したときに相手CMを切り離す。その他の部品が閉塞しているCMは,SVC間通信を使ったCM生存確認を行い,相手CMの生存が確認できれば自己Panicする。生存が確認できない場合,相手CMを切り離す。
図8(A)は,転送回路SP閉塞判定によるCMの切り離しの例を示している。図8(A)の例では,CM11の二つの転送回路61がSP(サウスポート)閉塞になっている。したがって,上記優先順1の判断に従ってCM11を切り離す。
図8(B)は,CA閉塞判定によるCMの切り離しの例を示している。図8(B)の例では,CM11のすべてのCA41が閉塞になっている。したがって,上記優先順2の判断に従ってCM11を切り離す。
図8(C)は,DIポート(Port)閉塞判定によるCMの切り離しの例を示している。図8(C)の例では,CM11のDIポート(ディスク装置への接続部)の閉塞数が,CM10のものより多い。そこで,上記優先順3の判断に従ってCM11を切り離す。
(d) スレーブCM
以上の条件に当てはまらない場合には,マスターCMを優先して残す。マスターCMは,ディスク制御装置1に存在するすべてのCMの状態を管理するCMであり,ディスク制御装置1内の特定の一つのCMが担当する。マスターCM以外のCMは,スレーブCMと呼ばれる。マスターCMが障害により切り離される場合には,スレーブCMの中の一つのCMが新たにマスターCMとして選ばれる。
マスターCMは,経路閉塞を検出したならば,スレーブCMを切り離す。スレーブCMは,マスターCMが異常である可能性もあるので,自己PanicするのではなくSVC間通信を使ってマスターCMの生存確認を行う。生存確認で異常がなければ,切り離されるので自己Panicする。この生存確認で異常を検出した場合,マスターCM異常であるのでマスターCMを切り離す。
図9は,スレーブCMの切り離しの例を示している。図9の例では,マスターCMであるCM10と,スレーブCMであるCM11との両経路が閉塞しているが,マスターCMを優先して残すため,スレーブCMであるCM11を切り離し,CM10だけで運用を継続する。
[3CM以上の構成での経路閉塞発生時の処理〕 2CM構成の場合とは違い,互い違いに転送回路が閉塞することにより,あるCMとは通信できるが,あるCMとは通信できないというような状態になる場合がある。転送回路閉塞によりCM間通信ができないCMが出てきた場合,通常はすでに転送回路が閉塞しているCMを切り離す。
図10は,4CM構成の場合のCMの切り離しの例を示している。図10(A)の例では,CM11の経路設定装置70側の転送回路(#0)61が,すでに切り離し済みになっていたとする。ここで,CM12の経路設定装置71側の転送回路(#1)62に異常が発生すると,CM11とCM12間に通信経路がなくなるため,CM11とCM12は通信できなくなる。この場合,図10(B)に示すように,すでに転送回路が切り離されているCM11を切り離す。
以上のように,通常,すでに転送回路が閉塞したCMを切り離すが,そのCMを切り離した場合にデータロストとなるようなケースでは,後から転送回路閉塞を検出したCMを切り離す。後から転送回路閉塞を検出したCMを切り離しても運用不能状態やデータロストになる場合には,マシンダウンとしてシステム全体を停止する。
図11は,4CM構成の場合のCMの切り離しの他の例を示している。図11(A)の例では,CM11の経路設定装置70側の転送回路(#0)61が,すでに切り離し済みになっているが,CM11はデータが二重化できていないダーティな状態であったとする。ここで,CM12の経路設定装置71側の転送回路(#1)62に異常が発生すると,CM11とCM12間に通信経路がなくなるため,CM11とCM12は通信できなくなる。この場合,図11(B)に示すように,すでに転送回路が切り離されいるCM11ではなく,CM12を切り離す。このように,すでに転送回路が閉塞されているCMのデータが二重化されていない場合,切り離すとデータロストとなるため,後から転送回路異常を検出したCMを切り離す。
同一経路設定装置(FRT)側の転送回路が閉塞しているCMが複数ある状態で,反対側のパスの転送回路が閉塞した場合,または,すでに転送回路が閉塞しているCMがミラーを組んでいない場合,すなわち切り離してもデータロストにはならない場合には,すでに転送回路が閉塞していたCMを切り離す。すでに転送回路が閉塞していたCMを切り離すことによりデータロストとなる場合には,後から転送回路の閉塞を検出したCMを切り離す。
図12は,4CM構成の場合のCMの切り離しの他の例を示している。図12(A)に示す状態においては,CM10とCM11,CM11とCM12,CM12とCM13,CM13とCM10とが,それぞれミラーを組んでいたとする。ミラーを組んでいるとは,同一データを保持してデータを二重化している状態をいう。また,CM11とCM13の経路設定装置70側の転送回路61,63が,すでに切り離し済みになっていたとする。
ここで,CM12の経路設定装置71側の転送回路62に異常が発生すると,CM11とCM12間,CM12とCM13間は通信できなくなる。この場合,CM11とCM13とは,ミラーを組んでいないので,これらを切り離してもデータロストとはならない。そこで,図12(B)に示すように,切り離してもデータロストとはならないCM11とCM13を切り離す。
同様に,図13(A)に示す状態においては,CM10とCM11,CM11とCM12,CM12とCM13,CM13とCM10とが,それぞれミラーを組んでいたとする。また,CM11とCM12の経路設定装置70側の転送回路61,62が,すでに切り離し済みになっていたとする。この状態で,CM13の経路設定装置71側の転送回路63に異常が発生すると,CM11とCM13間,CM12とCM13間は通信できなくなる。この場合,CM11とCM12とは,ミラーを組んでいるため,これらを切り離すとデータロストとなる。そこで,図13(B)に示すように,切り離してもデータロストとはならないCM13を切り離す。
次に,図14〜図16に従って,本発明の実施の形態に係る経路閉塞判定の処理フローについて説明する。
転送回路または経路設定装置の異常が検出され,切り離し事象が検出されると(S10),閉塞判定が必要かどうかの判定1を行う(S11)。今回切り離し対象となった経路の反対側で,すでに閉塞している転送回路等がない場合,または,切り離し中の転送回路もしくは経路設定装置が存在しない場合には,ステップS13へ進み,通常の切り離しを実施する。また,ディスク制御装置1が1CM構成(判定2)の場合にも(S12),ステップS13へ進み,通常の切り離しを実施する。ここで,通常の切り離しとは,異常になった部位だけを閉塞させることをいう。
それ以外の場合にはステップS14へ進み,ディスク制御装置1が2CM構成かどうかの判定3を行う(S14)。ディスク制御装置1が3CM以上で構成される場合,図16のステップS30へ進む。
ディスク制御装置1が2CM構成の場合,相手CMのデータが二重化されているかどうかの判定4を行う(S15)。相手CMのデータが二重化されている場合,図15のステップS20へ進む。
判定4の結果,相手CMのデータが二重化されていない場合,SVC間通信で相手CMの生存を確認する(S16)。すなわち,2CM構成の場合,自分が切り離し対象となると判断できたとしても,実際に相手CMが正常に動作するかどうか判断できない。通信経路は両方閉塞しているため,サービスコントローラ(SVC)80を経由した通信を用いて,相手CMの生存を確認する。なお,このSVC80を経由した通信は,基本的には運用中は使用しない。
このSVC通信の結果,相手CMから応答があるかどうかの判定5を行い(S17),相手CMから応答があれば,相手CMは生存していると判断し,ステップS18へ進む。一方,相手CMから応答がなければ,相手CMは生存していないと判断し,ステップS19へ進む。
相手CMから応答があった場合には,自CMが相手CMから切り離されることになるが,それ以上不要な動作をしないために自己Panicする(S18)。なお,自己Panicとは,前述のように,相手CMから切り離されることを期待しているが,それ以上不要な動作をしてシステムに悪影響を出さないように,自らソフトウェア的にリセットすることである。
また,相手CMから応答がない場合,本来は自CMを切るべきであるが自CM以外に生存しているCMが存在しないため,相手CMを切り離す(S19)。
判定4において相手CMのデータが二重化されていることがわかった場合,図15のステップS20へ進み,自分のデータも二重化されているかどうかの判定6を行う。自分のデータが二重化されていない場合,ステップS29へ進み,相手CMを切り離す。
自分のデータも二重化されている場合,相手CMと自分との転送回路NP閉塞数を比較する判定7,判定8を行う(S21,S22)。相手CMのほうが転送回路NP閉塞が多い場合,ステップS29へ進み,相手CMを切り離す。また,自分のほうが転送回路NP閉塞が多い場合,ステップS26へ進む。
相手および自分の両CMとも閉塞していない場合,または転送回路NP閉塞の数が同数の場合には,ステップS23へ進み,相手CMと自分との閉塞部品数を比較する判定9,判定10を行う(S23,S24)。相手CMのほうが閉塞部品を多く持っている場合,ステップS29へ進み,相手CMを切り離す。また,自分のほうが閉塞部品数を多く持っている場合には,ステップS26へ進む。
相手および自分の両CMとも閉塞部品がない場合,または閉塞部品数が同数の場合には,ステップS25へ進み,自分がマスターCMかどうかの判定11を行う。自分がマスターCMの場合,ステップS29へ進み,相手CMを切り離す。自分がスレーブCMの場合,ステップS26へ進む。
ステップS26では,SVC80を経由した通信を用いて,相手CMの生存を確認する。このSVC通信の結果,相手CMから応答があるかどうかの判定12を行い(S27),相手CMから応答があれば,相手CMは生存していると判断し,自己Panicする(S28)。一方,相手CMから応答がなければ,相手CMは生存していないと判断し,ステップS29へ進み,相手CMを切り離す。
図14の判定3において,ディスク制御装置1が3CM以上の構成であることがわかった場合,図16のステップS30へ進み,今回の閉塞で両経路閉塞になるかどうかの判定13を行う。今回閉塞対象となった転送回路または経路設定装置とは反対側の通信経路(以下,反対経路という)における転送回路切り離しを検出した場合,ステップS31へ進み,両経路閉塞となるCMを切り離す。
両経路閉塞にならない場合,反対経路が閉塞しているCMのデータが二重化されているかどうかの判定14を行う(S32)。反対経路が閉塞しているCMのデータが二重化されていなければ,ステップS36へ進む。
反対経路が閉塞しているCMのデータが二重化されていれば,その反対経路が閉塞しているCM数が1かどうかの判定15を行う(S33)。反対経路が閉塞しているCM数が1の場合,ステップS35へ進み,反対経路閉塞CMを切り離す。そのCM数が2以上の場合,反対経路が閉塞しているCMがミラーを組んでいるかどうかの判定16を行う(S34)。ミラーを組んでいない場合,すなわち切り離してもデータロストとならない場合,ステップS35へ進み,反対経路閉塞CMを切り離す。ミラーを組んでいて,そのCMを切り離すとデータロストとなる場合,ステップS36へ進む。
ステップS36では,今回の検出が転送回路の切り離しかどうかの判定17を行う。今回の切り離しが転送回路ではなく,経路設定装置の切り離しの場合には,どこを切り離してもデータロストとなり,これ以上の運用継続は不可能になるため,ステップS39へ進みサブシステムダウンとする。なお,サブシステムダウンとは,データが二重化されていないCMの切り離しを検出した場合など,システムとしての運用継続が不可能な場合に影響を最小限に抑えるため,ディスク制御装置1のホストインタフェースを閉じて運用を停止させた状態にすることをいう。
今回の検出が転送回路の切り離しの場合,今回,転送回路を切り離すCMのデータが二重化されているかどうかの判定18を行う(S37)。二重化されている場合,今回検出のCMを切り離す(S38)。二重化されていない場合,ステップS39へ進み,サブシステムダウンとする。
なお,2CM構成のディスク制御装置1においても,CMの切り離しでは,切り離し対象のCMのデータが二重化されてない場合があり,このようなCMの切り離しを検出した場合にはサブシステムダウンとする。また,ステップS31,S35,S38において,切り離しを検出したCMの切り離し対象が自分であった場合,実際に通信できるかどうかわからないが,マスターCMに対して切り離しの検出を通知する(マスターCMが切り離しを検出した場合,次にマスターCMになるCMに対して通知する)。通知の通信結果にかかわらず,その後の処理は何もしないでマスターCMから切り離されるのを待つ。
図17は,本発明の実施の形態に係るCM切り離しの処理フローを示す。図1に示す切り離し制御手段30によるCMの切り離しは,次のように行われる。以下,図17に示す(A)〜(H)に従って説明する。この例では,CM10がマスターCMであり,他のCM11〜13がスレーブCMであったとする。
(A)スレーブCMであるCM11に異常が発生したとする。
(B)CM11は,異常を検出すると,マスターCMであるCM10へ切り離しを通知する。なお,自分以外の他のCMの異常を検出した場合にも,マスターCMへの通知を行う。このとき,マスターCM以外のCMがマスターCMの異常を検出した場合には,次にマスターCMになるCMに異常を通知する。マスターCMが自分の異常を検出した場合には,そのまま切り離し処理を開始する。
(C)マスターCMであるCM10は,他のスレーブCMであるCM12,13に,切り離し開始を通知する。
(D)CM12,13は,CM10から切り離し開始の通知を受けたら,以降の切り離し対象CM11への通信を中止する。なお,マスターCMの切り離しの場合には,新規にマスターになるCMが,他のCMに対してマスターCMの変更情報を配信する。
(E)マスターCMからの指示で,全CMへのホストI/Oをサスペンド状態にする。すなわち,ホストプロセッサの入出力を一時的に停止状態にする。
(F)マスターCMであるCM10は,切り離し対象CM11のステータスを“デグレード”に変更した構成情報を他のCM12,13に配信する。
(G)マスターCMからの指示で,全CMへのホストI/Oをレジュームする。すなわち,一時的に停止状態にしていたホストプロセッサの入出力を再開する。
(H)最後にマスターCMであるCM10は,切り離し対象CM11をハード的にリセットする。これにより,CM11の切り離し処理が完了する。
図18は,CM10における経路閉塞判定手段20および切り離し制御手段30が用いる管理用のデータが格納されたテーブルの構成例を示す。これらのテーブルは,メモリ110におけるテーブル領域113に記憶される。これらのテーブルは,各CMが持つが,マスターCM主導で同期される。すなわち,テーブルの内容に変更があると,その変更情報がマスターCMから他のCMへ配信され,同一内容が保持されるようになっている。
図18(A)に示すテーブルは,CMのCPU情報を保持するテーブルである。このテーブルにおいて,モジュールIDは,CPUのモジュールを識別する識別情報である。ロール(Role)は,該当CMの役割を示す情報であり,このCMがマスターCMであるかスレーブCMであるかを示す。
ダーティフラグ(Dirty Flag)は,ダーティリカバリの状態を示すフラグであり,CMを切り離したり,組み込んだりした場合に,データが一重化状態で二重化されるまでの間にセットされる。このダーティフラグに値がセットされているCMが切り離されるとデータロストとなる。DIポートステータスは,デバイスインタフェース(DI)におけるディスク装置へのポートごとに,ポートが閉塞しているかどうかを示す情報である。
CMのCPU情報テーブルは,他にも各種の状態情報や定義されている部品のタイプなどの多くの情報を持つが,本発明に関係しないものについては詳しい説明を省略する。
図18(B)に示すテーブルは,CM単位で必要な情報を格納するCM情報テーブルである。このテーブルにおいて,マスターCPUのモジュールIDは,CMが複数のCPUを搭載する場合に,マスターとなるCPUを示すモジュールIDである。
経路ステータスは,CMと経路設定装置(FRT)間の経路についてパス単位で切り離しを行うために用いる状態情報である。転送回路NPステータスは,転送回路ごとにNP閉塞中かどうかを示す状態情報であり,転送回路SPステータスは,転送回路ごとにSP閉塞中かどうかを示す状態情報である。その他にも,例えばモジュール管理制御部102などの各種の状態情報を持つ。
図18(C)に示すテーブルは,チャネルアダプタ(CA)単位で必要な情報を格納するCA情報テーブルである。ステータスとして,CAが正常であるか異常であるかなどを示す情報を保持する。
図18(D)に示すテーブルは,経路設定装置単位で必要な情報を格納するFRT情報テーブルである。ステータスとして,経路設定装置が正常であるか異常であるかなどを示す情報を保持する。
図18(B)のCM情報テーブルにおける経路ステータスと,図18(D)のFRT情報テーブルにおけるステータスが,経路閉塞判定手段20において,経路閉塞状態の判断に用いられる。切り離し検出から,これらのステータスが変更されるまでには,多少なりともタイムラグが起こる。そのため,マスターCMは,これらの情報テーブル以外に,ローカルに転送回路と経路設定装置について切り離し中か否かの情報を覚えておき,ステータスが変更される前でも,今後ステータスが変わるかどうかを判断できるようにしている。
図18(B)のCM情報テーブルにおける転送回路NPステータスが,経路閉塞判定手段20において,転送回路NP閉塞の判断に用いられ,また,これと転送回路SPステータス,および図18(A)のCMのCPU情報テーブルにおけるDIポートステータス,図18(C)のCA情報テーブルにおけるステータスが,経路閉塞判定手段20において,閉塞部品数の判断に用いられる。
本発明の実施の形態に係るディスク制御装置の構成例を示す図である。 通信経路閉塞の処理を説明する図である。 3以上のCM構成時のCMの切り離し処理を説明する図である。 2CM構成時のCMの切り離し処理を説明する図である。 CMのブロック構成図である。 ダーティのないCMの切り離しの例を示す図である。 転送回路NP閉塞時のCMの切り離しの例を示す図である。 転送回路SP閉塞判定,CA閉塞判定,DIポート閉塞判定によるCMの切 り離しの例を示す図である。 スレーブCMの切り離しの例を示す図である。 4CM構成の場合のCMの切り離しの例を示す図である。 4CM構成の場合のCMの切り離しの例を示す図である。 4CM構成の場合のCMの切り離しの例を示す図である。 4CM構成の場合のCMの切り離しの例を示す図である。 本発明の実施の形態に係る経路閉塞判定の処理フローを示す図である。 本発明の実施の形態に係る経路閉塞判定の処理フローを示す図である。 本発明の実施の形態に係る経路閉塞判定の処理フローを示す図である。 本発明の実施の形態に係るCM切り離しの処理フローを示す図である。 CMが用いるテーブルの構成例を示す図である。 従来のディスク制御装置の例を示す図である。 本発明の課題を説明するための図である。
符号の説明
1 ディスク制御装置
10,11,12,13 コントローラモジュール(CM)
20 経路閉塞判定手段
30 切り離し制御手段
40,41 チャネルアダプタ(CA)
50,51 デバイスインタフェース(DI)
60,61,62,63 転送回路
70,71 経路設定装置(FRT)

Claims (5)

  1. ホストプロセッサとのインタフェースを持つ1または複数のチャネルアダプタと,ディスク装置とのインタフェースを持つ1または複数のデバイスインタフェースと,1または複数の通信用の転送回路とをそれぞれ有し,ホストプロセッサとディスク装置との間のデータ転送を制御する複数のコントローラモジュールを備え,かつ前記複数のコントローラモジュールは,前記転送回路を用いた通信経路によって互いに通信する機能を持つディスク制御装置であって,
    前記コントローラモジュールの少なくとも一つは,
    前記通信経路上で異常が生じた場合に,その異常が生じた部位を閉塞し,その部位の閉塞によって前記複数のコントローラモジュール間で通信ができなくなった場合に,通信ができなくなったコントローラモジュールのうち,二重化されていないデータを保持するコントローラモジュールを二重化されているデータを保持するコントローラモジュールよりも優先的に切り離し対象として決定する経路閉塞判定手段と,
    前記経路閉塞判定手段によって切り離し対象として決定されたコントローラモジュールを使用不可の状態に設定する切り離し制御手段とを備える
    ことを特徴とするディスク制御装置。
  2. 請求項1記載のディスク制御装置において,
    前記経路閉塞判定手段は,二重化されているデータを保持しているか否かにより切り離し対象のコントローラモジュールを決定できなかった場合に,前記通信経路上において閉塞した部位の位置とその数によって切り離し対象のコントローラモジュールを決定する
    ことを特徴とするディスク制御装置。
  3. 請求項2記載のディスク制御装置において,
    前記経路閉塞判定手段は,前記通信経路上において閉塞した部位の位置とその数によって切り離し対象のコントローラモジュールを決定できなかった場合に,さらにあらかじめ定められたマスターとなる一つのコントローラモジュール以外のコントローラモジュールを優先的に切り離し対象として決定する
    ことを特徴とするディスク制御装置。
  4. 請求項1,請求項2または請求項3記載のディスク制御装置において,
    前記経路閉塞判定手段は,自分のコントローラモジュールが切り離し対象の候補となった場合に,前記通信経路を用いた通信とは異なる通信手段によって,他の切り離し対象の候補となっているコントローラモジュールの生存を確認し,生存が確認できなかった場合には,その生存が確認できなかったコントローラモジュールを切り離し対象として決定する
    ことを特徴とするディスク制御装置。
  5. ホストプロセッサとのインタフェースを持つ1または複数のチャネルアダプタと,ディスク装置とのインタフェースを持つ1または複数のデバイスインタフェースと,複数の通信用の転送回路とをそれぞれ有し,ホストプロセッサとディスク装置との間のデータ転送を制御する複数のコントローラモジュールを備え,かつ前記複数のコントローラモジュールは,前記転送回路と該転送回路を接続するスイッチング機能を持つ経路設定装置を用いた複数の通信経路によって互いに通信する機能を持つディスク制御装置であって,
    前記通信経路上で異常が生じた場合に,その異常が生じた部位を閉塞し,その部位の閉塞によって前記複数のコントローラモジュール間で通信ができなくなった場合に,その部位の閉塞によってすべての通信経路が閉塞になったコントローラモジュールを切り離し対象として決定し,これにより決定できない場合に,前記通信できなくなったコントローラモジュールのうち,二重化されていないデータを保持するコントローラモジュールを二重化されているデータを保持するコントローラモジュールよりも優先的に切り離し対象として決定する経路閉塞判定手段と,
    前記経路閉塞判定手段によって切り離し対象として決定されたコントローラモジュールを使用不可の状態に設定する切り離し制御手段とを備える
    ことを特徴とするディスク制御装置。
JP2006020090A 2006-01-30 2006-01-30 ディスク制御装置 Expired - Fee Related JP4414399B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006020090A JP4414399B2 (ja) 2006-01-30 2006-01-30 ディスク制御装置
US11/441,131 US7523354B2 (en) 2006-01-30 2006-05-26 Disk controller having path obstruction determination function

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006020090A JP4414399B2 (ja) 2006-01-30 2006-01-30 ディスク制御装置

Publications (2)

Publication Number Publication Date
JP2007200171A JP2007200171A (ja) 2007-08-09
JP4414399B2 true JP4414399B2 (ja) 2010-02-10

Family

ID=38323385

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006020090A Expired - Fee Related JP4414399B2 (ja) 2006-01-30 2006-01-30 ディスク制御装置

Country Status (2)

Country Link
US (1) US7523354B2 (ja)
JP (1) JP4414399B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2923631A1 (fr) * 2007-11-12 2009-05-15 Datacard Corp Procede et systeme de personnalisation d'objets a puce
JP6604029B2 (ja) 2015-04-30 2019-11-13 富士通株式会社 制御装置、ストレージ装置、制御プログラム
JP6547600B2 (ja) * 2015-11-13 2019-07-24 富士通株式会社 ストレージシステム、および制御装置
JP2019046389A (ja) 2017-09-06 2019-03-22 東芝メモリ株式会社 ストレージデバイス、ホストシステム、および情報処理システム

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0546502A (ja) * 1991-08-09 1993-02-26 Fujitsu Ltd ポート単位のパス閉塞機能を備えたデバイスコントローラ
JP3431972B2 (ja) * 1993-11-29 2003-07-28 株式会社日立製作所 仮想ディスクシステム
JP3772369B2 (ja) * 1995-11-20 2006-05-10 株式会社日立製作所 記憶サブシステム
JP4132322B2 (ja) * 1998-12-16 2008-08-13 株式会社日立製作所 記憶制御装置およびその制御方法
JP3653197B2 (ja) 1999-07-15 2005-05-25 株式会社日立製作所 ディスク制御装置
JP2001256003A (ja) * 2000-03-10 2001-09-21 Hitachi Ltd ディスクアレイ制御装置、そのディスクアレイ制御ユニットおよびその増設方法
JP4039794B2 (ja) * 2000-08-18 2008-01-30 富士通株式会社 マルチパス計算機システム
JP3964212B2 (ja) * 2002-01-16 2007-08-22 株式会社日立製作所 記憶装置システム
US7194662B2 (en) * 2003-02-28 2007-03-20 International Business Machines Corporation Method, apparatus and program storage device for providing data path optimization
US7120824B2 (en) * 2003-05-09 2006-10-10 International Business Machines Corporation Method, apparatus and program storage device for maintaining data consistency and cache coherency during communications failures between nodes in a remote mirror pair
US20040255186A1 (en) * 2003-05-27 2004-12-16 Lucent Technologies, Inc. Methods and apparatus for failure detection and recovery in redundant systems
US7152183B2 (en) * 2003-11-20 2006-12-19 Hitachi, Ltd. Method and apparatus for volume replication management at planned and unplanned link down
US7188273B2 (en) * 2003-11-24 2007-03-06 Tsx Inc. System and method for failover
US7228458B1 (en) * 2003-12-19 2007-06-05 Sun Microsystems, Inc. Storage device pre-qualification for clustered systems
JP2006011581A (ja) * 2004-06-23 2006-01-12 Hitachi Ltd ストレージシステム及びストレージシステムの制御方法
JP2005004791A (ja) * 2004-08-23 2005-01-06 Hitachi Ltd ディスク制御装置
JP4462024B2 (ja) * 2004-12-09 2010-05-12 株式会社日立製作所 ディスク引き継ぎによるフェイルオーバ方法
JP2006285808A (ja) * 2005-04-04 2006-10-19 Hitachi Ltd ストレージシステム

Also Published As

Publication number Publication date
US20070180045A1 (en) 2007-08-02
JP2007200171A (ja) 2007-08-09
US7523354B2 (en) 2009-04-21

Similar Documents

Publication Publication Date Title
CN101645915B (zh) 一种磁盘阵列主机通道子卡、在线切换系统及其切换方法
US7853767B2 (en) Dual writing device and its control method
JP2008107896A (ja) 物理資源制御管理システム、物理資源制御管理方法および物理資源制御管理用プログラム
JP2008046685A (ja) 二重化システム及び系切り換え方法
TW454128B (en) Shared disk type multiple system
JP2013073289A (ja) 多重化システム、データ通信カード、状態異常検出方法、及びプログラム
CN111585835B (zh) 一种带外管理系统的控制方法、装置和存储介质
EP2677430B1 (en) Relay device, connection management method, and information communication system
JP4414399B2 (ja) ディスク制御装置
JP2012208896A (ja) ディスクアレイ装置、接続経路制御方法、及び接続経路制御プログラム
WO2014099887A1 (en) Distributed cache coherency directory with failure redundancy
US20040059862A1 (en) Method and apparatus for providing redundant bus control
JP2011253408A (ja) サーバシステム及びそのbios復旧方法
JP2014191401A (ja) 処理装置、制御プログラム、及び制御法
EP1890439B1 (en) Data processing management apparatus, mode management apparatus and mode management method
JP2006189963A (ja) ストレージアクセス制御方法、クラスタシステム、パス接続スイッチおよびストレージアクセス制御プログラム
JP5176914B2 (ja) 伝送装置及び冗長構成部の系切替え方法
JP2007304700A (ja) 2重化ノードシステムのアドレス管理システム及び方法
WO2017181778A1 (zh) 一种双主控设备主控之间链路扩展方法及装置
JP2009075710A (ja) 冗長化システム
JP2007334668A (ja) メモリダンプ方法、クラスタシステム、それを構成するノードおよびプログラム
JP2003115896A (ja) 保守管理方法および保守管理システムならびに情報処理システム
JP2010152742A (ja) 通信制御装置
CN104683153A (zh) 一种集群路由器主备mpu控制方法及其系统
JP2020086805A (ja) 情報処理システム及び情報処理装置

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091117

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091119

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121127

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4414399

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121127

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131127

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees