JP2019046389A - ストレージデバイス、ホストシステム、および情報処理システム - Google Patents

ストレージデバイス、ホストシステム、および情報処理システム Download PDF

Info

Publication number
JP2019046389A
JP2019046389A JP2017171577A JP2017171577A JP2019046389A JP 2019046389 A JP2019046389 A JP 2019046389A JP 2017171577 A JP2017171577 A JP 2017171577A JP 2017171577 A JP2017171577 A JP 2017171577A JP 2019046389 A JP2019046389 A JP 2019046389A
Authority
JP
Japan
Prior art keywords
storage device
information
host system
abnormality
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017171577A
Other languages
English (en)
Inventor
將吉 佐藤
Shokichi Sato
將吉 佐藤
一郎 原
Ichiro Hara
一郎 原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Toshiba Memory Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Memory Corp filed Critical Toshiba Memory Corp
Priority to JP2017171577A priority Critical patent/JP2019046389A/ja
Priority to US15/905,804 priority patent/US10635514B2/en
Publication of JP2019046389A publication Critical patent/JP2019046389A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0727—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a storage system, e.g. in a DASD or network based storage system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3034—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a storage system, e.g. DASD based or network based
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0617—Improving the reliability of storage systems in relation to availability
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Quality & Reliability (AREA)
  • Computing Systems (AREA)
  • Computer Security & Cryptography (AREA)
  • Mathematical Physics (AREA)
  • Debugging And Monitoring (AREA)
  • Filters That Use Time-Delay Elements (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

【課題】ストレージデバイスの受信回路の異常を検出することに適したストレージデバイス、ホストシステム、および情報処理システムを提供することである。【解決手段】実施形態のストレージデバイスは、受信回路と、情報出力部とを備えている。前記受信回路は、ホストシステムから送信された信号を受信する。前記情報出力部は、前記受信回路の状態に関する情報を前記ホストシステムに出力する。【選択図】図５

Description

本発明の実施形態は、ストレージデバイス、ホストシステム、および情報処理システムに関する。
ストレージデバイスは、ホストシステムから送信された信号を受信する受信回路を有する。このような受信回路に異常が生じた場合、信号品質の低下を招く場合がある。このため、受信回路に異常が生じた場合、その異常を検出することができると望ましい。
特開２００６−３４３８２２号公報
本発明が解決しようとする課題は、ストレージデバイスの受信回路の異常を検出することに適したストレージデバイス、ホストシステム、および情報処理システムを提供することである。
実施形態のストレージデバイスは、受信回路と、情報出力部とを備えている。前記受信回路は、ホストシステムから送信された信号を受信する。前記情報出力部は、前記受信回路の状態に関する情報を前記ホストシステムに出力する。
第１の実施形態の情報処理システムの一例を示すブロック図。 第１の実施形態のホストシステムおよびストレージデバイスにおける信号の補正の流れを示す図。 第１の実施形態のＰｈｙＢの構成の一部を示すブロック図。 第１の実施形態のフィードバックフィルタの一例を示すブロック図。 第１の実施形態のホストシステム、ストレージデバイス、およびユーザ端末装置の各々の一部の機能構成を示すブロック図。 第１の実施形態のログ情報の内容の一例を示す図。 第１の実施形態の情報処理システムの処理の流れの一例を示すフローチャート。 第２の実施形態のホストシステム、ストレージデバイス、およびユーザ端末装置の各々の一部の機能構成を示すブロック図。 第２の実施形態の情報処理システムの処理の流れの一例を示すフローチャート。 第３の実施形態のホストシステム、ストレージデバイス、およびユーザ端末装置の各々の一部の機能構成を示すブロック図。 第３の実施形態の情報処理システムの処理の流れの一例を示すフローチャート。 第４の実施形態のホストシステム、ストレージデバイス、およびユーザ端末装置の各々の一部の機能構成を示すブロック図。 第４の実施形態の情報処理システムの処理の流れの一例を示すフローチャート。 第５の実施形態の情報処理システムの処理の流れの一例を示すフローチャート。
以下、実施形態のストレージデバイス、ホストシステム、および情報処理システムを、図面を参照して説明する。なお以下の説明では、同一または類似の機能を有する構成に同一の符号を付す。そして、それら構成の重複する説明は省略する場合がある。また、本願でいう「ＸＸに基づく」とは、「少なくともＸＸに基づく」ことを意味し、ＸＸに加えて別の要素に基づく場合も含む。また、「ＸＸに基づく」とは、ＸＸを直接に用いる場合に限定されず、ＸＸに対して演算や加工が行われたものに基づく場合も含む。「ＸＸ」は、任意の要素（例えば、任意の情報）である。
（第１の実施形態）
まず、第１の実施形態について説明する。本実施形態は、ストレージデバイス２０がＤＦＥ回路３３の１つ以上のパラメータの値をホストシステム１０に送信し、ホストシステム１０によってストレージデバイス２０の受信回路の異常判定が行われる例である。
図１は、第１の実施形態の情報処理システム１の一例を示すブロック図である。情報処理システム１は、ホストシステム１０と、ストレージデバイス２０とを含む。ホストシステム１０とストレージデバイス２０とは、例えば、ＳＡＳ（Serial Attached SCSI（Small Computer System Interface））インターフェースと、ＰＣＩｅ（PCI Express）インターフェースとを用いて接続される。本実施形態では、ＳＡＳインターフェースおよびＰＣＩｅインターフェースは、４つの伝送線路Ｌを兼用している。ただし、ホストシステム１０とストレージデバイス２０とを接続するインターフェースは、ＳＡＳインターフェースとＰＣＩｅインターフェースとのうちいずれか一方のみでもよい。また、ホストシステム１０とストレージデバイス２０とを接続するインターフェースは、上記例に限定されず、ＮＶＭｅ（NVM Express ；Non-Volatile Memory Host Controller Interface）インターフェースなどでもよい。
次に、ホストシステム１０について説明する。ホストシステム１０は、ストレージデバイス２０が接続されるシステムを広く意味する。ホストシステム１０は、サーバ装置、ディスクアレイ(Storage Array)、パーソナルコンピュータなどである。ホストシステム１０には、例えば複数のストレージデバイス２０が接続される。ホストシステム１０は、１つの装置によって構成されてもよく、複数の装置によって構成されてもよい。
図１に示すように、ホストシステム１０は、例えば、ホストインターフェース１１１、ＳＡＳコントローラ１１２Ａ、ＰＣＩｅコントローラ１１２Ｂ、ＣＰＵ（Central Processing Unit）１１４、およびメモリ１１５を含む。
ホストインターフェース１１１は、Ｐｈｙ０、Ｐｈｙ１、Ｐｈｙ２、Ｐｈｙ３を含む。以下では、説明の便宜上、ホストインターフェース１１１のＰｈｙ０〜３の各々を「ＰｈｙＡ」と称する。ＰｈｙＡは、ホストインターフェース１１１の物理層であり、ホストインターフェース１１１の送受信回路である。ＰｈｙＡは、ストレージデバイス２０から送信された電気信号を、伝送線路Ｌを通じて受信する。ＰｈｙＡは、受信した電気信号をデジタル信号に変換する。また、ＰｈｙＡは、ＳＡＳコントローラ１１２ＡとＰＣＩｅコントローラ１１２Ｂとのうち少なくとも一方の制御に基づき、ホストシステム１０から送信されるデジタル信号を電気信号に変換する。ＰｈｙＡは、変換した電気信号を、伝送線路Ｌを通じてストレージデバイス２０に送信する。
ＳＡＳコントローラ１１２ＡおよびＰＣＩｅコントローラ１１２Ｂは、例えば、プロセッサがプログラムメモリに記憶されたプログラムを実行することにより実現される。ただし、ＳＡＳコントローラ１１２ＡおよびＰＣＩｅコントローラ１１２Ｂの全部または一部は、ＬＳＩ（Large Scale Integration）、ＡＳＩＣ（Application Specific Integrated Circuit）、ＦＰＧＡ（Field-Programmable Gate Array）などのハードウェア（例えば、回路部；circuitry）により実現されてもよい。
ＣＰＵ１１４は、「プロセッサ」の一例である。ＣＰＵ１１４は、メモリ１１５に記憶されたプログラム（例えば、ファームウェア）を実行することにより、ホストシステム１０の全体を制御する。ＣＰＵ１１４によって実行されるプログラムは、ＳＡＳコントローラ１１２ＡおよびＰＣＩｅコントローラ１１２Ｂの制御に介在してもよい。
次に、ストレージデバイス２０について説明する。ストレージデバイス２０は、ホストシステム１０によって使用される記憶装置である。ストレージデバイス２０は、例えば、サーバ装置、ディスクアレイ、またはパーソナルコンピュータなどに搭載される。例えば、ストレージデバイス２０は、サーバ装置またはディスクアレイにおけるＲＡＩＤ（Redundant Arrays of Inexpensive Disks）のＥＣＣグループ（誤り訂正グループ）または仮想ボリュームの実態として使用される。ストレージデバイス２０は、例えばＳＳＤ（Solid State Drive）であるが、これに限らず、ＨＤＤ（Hard Disc Drive）などでもよい。
図１に示すように、ストレージデバイス２０は、例えば、ＳｏＣ（System on a chip）２１、第１ＤＲＡＭ（Dynamic Random Access Memory）２２、第２ＤＲＡＭ２３、ＮＡＮＤ２４、ＲＯＭ(Read Only Memory)２５、およびＵＡＲＴ（Universal Asynchronous Receiver / Transmitter）２６を含む。
ＳｏＣ２１は、例えば、フロントエンドＦＥ、バックエンドＢＥ、およびクロックコントローラＣＣを含む。クロックコントローラＣＣは、フロントエンドＦＥおよびバックエンドＢＥにクロック信号を供給する。
ＳｏＣ２１のフロントエンドＦＥは、例えば、外部接続インターフェース２１１、ＳＡＳコントローラ２１２Ａ、ＰＣＩｅコントローラ２１２Ｂ、第１ＣＰＵ２１４、第１ＤＤＲ−Ｐｈｙ２１５、および第１バッファマネージャ２１６を含む。
外部接続インターフェース２１１は、Ｐｈｙ０、Ｐｈｙ１、Ｐｈｙ２、Ｐｈｙ３を含む。以下では、説明の便宜上、外部接続インターフェース２１１のＰｈｙ０〜３の各々を「ＰｈｙＢ」と称する。ＰｈｙＢは、外部接続インターフェース２１１の物理層であり、外部接続インターフェース２１１の送受信回路である。ＰｈｙＢは、「受信回路」の一例である。なお、「受信回路」とは、ホストシステム１０からの信号が入力される回路を広く意味し、特定の機能を有する回路に限定されない。ＰｈｙＢは、ホストシステム１０から送信された電気信号を、伝送線路Ｌを通じて受信する。ＰｈｙＢは、受信した電気信号をデジタル信号に変換する。また、ＰｈｙＢは、ＳＡＳコントローラ２１２ＡおよびＰＣＩｅコントローラ２１２Ｂの少なくとも一方の制御に基づき、ストレージデバイス２０から送信されるデジタル信号を電気信号に変換する。ＰｈｙＢは、変換した電気信号を、伝送線路Ｌを通じてホストシステム１０に送信する。
ＳＡＳコントローラ２１２ＡおよびＰＣＩｅコントローラ２１２Ｂは、例えば、プロセッサがプログラムメモリに記憶されたプログラムを実行することにより実現される。ただし、ＳＡＳコントローラ２１２ＡおよびＰＣＩｅコントローラ２１２Ｂの全部または一部は、ＬＳＩ、ＡＳＩＣ、ＦＰＧＡなどのハードウェア（例えば、回路部；circuitry）により実現されてもよい。
第１ＣＰＵ２１４は、「プロセッサ」の一例である。第１ＣＰＵ２１４は、ＲＯＭ２５またはＮＡＮＤ２４に記憶されたプログラム（例えば、ファームウェア）を実行することにより、フロントエンドＦＥの全体を制御する。第１ＣＰＵ２１４によって実行されるプログラムは、ＳＡＳコントローラ２１２ＡおよびＰＣＩｅコントローラ２１２Ｂの制御に介在してもよい。第１ＤＤＲ−Ｐｈｙ２１５は、第１ＤＲＡＭ２２に対応した物理層である。第１バッファマネージャ２１６は、第１ＤＤＲ−Ｐｈｙ２１５を制御することで、第１ＤＲＡＭ２２に対するデータの格納、および第１ＤＲＡＭ２２からのデータの読み出しを行う。
ＳｏＣ２１のバックエンドＢＥは、例えば、ＮＡＮＤ−Ｐｈｙ２５１、ＮＡＮＤコントローラ２５２、第２ＣＰＵ２５３、第２ＤＤＲ−Ｐｈｙ２５４、および第２バッファマネージャ２５５を有する。
ＮＡＮＤ−Ｐｈｙ２５１は、ＮＡＮＤ２４に対応した物理層である。ＮＡＮＤコントローラ２５２は、ＮＡＮＤ−Ｐｈｙ２５１を制御することで、ＮＡＮＤ２４に対するデータの書き込み、およびＮＡＮＤ２４からのデータの読み出しを行う。
第２ＣＰＵ２５３は、「プロセッサ」の一例である。第２ＣＰＵ２５３は、ＲＯＭ２５またはＮＡＮＤ２４に記憶されたプログラム（例えば、ファームウェア）を実行することにより、バックエンドＢＥの全体を制御する。第２ＤＤＲ−Ｐｈｙ２５４は、第２ＤＲＡＭ２３に対応した物理層である。第２バッファマネージャ２５５は、第２ＤＤＲ−Ｐｈｙ２５４を制御することで、第２ＤＲＡＭ２３に対するデータの格納、および第２ＤＲＡＭ２３からのデータの読み出しを行う。
第１ＤＲＡＭ２２および第２ＤＲＡＭ２３の各々は、「揮発性メモリ」の一例である。第１ＤＲＡＭ２２および第２ＤＲＡＭ２３の各々は、データが一時的に格納されるデータバッファとして機能する。なお、第１ＤＲＡＭ２２および第２ＤＲＡＭ２３は、２つに分かれている必要はなく、１つのＤＲＡＭによって構成されてもよい。
ＮＡＮＤ２４は、「不揮発性メモリ」の一例である。ＮＡＮＤ２４は、ストレージデバイス２０の主たる記憶領域を構成している。ＮＡＮＤ２４は、例えば複数のＮＡＮＤ型フラッシュメモリを含む。ＲＯＭ２５は、例えば、ファームウェア、およびストレージデバイス２０の管理に用いられる各種管理データを記憶している。
ＵＡＲＴ２６は、調歩同期方式による集積回路である。ＵＡＲＴ２６は、シリアル信号をパラレル信号に変換したり、その逆方向の変換を行う。ＵＡＲＴ２６は、ストレージデバイス２０の製造メーカによるデバッグ、またはストレージデバイス２０の製造工程においてＳＡＳやＮＶＭｅなどの高速なインターフェースが使えない場合に利用される。
次に、図２を参照し、ホストシステム１０およびストレージデバイス２０における信号の補正の流れについて簡単に説明する。「信号の補正」とは、信号の波形を変えることを意味する。以下では、ホストシステム１０を信号の送信側、ストレージデバイス２０を信号の受信側とした例について説明する。
図２は、ホストシステム１０およびストレージデバイス２０における信号の補正の流れを示す図である。ホストシステム１０のＰｈｙＡは、エンファシス回路３１を含む。エンファシス回路３１は、例えば、プリエンファシス回路、またはデエンファシス回路である。エンファシス回路３１は、シンボル間干渉（ＩＳＩ：Inter-Symbol Interference）を抑制するための調整を信号に対して予め行う。エンファシス回路３１で調整された信号は、伝送線路Ｌに送られる。伝送線路Ｌに送られた信号は、伝送線路Ｌを通過する過程で信号波形が歪む。
ストレージデバイス２０のＰｈｙＢは、ＦＦＥ（Feed Forward Equalization）回路３２と、ＤＦＥ（Decision Feedback Equalization）回路３３とを含む。ＦＦＥ回路３２およびＤＦＥ回路３３は、伝送線路Ｌを通過する過程で歪んだ信号を補正する。詳しく述べると、伝送線路Ｌを通った信号は、ＦＦＥ回路３２に入力される。ＦＦＥ回路３２は、プレカーソルＩＳＩおよびポストカーソルＩＳＩの浮きを抑えるように信号を補正する。ＦＦＥ回路３２により補正された信号は、ＤＦＥ回路３３に入力される。ＤＦＥ回路３３は、パルスレスポンスの近傍にある残留部（Residue）を小さくするように信号を補正し、信号レベルを判定しやすくする。ＤＦＥ回路３３は、「判定帰還型等化器」の一例である。
次に、図３および図４を参照し、ＤＦＥ回路３３のパラメータについて説明する。図３は、ＰｈｙＢの構成の一部を示すブロック図である。なお以下では、ＳＡＳコントローラ２１２ＡおよびＰＣＩｅコントローラ２１２Ｂを一般化して「Ｉ／Ｆコントローラ２１２」と称する。
図３に示すように、ＰｈｙＢは、例えば、ＦＦＥ回路３２、ＤＦＥ回路３３、およびパラメータ保持部３４を含む。ＤＦＥ回路３３は、例えば、積分器３３ａ、フィードバックフィルタ３３ｂ、比較器３３ｃ、および減算器３３ｄを含む。積分器３３ａは、ＦＦＥ回路３２からＤＦＥ回路３３に入力された信号と、フィードバックフィルタ３３ｂから戻された信号とを加算する。比較器３３ｃは、積分器３３ａから出力された信号に対して、最も近い信号レベルを判定し、信号波形をデータ値に変換する。比較器３３ｃは、変換したデータ値をＤＦＥ回路３３の出力として出力する。減算器３３ｄは、積分器３３ａから比較器３３ｃに入力された信号と、比較器３３ｃから出力された信号との信号レベルの差を検出し、検出した信号レベルの差をＩ／Ｆコントローラ２１２に出力する。Ｉ／Ｆコントローラ２１２は、減算器３３ｄで検出される信号レベルの差が０になるように、フィードバックフィルタ３３ｂで用いられる１つ以上のパラメータＣ０〜ＣＮを調整する（収束させる）。調整されたパラメータＣ０〜ＣＮは、パラメータ保持部３４に格納される。
図４は、フィードバックフィルタ３３ｂの一例を示すブロック図である。フィードバックフィルタ３３ｂは、例えば、乗算器Ｍ１〜ＭＮと、遅延器Ｄ０〜Ｄ（Ｎ−１）とを含む。乗算器Ｍ１〜ＭＮは、遅延器Ｄ０〜Ｄ（Ｎ−１）を用いて遅延処理された遅延データに対して、パラメータＣ０〜ＣＮをそれぞれ乗算させる。乗算器Ｍ１〜ＭＮを用いて乗算された個々の結果は、フィードバックフィルタ３３ｂから出力されてＤＦＥ回路３３の積分器３３ａに入力される。パラメータＣ０〜ＣＮの各々は、「信号の補正に用いられるパラメータ」の一例である。パラメータＣ０〜ＣＮの各々は、「補正係数」、「タップ係数」、「係数」、または「受信信号補正情報」と称されてもよい。パラメータＣ０〜ＣＮの各々は、Ｉ／Ｆコントローラ２１２の制御によって値が変更される。
次に、ストレージデバイス２０の受信回路の異常検出に関する機能構成について説明する。本実施形態では、ストレージデバイス２０は、受信回路の状態に関する情報の一例として、ＤＦＥ回路３３のパラメータＣ０〜ＣＮの値の履歴を示すログ情報ＬＩを、ホストシステム１０に出力する。ホストシステム１０は、ストレージデバイス２０から取得したＤＦＥ回路３３のパラメータＣ０〜ＣＮの値の履歴を示すログ情報ＬＩに基づき、ストレージデバイス２０の受信回路の異常判定を行う。以下、この内容について説明する。
図５は、ストレージデバイス２０、ホストシステム１０、およびユーザ端末装置ＵＴの各々の一部の機能構成を示すブロック図である。
まず、ストレージデバイス２０の機能構成について説明する。ストレージデバイス２０は、例えば、受信回路情報マネージャ５１、Ｉ／Ｆコントローラ２１２、およびメモリ５２を含む。受信回路情報マネージャ５１は、例えば、第１ＣＰＵ２１４がＲＯＭ２５に記憶されたプログラム（例えば、ファームウェア）を実行することにより実現される。ただし、受信回路情報マネージャ５１の全部または一部は、ＬＳＩ、ＡＳＩＣ、ＦＰＧＡなどのハードウェア（例えば、回路部；circuitry）により実現されてもよい。メモリ５２は、ＳｏＣ２１の内部に設けられた記憶領域でもよく、第１ＤＲＡＭ２２または第２ＤＲＡＭ２３でもよく、ＮＡＮＤ２４でもよい。
受信回路情報マネージャ５１は、例えば、パラメータ取得部５１１、ログ情報マネージャ５１２、および情報出力部５１３を含む。
パラメータ取得部５１１は、Ｉ／Ｆコントローラ２１２によって調整されたＤＦＥ回路３３のパラメータＣ０〜ＣＮの値を取得する。例えば、パラメータ取得部５１１は、パラメータＣ０〜ＣＮの値をＩ／Ｆコントローラ２１２から受け取ることでパラメータＣ０〜ＣＮの値を取得してもよく、またはパラメータＣ０〜ＣＮの値をパラメータ保持部３４から読み出すことでパラメータＣ０〜ＣＮの値を取得してもよい。パラメータ取得部５１１は、例えば、パラメータＣ０〜ＣＮの値が調整される（変更される）毎にパラメータＣ０〜ＣＮの値を取得する。パラメータ取得部５１１は、パラメータＣ０〜ＣＮの値を取得する毎に、取得したパラメータＣ０〜ＣＮの値をログ情報マネージャ５１２に出力する。
ログ情報マネージャ５１２は、パラメータ取得部５１１からパラメータＣ０〜ＣＮの値を受け取る。ログ情報マネージャ５１２は、パラメータ取得部５１１から受け取ったパラメータＣ０〜ＣＮの値を、メモリ５２に保持されるログ情報ＬＩに登録する。「ログ情報」とは、複数の時点で検出または登録された値を含む情報であり、特定の形式のものや、特定の情報を含むものに限定されない。例えば、ログ情報マネージャ５１２は、パラメータ取得部５１１からパラメータＣ０〜ＣＮの値を受け取る毎に、受け取ったパラメータＣ０〜ＣＮの値をログ情報ＬＩに追加する。これにより、ログ情報マネージャ５１２は、パラメータＣ０〜ＣＮの履歴をログ情報ＬＩとして管理する。なお、ログ情報ＬＩの一例は、図６を用いて後述する。
情報出力部５１３は、ログ情報ＬＩを送信させる要求がホストシステム１０からストレージデバイス２０に通知された場合に、メモリ５２からログ情報ＬＩを読み出し、読み出したログ情報ＬＩをホストシステム１０に送信する。また、情報出力部５１３は、ホストシステム１０からの要求によらず、所定の周期でログ情報ＬＩをホストシステム１０に送信してもよい。
次に、ホストシステム１０の機能構成について説明する。ホストシステム１０は、例えば、異常検出部６１、異常時処理部６２、出力情報生成部６３、およびメモリ６４を含む。異常検出部６１、異常時処理部６２、および出力情報生成部６３は、ＣＰＵ１１４がメモリ１１４（図１参照）に記憶されたプログラムを実行することにより実現される。ただし、異常検出部６１、異常時処理部６２、出力情報生成部６３の全部または一部は、ＬＳＩ、ＡＳＩＣ、ＦＰＧＡなどのハードウェア（例えば、回路部；circuitry）により実現されてもよい。メモリ６４は、ホストシステム１０に搭載されたＤＲＡＭでもよく、他のメモリデバイスでもよい。
異常検出部６１は、ストレージデバイス２０のＰｈｙＢに異常が生じた場合、ログ情報ＬＩに含まれるＤＦＥ回路３３のパラメータＣ０〜ＣＮの値に基づき、ＰｈｙＢの異常を検出する。詳しく述べると、異常検出部６１は、例えば、情報取得部６１１、エラー発生頻度検出部６１２、受信回路異常判定部６１３、および本体異常判定部（例えば、S.M.A.R.Tなどの情報に基づく異常判定部）６１４を有する。
情報取得部６１１は、ログ情報ＬＩを送信させる要求をストレージデバイス２０に通知する。例えば、情報取得部６１１は、ホストシステム１０とストレージデバイス２０との接続動作（接続開始から接続確立までの処理）のなかで、ログ情報ＬＩを送信させる要求をストレージデバイス２０に通知する。また、情報取得部６１１は、ホストシステム１０とストレージデバイス２０との接続が確立された状態（ストレージデバイス２０が運用されている状態）で、ログ情報ＬＩを送信させる要求を、所定の周期でストレージデバイス２０に通知する。情報取得部６１１は、ストレージデバイス２０からログ情報ＬＩが送信された場合に、送信されたログ情報ＬＩを取得する。情報取得部６１１は、取得したログ情報ＬＩをエラー発生頻度検出部６１２に出力する。
エラー発生頻度検出部６１２は、ログ情報ＬＩに含まれるパラメータＣ０〜ＣＮの値と、メモリ６４から読み出されたエラー判定閾値ＥＴとに基づき、パラメータＣ０〜ＣＮに関するエラー判定を行い、エラー発生頻度を検出する。「エラー判定」とは、エラーであるか否かの判定を意味する。ここで、ＰｈｙＢに異常が生じて信号が減衰する場合、パラメータＣ０〜ＣＮの値が正常時よりも低くなる。また、ＰｈｙＢに異常が生じて信号の形状に歪みがある場合、複数のパラメータＣ０〜ＣＮの値の間の大小の比率が正常時よりも大きく（または小さく）なる。「エラー」とは、パラメータＣ０〜ＣＮの値、またはパラメータＣ０〜ＣＮの値に基づいて得られる値が正常範囲（所定の範囲）から外れることを意味する。本実施形態では、１つ以上のパラメータＣ０〜ＣＮの値が、当該１つ以上のパラメータＣ０〜ＣＮにそれぞれ対応して設定された１つ以上の正常範囲から外れた場合、または複数のパラメータＣ０〜ＣＮの値の間の１つ以上の比率が、当該１つ以上の比率にそれぞれ対応して設定された１つ以上の正常範囲から外れた場合に、エラーがあると判定する。
本実施形態では、エラー判定閾値ＥＴは、例えば、パラメータＣ０〜ＣＮにそれぞれ対応して設定された正常範囲の上限値である第１閾値ＥＴ１−０〜ＥＴ１−Ｎと、前記正常範囲の下限値である第２閾値ＥＴ２−０〜ＥＴ２−Ｎとを含む。そして、エラー発生頻度検出部６１２は、１つ以上のパラメータＣ０〜ＣＮの値が、パラメータＣ０〜ＣＮにそれぞれ対応して設定された第１閾値ＥＴ１−０〜ＥＴ１−Ｎよりも大きい場合、または、パラメータＣ０〜ＣＮにそれぞれ対応して設定された第２閾値ＥＴ２−０〜ＥＴ２−Ｎよりも小さい場合に、エラーがあると判定する。
また、エラー判定閾値ＥＴは、例えば、複数のパラメータＣ０〜ＣＮの値の間の大小の比率にそれぞれ対応して設定された正常範囲の上限値である第３閾値ＥＴ３−０〜ＥＴ３−Ｍと、前記正常範囲の下限値である第４閾値ＥＴ４−０〜ＥＴ４−Ｍとを含む。そして、エラー発生頻度検出部６１２は、複数のパラメータＣ０〜ＣＮの値の間の１つ以上の比率が、複数のパラメータＣ０〜ＣＮの値の間の比率にそれぞれ対応して設定された第３閾値ＥＴ３−０〜ＥＴ３−Ｍよりも大きい場合、または、複数のパラメータＣ０〜ＣＮの値の間の比率にそれぞれ対応して設定された第４閾値ＥＴ４−０〜ＥＴ４−Ｍよりも小さい場合に、エラーがあると判定する。
本実施形態では、エラー発生頻度検出部６１２は、ログ情報ＬＩに含まれる複数の時点それぞれでのパラメータＣ０〜ＣＮの値に対して、エラー判定を行う。そして、エラー発生頻度検出部６１２は、ログ情報ＬＩに含まれる所定期間におけるエラーの発生回数をカウントし、カウントしたエラーの発生回数に基づき、前記所定期間におけるエラーの発生頻度を検出する。「エラー発生頻度」とは、例えば、エラーの発生回数を単位時間で除算したものである。エラー発生頻度検出部６１２は、検出されたエラーの発生頻度を示す情報を、受信回路異常判定部６１３に出力する。
なお、エラー発生頻度検出部６１２によるエラー判定動作は、上記例に限定されない。エラー発生頻度検出部６１２は、パラメータＣ０〜ＣＮの値と、複数のパラメータＣ０〜ＣＮの値の間の比率とのうち一方のみに基づいて、エラー判定を行ってもよい。
エラー発生頻度検出部６１２は、エラー判定手法として、上記に代えて、または、上記に加えて、ログ情報ＬＩに含まれる第１時点でのパラメータＣ０〜ＣＮの値と、第１時点よりも過去の第２時点でのパラメータＣ０〜ＣＮの値との間の変化量に基づき、エラー判定を行ってもよい。この場合、エラー発生頻度検出部６１２は、１つ以上のパラメータＣ０〜ＣＮの変化量が、パラメータＣ０〜ＣＮにそれぞれ対応して設定された第５閾値ＥＴ５−０〜ＥＴ５−Ｎよりも大きい場合に、エラーがあると判定してもよい。
エラー判定閾値ＥＴ（第１閾値ＥＴ１−０〜ＥＴ１−Ｎ、第２閾値ＥＴ２−０〜ＥＴ２−Ｎ、第３閾値ＥＴ３−０〜ＥＴ３−Ｍ、第４閾値ＥＴ４−０〜ＥＴ４−Ｍ、第５閾値ＥＴ５−０〜ＥＴ５−Ｎの各々）は、ホストシステム１０とストレージデバイス２０との間の通信速度毎に異なる値が設定されている。以下、単に「通信速度」と記した場合、それはホストシステム１０とストレージデバイス２０との間の通信速度を意味する。エラー発生頻度検出部６１２は、通信速度に応じて、使用するエラー判定閾値ＥＴを変更する。
なお、エラー発生頻度検出部６１２は、エラーの発生頻度に代えて、前記所定期間におけるエラーの発生回数を示す情報を受信回路異常判定部６１３に出力してもよい。このため、以下の説明における「エラーの発生頻度」は全て、「エラーの発生回数」と読み替えられてもよい。
受信回路異常判定部６１３は、エラー発生頻度検出部６１２により検出されたエラーの発生頻度と、メモリ６４から読み出された異常判定閾値ＦＴとに基づき、ストレージデバイス２０のＰｈｙＢの異常判定を行う。「異常判定」とは、異常であるか否かの判定を意味する。例えば、受信回路異常判定部６１３は、エラーの発生頻度が異常判定閾値ＦＴよりも大きい場合に、ストレージデバイス２０のＰｈｙＢに異常があると判定する。受信回路異常判定部６１３は、ストレージデバイス２０のＰｈｙＢに異常があると判定された場合、ＰｈｙＢに異常があることを示す信号を、異常時処理部６２および出力情報生成部６３に出力する。
本体異常判定部６１４は、ストレージデバイス２０の本体情報に基づき、ストレージデバイス２０の異常を判定する。「ストレージデバイスの本体情報」とは、例えば、S.M.A.R.T（Self-Monitoring Analysis and Reporting Technology）、ＳＡＳにおける「Mode Page」、ＮＶＭｅにおける「feature」、ＳＡＳにおける「Log Page」、ＮＶＭｅにおける「Get Log」などのうちいずれか１つ以上に含まれる情報であり、ＳｏＣ２１に含まれる各種コントローラ、またはＮＡＮＤ２４などの状態に関する情報である。「ストレージデバイスの異常」とは、例えば、S.M.A.R.Tの項目として列挙されている障害であり、ＰｈｙＢ以外の部分の異常である。例えば、「ストレージデバイスの異常」とは、ＳｏＣ２１に含まれる各種コントローラ、またはＮＡＮＤ２４などに関する異常である。
異常時処理部６２は、受信回路異常判定部６１３によりＰｈｙＢに異常があると判定された場合、または本体異常判定部６１４によりストレージデバイス２０に異常があると判定された場合に、情報処理システム１を安全側に遷移させる所定の動作を行う。例えば、異常時処理部６２は、ホストシステム１０とストレージデバイス２０との接続動作時に、受信回路異常判定部６１３または本体異常判定部６１４により異常があると判定された場合に、上記所定の動作の一例として、ホストシステム１０とストレージデバイス２０との接続状態を解除する。「接続状態の解除」とは、物理的な接続状態の解除を意味するものではなく、例えば、異常があると判定されたストレージデバイス２０を、正規の記憶装置としてはホストシステム１０が認識しないことである。
異常時処理部６２は、ホストシステム１０とストレージデバイス２０とが接続された状態（ストレージデバイス２０が運用されている状態）で、受信回路異常判定部６１３によりＰｈｙＢに異常があると判定された場合、または本体異常判定部６１４によりストレージデバイス２０に異常があると判定された場合に、情報処理システム１を安全側に遷移させる所定の動作を行う。例えば、異常時処理部６２は、上記所定の動作の一例として、ストレージデバイス２０の運用停止、ストレージデバイス２０に対する処理の抑制、およびホストシステム１０とストレージデバイス２０との接続状態の解除のうち少なくともいずれか１つを行う。「運用停止」とは、例えば、異常があると判定されたストレージデバイス２０に対するデータの書き込みおよび読み出しの停止を意味する。「処理の抑制」とは、例えば、異常があると判定されたストレージデバイス２０に対してデータの読み出しは行うが、データの書き込みは行わないこと、または、異常があると判定されたストレージデバイス２０とは異なるストレージデバイスを優先して利用することなどを意味する。
出力情報生成部６３は、受信回路異常判定部６１３によりＰｈｙＢに異常があると判定された場合、または本体異常判定部６１４によりストレージデバイス２０に異常があると判定された場合に、ユーザインターフェースＵＩに出力する所定の情報を生成する。所定の情報は、例えば、ストレージデバイス２０に異常が検出されたこと（例えば、ＰｈｙＢに異常が検出されたこと）、情報処理システム１を安全側に遷移させる所定の動作を行ったこと、およびストレージデバイス２０の保守を促す通知などをユーザに知らせる情報である。
ユーザ端末装置ＵＴは、ユーザが利用する情報処理装置であり、例えば、パーソナルコンピュータやサーバ装置である。ユーザ端末装置ＵＴは、ユーザインターフェースＵＩを有する。ユーザインターフェースＵＩは、表示画面を有した表示装置を含む。ユーザインターフェースＵＩは、出力情報生成部６３から出力された所定の情報を受け取り、受け取った所定の情報を表示画面に表示する。
図６は、ログ情報ＬＩの内容の一例を示す図である。ログ情報ＬＩは、直近および過去の複数の時点の各々において、ホストシステム１０とストレージデバイス２０との間の接続状態と、ＤＦＥ回路３３のパラメータＣ０〜ＣＮとを関連付けた情報である。このようなログ情報ＬＩを用いることで、直近のパラメータＣ０〜ＣＮだけではなく、過去のパラメータＣ０〜ＣＮも考慮してＰｈｙＢの異常判定を行うことができる。
次に、情報処理システム１の処理の流れについて説明する。図７は、情報処理システム１の処理の流れの一例を示すフローチャートである。図７は、ホストシステム１０とストレージデバイス２０との接続動作時にストレージデバイス２０の異常判定を行う処理の流れに関する。図７中の（ａ）は、ユーザ端末装置ＵＴの動作を示す。図７中の（ｂ）は、ホストシステム１０の動作を示す。図７中の（ｃ）は、ストレージデバイス２０の動作を示す。
＜接続動作時（接続開始から接続確立までの間）における異常判定＞
図７に示すように、まず、ホストシステム１０およびストレージデバイス２０が接続動作を開始する（Ｓ１００，Ｓ２００）。この接続動作は、例えばＳＡＳの場合、リンクリセットシーケンスと呼ばれる一連の動作である。この接続動作は、ホストシステム１０とストレージデバイス２０との間で所定の信号（例えば、ＳＡＳにおけるＯＯＢ(Out of Band)信号）が送受信されることで開始される。
次に、ホストシステム１０およびストレージデバイス２０は、通信速度（リンクレート）を決定するための処理（例えば、ＳＡＳにおけるスピードネゴシエーション）を行う。詳しく述べると、ホストシステム１０は、選択可能な通信速度のなかから１つの通信速度（例えば、最も遅い通信速度）を選択し、選択した通信速度でストレージデバイス２０と通信を試みる（Ｓ１０１）。例えば、ホストシステム１０は、ストレージデバイス２０との間で、選択した通信速度で所定のパターンの交換を試みる。所定のパターンは、ＳＡＳの場合、１．５Ｇｂｐｓおよび３Ｇｂｐｓでは「ALIGN」と呼ばれるパターンであり、６Ｇｂｐｓでは「Phy Capability」と呼ばれるパターンであり、１２Ｇｂｐｓでは「Train pattern / Train Done Pattern」と呼ばれるパターンである。ストレージデバイス２０は、ホストシステム１０が選択した通信速度で信号が受信した場合、その通信速度に応じてＤＦＥ回路３３のパラメータＣ０〜ＣＮを調整する（Ｓ２０１）。ストレージデバイス２０は、ＤＦＥ回路３３のパラメータＣ０〜ＣＮを調整すると、調整したパラメータＣ０〜ＣＮ（図７中では「ＤＦＥ情報」と記す）をログ情報ＬＩの一部としてメモリ５２に格納する（Ｓ２０２）。
次に、ホストシステム１０は、他の通信速度（例えば、前回よりも１段階速い速度）を選択可能であるか否かを判定する（Ｓ１０２）。ホストシステム１０は、他の通信速度が選択可能である場合（Ｓ１０２：ＹＥＳ）、新しく選択した通信速度で、Ｓ１０１の処理を繰り返す。ストレージデバイス２０は、ホストシステム１０から受信する信号に基づき、ホストシステム１０が他の通信速度を選択したか否かを判定する（Ｓ２０３）。ストレージデバイス２０は、ホストシステム１０が他の通信速度を選択した場合（Ｓ２０３：ＹＥＳ）、新しく選択された通信速度に対してＳ２０１およびＳ２０２の処理を繰り返す。その結果、複数の時点におけるＤＦＥ回路３３のパラメータＣ０〜ＣＮの履歴がログ情報ＬＩとして記憶される。
ホストシステム１０およびストレージデバイス２０は、Ｓ１０１〜Ｓ１０２、およびＳ２０１〜Ｓ２０３の処理を複数の通信速度に対して行う。そして、ホストシステム１０は、ストレージデバイス２０でサポートされた全ての通信速度がすでに選択された場合（すなわち、他の通信速度を選択することができない場合）（Ｓ１０２：ＮＯ）、通信速度の調整を終了する。そして、ホストシステム１０は、上記所定のパターンの交換が成功（valid）した最も速い通信速度でストレージデバイス２０と接続される。なお、ホストシステム１０は、最も遅い速度から出発して１段階ずつ速い通信速度での接続が可能か否かを判定することに代えて、最も速い速度から出発して１段階ずつ遅い通信速度での接続が可能か否かを判定してもよい。
次に、ホストシステム１０は、ストレージデバイス２０の本体情報およびログ情報ＬＩ（図７中では「デバイス情報」および「ＤＦＥログ情報」とそれぞれ記す）を送信させる要求をストレージデバイス２０に通知する（Ｓ１０３）。ストレージデバイス２０は、ホストシステム１０から前記要求を受けた場合、ストレージデバイス２０の本体情報およびログ情報ＬＩをホストシステム１０に送信する（Ｓ２０４）。ストレージデバイス２０の本体情報およびログ情報ＬＩの送信は、ＳＡＳインターフェースまたはＰＣＩｅインターフェースなどを用いて通常行われるが、これらの接続が困難な場合（例えば、セレクションタイムアウトが生じた場合）は、ＵＡＲＴ２６を用いて行われてもよい。
次に、ホストシステム１０の本体異常判定部６１４は、ストレージデバイス２０の本体情報に基づいて異常が検出されるか否かを判定する（Ｓ１０４）。そして、ストレージデバイス２０の本体情報に基づいて異常が検出された場合（Ｓ１０４：ＹＥＳ）、異常時処理部６２は、情報処理システム１を安全側に遷移させる所定の動作を行う（Ｓ１０５）。具体的には、異常時処理部６２は、ホストシステム１０とストレージデバイス２０との接続状態を解除する。
ホストシステム１０の出力情報生成部６３は、ストレージデバイス２０の本体情報に基づいて異常が検出された場合、ストレージデバイス２０に異常が検出されたこと、および、情報処理システム１を安全側に遷移させる所定の動作を行ったことなどをユーザに知らせる情報を生成し、生成した情報をユーザ端末装置ＵＴに送信する。ユーザ端末装置ＵＴは、出力情報生成部６３から送信された情報を、ユーザインターフェースＵＩに表示する（Ｓ３０１）。
一方で、ストレージデバイス２０の本体情報に基づいて異常が検出されない場合（Ｓ１０４：ＮＯ）、ホストシステム１０の受信回路異常判定部６１３は、ログ情報ＬＩに基づいてＰｈｙＢに異常が検出されるか否かを判定する（Ｓ１０６）。ログ情報ＬＩに基づいて異常が検出された場合（Ｓ１０６：ＹＥＳ）、異常時処理部６２は、情報処理システム１を安全側に遷移させる所定の動作を行う（Ｓ１０７）。具体的には、異常時処理部６２は、ホストシステム１０とストレージデバイス２０との接続状態を解除する。
ホストシステム１０の出力情報生成部６３は、ログ情報ＬＩに基づいて異常が検出された場合、ストレージデバイス２０のＰｈｙＢに異常が検出されたこと、および、情報処理システム１を安全側に遷移させる所定の動作を行ったことなどをユーザに知らせる情報を生成し、生成した情報をユーザ端末装置ＵＴに送信する。ユーザ端末装置ＵＴは、出力情報生成部６３から送信された情報を、ユーザインターフェースＵＩに表示する（Ｓ３０２）。
一方で、ホストシステム１０およびストレージデバイス２０は、ログ情報ＬＩに基づいて異常が検出されない場合（Ｓ１０６：ＮＯ）、ホストシステム１０とストレージデバイス２０との間の接続を確立する（Ｓ１０８、Ｓ２０５）。
＜接続確立後（ストレージデバイスの運用中）における異常判定＞
次に、ホストシステム１０とストレージデバイス２０との接続確立後におけるストレージデバイス２０の異常判定について説明する。この処理は、上述した接続動作時におけるＳ１０３以降の処理と略同じであるため、フローチャートの図示は省略する。
詳しく述べると、ホストシステム１０は、ホストシステム１０とストレージデバイス２０との接続確立後に、所定の周期で、図７中に示されたＳ１０３、Ｓ１０４、およびＳ１０６の処理を繰り返し行う。そして、Ｓ１０４またはＳ１０６の処理で異常が検出された場合、情報処理システム１を安全側に遷移させる所定の動作（Ｓ１０５およびＳ１０７の処理）を行う。ここで、ホストシステム１０とストレージデバイス２０との接続がすでに確立されている場合、上記所定の動作は、ストレージデバイス２０の運用停止、ストレージデバイス２０に対する処理の抑制、およびホストシステム１０とストレージデバイス２０との接続状態の解除のうち少なくともいずれか１つである。
なお、ホストシステム１０は、＜接続動作時における異常判定＞と、＜接続確立後における異常判定＞とのうち、いずれか一方のみを行ってもよい。
このような構成によれば、ストレージデバイス２０の受信回路の異常を検出することに適したストレージデバイス２０、ホストシステム１０、および情報処理システム１を提供することができる。例えば、受信回路に異常がある場合、信号品質の低下（例えばＩＳＩの増大、または受信信号の振幅の減少）が見られることがある。例えば、インターフェースが高速であるほど、受信回路に異常が生じた場合の信号品質の低下は大きくなる。
そこで、本実施形態では、ストレージデバイス２０は、ＰｈｙＢの状態に関する情報をホストシステム１０に出力する情報出力部５１３を有する。これにより、ＰｈｙＢに関する異常判定をホストシステム１０で行うことができ、ＰｈｙＢの異常を早期に検出することができる。その結果、故障などにより信号品質が良好でないストレージデバイス２０が運用されてシステム障害などが生じる可能性をより確実に抑制することができる。これにより、ストレージデバイス２０および情報処理システム１の信頼性の向上を図ることができる。
本実施形態では、ストレージデバイス２０は、受信回路の状態に関する情報として、ＰｈｙＢに設けられたＤＦＥ回路３３の１つ以上のパラメータＣ０〜ＣＮの値を出力する。このような構成によれば、ホストシステム１０は、ＤＦＥ回路３３の１つ以上のパラメータＣ０〜ＣＮの値に基づき、ＰｈｙＢの異常判定を行うことができる。これにより、ＰｈｙＢの異常をより高い精度で検出することができる。
ここで、ＤＦＥ回路３３のパラメータＣ０〜ＣＮの値は、常に正常範囲にあるとは限らない。このため、ＤＦＥ回路３３のパラメータＣ０〜ＣＮの値に基づいて異常判定を行う場合、ＤＦＥ回路３３のパラメータＣ０〜ＣＮの値の履歴も考慮して異常判定を行うことが望ましい。
そこで、本実施形態では、ストレージデバイス２０は、ＤＦＥ回路３３の１つ以上のパラメータの値の履歴をログ情報ＬＩとして管理するログ情報マネージャ５１２を備えている。そして、ストレージデバイス２０は、ホストシステム１０にログ情報ＬＩを出力する。このような構成によれば、ホストシステム１０は、ログ情報ＬＩから得られるＤＦＥ回路３３のパラメータＣ０〜ＣＮの値の履歴に基づき、異常判定を行うことができる。これにより、ＰｈｙＢの異常をさらに高い精度で検出することができる。
本実施形態では、ホストシステム１０は、ＤＦＥ回路３３の１つ以上のパラメータＣ０〜ＣＮの値が正常範囲から外れた頻度または回数を検出し、前記１つ以上のパラメータＣ０〜ＣＮの値が前記正常範囲から外れた頻度または回数が閾値よりも大きい場合に、ＰｈｙＢに異常があると判定する。このような構成によれば、ＤＦＥ回路３３のパラメータＣ０〜ＣＮの値が正常範囲から外れる頻度も考慮して異常判定を行うことができる。これにより、ＰｈｙＢの異常をさらに高い精度で検出することができる。
本実施形態では、ホストシステム１０の異常時処理部６２は、ホストシステム１０とストレージデバイス２０との接続動作時に、ＰｈｙＢに異常があると判定された場合に、ホストシステム１０とストレージデバイス２０との接続状態を解除する。このような構成によれば、ＰｈｙＢに異常が生じた場合に、ホストシステム１０とストレージデバイス２０との接続状態を解除し、情報処理システム１を安全側に遷移させることができる。これにより、情報処理システム１の信頼性をさらに高めることができる。
本実施形態では、ホストシステム１０の異常時処理部６２は、ホストシステム１０とストレージデバイス２０とが接続された状態で、ある周期でＰｈｙＢに関する異常判定が行われてＰｈｙＢに異常があると判定された場合に、ストレージデバイス２０の運用停止、ストレージデバイス２０に対する処理の抑制、およびホストシステム１０とストレージデバイス２０との接続状態の解除のうち少なくともいずれか１つを行う。このような構成によれば、ストレージデバイス２０の運用中にＰｈｙＢに故障が生じた場合でも、情報処理システム１を安全側に遷移させることができる。これにより、情報処理システム１の信頼性をさらに高めることができる。
（変形例）
第１の実施形態では、ログ情報ＬＩに基づきＤＦＥ回路３３のパラメータＣ０〜ＣＮに関するエラー発生頻度が検出され、エラー発生頻度に基づき異常判定を行う例について説明した。ただし、異常判定は、エラー発生頻度に基づかず、ＤＦＥ回路３３のパラメータＣ０〜ＣＮの値に直接基づいて行われてもよい。この内容を本変形例では説明する。
本変形例では、異常判定閾値ＦＴは、ＤＦＥ回路３３のパラメータＣ０〜ＣＮにそれぞれ対応して設定された正常範囲（所定の範囲）の上限値である第１閾値ＦＴ１−０〜ＦＴ１−Ｎと、前記正常範囲の下限値である第２閾値ＦＴ２−０〜ＦＴ２−Ｎとを含む。そして、受信回路異常判定部６１３は、１つ以上のパラメータＣ０〜ＣＮの値が、パラメータＣ０〜ＣＮにそれぞれ対応して設定された第１閾値ＦＴ１−０〜ＦＴ１−Ｎよりも大きい場合、または、パラメータＣ０〜ＣＮにそれぞれ対応して設定された第２閾値ＦＴ２−０〜ＦＴ２−Ｎよりも小さい場合に、ＰｈｙＢに異常があると判定する。
また、異常判定閾値ＦＴは、例えば、複数のパラメータＣ０〜ＣＮの値の間の大小の比率にそれぞれ対応して設定された正常範囲の上限値である第３閾値ＦＴ３−０〜ＦＴ３−Ｍと、前記正常範囲の下限値である第４閾値ＦＴ４−０〜ＦＴ４−Ｍとを含む。そして、受信回路異常判定部６１３は、複数のパラメータＣ０〜ＣＮの値の間の１つ以上の比率が、複数のパラメータＣ０〜ＣＮの値の間の比率にそれぞれ対応して設定された第３閾値Ｔ３−０〜ＦＴ３−Ｍよりも大きい場合、または、複数のパラメータＣ０〜ＣＮの値の間の比率にそれぞれ対応して設定された第４閾値ＦＴ４−０〜ＦＴ４−Ｍよりも小さい場合に、ＰｈｙＢに異常があると判定する。なお、受信回路異常判定部６１３は、パラメータＣ０〜ＣＮの値と、複数のパラメータＣ０〜ＣＮの値の間の比率とのうち一方のみに基づいて、異常判定を行ってもよい。
受信回路異常判定部６１３は、異常判定手法として、上記に代えて、または、上記に加えて、ログ情報ＬＩに含まれる第１時点でのパラメータＣ０〜ＣＮの値と、第１時点よりも過去の第２時点でのパラメータＣ０〜ＣＮの値との間の変化量に基づき、ＰｈｙＢの異常判定を行ってもよい。この場合、受信回路異常判定部６１３は、１つ以上のパラメータＣ０〜ＣＮの変化量が、パラメータＣ０〜ＣＮにそれぞれ対応して設定された第５閾値ＦＴ５−０〜ＦＴ５−Ｎよりも大きい場合に、異常があると判定してもよい。
このような構成によれば、上記第１の実施形態と同様に、ＤＦＥ回路３３の１つ以上のパラメータＣ０〜ＣＮを利用して、ＰｈｙＢの異常判定を行うことができる。また、本変形例は、後述する全ての実施形態にも適用可能である。
（第２の実施形態）
次に、第２の実施形態について説明する。本実施形態は、エラー発生頻度検出部６１２が、ホストシステム１０に代えてストレージデバイス２０に設けられた例である。なお、以下に説明する以外の構成は、第１の実施形態と同様である。
図８は、第２の実施形態の情報処理システム１の一例を示すブロック図である。本実施形態では、ストレージデバイス２０の受信回路情報マネージャ５１は、エラー発生頻度検出部６１２を有する。エラー発生頻度検出部６１２は、メモリ５２からログ情報ＬＩおよびエラー判定閾値ＥＴを読み出す。そして、エラー発生頻度検出部６１２は、ＤＦＥ回路３３のパラメータＣ０〜ＣＮに関するエラー発生頻度を検出する。エラー発生頻度検出部６１２は、検出したエラーの発生頻度を示す情報（以下、「エラー頻度情報ＥＩ」と称する）を、メモリ５２に格納する。
情報出力部５１３は、エラー頻度情報ＥＩを送信させる要求がホストシステム１０からストレージデバイス２０に通知された場合、エラー頻度情報ＥＩをメモリ５２から読み出し、ホストシステム１０に送信する。「エラー頻度情報ＥＩ」は、「受信回路の状態に関する情報」の一例であり、「判定帰還型等化器の１つ以上のパラメータに基づいて得られた情報」の一例であり、「ログ情報に基づいて得られた情報」の一例である。また、情報出力部５１３は、ホストシステム１０からの要求によらず、所定の周期でエラー頻度情報ＥＩをホストシステム１０に送信してもよい。
ホストシステム１０の受信回路異常判定部６１３は、ストレージデバイス２０から取得したエラー頻度情報ＥＩと、メモリ５２から読み出された異常判定閾値ＦＴとに基づき、ストレージデバイス２０のＰｈｙＢの異常判定を行う。
図９は、本実施形態の情報処理システム１の処理の流れの一例を示すフローチャートである。図９は、ホストシステム１０とストレージデバイス２０との接続動作時にストレージデバイス２０の異常判定を行う処理の流れに関する。図９中の（ａ）は、ユーザ端末装置ＵＴの動作を示す。図９中の（ｂ）は、ホストシステム１０の動作を示す。図９中の（ｃ）は、ストレージデバイス２０の動作を示す。
本実施形態では、図７を参照して説明した第１の実施形態の処理の流れに対して、「ＤＦＥ情報」が「エラー頻度情報ＥＩ」が読み替えられる。また、ストレージデバイス２０の動作において、Ｓ２０３の処理とＳ２０４の処理との間に、エラー発生頻度検出部６１２によりエラー発生頻度が検出される（Ｓ２１１）。なお、エラー発生頻度の検出および受信回路の異常判定は、ホストシステム１０とストレージデバイス２０との接続動作時に限定されず、ホストシステム１０とストレージデバイス２０との接続確立後に所定の周期で行われてもよい。
このような構成によれば、第１の実施形態と同様に、ストレージデバイス２０のＰｈｙＢの異常を検出することに適したストレージデバイス２０、ホストシステム１０、および情報処理システム１を提供することができる。
（第３の実施形態）
次に、第３の実施形態について説明する。本実施形態は、エラー発生頻度検出部６１２および受信回路異常判定部６１３が、ホストシステム１０に代えてストレージデバイス２０に設けられた例である。なお、以下に説明する以外の構成は、第２の実施形態と同様である。
図１０は、第３の実施形態の情報処理システム１の一例を示すブロック図である。本実施形態では、ストレージデバイス２０の受信回路情報マネージャ５１は、エラー発生頻度検出部６１２および受信回路異常判定部６１３を含む。受信回路異常判定部６１３は、エラー発生頻度検出部６１２から受け取ったエラー頻度情報ＥＩと、メモリ５２から読み出された異常判定閾値ＦＴとに基づき、ストレージデバイス２０のＰｈｙＢの異常判定を行う。受信回路異常判定部６１３は、ＰｈｙＢに異常があると判定した場合、ＰｈｙＢの異常を示す情報（以下、「受信回路異常情報」と称する）を情報出力部５１３に出力する。
情報出力部５１３は、受信回路異常判定部６１３によりＰｈｙＢに異常があると判定された場合、受信回路異常情報をホストシステム１０に送信する。「受信回路異常情報」は、「受信回路の状態に関する情報」の一例であり、「判定帰還型等化器の１つ以上のパラメータに基づいて得られた情報」の一例であり、「ログ情報に基づいて得られた情報」の一例であり、「受信回路の異常を示す情報」の一例である。
図１１は、本実施形態の情報処理システム１の処理の流れの一例を示すフローチャートである。図１１は、ホストシステム１０とストレージデバイス２０との接続動作時にストレージデバイス２０のＰｈｙＢの異常判定を行う処理の流れに関する。図１１中の（ａ）は、ユーザ端末装置ＵＴの動作を示す。図１１中の（ｂ）は、ホストシステム１０の動作を示す。図１１中の（ｃ）は、ストレージデバイス２０の動作を示す。
本実施形態では、図９を参照して説明した第２の実施形態の処理の流れに対して、以下の点のみ異なる。すなわち、Ｓ１０３の処理では、ホストシステム１０は、ＤＦＥ回路３３に関する情報を要求せず、ストレージデバイス２０の本体情報のみを要求する。そのため、ストレージデバイス２０は、ホストシステム１０からの要求に応じてストレージデバイス２０の本体情報のみを送信する。
本実施形態では、Ｓ２１１の処理の後に、受信回路異常判定部６１３によりＰｈｙＢの異常判定が行われる（Ｓ２２１）。受信回路異常判定部６１３によりＰｈｙＢに異常があると判定された場合（Ｓ２２１：ＹＥＳ）、情報出力部５１３は、受信回路異常情報をホストシステム１０に送信する（Ｓ２２２）。
本実施形態では、ホストシステム１０の異常検出部６１は、ストレージデバイス２０から受信回路異常情報を受信したか否かを判定する（Ｓ１２１）。ストレージデバイス２０から受信回路異常情報を受信した場合（Ｓ１２１：ＹＥＳ）、異常時処理部６２は、情報処理システム１を安全側に遷移させる所定の動作を行う（Ｓ１０７）。一方で、ストレージデバイス２０から受信回路異常情報を受信していない場合（Ｓ１２１：ＮＯ）、ホストシステム１０とストレージデバイス２０との間の接続が確立される（Ｓ１０８、Ｓ２０５）。なお、エラー発生頻度の検出および受信回路の異常判定は、ホストシステム１０とストレージデバイス２０との接続動作時に限定されず、ホストシステム１０とストレージデバイス２０との接続確立後に所定の周期で行われてもよい。
このような構成によれば、第１の実施形態と同様に、ストレージデバイス２０のＰｈｙＢの異常を検出することに適したストレージデバイス２０、ホストシステム１０、および情報処理システム１を提供することができる。
（第４の実施形態）
次に、第４の実施形態について説明する。本実施形態は、ストレージデバイス２０の受信回路異常判定部６１３により受信回路に異常があると判定された場合に、ホストシステム１０からの要求（例えば、データのライト要求またはリード要求）に対する応答に受信回路異常情報を含める例である。なお、以下に説明する以外の構成は、第３の実施形態と同様である。
図１２は、ホストシステム１０に対する応答情報の一例を示す図である。図１２は、例えばＳＡＳで規定された応答情報のフォーム（Response Information Unit）を示す。ストレージデバイス２０は、ホストシステム１０からの要求を正常に処理できた場合、このフォームに従った応答情報をホストシステム１０に送信することで、要求の実行完了をホストシステム１０に通知する。
本実施形態では、ストレージデバイス２０の情報出力部５１３は、ＰｈｙＢの異常によりホストシステム１０からの要求を正常に処理できなかった場合に、ホストシステム１０からの要求に対して送信される応答情報に受信回路異常情報を含めることで、ＰｈｙＢに異常があることをホストシステム１０に通知する。ＳＡＳのフォームを例に詳しく述べると、このフォームでは、Byte 11のSTATUS（図１２中の（Ａ））のコードに「02h CHECK CONDITION」が登録されることで、異常がある旨が応答情報に含められる。そして、その異常の種類は、後続のSENSE KEY、ADITIONAL SENSE CODE、ADITIONAL SENSE CODE QUALIFIER、REASON CODE（図１２中の（Ｂ）〜（Ｅ））に登録される。
例えば、ＰｈｙＢに異常があることをフォームに含める場合、受信回路の異常はハードウェアの異常であるので、SENSE KEYのコードには、「4h HARDWARE ERROR」が登録される。そして、本実施形態では、ADITIONAL SENSE CODE、ADITIONAL SENSE CODE QUALIFIER、またはREASON CODEのいずれか１つ以上のコードに、ＳＡＳでは規定されていない新規のコード内容（他と区別可能なコード内容）を付与することで、ＰｈｙＢに異常があることフォームに含める。なお、図１２は、ＰｈｙＢに異常があることを示すコード内容として、ADITIONAL SENSE CODEに「49h」が登録され、ADITIONAL SENSE CODE QUALIFIERに「9Ah」が登録され、REASON CODEに「10h」が登録される例を示している。
次に、本実施形態の情報処理システム１の処理の流れについて説明する。本実施形態では、ストレージデバイス２０は、ホストシステム１０からの要求（例えば、データのライト要求またはデータのリード要求）を実行中に、受信回路異常判定部６１３によりＰｈｙＢに異常があると判定された場合に、その要求に対する応答情報に受信回路異常情報を含める。また、ストレージデバイス２０は、ホストシステム１０から要求を通知される前に、受信回路異常判定部６１３によりＰｈｙＢに異常があると判定された場合に、その直後にホストシステム１０から通知された要求に対する応答情報に受信回路異常情報を含める。すなわち、異常の検出は、ホストシステム１０からの要求と同期をとる必要はなく、事前にバックグラウンド処理の一部としてホストシステム１０からの要求とは非同期に実行されてもよい。
図１３は、本実施形態の情報処理システム１の処理の流れの一例を示すフローチャートである。図１３は、ホストシステム１０とストレージデバイス２０との接続確立後にストレージデバイス２０の異常判定を行う処理の流れに関する。図１３中の（ａ）は、ユーザ端末装置ＵＴの動作を示す。図１３中の（ｂ）は、ホストシステム１０の動作を示す。図１３中の（ｃ）は、ストレージデバイス２０の動作を示す。
図１３に示すように、ホストシステム１０は、ストレージデバイス２０に要求（例えば、データのリード要求またはライト要求）を通知する（Ｓ１５０）。ストレージデバイス２０は、ＤＦＥ回路３３のパラメータＣ０〜ＣＮに関する情報（例えば、ログ情報ＬＩ）に基づき、ＰｈｙＢの異常判定を行う（Ｓ２５０）。なお、ＰｈｙＢの異常判定は、エラー頻度情報ＥＩに基づいてもよく、第１の実施形態の変形例と同様に、パラメータＣ０〜ＣＮの値に直接基づいてもよい。
受信回路異常判定部６１３によりＰｈｙＢに異常がないと判定された場合（Ｓ２５０：ＮＯ）、情報出力部５１３は、ホストシステム１０への応答情報に受信回路異常情報を含めない。このため、他の異常がない場合、ストレージデバイス２０は、正常時の応答情報を生成する（Ｓ２５１）。一方で、受信回路異常判定部６１３によりＰｈｙＢに異常があると判定された場合（Ｓ２５０：ＹＥＳ）、情報出力部５１３は、ホストシステム１０への応答情報に受信回路異常情報を含める。これにより、受信回路異常情報を含む応答情報が生成される（Ｓ２５２）。そして、ストレージデバイス２０は、生成した応答情報をホストシステム１０に送信する（Ｓ２５３）。
ホストシステム１０の異常検出部６１は、ストレージデバイス２０から応答情報を受け取った場合、ストレージデバイス２０の異常（受信回路以外の異常も含む）を示す内容が応答情報に含まれていないか判定する。異常検出部６１は、ストレージデバイス２０の異常を示す内容が応答情報に含まれている場合、応答情報に含まれるコード内容に基づき、ストレージデバイス２０の異常がＰｈｙＢの異常であるか否かを判定する（Ｓ１５１）。ホストシステム１０の異常時処理部６２は、ストレージデバイス２０の異常がＰｈｙＢの異常である場合、情報処理システム１を安全側に遷移させる所定の動作を行う（Ｓ１０７）。例えば、異常時処理部６２は、ストレージデバイス２０の運用停止、ストレージデバイス２０に対する処理の抑制、およびホストシステム１０とストレージデバイス２０との接続状態の解除のうち少なくともいずれか１つを行う。
このような構成によれば、第１の実施形態と同様に、ストレージデバイス２０のＰｈｙＢの異常を検出することに適したストレージデバイス２０、ホストシステム１０、および情報処理システム１を提供することができる。また、本実施形態によれば、ホストシステム１０への応答情報を利用して、ＰｈｙＢの異常をホストシステム１０に通知することができる。これにより、ＰｈｙＢの異常をホストシステム１０に通知するためのストレージデバイス２０の処理を簡便に行うことができる。なお、本実施形態では、ホストシステム１０からのリード要求またはライト要求に対する応答情報に受信回路異常情報を含める例を示したが、他の要求に対する応答情報に受信回路異常情報を含めてもよい。
（第５の実施形態）
次に、第５の実施形態について説明する。本実施形態は、ＰｈｙＢに異常があると判定された場合に、ホストシステム１０の信号の出力電圧および通信速度などを調整することで、異常があると判定されたストレージデバイス２０の安全な運用の継続を試みる例である。なお、以下に説明する以外の構成は、第１の実施形態と同様である。
図１４は、本実施形態の情報処理システム１の処理の流れの一例を示すフローチャートである。なお、図１４は、ＰｈｙＢに異常があると判定された後のホストシステム１０の処理の流れを抜き出している。また前提として、ＰｈｙＢに異常があると判定された場合でも可能な限りストレージデバイス２０の運用の継続を目指す旨の指示がユーザ端末装置ＵＴからホストシステム１０に事前に与えられているものとする。
図１４に示すように、本実施形態では、ＰｈｙＢに異常があると判定された場合、ホストシステム１０の異常時処理部６２は、ホストシステム１０からストレージデバイス２０に送信する信号の出力電圧を高める（Ｓ４０１）。例えば、ホストシステム１０は、ＰｈｙＡのエンファシス回路３１により信号の出力電圧を高める。
ストレージデバイス２０は、ホストシステム１０から出力電圧が高められた信号が入力された場合、その信号に基づいてＤＦＥ回路３３のパラメータＣ０〜ＣＮを調整する。ストレージデバイス２０の情報出力部５１３は、調整されたＤＦＥ回路３３のパラメータＣ０〜ＣＮに関する情報を、ホストシステム１０に送信する。「調整されたＤＦＥ回路３３に関する情報」とは、例えば、調整されたＤＦＥ回路３３のパラメータＣ０〜ＣＮの値でもよいし、調整されたＤＦＥ回路３３のパラメータＣ０〜ＣＮの値に基づくＰｈｙＢの異常判定の判定結果でもよい。
ホストシステム１０の異常検出部６１は、調整されたＤＦＥ回路３３に関する情報をストレージデバイス２０から取得する（Ｓ４０２）。異常検出部６１は、調整されたＤＦＥ回路３３に関する情報に基づき、ＰｈｙＢの異常が解消しているか否かを判定する（Ｓ４０３）。例えば、異常検出部６１は、調整されたＤＦＥ回路３３に関する情報として調整されたＤＦＥ回路３３のパラメータＣ０〜ＣＮの値を取得した場合、そのパラメータＣ０〜ＣＮの値に基づき、ＰｈｙＢの異常が解消しているか否かを判定する。また、異常検出部６１は、調整されたＤＦＥ回路３３に関する情報としてＰｈｙＢの異常判定の判定結果を取得した場合、ストレージデバイス２０で行われたＰｈｙＢの異常判定の判定結果に基づき、ＰｈｙＢの異常が解消しているか否かを判定する。
ＰｈｙＢの異常が解消している場合（Ｓ４０３：ＹＥＳ）、ホストシステム１０は、その信号の出力電圧で、ストレージデバイス２０の運用を継続する。一方で、ＰｈｙＢの異常が解消していない場合（Ｓ４０３：ＮＯ）、ホストシステム１０の異常時処理部６２は、ホストシステム１０の信号の出力電圧が許容される最大であるか否かを判定する（Ｓ４０４）。
ホストシステム１０の信号の出力電圧が最大でない場合（Ｓ４０４：ＮＯ）、異常時処理部６２は、Ｓ４０１の処理に戻り、Ｓ４０１からＳ４０３の処理を繰り返す。一方で、ホストシステム１０の信号の出力電圧が最大である場合（Ｓ４０４：ＹＥＳ）、異常時処理部６２は、通信速度の調整によるストレージデバイス２０の運用継続を試みる。
すなわち、ホストシステム１０の異常時処理部６２は、通信速度が許容される最低速でない限り、通信速度を１段階下げる（Ｓ４１１）。例えばＳＡＳでは、通信速度として、１．５Ｇｂｐｓ、３Ｇｂｐｓ、６Ｇｂｐｓ、および１２Ｇｂｐｓが規定されている。例えば、１２Ｇｂｐｓの通信速度で通信している状態でＰｈｙＢに異常があると判定された場合、異常時処理部６２は、通信速度を６Ｇｂｐｓに引き下げる。
ストレージデバイス２０は、通信速度が引き下げられた場合、その通信速度に基づいてＤＦＥ回路３３のパラメータＣ０〜ＣＮを調整する。ストレージデバイス２０の情報出力部５１３は、調整されたＤＦＥ回路３３に関する情報を、ホストシステム１０に送信する。「調整されたＤＦＥ回路３３に関する情報」とは、例えば、調整されたＤＦＥ回路３３のパラメータＣ０〜ＣＮの値でもよいし、調整されたＤＦＥ回路３３のパラメータＣ０〜ＣＮの値に基づくＰｈｙＢの異常判定の判定結果でもよい。
ホストシステム１０の異常検出部６１は、調整されたＤＦＥ回路３３に関する情報をストレージデバイス２０から取得する（Ｓ４１２）。異常検出部６１は、調整されたＤＦＥ回路３３に関する情報に基づき、ＰｈｙＢの異常が解消しているか否かを判定する（Ｓ４１３）。例えば、異常検出部６１は、調整されたＤＦＥ回路３３に関する情報として調整されたＤＦＥ回路３３のパラメータＣ０〜ＣＮの値を取得した場合、そのパラメータＣ０〜ＣＮの値に基づき、ＰｈｙＢの異常が解消しているか否かを判定する。また、異常検出部６１は、調整されたＤＦＥ回路３３に関する情報としてＰｈｙＢの異常判定の判定結果を取得した場合、ストレージデバイス２０で行われたＰｈｙＢの異常判定の判定結果に基づき、ＰｈｙＢの異常が解消しているか否かを判定する。
ＰｈｙＢの異常が解消している場合（Ｓ４１３：ＹＥＳ）、ホストシステム１０は、その通信速度で、ストレージデバイス２０の運用を継続する。一方で、ＰｈｙＢの異常が解消していない場合（Ｓ４１３：ＮＯ）、ホストシステム１０の異常時処理部６２は、通信速度が許容される最低速であるか否かを判定する（Ｓ４１４）。
通信速度が最低速でない場合（Ｓ４１４：ＮＯ）、異常時処理部６２は、Ｓ４１１の処理に戻り、Ｓ４１１からＳ４１３の処理を繰り返す。一方で、通信速度が最低速である場合（Ｓ４１４：ＹＥＳ）、異常時処理部６２は、異常時処理部６２は、ストレージデバイス２０の運用の継続が困難と判断し、情報処理システム１を安全側に遷移させる所定の動作を行う（Ｓ４１５）。所定の動作は、例えば、ストレージデバイス２０の運用停止、ストレージデバイス２０に対する処理の抑制、およびホストシステム１０とストレージデバイス２０との接続状態の解除のうち少なくともいずれか１つである。
このような構成によれば、第１の実施形態と同様に、ストレージデバイス２０のＰｈｙＢの異常を検出することに適したストレージデバイス２０、ホストシステム１０、および情報処理システム１を提供することができる。また、本実施形態によれば、情報処理システム１の運用コストを抑えたい場合に、ストレージデバイス２０の可用性を高めることができる。
例えば、ＰｈｙＢに異常があると判定された場合であっても、実際にはＰｈｙＢに異常が無く、ストレージデバイス２０に届くホストシステム１０の信号の電圧レベルが何らかの理由で低くなっている可能性がある。そのため、本実施形態の異常時処理部６２は、ＰｈｙＢに異常があると判定された場合に、ホストシステム１０から送信される信号の出力電圧を高める。このような構成であれば、ストレージデバイス２０に届く信号の電圧レベルを高めることで、ストレージデバイス２０を安全に継続して運用することができる。
また、ＰｈｙＢに異常があると判定された場合であっても、通信速度を下げた場合、ＰｈｙＢの動作が改善する場合がある。そのため、本実施形態の異常時処理部６２は、ＰｈｙＢに異常があると判定された場合に、通信速度を低下させる。
なお、上述したホストシステム１０から送信される信号の出力電圧を高める動作と、通信速度を下げる動作は、実施される順序が逆でもよい。また、ホストシステム１０から送信される信号の出力電圧を高める動作と、通信速度を下げる動作は、いずれか一方のみが実施されてもよい。
ここで、ＰｈｙＢに異常があると判定される可能性は、通信速度が速くなるほど高くなる。そこで、ホストシステム１０は、例えば、ある一定以上の通信速度（例えば、１２Ｇｂｐｓよりも速い通信速度）でストレージデバイス２０と通信している状態で、ＰｈｙＢに異常があると判定された場合、通信速度を低下（例えば、１２Ｇｂｐｓ以下の通信速度）に低下させてもよい。このような動作を行うことで、ストレージデバイス２０の可用性を高めることができる。
以上、いくつかの実施形態および変形例について説明したが、実施形態は、上記例に限定されない。例えば、「受信回路」は、ＤＦＥ回路３３を含むものに限定されない。例えば、ＰｈｙＢは、８ビットと１０ビットとの間でデータを変換する回路（いわゆる８Ｂ１０Ｂ回路）を有してもよい。この回路は、異常が発生した場合、回路上で電荷が偏ることがある。この場合、受信回路情報マネージャ５１は、ランニングディスパリティ（ＲＤ：Running Disparity）に基づき、電荷の偏りを検出する。エラー発生頻度検出部６１２は、電荷の偏り程度が閾値を超えた場合にエラーを判定し、エラーの数をカウントする。そして、受信回路異常判定部６１３は、電荷の偏りに関するエラーに基づき、受信回路の異常判定を行う。このような構成によってもストレージデバイス２０のＰｈｙＢの異常を検出することに適したストレージデバイス２０、ホストシステム１０、および情報処理システム１を提供することができる。電荷の偏りを示す情報、または上記エラーの数に関する情報は、「受信回路の状態に関する情報」の一例である。なおこれらの場合でも、エラー発生頻度検出部６１２および受信回路異常判定部６１３は、ホストシステム１０に設けられてもよく、ストレージデバイス２０に設けられてもよい。
以上説明した少なくともひとつの実施形態によれば、ストレージデバイスは、受信回路の状態に関する情報をホストシステムに出力する情報出力部を有する。このような構成によれば、受信回路の異常を検出することに適したストレージデバイスを提供することができる。
以下、いくつかのストレージデバイス、ホストシステム、および情報処理システムについて付記する。
［１］ホストシステムから送信された信号を受信する受信回路と、
前記受信回路の状態に関する情報を前記ホストシステムに出力する情報出力部と、
を備えたストレージデバイス。
［２］、［１］に記載のストレージデバイスであって、
前記受信回路は、前記信号を補正する判定帰還型等化器を含み、
前記情報出力部は、前記受信回路の状態に関する情報として、前記信号の補正に用いられる前記判定帰還型等化器の１つ以上のパラメータの値と、前記判定帰還型等化器の１つ以上のパラメータの値に基づいて得られた情報とのうち少なくとも一方を出力する。
［３］、［２］に記載のストレージデバイスであって、
前記判定帰還型等化器の１つ以上のパラメータの値の履歴をログ情報として管理するマネージャをさらに備え、
前記情報出力部は、前記ログ情報と、前記ログ情報に基づいて得られた情報とのうち少なくとも一方を出力する。
［４］、［２］に記載のストレージデバイスであって、
前記判定帰還型等化器の１つ以上のパラメータの値に基づいて前記受信回路の異常判定を行う判定部をさらに備え、
前記情報出力部は、前記判定部により前記受信回路に異常があると判定された場合に、前記受信回路の異常を示す情報を前記ホストシステムに出力する。
［５］、［４］に記載のストレージデバイスであって、
前記判定部は、前記判定帰還型等化器の１つ以上のパラメータの値が、前記１つ以上のパラメータにそれぞれ対応して設定された１つ以上の第１閾値よりも大きい場合、または、前記１つ以上のパラメータにそれぞれ対応して設定された１つ以上の第２閾値よりも小さい場合に、前記受信回路に異常があると判定する。
［６］、［４］に記載のストレージデバイスであって、
前記判定帰還型等化器の１つ以上のパラメータの値の履歴をログ情報として管理するマネージャをさらに備え、
前記判定部は、前記ログ情報と、前記ログ情報に基づいて得られた情報とのうち少なくとも一方に基づいて前記受信回路の異常判定を行う。
［７］、［６］に記載のストレージデバイスであって、
前記判定部は、前記判定帰還型等化器の１つ以上のパラメータの値が所定の範囲から外れた頻度または回数を検出し、前記１つ以上のパラメータが前記所定の範囲から外れた頻度または回数が閾値よりも大きい場合に、前記受信回路に異常があると判定する。
［８］、［４］に記載のストレージデバイスであって、
前記情報出力部は、前記ホストシステムからの要求を実行中または前記ホストシステムから要求を通知される前に前記判定部により前記受信回路に異常があると判定された場合に、前記要求に対する応答に前記受信回路の異常を示す情報を含める。
［９］ストレージデバイスが備えた受信回路の状態に関する情報を前記ストレージデバイスから取得する情報取得部と、
前記受信回路の状態に関する情報に基づき、前記受信回路の異常判定を行う判定部と、
を備えたホストシステム。
［１０］、［９］に記載のホストシステムであって、
前記受信回路は、前記ホストシステムから送信された信号を補正する判定帰還型等化器を含み、
前記情報取得部は、前記受信回路の状態に関する情報として、前記信号の補正に用いられる前記判定帰還型等化器の１つ以上のパラメータの値と、前記判定帰還型等化器の１つ以上のパラメータの値に基づいて得られた情報とのうち少なくとも一方を取得し、
前記判定部は、前記判定帰還型等化器の１つ以上のパラメータの値と、前記判定帰還型等化器の１つ以上のパラメータの値に基づいて得られた情報とのうち少なくとも一方に基づいて前記受信回路の異常判定を行う。
［１１］、［１０］に記載のホストシステムであって、
前記情報取得部は、前記判定帰還型等化器の１つ以上のパラメータの値と、前記判定帰還型等化器の１つ以上のパラメータの値に基づいて得られた情報とのうち少なくとも一方を前記ホストシステムに送信させる要求を前記ストレージデバイスに通知する。
［１２］、［９］に記載のホストシステムであって、
前記ホストシステムと前記ストレージデバイスとの接続動作時に、前記判定部により前記受信回路に異常があると判定された場合に、前記ホストシステムと前記ストレージデバイスとの接続状態を解除する異常時処理部をさらに備える。
［１３］、［９］に記載のホストシステムであって、
前記ホストシステムと前記ストレージデバイスとが接続された状態で、ある周期で前記判定部により前記受信回路の異常判定が行われて前記判定部により前記受信回路に異常があると判定された場合に、前記ストレージデバイスの運用停止、前記ストレージデバイスに対する処理の抑制、および前記ホストシステムと前記ストレージデバイスとの接続状態の解除のうち少なくともいずれか１つを行う異常時処理部をさらに備える。
［１４］、［９］に記載のホストシステムであって、
前記判定部により前記受信回路に異常があると判定された場合に、前記ホストシステムから送信される信号の出力電圧を高める異常時処理部をさらに備え、
前記判定部は、前記信号の出力電圧を高めた後に前記ストレージデバイスから得た前記受信回路の状態に関する情報に基づき、前記受信回路の異常判定を行う。
［１５］、［９］に記載のホストシステムであって、
前記判定部により前記受信回路に異常があると判定された場合に、前記ホストシステムと前記ストレージデバイスとの間の通信速度を低下させる異常時処理部をさらに備え、
前記判定部は、前記通信速度を低下させた後に前記ストレージデバイスから得た前記受信回路の状態に関する情報に基づき、前記受信回路の異常判定を行う。
［１６］受信回路を有したストレージデバイスと、
前記受信回路の状態に関する情報を前記ストレージデバイスから取得し、前記受信回路の状態に関する情報に基づいて前記受信回路の異常判定を行うホストシステムと、
を備えた情報処理システム。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
１…情報処理システム、１０…ホストシステム、２０…ストレージデバイス、３３…ＤＦＥ回路（判定帰還型等化器）、６２…異常時処理部、５１２…ログ情報マネージャ、５１３…情報出力部、６１３…受信回路異常判定部、Ｂ…Ｐｈｙ（受信回路）。

Claims (5)

  1. ホストシステムから送信された信号を受信する受信回路と、
    前記受信回路の状態に関する情報を前記ホストシステムに出力する情報出力部と、
    を備えたストレージデバイス。
  2. 前記受信回路は、前記信号を補正する判定帰還型等化器を含み、
    前記情報出力部は、前記受信回路の状態に関する情報として、前記信号の補正に用いられる前記判定帰還型等化器の１つ以上のパラメータの値と、前記判定帰還型等化器の１つ以上のパラメータの値に基づいて得られた情報とのうち少なくとも一方を出力する、
    請求項１に記載のストレージデバイス。
  3. 前記判定帰還型等化器の１つ以上のパラメータの値の履歴をログ情報として管理するマネージャをさらに備え、
    前記情報出力部は、前記ログ情報と、前記ログ情報に基づいて得られた情報とのうち少なくとも一方を出力する、
    請求項２に記載のストレージデバイス。
  4. ストレージデバイスが備えた受信回路の状態に関する情報を前記ストレージデバイスから取得する情報取得部と、
    前記受信回路の状態に関する情報に基づき、前記受信回路の異常判定を行う判定部と、
    を備えたホストシステム。
  5. 受信回路を有したストレージデバイスと、
    前記受信回路の状態に関する情報を前記ストレージデバイスから取得し、前記受信回路の状態に関する情報に基づいて前記受信回路の異常判定を行うホストシステムと、
    を備えた情報処理システム。
JP2017171577A 2017-09-06 2017-09-06 ストレージデバイス、ホストシステム、および情報処理システム Pending JP2019046389A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017171577A JP2019046389A (ja) 2017-09-06 2017-09-06 ストレージデバイス、ホストシステム、および情報処理システム
US15/905,804 US10635514B2 (en) 2017-09-06 2018-02-26 Storage device, host system, and information processing system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017171577A JP2019046389A (ja) 2017-09-06 2017-09-06 ストレージデバイス、ホストシステム、および情報処理システム

Publications (1)

Publication Number Publication Date
JP2019046389A true JP2019046389A (ja) 2019-03-22

Family

ID=65518798

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017171577A Pending JP2019046389A (ja) 2017-09-06 2017-09-06 ストレージデバイス、ホストシステム、および情報処理システム

Country Status (2)

Country Link
US (1) US10635514B2 (ja)
JP (1) JP2019046389A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020175720A1 (ko) * 2019-02-28 2020-09-03 엘지전자 주식회사 디지털 디바이스 및 그 제어 방법
JP2022049407A (ja) 2020-09-16 2022-03-29 キオクシア株式会社 情報処理システム、ストレージデバイス、およびキャリブレーション方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5490155A (en) * 1992-10-02 1996-02-06 Compaq Computer Corp. Error correction system for n bits using error correcting code designed for fewer than n bits
JP3344123B2 (ja) * 1994-11-16 2002-11-11 ヤマハ株式会社 データ受信装置
US5925144A (en) * 1997-03-13 1999-07-20 Western Digital Corporation Error correction code circuit that performs built-in self test
US6363511B1 (en) * 1998-03-31 2002-03-26 Stmicroelectronics N.V. Device and method for decoding data streams from storage media
JP2006031335A (ja) 2004-07-15 2006-02-02 Hitachi Ltd 情報処理システム及び方法
JP2006343822A (ja) 2005-06-07 2006-12-21 Fujitsu Ltd ライブラリ装置
JP4414399B2 (ja) 2006-01-30 2010-02-10 富士通株式会社 ディスク制御装置
JP5556371B2 (ja) * 2010-05-25 2014-07-23 セイコーエプソン株式会社 記憶装置、基板、液体容器、データ記憶部に書き込むべきデータをホスト回路から受け付ける方法、ホスト回路に対し電気的に接続可能な記憶装置を含むシステム
CN103870365A (zh) * 2012-12-11 2014-06-18 鸿富锦精密工业（深圳）有限公司 电子装置检测系统及方法

Also Published As

Publication number Publication date
US20190073255A1 (en) 2019-03-07
US10635514B2 (en) 2020-04-28

Similar Documents

Publication Publication Date Title
US9661350B2 (en) Methods and apparatus for error rate estimation
US10108574B2 (en) Electronic device, communication control circuit, and communication control method
US9558054B2 (en) Apparatus and method for detecting errors on a transmission path
US9898201B2 (en) Non-volatile memory device, and storage apparatus to reduce a read retry occurrence frequency and prevent read performance from lowering
KR20150135311A (ko) 에러 정정 로직을 갖는 메모리 디바이스
US9923740B2 (en) System aware transmitter adaptation for high speed serial interfaces
CN112817518A (zh) 存储器系统及其操作方法
JP2019046389A (ja) ストレージデバイス、ホストシステム、および情報処理システム
JP6691284B2 (ja) 情報処理装置、ストレージシステムおよび通信制御プログラム
US8782298B2 (en) Computing device and method for adjusting physical links of a SAS expander of the computing device
US11901961B2 (en) Interface circuit, memory controller and method for calibrating signal processing devices in an interface circuit of a memory controller
US8209450B2 (en) Maintenance operations using configurable parameters
US20230168958A1 (en) Interface circuit, memory controller and method for calibrating signal processing devices in an interface circuit
JP5930469B2 (ja) エラー検出に応答するためのシステム及び方法
EP2811483A2 (en) Methods and apparatus for error rate estimation
CN113535596A (zh) 均衡调整方法、均衡调整装置及计算机可读取存储介质
TWI824191B (zh) 均衡調整的電腦程式產品及方法以及裝置
TWI712050B (zh) 均衡調整的電腦程式產品及方法以及裝置
US20230040717A1 (en) Information processing system, storage device, and calibration method
TWI645298B (zh) 降低快閃儲存介面中傳收資料錯誤方法以及使用該方法的裝置
US20120119789A1 (en) Peak Detector Extension System
JP6626049B2 (ja) 制御装置、制御方法およびプログラム
JP5510679B2 (ja) ディスクアレイ装置、ディスクアレイシステム、障害経路特定方法、及びプログラム
TW202321915A (zh) 介面電路、記憶體控制器及用以校正於記憶體控制器之介面電路內之複數訊號處理裝置之方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20180912

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200916

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201006

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201207

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20210525