JP4414326B2 - 相変化記憶素子及びその製造方法 - Google Patents
相変化記憶素子及びその製造方法 Download PDFInfo
- Publication number
- JP4414326B2 JP4414326B2 JP2004357269A JP2004357269A JP4414326B2 JP 4414326 B2 JP4414326 B2 JP 4414326B2 JP 2004357269 A JP2004357269 A JP 2004357269A JP 2004357269 A JP2004357269 A JP 2004357269A JP 4414326 B2 JP4414326 B2 JP 4414326B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- phase change
- upper electrode
- oxide film
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000008859 change Effects 0.000 title claims description 91
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 239000011229 interlayer Substances 0.000 claims description 30
- 239000000758 substrate Substances 0.000 claims description 16
- 239000002184 metal Substances 0.000 claims description 15
- 150000004767 nitrides Chemical class 0.000 claims description 14
- 239000004065 semiconductor Substances 0.000 claims description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- 229920005591 polysilicon Polymers 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 2
- 238000005498 polishing Methods 0.000 claims description 2
- 239000010408 film Substances 0.000 description 117
- 239000010409 thin film Substances 0.000 description 10
- 238000000034 method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 2
- 150000004770 chalcogenides Chemical class 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 229910052714 tellurium Inorganic materials 0.000 description 2
- PORWMNRCUJJQNO-UHFFFAOYSA-N tellurium atom Chemical compound [Te] PORWMNRCUJJQNO-UHFFFAOYSA-N 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000003574 free electron Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Shaping switching materials
- H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8828—Tellurides, e.g. GeSbTe
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Description
相変化記憶素子の長所はSOC(System On Chip)で製作しやすく、次世代メモリ半導体の中では生産コストが低いほうである。さらに、相変化記憶素子の処理速度は5nsと非常に速く、消費電力が少なく、動作温度の範囲は−196〜180℃と広い領域を有している。
図1に示すように、相変化薄膜を溶融温度(Melting Temperature:Tm)より高い温度で第1動作(First Operation;T1)時間加熱した後に冷却させれば、相変化薄膜は非晶質状態(Amorphous State)に変わる(符号Aの状態)。反対に、相変化薄膜を溶融温度(Tm)より低く結晶化温度(Crystallization Temperature:Tc)より高い温度で第1動作(T1)より長い第2動作(Second Operation:T2)時間加熱した後に冷却させれば、相変化薄膜は結晶質状態(Crystalline State)に変わる(符号Bの状態)。ここで、非晶質状態を有する相変化薄膜の比抵抗は結晶質状態を有する相変化薄膜の比抵抗より高い。
図2に示すように、従来の相変化記憶素子は下部電極3を含む半導体基板1上に層間絶縁膜5を形成する。次に、層間絶縁膜5をエッチングしてソース領域等と電気的に連結されるコンタクトプラグ7を形成した後に、コンタクトプラグ7を含んだ基板結果物上に相変化膜9を形成する。続いて、相変化膜9上に上部電極11を形成する。
前記下部電極及び上部電極は、ポリシリコン膜または金属膜より形成されることを特徴とする。
従って、相変化に必要とする電流量を減少させることにより、相変化記憶素子の速度を向上させることができる効果がある。
図3に示すように、本発明の相変化記憶素子は、その上面に下部パターン(図示していない)を含む半導体基板21上に下部パターンを覆うように層間絶縁膜22が形成され、層間絶縁膜22内に複数のコンタクトプラグ23が形成されており、コンタクトプラグ23上に複数の下部電極29が形成され、下部電極29間の層間絶縁膜22部分上に上部電極30が形成されている。下部電極29と上部電極30の間の層間絶縁膜22に、下部電極29及び上部電極30の側面と接するように第1酸化膜24が形成され、下部電極29と上部電極30の間の第1酸化膜24上に、下部電極29及び上部電極30の側面と接するように相変化膜25が形成され、下部電極29と上部電極30の間の相変化膜25上に、下部電極29及び上部電極30の側面と接するように窒化膜26が形成され、下部電極29と上部電極30の間の窒化膜26上に、下部電極29及び上部電極30の側面と接するように第2酸化膜27が形成されている。第2酸化膜27と下部電極29及び上部電極30上に上部電極30を露出させるコンタクトホール32が備えられた第3酸化膜31が形成されており、上部電極30とコンタクトするようにコンタクトホール32の内部及び第3酸化膜31上に金属配線33が形成されている。
まず、図4に示すように、その上面に下部パターン(図示していない)を備えた半導体基板21上に下部パターンを覆うように第1層間絶縁膜22を形成する。次に、第1層間絶縁膜22をエッチングして複数のコンタクトプラグ23を形成する。
22 層間絶縁膜
23 コンタクトプラグ
24 第1酸化膜
25 相変化膜
26 窒化膜
27 第2酸化膜
28 トレンチ
29 下部電極
30 上部電極
31 第3酸化膜
32 コンタクトホール
33 金属配線
Claims (5)
- 半導体基板と、
前記半導体基板上に形成された層間絶縁膜と、
前記層間絶縁膜内に形成された複数のコンタクトプラグと、
前記コンタクトプラグ上に形成された複数の下部電極と、
前記下部電極間の層間絶縁膜部分上に形成された上部電極と、
前記下部電極と上部電極の間の前記層間絶縁膜に、下部電極及び上部電極の側面と接するように形成された第1酸化膜と、
前記下部電極と上部電極の間の前記第1酸化膜上に、下部電極及び上部電極の側面と接するように形成された相変化膜と、
前記下部電極と上部電極の間の前記相変化膜上に、下部電極及び上部電極の側面と接するように形成された窒化膜と、
前記下部電極と上部電極の間の前記窒化膜上に、下部電極及び上部電極の側面と接するように形成された第2酸化膜と、
前記第2酸化膜と下部電極及び上部電極上に形成され、前記上部電極を露出させるコンタクトホールが備えられた第3酸化膜と、
前記上部電極とコンタクトするようにコンタクトホールの内部及び第3酸化膜上に形成された金属配線とを含むことを特徴とする相変化記憶素子。 - 前記相変化膜は、長軸方向に伸長したバー(bar)形態で形成されることを特徴とする請求項1記載の相変化記憶素子。
- 前記下部電極及び上部電極は、ポリシリコン膜または金属膜より形成されることを特徴とする請求項1記載の相変化記憶素子。
- 半導体基板を提供するステップと、
前記半導体基板上に層間絶縁膜を形成するステップと、
前記層間絶縁膜内に複数のコンタクトプラグを形成するステップと、
前記コンタクトプラグを含んだ層間絶縁膜上に第1酸化膜、相変化膜、窒化膜、及び第2酸化膜を順次形成するステップと、
前記コンタクトプラグ及び層間絶縁膜を露出させるトレンチが形成されるように前記第2酸化膜、窒化膜、相変化膜、及び第1酸化膜をパターニングするステップと、
前記トレンチを埋め込むように露出したコンタクトプラグと層間絶縁膜、及び第2酸化膜上に導電膜を形成するステップと、
前記第2酸化膜が露出するように導電膜を研磨して各コンタクトプラグとコンタクトする複数の下部電極と、隣り合う下部電極間に配置される上部電極とを同時に形成するステップと、
前記第2酸化膜と下部電極及び上部電極を含んだ基板結果物上に第3酸化膜を形成するステップと、
前記第3酸化膜をエッチングして前記上部電極を露出させるコンタクトホールを形成するステップと、
前記第3酸化膜上に露出した上部電極とコンタクトする金属配線を形成するステップとを有することを特徴とする相変化記憶素子の製造方法。 - 前記下部電極及び上部電極は、ポリシリコン膜または金属膜より形成されることを特徴とする請求項4記載の相変化記憶素子の製造方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040050068A KR100668823B1 (ko) | 2004-06-30 | 2004-06-30 | 상변환 기억 소자 및 그 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006019687A JP2006019687A (ja) | 2006-01-19 |
JP4414326B2 true JP4414326B2 (ja) | 2010-02-10 |
Family
ID=35514529
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004357269A Expired - Fee Related JP4414326B2 (ja) | 2004-06-30 | 2004-12-09 | 相変化記憶素子及びその製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7151300B2 (ja) |
JP (1) | JP4414326B2 (ja) |
KR (1) | KR100668823B1 (ja) |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2002033738A1 (fr) * | 2000-10-16 | 2002-04-25 | Hitachi, Ltd. | Dispositif a semi-conducteur et son procede de fabrication |
KR101006517B1 (ko) * | 2004-06-30 | 2011-01-07 | 주식회사 하이닉스반도체 | 상변화 기억 소자 및 그 제조방법 |
KR100650752B1 (ko) * | 2005-06-10 | 2006-11-27 | 주식회사 하이닉스반도체 | 상변환 기억 소자 및 그의 제조방법 |
KR100657972B1 (ko) | 2005-10-28 | 2006-12-14 | 삼성전자주식회사 | 상변화 메모리 소자와 그 동작 및 제조 방법 |
TWI284389B (en) * | 2005-12-28 | 2007-07-21 | Ind Tech Res Inst | Phase change memory (PCM) device and fabricating method thereof |
US7714315B2 (en) * | 2006-02-07 | 2010-05-11 | Qimonda North America Corp. | Thermal isolation of phase change memory cells |
US7646006B2 (en) | 2006-03-30 | 2010-01-12 | International Business Machines Corporation | Three-terminal cascade switch for controlling static power consumption in integrated circuits |
US20070249086A1 (en) * | 2006-04-19 | 2007-10-25 | Philipp Jan B | Phase change memory |
DE102006026718A1 (de) * | 2006-06-08 | 2007-12-13 | Infineon Technologies Ag | Verfahren zum Erzeugen einer Speichervorrichtung mit mindestens einer Speicherzelle, insbesondere einer Phasenwechselspeicherzelle und Speichervorrichtung |
JP4257352B2 (ja) | 2006-08-22 | 2009-04-22 | エルピーダメモリ株式会社 | 半導体記憶装置及び半導体記憶装置の製造方法 |
US7479671B2 (en) * | 2006-08-29 | 2009-01-20 | International Business Machines Corporation | Thin film phase change memory cell formed on silicon-on-insulator substrate |
US7541609B2 (en) * | 2006-11-17 | 2009-06-02 | International Business Machines Corporation | Phase change memory cell having a sidewall contact |
KR101390340B1 (ko) * | 2007-09-11 | 2014-05-07 | 삼성전자주식회사 | 다중 레벨 메모리 장치 및 그 동작 방법 |
US7838861B2 (en) * | 2007-09-17 | 2010-11-23 | Qimonda Ag | Integrated circuits; methods for manufacturing an integrated circuit and memory module |
KR100881507B1 (ko) * | 2007-11-06 | 2009-02-05 | 주식회사 동부하이텍 | 상변화 메모리 소자의 제조방법 |
KR101418434B1 (ko) | 2008-03-13 | 2014-08-14 | 삼성전자주식회사 | 비휘발성 메모리 장치, 이의 제조 방법, 및 이를 포함하는프로세싱 시스템 |
US8284596B2 (en) | 2008-06-09 | 2012-10-09 | Qimonda Ag | Integrated circuit including an array of diodes coupled to a layer of resistance changing material |
JP5378722B2 (ja) * | 2008-07-23 | 2013-12-25 | ルネサスエレクトロニクス株式会社 | 不揮発性記憶装置およびその製造方法 |
US8031518B2 (en) * | 2009-06-08 | 2011-10-04 | Micron Technology, Inc. | Methods, structures, and devices for reducing operational energy in phase change memory |
CN103794719A (zh) * | 2014-01-15 | 2014-05-14 | 上海新储集成电路有限公司 | 一种平面相变存储器存储单元的结构及其制备方法 |
KR101671860B1 (ko) * | 2015-07-20 | 2016-11-03 | 서울대학교산학협력단 | 터널링 절연막이 삽입된 저항성 메모리 소자 및 이를 이용한 메모리 어레이와 그 제조방법 |
US11690305B2 (en) | 2021-06-09 | 2023-06-27 | International Business Machines Corporation | Phase change memory cell with an airgap to allow for the expansion and restriction of the PCM material |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5789758A (en) * | 1995-06-07 | 1998-08-04 | Micron Technology, Inc. | Chalcogenide memory cell with a plurality of chalcogenide electrodes |
KR100437458B1 (ko) * | 2002-05-07 | 2004-06-23 | 삼성전자주식회사 | 상변화 기억 셀들 및 그 제조방법들 |
KR100448908B1 (ko) * | 2002-09-03 | 2004-09-16 | 삼성전자주식회사 | 상전이 기억 소자 구조 및 그 제조 방법 |
US7049623B2 (en) * | 2002-12-13 | 2006-05-23 | Ovonyx, Inc. | Vertical elevated pore phase change memory |
US7323734B2 (en) * | 2003-02-25 | 2008-01-29 | Samsung Electronics Co., Ltd. | Phase changeable memory cells |
US7265050B2 (en) * | 2003-12-12 | 2007-09-04 | Samsung Electronics Co., Ltd. | Methods for fabricating memory devices using sacrificial layers |
KR100564608B1 (ko) * | 2004-01-29 | 2006-03-28 | 삼성전자주식회사 | 상변화 메모리 소자 |
-
2004
- 2004-06-30 KR KR1020040050068A patent/KR100668823B1/ko not_active IP Right Cessation
- 2004-11-30 US US10/999,357 patent/US7151300B2/en active Active
- 2004-12-09 JP JP2004357269A patent/JP4414326B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US7151300B2 (en) | 2006-12-19 |
JP2006019687A (ja) | 2006-01-19 |
KR100668823B1 (ko) | 2007-01-16 |
US20060003515A1 (en) | 2006-01-05 |
KR20060001051A (ko) | 2006-01-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4414326B2 (ja) | 相変化記憶素子及びその製造方法 | |
KR100639206B1 (ko) | 상변환 기억 소자 및 그 제조방법 | |
KR100481866B1 (ko) | 상변환 기억소자 및 그 제조방법 | |
KR100668824B1 (ko) | 상변환 기억 소자 및 그 제조방법 | |
KR100650761B1 (ko) | 상변환 기억 소자 및 그의 제조방법 | |
JP2006344976A (ja) | 相変化記憶素子及びその製造方法 | |
JP2015002283A (ja) | 半導体装置及びその製造方法 | |
JP2008103541A (ja) | 相変化メモリおよびその製造方法 | |
JP4955218B2 (ja) | 半導体装置 | |
KR101052860B1 (ko) | 상변환 기억 소자 및 그 제조방법 | |
KR101052861B1 (ko) | 상변환 기억 소자 및 그 제조방법 | |
KR100650718B1 (ko) | 상변환 기억 소자 및 그 제조방법 | |
KR100650719B1 (ko) | 상변환 기억 소자 및 그 제조방법 | |
JP2011216768A (ja) | 半導体装置およびその製造方法 | |
KR101052862B1 (ko) | 상변환 기억 소자 및 그 제조방법 | |
KR101052859B1 (ko) | 상변환 기억 소자 및 그 제조방법 | |
KR20060001050A (ko) | 상변환 기억 소자의 제조방법 | |
KR20060001049A (ko) | 상변환 기억 소자 및 그 제조방법 | |
KR101006515B1 (ko) | 상변환 기억 소자 및 그 제조방법 | |
KR20060001101A (ko) | 상변화 기억 소자 및 그 제조방법 | |
KR20060001088A (ko) | 상변환 기억 소자 및 그 제조방법 | |
KR20070036939A (ko) | 상변환 기억 소자 및 그의 제조방법 | |
KR20060001100A (ko) | 상변화 기억 소자 및 그 제조방법 | |
KR20070036976A (ko) | 상변환 기억 소자 및 그의 제조방법 | |
KR20070036940A (ko) | 상변환 기억 소자 및 그의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061214 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090708 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090714 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090925 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091020 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091119 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121127 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121127 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131127 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |