CN103794719A - 一种平面相变存储器存储单元的结构及其制备方法 - Google Patents
一种平面相变存储器存储单元的结构及其制备方法 Download PDFInfo
- Publication number
- CN103794719A CN103794719A CN201410018624.6A CN201410018624A CN103794719A CN 103794719 A CN103794719 A CN 103794719A CN 201410018624 A CN201410018624 A CN 201410018624A CN 103794719 A CN103794719 A CN 103794719A
- Authority
- CN
- China
- Prior art keywords
- phase
- insulating barrier
- phase change
- change material
- change memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
本发明提出一种平面相变存储器存储单元的结构及其制备方法，克服了现有相变存储器中相变存储单元的与CMOS逻辑工艺兼容难题，使用物理气相淀积技术，并省去了制备加热电极的步骤。这种结构制备过程中无需采用成本极高的金属有机物化学气相淀积技术或原子层淀积技术来生长相变材料，只需一般的物理气相淀积技术就能达到良好的性能。并且整个制备过程中相比逻辑CMOS工艺只增加一个掩膜，大大降低了生产成本和制造难度。对CMOS晶体管而言没有造成任何电路性能上的影响。
Description
技术领域
本发明涉及一种半导体器件结构及其制备技术，尤其涉及一种平面相变存储器存储单元的结构及其制备方法。
背景技术
相变存储器是一种新兴的非易失性存储器技术，它是通过电脉冲使相变材料在有序的晶态（电阻低）和无序的非晶态（电阻高）进行快速的转化从而实现数据的存储。相变存储器具有非易失性，速度快，更容易缩小到较小尺寸，可靠性高等特点，很可能是闪存技术的替代者。
为了能够使相变存储器和逻辑工艺兼容，一般采取的结构如图1所示。其中，1-相变材料层，2-相变存储单元的上电极或者晶体管的上连接孔，3-下连接孔，4-绝缘材料层，5-衬底，6-加热电极，7-晶体管掺杂的源区或者漏区，8-晶体管的栅极。这种立体结构的相变存储单元的单元面积可以做得很小，但是对工艺要求较高，一般需采用原子层淀积（ALD）技术，这种设备昂贵，一些老的制造工厂没有该设备。而且这种立体结构相比CMOS逻辑工艺基础上增加了3-10个掩膜（mask），这大大增加了生产成本。在用物理气相淀积或者原子层淀积方法生长相变材料（一般主要材料是锗、锑、碲的合成材料（Ge2Sb2Te5），多被称为GST）时，主要遇到以下瓶颈：（1）相变材料在CMOS逻辑工艺制备过程中会发生体积收缩，会影响后道金属互连层的连通率；（2）如图1所示的这种结构CMOS晶体管和没有相变存储器工艺前相比增加了上连接孔2和下连接孔3，对晶体管的性能有影响，特别是在高速逻辑电路中，基于纯CMOS工艺的单元库需要重新生成。
中国专利（公开号：CN102194993A）公开了一种相变存储器存储单元的制作方法：在第一氧化硅层的表面沉积氮氧化硅层和第二氧化硅层；刻蚀第二氧化硅层形成第一通孔，以显露出氮氧化硅层；在第一通孔内沉积氮化硅层，以形成侧壁间隔；刻蚀第一通孔底部的氮化硅层、氮氧化硅层和第一氧化硅层形成第二通孔；在第二通孔内部沉积Ti/TiN和金属钨层；回刻金属钨层至第二通孔内剩余金属钨的高度高于预定高度，所述预定高度位于第一氧化硅层和第二氧化硅层之间；采用气体SF6、Cl2和BCl3，回刻Ti/TiN和金属钨至金属钨的高度达到预定高度，而Ti/TiN与金属钨的高度相平或高于金属钨的高度；在第二通孔内填充相变层。该方法提高了相变存储器相变层的填充能力。
中国专利（公开号：CN102315386A）公开了一种相变存储器存储单元的制作方法，该方法包括：在第一绝缘层中形成底电极后，依次沉积氮化硅层和低介电常数材料层；图案化低介电常数材料层与氮化硅层，形成孔洞，所述孔洞出露底电极的接触面，在所述孔洞内沉积第一相变材料；采用等离子轰击方法预清理所述第一相变材料至出露所述底电极接触面后，沉积第二相变材料填充孔洞；抛光所沉积的第二相变材料至孔洞表面，形成相变层；在相变层上形成顶电极，所述顶电极形成于第二绝缘层中。本发明提供的方法避免了预清理过程出现的局部放电现象，且使得最终制作的相变存储器存储单元不会损坏。
发明内容
本发明克服了现有相变存储器中相变存储单元的与CMOS逻辑工艺兼容难题，基于物理气相淀积技术，提出一种平面存储单元的结构，并省去了制备加热电极的步骤。这种结构制备过程中无需采用成本极高的金属有机物化学气相淀积技术或原子层淀积技术来生长相变材料，只需一般的物理气相淀积技术就能达到良好的性能。并且整个制备过程中相比逻辑CMOS工艺只增加一个掩膜，大大降低了生产成本和制造难度。对CMOS晶体管而言没有造成任何电路性能上的影响。
一种平面相变存储器存储单元的结构，包括一设置有器件结构的衬底，一设置于所述衬底上的含有下连接孔的介质层，其特征在于，还包括：
一设置在所述介质层上的下绝缘层；
设置于所述下绝缘层的部分表面上的由相变材料层、上绝缘层和绝缘包裹层组成的复合层；
设置于所述下绝缘层的另一部分表面上的绝缘包裹层；
分别贯穿所述复合层和所述绝缘包裹层的位于所述下连接孔上方的互连通孔，所述复合层内的互联通孔中设有金属互连层，所述金属互连层与所述下连接孔和所述相变材料层连接；
上述平面相变存储器存储单元的结构，其特征在于，还包括设置于所述复合层、所述互连通孔的侧壁和底部以及所述绝缘包裹层上的种晶层，所述金属位于所述互连通孔内的所述种晶层上表面。
一种平面相变存储器存储单元的制备方法，其特征在于，所述方法包括；
步骤1：提供一设置有器件结构的衬底，在所述衬底上表面形成含有下连接孔的介质层，在所述介质层上表面依次沉积下绝缘层、相变材料层和上绝缘层；
步骤2：刻蚀部分所述上绝缘层和所述相变材料层至所述下绝缘层的部分表面上，剩余的上绝缘层和相变材料层形成复合层；
步骤3：在所述复合结构和所述下绝缘层的另一部分表面上淀积一层绝缘包裹层，并用化学机械抛光把所述绝缘包裹层表面抛平；
步骤4：刻蚀位于所述下连接孔上方的所述绝缘包裹层、所述复合结构和所述下绝缘层形成互连通孔；
步骤5：在所述绝缘包裹层、所述互连通孔的侧壁和底部上淀积形成一种晶层；
步骤6：用金属将所述互连通孔填满，使所述下连接孔和所述相变材料层连接，再采用化学机械抛光露出所述绝缘包裹层上的种晶层，得到平面相变存储器存储单元。
上述平面相变存储器存储单元的制备方法，其特征在于，所述上绝缘层和下绝缘层的材料是Si3N4，所述相变材料层采用相变材料GST,厚度为2nm-50nm。
上述平面相变存储器存储单元的制备方法，其特征在于，所述绝缘包裹层的材料为SiO2，Si3N4或二者组合或低介电常数材料。
上述平面相变存储器存储单元的制备方法，其特征在于，步骤一和步骤三中的制备方法为物理沉积，化学沉积或旋涂法。
上述平面相变存储器存储单元的制备方法，其特征在于，所述种晶层的沉积材料为氮化钛或者氮化钽，也可以先沉积一层氮化钛再沉积一层氮化钽。
上述平面相变存储器存储单元的制备方法，其特征在于，所述金属可以是W，Cu，Ti，Al等金属材料或TiN，TiSiN等合金材料或金属材料与非金属材料的组合。
上述平面相变存储器存储单元的制备方法，其特征在于，在所述步骤2中形成所述复合层后，在所述相变材料和所述上绝缘层的侧壁设有封边，阻隔所述相变材料层的裸露部分不与外界接触。
本发明具有如下技术优势：
1、提出一种平面存储单元的结构，并省去了制备加热电极的步骤。
2、这种结构制备过程中无需采用成本极高的金属有机物化学气相淀积技术或原子层淀积技术来生长相变材料，只需一般的物理气相淀积技术就能达到良好的性能。
3、整个制备过程中相比逻辑CMOS工艺只增加一个掩膜，大大降低了生产成本和制造难度。对CMOS晶体管而言没有造成任何电路性能上的影响。
附图说明
构成本发明的一部分的附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1传统相变存储器中存储单元的结构示意图；
图2本发明相变存储单元的平面结构俯视图；
图3本发明标准COMS工艺的示例图1；
图4本发明制备相变存储器平面存储单元的步骤一示例图；
图5本发明制备相变存储器平面存储单元的步骤二示例图1；
图6本发明制备相变存储器平面存储单元的步骤二示例图2；
图7本发明制备相变存储器平面存储单元的步骤二示例图3；
图8本发明制备相变存储器平面存储单元的步骤三示例图；
图9本发明制备相变存储器平面存储单元的步骤四示例图；
图10本发明制备相变存储器平面存储单元的步骤五示例图；
图11本发明制备相变存储器平面存储单元的步骤六示例图。
具体实施方式
结合以下具体实施例和附图，对本发明作进一步的详细说明。实施本发明的过程、条件、实验方法等，除以下专门提及的内容之外，均为本领域的普遍知识和公知常识，本发明没有特别限制内容。
如图1-11所示，其中，1-相变材料层，3-下连接孔，4-介质层SiO2或者SiNx，5-衬底，6-加热电极，7-晶体管掺杂的源区或者漏区，8-晶体管的栅极,9-下绝缘层Si3N4，10-上绝缘层Si3N4，11-封边，12-种晶层，13-金属互连层，14-相变区，15-绝缘区，16-绝缘包裹层，17-互连通孔，19-复合层，这种平面结构只需要用物理汽相淀积就可以很好的生长出来，相变材料层1厚度可在2nm-20nm之间。
实施例一：
图1为传统相变存储器中存储单元的结构示意图，图2和图11为本发明平面相变存储器存储单元的结构示意图，
如图2所示，相变材料层1的两端为矩形环的形状，相变材料层1矩形环的中空部设有矩形的金属互连层13，相变材料层1的中间部分18从两端到中间逐渐变窄，由于中间部分18的中心最窄电阻率也是最高的，当对相变材料层1进行通电加热时，中间部分的中心18温度达到最高点，因此本发明这种平面的存储单元能够自行加热，而不需要额外的加热电极，大大节省了工艺成本。这种结构相变材料层1与金属互连层13在同一层内，是完全的平面结构。
如图11所示，一种平面相变存储器存储单元的结构，包括一设置有器件结构（未图示）的衬底5，衬底5还包括晶体管掺杂的源区或者漏区7，一含有下连接孔3和晶体管栅极8的介质层4设置于该衬底5的上表面，一复合层19设置在介质层4的上表面，其中，所述复合层19设有相变材料层1和金属互连层13，若干个金属互连层13位于复合层19的若干个互联通孔17中，互联通孔17从复合层的上表面贯穿所述复合层与下连接孔3及相变材料层1连接，下连接孔3从介质层4上表面贯穿整个介质层4，通过下连接孔3可使金属互连层13一直连通到衬底5内部的晶体管掺杂的源区或者漏区7或连通到介质层4内部的晶体管栅极8。
另外，介质层4上表面设有一层下绝缘层9，下绝缘层9的上表面还包括相变区14和绝缘区15，下绝缘层9上表面的相变区14设有相变材料层1，所述相变材料层1上表面又设有一层上绝缘材料层10，在绝缘区15和所述上绝缘层10的上方设有绝缘包裹层16，绝缘包裹层16完全包围相变材料层1和上绝缘层10，并完全覆盖在上绝缘层9和下绝缘层10的上表面。
在相变材料层1和所述上绝缘层10的侧壁设有封边11，封边11的底面和下绝缘层9接触，封边11可以阻隔相变材料层1的裸露部分不与外界接触。
在所述复合层19上表面以及若干个所述互联通孔17的内壁和底部通过物理气相沉积形成一层种晶层12，种晶层12一方面可以改善相变材料层1与金属材料构成的金属互连层的接触，一方面也可以隔离相变材料层1，避免相变材料污染硅片。
实施例二：
如图3-11所示，一种平面相变存储器存储单元的形成方法，本发明制备相变存储器平面存储单元可以做在金属互连层的任一层中，具体实施方式包括以下步骤：
步骤一：如图3所示，相变存储器平面存储单元的制备以标准CMOS工艺为基础的，在图3的基础上，再沉积一层下绝缘层9，下绝缘层9的材料可以是Si3N4，紧接着沉积相变材料层1，相变材料为GST，厚度可在2nm-50nm，然后再沉积一层上绝缘层10，上绝缘层10的材料可以是Si3N4，如图4所示，沉积下绝缘层9，相变材料层1及上绝缘层10的制备方法可以是物理沉积（PVD），化学沉积（CVD）或旋涂法。相变材料夹在两层绝缘层之间可以防止相变材料层被污染。
步骤二：在步骤一的基础上通过光刻图形转移的方式制备平面相变材料存储单元，这是本发明唯一增加的一层掩膜，刻蚀绝缘区上方的上绝缘层10和相变材料层1，结果如图5所示，俯视图如图6所示，由于上绝缘层包裹住相变材料层，所以俯视图只能看到上绝缘层10。为防止图5中的裸露部分20污染硅片，可增加封边11，封边完全覆盖在裸露部分20的表面，封边11的下表面和下绝缘层9的上表面接触，绝缘包裹层16完全包围相变材料层1和上绝缘层10，如图7所示。
步骤三：在步骤二的基础上，在上绝缘层10和绝缘区15的上方沉积一层绝缘包裹层16，此材料可以是SiO2，Si3N4或二者组合或低介电常数材料，制备方法可以是物理沉积（PVD），化学沉积（CVD）或旋涂法。采用化学机械抛光把绝缘包裹层16抛平，如图8所示。
步骤四：削薄绝缘包裹层16，通过光刻图形转移的方式制备光刻掩膜并利用干法刻蚀复合层16形成若干个互连通孔17如图9所示。
步骤五：采用物理气相淀积方法形成一层种晶层12，沉积材料可以是氮化钛（TiN）或者氮化钽（TaN），也可以先沉积一层TiN再沉积一层氮化钽，如图10所示。种晶层23一方面可以改善相变材料层与金属互连层的接触，一方面也可以隔离相变材料层以避免相变材料污染硅片。
步骤六：用金属将互连通孔填满形成金属互连层13，连接下连接孔3和相变材料层1。金属互连层13材料可以是W，Cu，Ti，Al等金属材料或TiN，TiSiN等合金材料或金属材料与非金属材料的组合。再用化学机械抛光露出的金属互连层13，该平面相变存储单元的结构就完成了，如图11所示。此后可使用标准CMOS工艺制备其他金属互连层。
以上所述仅为本发明较佳的实施例，并非因此限制本发明的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本发明说明书及图示内容所做出的等同替换和显而易见的变化所得到的方案，均应当包含在本发明的保护范围内。
Claims (8)
1.一种平面相变存储器存储单元的结构，包括一设置有器件结构的衬底，一设置于所述衬底上的含有下连接孔的介质层，其特征在于，还包括：
一设置在所述介质层上的下绝缘层；
设置于所述下绝缘层的部分表面上的由相变材料层、上绝缘层和绝缘包裹层组成的复合层；
设置于所述下绝缘层的另一部分表面上的绝缘包裹层；
分别贯穿所述复合层和所述绝缘包裹层的位于所述下连接孔上方的互连通孔，所述复合层内的互联通孔中设有金属互连层，所述金属互连层与所述下连接孔和所述相变材料层连接。
2.如权利要求1所述的平面相变存储器存储单元的结构，其特征在于，还包括设置于所述复合层、所述互连通孔的侧壁和底部以及所述绝缘包裹层上的种晶层，所述金属位于所述互连通孔内的所述种晶层上表面。
3.一种平面相变存储器存储单元的制备方法，其特征在于，所述方法包括：
步骤1：提供一设置有器件结构的衬底，在所述衬底上表面形成含有下连接孔的介质层，在所述介质层上表面依次沉积下绝缘层、相变材料层和上绝缘层；
步骤2：刻蚀部分所述上绝缘层和所述相变材料层至所述下绝缘层的部分表面上，剩余的上绝缘层和相变材料层形成复合层；
步骤3：在所述复合结构和所述下绝缘层的另一部分表面上淀积一层绝缘包裹层，并用化学机械抛光把所述绝缘包裹层表面抛平；
步骤4：刻蚀位于所述下连接孔上方的所述绝缘包裹层、所述复合结构和所述下绝缘层形成互连通孔；
步骤5：在所述绝缘包裹层、所述互连通孔的侧壁和底部上淀积形成一种晶层；
步骤6：用金属将所述互连通孔填满，使所述下连接孔和所述相变材料层连接，再采用化学机械抛光露出所述绝缘包裹层上的种晶层，得到平面相变存储器存储单元。
4.如权利要求3所述的平面相变存储器存储单元的制备方法，其特征在于，所述上绝缘层和下绝缘层的材料是Si3N4，所述相变材料层采用相变材料GST,厚度为2nm-50nm。
5.如权利要求3所述的平面相变存储器存储单元的制备方法，其特征在于，所述绝缘包裹层的材料为低介电常数材料。
6.如权利要求3所述的平面相变存储器存储单元的制备方法，其特征在于，步骤1和步骤3中的制备方法均为物理沉积，化学沉积或旋涂法。
7.如权利要求3所述的平面相变存储器存储单元的制备方法，其特征在于，所述种晶层的沉积材料为氮化钛或者氮化钽，或先沉积一层TiN再沉积一层氮化钽。
8.如权利要求5所述的平面相变存储器存储单元的制备方法，其特征在于，在所述步骤2中形成所述复合层后，在所述相变材料和所述上绝缘层的侧壁设有封边，阻隔所述相变材料层的裸露部分不与外界接触。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410018624.6A CN103794719A (zh) | 2014-01-15 | 2014-01-15 | 一种平面相变存储器存储单元的结构及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410018624.6A CN103794719A (zh) | 2014-01-15 | 2014-01-15 | 一种平面相变存储器存储单元的结构及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103794719A true CN103794719A (zh) | 2014-05-14 |
Family
ID=50670202
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410018624.6A Pending CN103794719A (zh) | 2014-01-15 | 2014-01-15 | 一种平面相变存储器存储单元的结构及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103794719A (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060003515A1 (en) * | 2004-06-30 | 2006-01-05 | Chang Heon Y | Phase-change memory device and method for manufacturing the same |
| CN101529595A (zh) * | 2006-08-25 | 2009-09-09 | 美光科技公司 | 自对准平面相变存储器元件及装置、采用所述元件及装置的系统以及形成所述元件及装置的方法 |
| US20110155985A1 (en) * | 2009-12-29 | 2011-06-30 | Samsung Electronics Co., Ltd. | Phase change structure, and phase change memory device |
-
2014
- 2014-01-15 CN CN201410018624.6A patent/CN103794719A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060003515A1 (en) * | 2004-06-30 | 2006-01-05 | Chang Heon Y | Phase-change memory device and method for manufacturing the same |
| CN101529595A (zh) * | 2006-08-25 | 2009-09-09 | 美光科技公司 | 自对准平面相变存储器元件及装置、采用所述元件及装置的系统以及形成所述元件及装置的方法 |
| US20110155985A1 (en) * | 2009-12-29 | 2011-06-30 | Samsung Electronics Co., Ltd. | Phase change structure, and phase change memory device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8415653B2 (en) | Single mask adder phase change memory element | |
| CN102089880B (zh) | 非易失性存储器器件的制造方法 | |
| US8395192B2 (en) | Single mask adder phase change memory element | |
| US8722455B2 (en) | Phase change memory structure having low-K dielectric heat-insulating material and fabrication method thereof | |
| CN103069603A (zh) | 单掩模相变存储器工艺集成 | |
| JP2006086526A (ja) | オボニック閾値スイッチを有する相変化メモリ | |
| US10103330B2 (en) | Resistance variable memory structure | |
| US8921818B2 (en) | Resistance variable memory structure | |
| US9691976B2 (en) | Interfacial cap for electrode contacts in memory cell arrays | |
| US7323357B2 (en) | Method for manufacturing a resistively switching memory cell and memory device based thereon | |
| US20130026436A1 (en) | Phase change memory electrode with sheath for reduced programming current | |
| US20130193402A1 (en) | Phase-change random access memory device and method of manufacturing the same | |
| CN105609631A (zh) | 相变化存储装置及其制造方法 | |
| KR20150108176A (ko) | 상변화층을 구비한 반도체 집적 회로 장치의 제조방법 | |
| KR101077158B1 (ko) | 상변화 메모리 장치의 제조 방법 | |
| CN106298481A (zh) | 相变存储器及其形成方法 | |
| CN103794719A (zh) | 一种平面相变存储器存储单元的结构及其制备方法 | |
| CN106997924A (zh) | 相变存储器及其制造方法和电子设备 | |
| KR20100097298A (ko) | 상변화 메모리 소자의 제조방법 | |
| US20200328347A1 (en) | Phase change memory | |
| CN105428524A (zh) | 制造相变化记忆体的方法 | |
| US20180090542A1 (en) | Phase-change memory cell | |
| US20240099164A1 (en) | Phase change memory cell | |
| CN102376883B (zh) | 相变存储器的制造方法 | |
| CN103839919A (zh) | 电极的制造方法、熔丝装置及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20140514 |