CN102089880B - 非易失性存储器器件的制造方法 - Google Patents
非易失性存储器器件的制造方法 Download PDFInfo
- Publication number
- CN102089880B CN102089880B CN2009801271116A CN200980127111A CN102089880B CN 102089880 B CN102089880 B CN 102089880B CN 2009801271116 A CN2009801271116 A CN 2009801271116A CN 200980127111 A CN200980127111 A CN 200980127111A CN 102089880 B CN102089880 B CN 102089880B
- Authority
- CN
- China
- Prior art keywords
- shadow mask
- mask layer
- conducting shell
- insulating barrier
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 239000004065 semiconductor Substances 0.000 claims abstract description 72
- 238000000034 method Methods 0.000 claims abstract description 46
- 230000004888 barrier function Effects 0.000 claims description 62
- 239000000463 material Substances 0.000 claims description 46
- 238000000151 deposition Methods 0.000 claims description 32
- 230000008021 deposition Effects 0.000 claims description 28
- 239000000203 mixture Substances 0.000 claims description 19
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 18
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 16
- 230000015572 biosynthetic process Effects 0.000 claims description 16
- 230000009969 flowable effect Effects 0.000 claims description 15
- 238000003860 storage Methods 0.000 claims description 15
- 235000012239 silicon dioxide Nutrition 0.000 claims description 9
- 239000000377 silicon dioxide Substances 0.000 claims description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 8
- 229920005591 polysilicon Polymers 0.000 claims description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 7
- 238000005498 polishing Methods 0.000 claims description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 7
- 229910044991 metal oxide Inorganic materials 0.000 claims description 6
- 150000004706 metal oxides Chemical class 0.000 claims description 6
- 239000000126 substance Substances 0.000 claims description 6
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 5
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 5
- 229910052799 carbon Inorganic materials 0.000 claims description 4
- 230000008020 evaporation Effects 0.000 claims description 4
- 238000001704 evaporation Methods 0.000 claims description 4
- 239000002131 composite material Substances 0.000 claims description 3
- 230000000694 effects Effects 0.000 claims description 3
- 239000012782 phase change material Substances 0.000 claims description 3
- 229920000642 polymer Polymers 0.000 claims description 3
- 238000004140 cleaning Methods 0.000 claims description 2
- 239000005380 borophosphosilicate glass Substances 0.000 claims 3
- 238000009413 insulation Methods 0.000 claims 3
- 239000010410 layer Substances 0.000 description 75
- 239000000758 substrate Substances 0.000 description 18
- 229920002120 photoresistant polymer Polymers 0.000 description 12
- 239000010936 titanium Substances 0.000 description 12
- 238000005530 etching Methods 0.000 description 11
- 239000004020 conductor Substances 0.000 description 10
- 229910052732 germanium Inorganic materials 0.000 description 9
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 9
- 239000010949 copper Substances 0.000 description 8
- 229910052721 tungsten Inorganic materials 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 239000012535 impurity Substances 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 239000010937 tungsten Substances 0.000 description 5
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 4
- 239000012790 adhesive layer Substances 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 238000001259 photo etching Methods 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- CVOFKRWYWCSDMA-UHFFFAOYSA-N 2-chloro-n-(2,6-diethylphenyl)-n-(methoxymethyl)acetamide;2,6-dinitro-n,n-dipropyl-4-(trifluoromethyl)aniline Chemical compound CCC1=CC=CC(CC)=C1N(COC)C(=O)CCl.CCCN(CCC)C1=C([N+]([O-])=O)C=C(C(F)(F)F)C=C1[N+]([O-])=O CVOFKRWYWCSDMA-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910004613 CdTe Inorganic materials 0.000 description 1
- 208000035126 Facies Diseases 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- AXQKVSDUCKWEKE-UHFFFAOYSA-N [C].[Ge].[Si] Chemical compound [C].[Ge].[Si] AXQKVSDUCKWEKE-UHFFFAOYSA-N 0.000 description 1
- 239000012190 activator Substances 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000002041 carbon nanotube Substances 0.000 description 1
- 229910021393 carbon nanotube Inorganic materials 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 239000004078 cryogenic material Substances 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910021389 graphene Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000011256 inorganic filler Substances 0.000 description 1
- 229910003475 inorganic filler Inorganic materials 0.000 description 1
- 239000012774 insulation material Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910000480 nickel oxide Inorganic materials 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 239000012766 organic filler Substances 0.000 description 1
- GNRSAWUEBMWBQH-UHFFFAOYSA-N oxonickel Chemical compound [Ni]=O GNRSAWUEBMWBQH-UHFFFAOYSA-N 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- SBIBMFFZSBJNJF-UHFFFAOYSA-N selenium;zinc Chemical compound [Se]=[Zn] SBIBMFFZSBJNJF-UHFFFAOYSA-N 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
- FAQYAMRNWDIXMY-UHFFFAOYSA-N trichloroborane Chemical compound ClB(Cl)Cl FAQYAMRNWDIXMY-UHFFFAOYSA-N 0.000 description 1
- -1 tungsten nitride Chemical class 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/7688—Filling of holes, grooves or trenches, e.g. vias, with conductive material by deposition over sacrificial masking layer, e.g. lift-off
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明公开一种半导体器件的制造方法，包括：形成被绝缘层(108)包围的立柱形状的半导体器件，使得绝缘层中的接触孔(111)露出半导体器件的上表面。该方法还包括在绝缘层(108)的上方形成荫罩层(302)，使得荫罩层(302)的一部分伸出在接触孔(111)的一部分上方，形成传导层使得传导层的第一部分(304)设置在在接触孔中露出的半导体器件的上表面上并且传导层的第二部分(306)设置在荫罩层上方，以及去除荫罩层(302)和传导层的第二部分(306)。
Description
相关申请的交叉引用
本申请要求2008年7月11日提交的美国专利申请No.12/216,924的优先权，其整体在此通过引证并入。
技术领域
本发明总体上涉及半导体器件处理的领域，具体地涉及一种非易失性存储器器件的制造方法。
背景技术
2004年9月29日提交的Herner等的美国专利申请No.10/955,549(对应于美国申请公布2005/0052915 A1)，在此通过引证并入，描述三维存储器阵列，其中存储器单元中的数据状态存储在立柱形状半导体面结型二极管的多晶半导体材料的电阻率状态中。在制造这种立柱形状二极管器件中使用移除法。该方法包括沉积一个或者多个硅、锗或者其他半导体材料层。接着蚀刻所沉积的半导体层以获得半导体立柱。SiO2层可以被用作立柱蚀刻的硬掩模并且之后被去除。接着，在立柱之间和顶部上沉积SiO2或者其他缝隙填充电介质材料。接着进行化学机械抛光(CMP)或者回蚀步骤以平面化缝隙填充电介质与立柱的上表面。
对于移除立柱制造工艺的额外描述，参见2004年12月17日提交的Herner等的美国专利申请No.11/015,824，“Nonvolatile Memory CellComprising a Reduced Height Vertical Diode”以及2007年7月25日提交的美国专利申请No.11/819,078。然而，在移除法中，半导体立柱的高度可能受到用作蚀刻掩模的薄且软的光刻胶限制。光刻胶掩模材料以比半导体材料慢的速率蚀刻，但是仍然蚀刻，并且当半导体蚀刻完成时一些掩模材料必须保留。当立柱之间的开口的纵横比增加和/或CMP处理或者缝隙填充层的回蚀去除所沉积的半导体材料的显著的厚度时，立柱蚀刻之后的氧化物缝隙填充步骤呈现工艺挑战。最后，随着立柱大小降低，通过移除法形成的立柱的机械强度也降低。
发明内容
本发明的一个实施方式提供一种半导体器件的制造方法，其中包括：形成被绝缘层包围的立柱形状的半导体器件，使得绝缘层中的接触孔露出所述半导体器件的上表面。该方法还包括在所述绝缘层的上方形成荫罩层，使得所述荫罩层的一部分伸出在所述接触孔的一部分上方，形成传导层使得所述传导层的第一部分设置在在所述接触孔中露出的所述半导体器件的上表面上并且所述传导层的第二部分设置在所述荫罩层上方，以及去除所述荫罩层和所述传导层的第二部分。
附图说明
图1a到图1h是例示根据本发明的实施方式的形成立柱器件的阶段的侧截面图；
图1i是根据本发明的实施方式的完成的立柱器件的三维图。
具体实施方式
本发明的一个实施方式提供一种半导体制造的方法，其通过形成被绝缘层包围的立柱形状的半导体器件使得绝缘层中的接触孔露出半导体器件的上表面。优选地但不必须，形成立柱形状的半导体器件的步骤包括选择性地将半导体材料沉积到绝缘层中的开口中，使得开口的低部分填充半导体材料并且开口的未填充的上部分形成接触孔。接着，在绝缘层上形成荫罩层，使得荫罩层的一部分伸出在接触孔的一部分的上方。优选地但不必须，形成荫罩层的步骤包括用可被PECVD覆盖的差步骤沉积绝缘荫罩层，其中绝缘荫罩层具有与绝缘层的组成不同的组成。接着，形成传导层，使得传导层的第一部分设置在在接触孔中露出的半导体器件的上表面上，传导层的第二部分设置在荫罩层上方。该方法还包括去除荫罩层和传导层的第二部分。
立柱器件可以包括任何合适的半导体器件的一部分，诸如二极管、晶体管等。优选地，立柱器件包括二极管，诸如p-i-n二极管。二极管优选地包括非易失性存储器器件的转向元件。如以下更详细描述，在传导层的第一部分上方的接触孔中还形成电阻率开关元件。在开关元件上方形成上电极。由于传导层是使用荫罩形成，位于接触孔的底部上的传导层的第一部分不沿着接触孔的侧壁延伸。因此，传导层不产生到上电极的短路。
图1a到图1i示出形成立柱器件的优选方法。
参照图1a，在衬底100上方形成器件。衬底100可以是本领域已知的任何半导体衬底，诸如单晶硅、诸如硅—锗或者硅—锗—碳的IV-IV化合物、IH-V化合物、H-VI化合物、这种衬底上方的外延层、或者任何其它半导体或者非半导体材料，诸如玻璃、塑料、金属或者陶瓷衬底。衬底可以包括之上制造的集成电路，诸如用于存储器器件的CMOS基的驱动电路。优选地在衬底100上方以及在衬底上方形成的任何驱动电路上方形成绝缘层102。绝缘层102可以是二氧化硅、氮化硅、高介电常数膜、Si-C-O-H膜、或者任何其它合适的绝缘材料。
在衬底100和绝缘层102上方形成第一电传导层200。传导层200可以包括本领域已知的任何传导材料，诸如钨、铜、钴、或者其合金。可选的粘合层，诸如TiN、Ti和/或Ta层，可以包括在绝缘层102和传导层之间以帮助传导层粘合到绝缘层102。例如，Ta粘合层可以用于Cu传导层，而TiN或者Ti粘合层可以用于W或者Al传导层。
在第一传导层200的顶部上形成障碍层202，诸如Ta、Ti、WN、TaN或者TiN层。如果第一传导层200的上表面是钨，则可以通过对钨的上表面渗氮在传导层200的顶部上形成氮化钨代替TiN。TiN或者Ti可以用作用于W或者Al传导层200的障碍层202，而Ta障碍层202可以用于Cu传导层200。例如，可以使用以下的传导层组合：Ti(底部)/Al/TiN(顶部)、或者Ti/TiN/Al/TiN、或者Ti/Al/TiW、或者这些层的任意组合。底部的Ti或者Ti/TiN层可以用作粘合层，Al层可以用作传导层200，并且位于顶部的TiN或者TiW层可以用作障碍层202以及用于对电极202构图的防反射涂层，用作随后的绝缘层108的CMP的可选的抛光阻挡材料，以及作为选择性半导体种子沉积衬底，如以下将描述的。
最后，使用任何合适的处理将传导层200和障碍层202。可以将传导层200和障碍层202构图为存储器器件的导轨形状的底部电极204。例如，可以代替地通过镶嵌方法形成电极204，其中通过任何合适的沉积方法在绝缘层102的凹槽中和绝缘层102的上表面上方形成至少传导层200，诸如通过溅射或者MOCVD。随后的平面化步骤，诸如化学机械抛光(CMP)步骤，从绝缘层102的上表面去除传导层200以将传导材料，诸如Cu、Al、或者W留在绝缘层102的凹槽中。接着通过选择性蚀刻，传导层200在绝缘层102中的下表面中的凹槽中凹陷。随后通过CMP将障碍层202平面化使得障碍层202保留在层102中的凹槽中的传导层202的部分上以完成下电极204。或者，可以在绝缘层202的上表面上和绝缘层102中的凹槽中顺序地沉积传导层200和障碍层202，随后是单个CMP平面化步骤以形成电极204。得到的结构在图1a中示出。
或者，可以通过构图和蚀刻处理而不是镶嵌处理形成电极204。在此情况下，在平坦表面上方顺序沉积层200和202，在障碍层202上方沉积光刻胶层，通过光刻对光刻胶层构图，以及接着使用所构图的光刻胶层作为掩模蚀刻层202和202以形成下电极204。接着使用标准处理技术去除光刻胶层。在下电极204周围形成绝缘层。
接着，转到图1b，在电极202上方沉积绝缘层108。绝缘层108可以是任意的电绝缘材料，诸如二氧化硅、氮化硅、氮氧化硅、或者其它有机或者无机高介电常数绝缘材料。可以通过在期望时间内CMP将绝缘层108平面化以获得平面表面。
接着将绝缘层108光刻地构图以形成延伸到并且露出电极204的障碍202的上表面的开口110。开口110应该具有与下方的电极204大致相同间距和大致相同宽度，使得在各个电极204的顶部上每个半导体立柱300(如以下将参照图1c描述的)。可以允许一些失对准。得到的结构在图1b中示出。
参照图1c，在每个电极204的障碍202部分上方的开口110中形成竖直的半导体立柱300。立柱的半导体材料可以是硅、锗、或者硅—锗合金，诸如富含锗的锗硅。取决于立柱器件300的期望最终用途，还可以使用其它半导体材料，诸如碳化硅、诸如GaAs、GaN等的HI-V族材料、以及诸如ZnSe、CdTe等的H-VI族材料。取决于沉积条件、随后的结晶退火等，半导体材料可以是多晶硅、非晶硅或者单晶硅。
优选地，将立柱300的半导体材料选择性地沉积到绝缘层108中的开口110中。例如，如图1c所示，可以通过在位于TiN障碍上方的薄的Si种子层上选择性地低压力化学蒸发沉积(LPCVD)选择性地沉积锗立柱300。例如，可以使用在此通过引证并入的2005年6月22日提交的美国专利11/159,031中描述的方法(公布为美国申请公布2006/0292301 A1)和2008年1月15日提交的美国申请No.12/007,780中描述的方法来沉积Ge立柱。优选地，选择性地沉积整个立柱300。然而，在较少优选的实施方式中，仅仅在种子层/TiN障碍上沉积的立柱300的大约第一20nm需要具有对二氧化硅的高选择性以防止二极管的侧壁短路，而可以非选择性地沉积立柱的剩余部分。
例如，可以通过在1Torr的压力和380℃流过500sccm的SiH4在TiN上沉积薄的Si种子层。接着阻止硅烷流，以及在相同温度和压力流过100seem的GeH4以沉积Ge。可以在380℃以下的温度沉积Ge，诸如在340℃。在10分钟的沉积之后，可以在位于TiN层上的Si种子成上沉积约40nm的锗。通过使用两步沉积，每个步骤在温度380℃或者以下进行，可以在TiN上而不在相邻的SiO2表面上选择性地沉积Ge。平面Ge膜的两步沉积的示例在S.B.Herner，Electrochemical and Solid-StateLetters，9(5)G161-G163(2006)中描述，其在此通过引证并入。优选地，在440℃以下的温度沉积硅种子层，以及在400℃以下的温度沉积锗立柱。可以对硅(诸如多晶硅或者非晶硅)或者其它半导体材料使用其它类似的选择沉积方法。可以使用遥控等离子体CVD处理以降低沉积温度。
优选地，半导体立柱300部分地填充每个开口110。换句话说，每个开口110的低部分选择性地用各个立柱300的半导体材料填充，而开口110的未填充的上部分保留作为接触孔111，其中露出各个立柱300的上部分。
或者，可以通过非选择沉积形成立柱300。例如，可以通过镶嵌型处理形成立柱300，其中在开口110中和绝缘层108的上表面上方形成立柱的半导体材料。接着通过回蚀或者CMP平面化半导体材料以将位于开口中的半导体立柱300保留。如果使用CMP平面化，则可以使用随后的凹陷蚀刻，诸如多晶硅或者多晶锗选择湿法蚀刻，以选择性地将开口110中的半导体立柱300凹陷以形成接触孔111。镶嵌型立柱形成方法在2008年1月15日提交的美国专利12/007,781中描述，并且在此通过引证并入。
在另一替代处理中，可以通过构图和蚀刻形成立柱300。在该方法中，在电极204上方形成一个或者多个半导体层。接着将半导体层光刻蚀刻为立柱300。接着在立柱300周围形成绝缘层108。如果期望，则可以使用随后的凹陷蚀刻以选择性地使开口110中的半导体立柱300凹陷以形成接触孔111。
在优选实施方式中，立柱300包括半导体面结型二极管。术语面结型二极管在此用于指代具有非欧姆传导属性、具有两个端电极、以及由在一个电极是p型并且在另一电极是n型的半导体材料制成的半导体器件。示例包括诸如齐纳二极管的p-n二极管和n-p二极管，其具有相接触的p型半导体材料和n型半导体材料，以及p-i-n二极管，其中本征(非掺杂)半导体材料夹在p型半导体材料和n型半导体材料之间。
可以通过选择沉积和掺杂二极管300的底部重掺杂区域112。可以沉积接着掺杂来沉积半导体材料，但优选地通过在硅或者锗的选择性CVD期间使提供例如非晶硅n型杂质原子的包含杂质的气体(例如添加到锗气体中的磷化氢气体的形式)流过在原地掺杂。重参杂区域112厚度优选地在大约10和大约80nm之间。
接着可以通过选择性CVD方法形成本征二极管区域114。本征区域114沉积可以在单独的CVD步骤期间进行或者通过在与区域112的沉积相同的CVD步骤期间关闭诸如磷化氢气体的掺杂气体的流动。本征区域114可以是在大约110和大约330纳米之间，优选地大约200nm厚度。可以接着进行可选的CMP处理以去除绝缘层108的顶部上的任何桥接的本征半导体处理，以及将表面平面化准备随后的光刻步骤。接着通过选择性CVD方法形成p型顶部区域116。可以从区域114沉积步骤在单独的CVD步骤期间，或者通过在与区域114沉积步骤相同的CVD步骤期间打开诸如三氯化硼的掺杂气体的流动来进行p型顶部区域116沉积。p型区域116可以是大约10和大约80nm厚度。可以接着进行可选的CMP处理以去除绝缘层108的顶部上的任何桥接的p型半导体，以及将表面平面化准备随后的光刻步骤。
或者，可以通过离子植入到本征区域114的上部区域形成p型区域116。P型杂质优选地是硼或者BF2。在沉积期间可以使用遥控等离子体辅助处理以激活杂质。p型区域116的形成完成立柱形状二极管300的形成。得到的结构在图1c中示出。
在所例示的示例中，底部区域112是N+(重掺杂n型)，顶部区域116是P+。然而，竖直立柱还可以包括其它结构。例如，底部区域112可以是P+，并且顶部区域116可以是N+。另外，中间区域可以有意地轻掺杂，或者其可以是本征的，或者不是有意地掺杂。非掺杂区域将不是优选地电中性的，而将总具有缺陷或者污染造成其类似轻微n掺杂或者p掺杂。可以认为这种二极管是p-i-n二极管。由此，可以形成P+/N-/N+、P+/P-/N+、N+/N-/P+、或者N+/P-/P+二极管。
立柱300的间距和宽度由开口110限定，并且可以按照期望改变。在一个优选实施方式中，立柱的间距(从一个立柱的中心到下一立柱的中心)是大约300nm，而立柱的宽度在大约100和大约150nm之间变化。在另一优选实施方式中，立柱的间距是大约260nm，并且立柱的宽度在大约90nm和130nm之间变化。总体上，立柱300优选地具有大致圆柱形形状，具有大约250nm或更少的直径的圆形或者近似圆形截面。
图1d例示器件制造方法的下一步骤。在绝缘层108上方形成荫罩层302使得荫罩层的一部分伸出在绝缘层108的开口110的一部分上(即接触孔111的周围部分开口110的部分)。荫罩层302优选地是具有差步骤覆盖的绝缘层，其伸出在接触孔111上。层302应该具有与绝缘层108的组成不同的组成。例如，如果绝缘层108是二氧化硅，则荫罩层302可以是通过具有差步骤覆盖的等离子体增强化学蒸发沉积(PECVD)形成的氮化硅或者BPSG层。可以使用化学湿法清洁以进一步增强遮蔽特征。该特征还可以通过调整的湿法蚀刻处理实现，其中顶部接触孔轮廓具有弓形以遮蔽随后的传导层的PVD方向性沉积。换句话说，接触孔111的侧壁具有内凹形状。
接着，如图1e所示，形成传导层，使得传导层的第一部分304设置在接触孔111中露出的立柱器件300的上表面上，并且传导层的第二部分306设置在荫罩层302的上方。传导层可以包括任何一个或者多个传导材料，诸如氧化钛、钛、铜、铝、钨、钽等。TiN是优选的。可以通过任意合适方法沉积传导层，诸如溅射或者其它物理蒸发沉积(PVD)方法。
接着，如图1f所示，在图1e所示的步骤之后用可流动材料308填充开口110的接触孔111部分。可流动材料308可以包括可以用于防止随后的CMP步骤中图案崩溃的任何有机或者无机填充剂材料或者抗蚀剂。例如，可以通过旋压沉积或者其它类似方法沉积可流动材料308使得材料308选择性地落入接触孔111并且具有与传导层的第二部分306的上表面相对一样高的上表面。
接着通过诸如CMP和/或回蚀的任何合适方法去除荫罩层302和传导层的第二部分306。CMP是优选的。当到达绝缘层108的上表面时，CMP处理阻止。可流动材料308防止在CMP期间荫罩层302和传导层的第二部分306崩溃到接触孔111。或者，可以使用抬升处理以去除荫罩层302和传导层的第二部分306。在此处理中，选择性地去除或蚀刻荫罩层302以抬升传导层的第二部分306。在此情况下，层302可以包括光刻胶层。然而，当使用光刻胶层作为荫罩层时应该注意避免光刻胶污染。
在去除302和传导层的部分306之后，在CMP步骤之后接着从接触孔去除可流动材料308，如图1g所示。可以通过选择可是或者等离子体剥离(如果材料308是光刻胶)去除可流动材料308。或者，如果材料308是低温材料，则可以通过加热以蒸发或者液化该材料来去除。
在一些实施方式中，传导层的第一部分304可以用作上电极。在此情况下，可流动材料308的去除完成处理，所完成的器件在图1g中示出。然而，在优选实施方式中，传导层的第一部分304包括位于非易失性存储器器件的转向和电阻率开关元件之间的中间传导层。
立柱器件，诸如二极管器件的，可以包括一次可编程(OTP)或者可重写非易失性存储器器件。例如，每个二极管立柱300可以用作存储器单元的转向元件，以及用作电阻率开关元件或者材料的其它材料或者层310(即存储数据)与二极管300串联设置，如图1h和1i所示。传导层的第一部分304形成非易失性存储器单元的转向元件300和开关元件310之间的中间传导层，如图1h所示。以上描述的下电极204用作存储器单元的底电极，并且在开关元件310的上方形成存储器单元的额外的上电极400，如图1i所示。由于传导层304、306是使用荫罩形成，设置在接触孔111的底部的传导层的第一部分304不沿着接触孔的侧壁延伸。因此，传导层不沿着围绕电阻率开关元件310的孔111的侧壁产生到上电极400的短路。
具体地，图1i示出非易失性存储器单元，包括诸如反熔丝(即反熔丝电介质)的与电阻率开关材料310串联的立柱二极管300、熔丝、多晶硅存储器效果材料、金属氧化物(诸如氧化镍、钙钛矿材料等)、碳可开关阻抗材料(诸如石墨烯、碳纳米管、多晶硅或者非晶硅等)，相变材料、可开关复合金属氧化物、传导桥元件、或者可开关聚合物。可以通过诸如CVD任何合适的方法在二极管立柱300和传导层部分304(图1i中为了清楚而省略)的上方诸如薄二氧化硅反熔丝电介质层的电阻率开关材料310，之后是反熔丝电介质层沉积在上电极400上。或者，电阻率开关材料310可以设置在二极管立柱300下方，诸如在传导层200和202之间。在此实施方式中，相应于电极204和400之间提供的正向和/或反向偏压，电阻率开关材料310的电阻率增加或降低。
在另一实施方式中，立柱二极管300自身可以用作数据存储器件。在本实施方式中，立柱二极管300的电阻率通过在电极204和400之间施加的正向和/或反向偏压改变，如2004年9月29日提交的美国专利申请10/955,549(对应于美国申请公布2005/0052915 A1)和美国专利申请11/693845(对应于美国申请公布2007/0164309 A1)中描述的，其整体通过引证并入。在本实施方式中，如果期望则可以省略电阻率开关材料310。
可以与底部电极204相同的方式形成上电极400，例如通过沉积Ti(底部)/Al/TiN(顶部)、Ti/TiN/Al/TiN、Ta/Cu/Ta、TiN/Cu、TiN/Cu/TiN或者这些层的任意组合。顶部上的TiN层可以用作用于对导体构图的防反射涂层和作为用于随后的绝缘层的CMP的抛光阻止材料，如以下将描述的。以上描述的传导层使用任意合适的掩模和蚀刻技术构图和蚀刻以形成大致平行的共平面传导轨道400，垂直于传导导轨204延伸。在优选实施方式中，将光刻胶沉积，通过光刻构图，以及将层蚀刻，接着使用标准处理技术去除光刻胶。或者，可以在电阻率开关元件310上和绝缘层308上形成诸如二氧化硅、氮化硅、氮氧化硅层的可选的绝缘层，以及通过镶嵌处理形成导体400，如以上和在2006年3月31日提交的美国专利申请No.11/444,936，“Conductive Hard Mask to Protect Patterned FeaturesDuring Trench Etch”中描述的，在此其整体通过引证并入。如果使用镶嵌处理来形成上电极，则可以在电阻率开关元件310上沉积可选的蚀刻阻止层。可以在形成其中将形成上电极400的绝缘层中的沟道之后去除蚀刻阻止层。
已经描述了第一存储器级的形成。可以在该第一存储器级上形成额外的存储器级以形成单片三维存储器阵列。在一些实施方式中，导体可以在存储器级之间共享，即，顶部导体400将用作下一存储器级的底部导体。在其它实施方式中，在第一存储器级上形成中间级电介质(未示出)，将其表面平面化，并且第二存储器级的构建开始于该平面化的中间级电介质，没有共享的导体。
单片三维存储器阵列是一个整体，其中在诸如晶圆的单个衬底上形成多个存储器级，没有中间衬底。直接在已有的级的层上沉积或者生长形成一个存储器级的层。相反地，已经通过在单独的衬底上形成存储器级并且彼此叠加地粘接存储器级来构建堆叠的存储器，如在Leedy的美国专利No.5,915,167，“Three dimensional structure memory”中。在焊接之前可以削薄或者从存储器级去除衬底，但由于存储器级初始形成在单独的衬底上，这种存储器不是真正的单片三维存储器阵列。与Leedy中描述的处理相反，在本发明的实施方式中，二极管共享两个相邻的层之间传导导线或者电极。在该配置中，“底部”电极将“指向”“上”层中的二极管的相反方向(即每个二极管的相同导电型层电接触位于电极之间的相同的导线或者电极)。用此配置，两个电极可以共享它们之间的导线而仍然不具有写入或者读出干扰问题。
在衬底上方形成的单片三维存储器阵列包括在衬底上方的第一高度形成的至少第一存储器级和在不同于第一高度的第二高度形成的第二存储器级。可以在这种多级阵列中在衬底上方形成三个、四个、八个、或者实际上任意数量的存储器级。
基于本公开的教导，期望本领域技术人员将立即能够实施本发明。这里提供的各个实施方式的描述相信是为了提供本发明的充分的理解和细节以使得本领域技术人员能够实施本发明。尽管特定的支持电路和制造步骤没有具体描述，这些电路和协议是已知的，在实施本发明的环境中这些步骤的具体变化不提供特别的优点。另外，相信本领域技术人员配备了本公开的教导将能够进行本发明而无需过分的试验。
以上详细描述仅仅描述了本发明的很多可能实施中的一些。为此，详细描述已在通过示例方式，而不是通过限制。可以基于此处阐述的描述进行此处公开的实施方式的变化和修改，而不背离本发明的范围和实质。仅仅以下的权利要求，包括全部等同物已在限定本发明的范围。
Claims (18)
1.一种制造半导体器件的方法，包括：
形成被绝缘层包围的立柱形状的半导体器件，使得所述绝缘层中的接触孔露出所述半导体器件的上表面；
在所述绝缘层的上方形成荫罩层，使得所述荫罩层的部分突出所述接触孔的部分之上；
形成传导层，使得所述传导层的第一部分设置在在所述接触孔中露出的所述半导体器件的上表面上并且所述传导层的第二部分设置在所述荫罩层上方；
用可流动材料填充所述接触孔；
去除所述荫罩层和所述传导层的所述第二部分；以及
去除所述可流动材料。
2.根据权利要求1所述的方法，其中：
形成所述荫罩层的步骤包括通过等离子体增强化学蒸发沉积即PECVD沉积绝缘荫罩层；以及
所述荫罩层具有与所述绝缘层的成分不同的成分。
3.根据权利要求2所述的方法，其中所述荫罩层包括氮化硅或者BPSG并且所述绝缘层包括二氧化硅。
4.根据权利要求1所述的方法，其中所述去除的步骤包括通过化学机械抛光即CMP或者回蚀去除所述荫罩层和所述传导层的所述第二部分。
5.根据权利要求1所述的方法，其中所述半导体器件包括非易失性存储器器件的转向元件。
6.根据权利要求5所述的方法，其中所述半导体器件包括立柱形状的二极管。
7.根据权利要求6所述的方法，其中形成所述立柱形状的半导体器件的步骤包括将半导体材料选择性地沉积到所述绝缘层中的开口中，使得所述开口的低部分被填充所述半导体材料并且所述开口的未被填充的高部分形成所述接触孔。
8.根据权利要求5所述的方法，还包括在所述传导层的所述第一部分上方在所述接触孔中形成电阻率开关元件。
9.根据权利要求8所述的方法，其中所述电阻率开关元件从反熔丝、熔丝、多晶硅存储器效应单元、金属氧化物存储器、可开关复合金属氧化物、碳可开关电阻材料、相变材料存储器、传导桥元件或者可开关聚合物存储器中选择。
10.根据权利要求8所述的方法，还包括：
在所述半导体器件下方形成下电极；以及
在所述电阻率开关元件上方形成上电极。
11.根据权利要求1所述的方法，还包括在形成所述荫罩层的步骤之后进行化学湿法清洁步骤。
12.根据权利要求1所述的方法，其中所述形成传导层的步骤包括通过物理蒸发沉积即PVD形成TiN层。
13.一种制造半导体器件的方法，包括：
形成被绝缘层包围的立柱形状的半导体器件，使得所述绝缘层中的接触孔露出所述半导体器件的上表面；
在所述绝缘层的上方形成荫罩层，使得所述荫罩层的部分突出所述接触孔的部分之上；
形成传导层，使得所述传导层的第一部分设置在在所述接触孔中露出的所述半导体器件的上表面上并且所述传导层的第二部分设置在所述荫罩层上方；
用可流动材料填充所述开口；
去除所述荫罩层和所述传导层的所述第二部分；以及
去除所述可流动材料；
其中所述接触孔的侧壁具有内凹形状。
14.一种非易失性存储器器件的制造方法，包括：
形成下电极；
形成绝缘层；
在所述绝缘层中形成开口以露出所述下电极的至少部分；
在所述开口中形成与所述下电极电接触的立柱形状的二极管转向元件，使得所述二极管转向元件部分地填充所述开口；
在所述绝缘层上方形成荫罩层，使得所述荫罩层的部分突出在所述开口的部分上方；
形成传导层，使得所述传导层的第一部分设置在所述开口中露出的所述二极管转向元件的上表面上并且所述传导层的第二部分设置在所述荫罩层上方；
用可流动材料填充所述开口；
去除所述荫罩层和所述传导层的所述第二部分；
去除所述可流动材料；
在所述传导层的所述第一部分上方在所述开口中形成电阻率开关元件；以及
在所述电阻率开关元件上方形成上电极。
15.根据权利要求14所述的方法，其中：
形成所述荫罩层的步骤包括通过等离子体增强化学蒸发沉积即PECVD沉积绝缘荫罩层，所述绝缘荫罩层具有与所述绝缘层的成分不同的成分；以及
形成立柱形状的二极管的步骤包括将多晶硅或者非晶硅半导体二极管材料选择性地沉积到所述开口中。
16.根据权利要求15所述的方法，其中
所述荫罩层包括氮化硅或者BPSG；
所述绝缘层包括二氧化硅；
所述传导层包括通过物理蒸发沉积即PVD形成的TiN层；
所述电阻率开关元件从反熔丝、熔丝、串联排列的二极管和反熔丝、多晶硅存储器效应单元、金属氧化物存储器、可开关复合金属氧化物、碳可开关电阻材料、相变材料存储器、传导桥元件或者可开关聚合物存储器中选择；以及
去除的步骤包括通过化学机械抛光即CMP或者回蚀去除所述荫罩层和所述传导层的第二部分。
17.根据权利要求14所述的方法，其中所述传导层的所述第一部分不沿着所述开口的侧壁延伸。
18.一种非易失性存储器器件的制造方法，包括：
形成下电极；
形成二氧化硅绝缘层；
在所述绝缘层中形成开口以露出所述下电极的部分；
在所述开口中选择性地沉积立柱形状的半导体二极管转向元件与所述下电极电接触，使得所述二极管转向元件部分地填充所述开口；
在所述绝缘层上方通过等离子体增强化学蒸发沉积即PECVD形成BPSG或者氮化硅荫罩层，使得所述荫罩层的一部分突出在所述开口的部分上方；
形成TiN传导层，使得所述传导层的第一部分设置在在所述开口中露出的所述二极管转向元件的上表面上并且所述传导层的第二部分设置在所述荫罩层的上方；
在形成TiN传导层的步骤之后用可流动材料填充所述开口；
通过化学机械抛光即CMP去除所述荫罩层和所述传导层的所述第二部分；
在去除所述荫罩层和所述传导层的第二部分的步骤之后去除所述可流动材料；
在所述传导层的所述第一部分上方在所述开口中形成电阻率开关元件；以及
在所述电阻率开关元件上方形成上电极。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/216,924 | 2008-07-11 | ||
| US12/216,924 US7579232B1 (en) | 2008-07-11 | 2008-07-11 | Method of making a nonvolatile memory device including forming a pillar shaped semiconductor device and a shadow mask |
| PCT/US2009/049518 WO2010005866A1 (en) | 2008-07-11 | 2009-07-02 | Method of making a nonvolatile memory device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102089880A CN102089880A (zh) | 2011-06-08 |
| CN102089880B true CN102089880B (zh) | 2013-08-07 |
Family
ID=40911031
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2009801271116A Expired - Fee Related CN102089880B (zh) | 2008-07-11 | 2009-07-02 | 非易失性存储器器件的制造方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US7579232B1 (zh) |
| EP (1) | EP2308089A1 (zh) |
| JP (1) | JP5227455B2 (zh) |
| KR (1) | KR101610422B1 (zh) |
| CN (1) | CN102089880B (zh) |
| TW (1) | TWI381490B (zh) |
| WO (1) | WO2010005866A1 (zh) |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8063394B2 (en) * | 2008-10-08 | 2011-11-22 | Qimonda Ag | Integrated circuit |
| US7910407B2 (en) * | 2008-12-19 | 2011-03-22 | Sandisk 3D Llc | Quad memory cell and method of making same |
| US9824768B2 (en) | 2015-03-22 | 2017-11-21 | Attopsemi Technology Co., Ltd | Integrated OTP memory for providing MTP memory |
| US10229746B2 (en) | 2010-08-20 | 2019-03-12 | Attopsemi Technology Co., Ltd | OTP memory with high data security |
| US9496033B2 (en) | 2010-08-20 | 2016-11-15 | Attopsemi Technology Co., Ltd | Method and system of programmable resistive devices with read capability using a low supply voltage |
| US9070437B2 (en) | 2010-08-20 | 2015-06-30 | Shine C. Chung | Circuit and system of using junction diode as program selector for one-time programmable devices with heat sink |
| US9818478B2 (en) * | 2012-12-07 | 2017-11-14 | Attopsemi Technology Co., Ltd | Programmable resistive device and memory using diode as selector |
| US10249379B2 (en) | 2010-08-20 | 2019-04-02 | Attopsemi Technology Co., Ltd | One-time programmable devices having program selector for electrical fuses with extended area |
| US10923204B2 (en) | 2010-08-20 | 2021-02-16 | Attopsemi Technology Co., Ltd | Fully testible OTP memory |
| US10916317B2 (en) | 2010-08-20 | 2021-02-09 | Attopsemi Technology Co., Ltd | Programmable resistance memory on thin film transistor technology |
| US9711237B2 (en) | 2010-08-20 | 2017-07-18 | Attopsemi Technology Co., Ltd. | Method and structure for reliable electrical fuse programming |
| US9460807B2 (en) | 2010-08-20 | 2016-10-04 | Shine C. Chung | One-time programmable memory devices using FinFET technology |
| US10586832B2 (en) | 2011-02-14 | 2020-03-10 | Attopsemi Technology Co., Ltd | One-time programmable devices using gate-all-around structures |
| US8848423B2 (en) | 2011-02-14 | 2014-09-30 | Shine C. Chung | Circuit and system of using FinFET for building programmable resistive devices |
| US10192615B2 (en) | 2011-02-14 | 2019-01-29 | Attopsemi Technology Co., Ltd | One-time programmable devices having a semiconductor fin structure with a divided active region |
| US20120223299A1 (en) * | 2011-03-04 | 2012-09-06 | Jun Liu | Metal/oxide one time progammable memory |
| US8879299B2 (en) | 2011-10-17 | 2014-11-04 | Sandisk 3D Llc | Non-volatile memory cell containing an in-cell resistor |
| TWI608483B (zh) * | 2012-12-07 | 2017-12-11 | 上峰科技股份有限公司 | 可程式編輯電阻元件記憶體、可程式編輯電阻記憶體操作方法及電子系統 |
| JP2015056443A (ja) | 2013-09-10 | 2015-03-23 | 株式会社東芝 | 不揮発性記憶装置の製造方法 |
| US10535413B2 (en) | 2017-04-14 | 2020-01-14 | Attopsemi Technology Co., Ltd | Low power read operation for programmable resistive memories |
| US11615859B2 (en) | 2017-04-14 | 2023-03-28 | Attopsemi Technology Co., Ltd | One-time programmable memories with ultra-low power read operation and novel sensing scheme |
| US11062786B2 (en) | 2017-04-14 | 2021-07-13 | Attopsemi Technology Co., Ltd | One-time programmable memories with low power read operation and novel sensing scheme |
| US10726914B2 (en) | 2017-04-14 | 2020-07-28 | Attopsemi Technology Co. Ltd | Programmable resistive memories with low power read operation and novel sensing scheme |
| US10770160B2 (en) | 2017-11-30 | 2020-09-08 | Attopsemi Technology Co., Ltd | Programmable resistive memory formed by bit slices from a standard cell library |
| US10199434B1 (en) | 2018-02-05 | 2019-02-05 | Sandisk Technologies Llc | Three-dimensional cross rail phase change memory device and method of manufacturing the same |
| US10468596B2 (en) | 2018-02-21 | 2019-11-05 | Sandisk Technologies Llc | Damascene process for forming three-dimensional cross rail phase change memory devices |
| US10580976B2 (en) | 2018-03-19 | 2020-03-03 | Sandisk Technologies Llc | Three-dimensional phase change memory device having a laterally constricted element and method of making the same |
| CN110875426B (zh) * | 2018-08-29 | 2023-07-18 | 中芯国际集成电路制造(上海)有限公司 | 纳米管随机存储器及其形成方法 |
Family Cites Families (38)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4367119A (en) * | 1980-08-18 | 1983-01-04 | International Business Machines Corporation | Planar multi-level metal process with built-in etch stop |
| JPS5815250A (ja) * | 1981-07-21 | 1983-01-28 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS60142545A (ja) * | 1983-12-27 | 1985-07-27 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 多層複合構造体 |
| US4519872A (en) * | 1984-06-11 | 1985-05-28 | International Business Machines Corporation | Use of depolymerizable polymers in the fabrication of lift-off structure for multilevel metal processes |
| JPS61215286A (ja) * | 1985-03-20 | 1986-09-25 | Hitachi Ltd | 半導体膜のパタ−ン形成方法 |
| JPS61244026A (ja) * | 1985-04-22 | 1986-10-30 | Toshiba Corp | 半導体装置の製造方法 |
| JPH02144917A (ja) * | 1988-11-28 | 1990-06-04 | Hitachi Ltd | リフトオフ法を利用した選拓的ｃｖｄ法によるタングステン膜形成方法 |
| US4933303A (en) * | 1989-07-25 | 1990-06-12 | Standard Microsystems Corporation | Method of making self-aligned tungsten interconnection in an integrated circuit |
| JP2746289B2 (ja) * | 1989-09-09 | 1998-05-06 | 忠弘 大見 | 素子の作製方法並びに半導体素子およびその作製方法 |
| JP2740050B2 (ja) * | 1991-03-19 | 1998-04-15 | 株式会社東芝 | 溝埋込み配線形成方法 |
| JPH06215329A (ja) * | 1992-11-18 | 1994-08-05 | Mitsumi Electric Co Ltd | 微細導電パターンの形成方法 |
| US5780908A (en) | 1995-05-09 | 1998-07-14 | Matsushita Electric Industrial Co., Ltd. | Semiconductor apparatus with tungstein nitride |
| US5915167A (en) | 1997-04-04 | 1999-06-22 | Elm Technology Corporation | Three dimensional structure memory |
| TW379374B (en) | 1998-06-19 | 2000-01-11 | Siemens Ag | Method to improve thermal stability of tungsten silicide |
| JP3485807B2 (ja) | 1998-09-04 | 2004-01-13 | 茂徳科技股▲ふん▼有限公司 | トレンチキャパシタの製造方法 |
| US6034882A (en) | 1998-11-16 | 2000-03-07 | Matrix Semiconductor, Inc. | Vertically stacked field programmable nonvolatile memory and method of fabrication |
| JP2000323429A (ja) * | 1999-05-12 | 2000-11-24 | Sony Corp | 半導体装置およびその製造方法 |
| US6426289B1 (en) * | 2000-03-24 | 2002-07-30 | Micron Technology, Inc. | Method of fabricating a barrier layer associated with a conductor layer in damascene structures |
| US6420215B1 (en) | 2000-04-28 | 2002-07-16 | Matrix Semiconductor, Inc. | Three-dimensional memory array and method of fabrication |
| KR100350811B1 (ko) * | 2000-08-19 | 2002-09-05 | 삼성전자 주식회사 | 반도체 장치의 금속 비아 콘택 및 그 형성방법 |
| US6525953B1 (en) | 2001-08-13 | 2003-02-25 | Matrix Semiconductor, Inc. | Vertically-stacked, field-programmable, nonvolatile memory and method of fabrication |
| US6952043B2 (en) | 2002-06-27 | 2005-10-04 | Matrix Semiconductor, Inc. | Electrically isolated pillars in active devices |
| US8637366B2 (en) | 2002-12-19 | 2014-01-28 | Sandisk 3D Llc | Nonvolatile memory cell without a dielectric antifuse having high- and low-impedance states |
| JP2006511965A (ja) | 2002-12-19 | 2006-04-06 | マトリックス セミコンダクター インコーポレイテッド | 高密度不揮発性メモリを製作するための改良された方法 |
| US7238607B2 (en) | 2002-12-19 | 2007-07-03 | Sandisk 3D Llc | Method to minimize formation of recess at surface planarized by chemical mechanical planarization |
| US20060249753A1 (en) | 2005-05-09 | 2006-11-09 | Matrix Semiconductor, Inc. | High-density nonvolatile memory array fabricated at low temperature comprising semiconductor diodes |
| US7285464B2 (en) | 2002-12-19 | 2007-10-23 | Sandisk 3D Llc | Nonvolatile memory cell comprising a reduced height vertical diode |
| US7618850B2 (en) | 2002-12-19 | 2009-11-17 | Sandisk 3D Llc | Method of making a diode read/write memory cell in a programmed state |
| US6905964B2 (en) | 2003-01-09 | 2005-06-14 | Chartered Semiconductor Manufacturing Ltd. | Method of fabricating self-aligned metal barriers by atomic layer deposition on the copper layer |
| US7696625B2 (en) * | 2004-11-30 | 2010-04-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US7678420B2 (en) | 2005-06-22 | 2010-03-16 | Sandisk 3D Llc | Method of depositing germanium films |
| US7834338B2 (en) * | 2005-11-23 | 2010-11-16 | Sandisk 3D Llc | Memory cell comprising nickel-cobalt oxide switching element |
| US7892972B2 (en) * | 2006-02-03 | 2011-02-22 | Micron Technology, Inc. | Methods for fabricating and filling conductive vias and conductive vias so formed |
| US7575984B2 (en) | 2006-05-31 | 2009-08-18 | Sandisk 3D Llc | Conductive hard mask to protect patterned features during trench etch |
| US7435648B2 (en) * | 2006-07-26 | 2008-10-14 | Macronix International Co., Ltd. | Methods of trench and contact formation in memory cells |
| JP4577695B2 (ja) * | 2006-11-07 | 2010-11-10 | エルピーダメモリ株式会社 | 半導体記憶装置及び半導体記憶装置の製造方法 |
| WO2008062734A1 (en) * | 2006-11-20 | 2008-05-29 | Panasonic Corporation | Nonvolatile storage element, nonvolatile storage element array and its fabrication process |
| JP4167298B2 (ja) * | 2006-11-20 | 2008-10-15 | 松下電器産業株式会社 | 不揮発性半導体記憶装置およびその製造方法 |
-
2008
- 2008-07-11 US US12/216,924 patent/US7579232B1/en not_active Expired - Fee Related
-
2009
- 2009-07-02 EP EP09790046A patent/EP2308089A1/en not_active Withdrawn
- 2009-07-02 WO PCT/US2009/049518 patent/WO2010005866A1/en active Application Filing
- 2009-07-02 JP JP2011517490A patent/JP5227455B2/ja not_active Expired - Fee Related
- 2009-07-02 KR KR1020117003238A patent/KR101610422B1/ko not_active IP Right Cessation
- 2009-07-02 CN CN2009801271116A patent/CN102089880B/zh not_active Expired - Fee Related
- 2009-07-10 TW TW098123475A patent/TWI381490B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| US7579232B1 (en) | 2009-08-25 |
| EP2308089A1 (en) | 2011-04-13 |
| TW201010015A (en) | 2010-03-01 |
| KR101610422B1 (ko) | 2016-04-07 |
| TWI381490B (zh) | 2013-01-01 |
| WO2010005866A1 (en) | 2010-01-14 |
| JP5227455B2 (ja) | 2013-07-03 |
| CN102089880A (zh) | 2011-06-08 |
| JP2011527832A (ja) | 2011-11-04 |
| KR20110031493A (ko) | 2011-03-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102089880B (zh) | 非易失性存储器器件的制造方法 | |
| US7745312B2 (en) | Selective germanium deposition for pillar devices | |
| US7927977B2 (en) | Method of making damascene diodes using sacrificial material | |
| KR101287015B1 (ko) | 저온으로 제조되고 반도체 다이오드를 포함하는 고밀도비휘발성 메모리 어레이 | |
| US7812335B2 (en) | Sidewall structured switchable resistor cell | |
| US8222091B2 (en) | Damascene method of making a nonvolatile memory device | |
| US8193074B2 (en) | Integration of damascene type diodes and conductive wires for memory device | |
| US20180219153A1 (en) | Semiconductor Constructions, Methods of Forming Memory, and Methods of Forming Vertically-Stacked Structures | |
| US7790607B2 (en) | Method for reducing dielectric overetch using a dielectric etch stop at a planar surface | |
| US8148230B2 (en) | Method of making damascene diodes using selective etching methods | |
| CN101978497A (zh) | 柱形器件及其制作方法 | |
| US9343674B2 (en) | Cross-point memory utilizing Ru/Si diode | |
| US7811916B2 (en) | Method for isotropic doping of a non-planar surface exposed in a void |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20160525 Address after: Texas, USA Patentee after: SANDISK TECHNOLOGIES Inc. Address before: California, USA Patentee before: Sandisk 3D LLC |
|
| C56 | Change in the name or address of the patentee | ||
| CP01 | Change in the name or title of a patent holder |
Address after: Texas, USA Patentee after: SANDISK TECHNOLOGIES LLC Address before: Texas, USA Patentee before: SANDISK TECHNOLOGIES Inc. |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20220225 Address after: Delaware Patentee after: Walden Technology Co.,Ltd. Address before: Texas, USA Patentee before: SANDISK TECHNOLOGIES LLC |
|
| TR01 | Transfer of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20130807 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |