JP4412559B2 - 平板ディスプレイ装置 - Google Patents

平板ディスプレイ装置 Download PDF

Info

Publication number
JP4412559B2
JP4412559B2 JP2006217153A JP2006217153A JP4412559B2 JP 4412559 B2 JP4412559 B2 JP 4412559B2 JP 2006217153 A JP2006217153 A JP 2006217153A JP 2006217153 A JP2006217153 A JP 2006217153A JP 4412559 B2 JP4412559 B2 JP 4412559B2
Authority
JP
Japan
Prior art keywords
wiring
electrode
layer
display device
disposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006217153A
Other languages
English (en)
Other versions
JP2007128041A (ja
Inventor
根洙 李
得鐘 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Mobile Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Mobile Display Co Ltd filed Critical Samsung Mobile Display Co Ltd
Publication of JP2007128041A publication Critical patent/JP2007128041A/ja
Application granted granted Critical
Publication of JP4412559B2 publication Critical patent/JP4412559B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/22—Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of auxiliary dielectric or reflective layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/842—Containers
    • H10K50/8426—Peripheral sealing arrangements, e.g. adhesives, sealants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/871—Self-supporting sealing arrangements
    • H10K59/8722—Peripheral sealing arrangements, e.g. adhesives, sealants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本発明は、平板ディスプレイ装置に関する。
図１に示すように、従来の有機発光ディスプレイ（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｓｐｌａｙ：ＯＬＥＤ）装置は、基板１１上に配置されたディスプレイ部１０と、このディスプレイ部１０の外側に配置された第１配線１及び第２配線２と、を備える。この第１配線１と第２配線２との間には絶縁層８２が位置される。しかし、図１に示すように、通常、この絶縁層８２は、薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｔｏｒ：ＴＦＴ）を保護する保護膜である。
上記のような構造において、第１配線１と第２配線２とは、違う役割を担ってもよい。しかし、この場合、第１配線１と第２配線２とは、相互連結されない必要がある。しかし、このような従来の有機発光ディスプレイ装置の場合、第１配線１と第２配線２との間には、単一の絶縁層８２が介在されるのみである。よって、この絶縁層８２に不良が発生する場合、第１配線１と第２配線２とは、ショートするという問題点があった。
特に、有機発光ディスプレイ装置の前面には、密封部材９０が備えられてもよい。しかし、この場合、基板１１と密封部材９０とを接合させるために、ディスプレイパネルの端部に沿ってシーラントが塗布される。このシーランとによって、基板１１と密封部材９０とは、合着される。このとき、基板１１と密封部材９０との間のシーラントは、第２配線２の上部に位置させてもよい。この場合、基板１１と密封部材９０とを合着する時に印加する圧力により、第２配線２が図１の下方に押されて、第１配線１とショートされうるという問題点があった。図２は、図１に示す従来の平板ディスプレイ装置で発生した不良箇所を示す写真である。また、図３は、図２の発生した不良箇所の一部分の断面を示す写真である。
もちろん、このような不良の問題は、有機発光ディスプレイ装置に限定されるものではなく、他の多様な平板ディスプレイ装置でも発生する問題点である。
そこで、本発明は、上記問題に鑑みてなされたものであり、本発明の目的とするところは、ディスプレイ部の外側の上下に配置された配線間のショートを防止可能な、新規かつ改良された板ディスプレイ装置を提供することにある。
上記課題を解決するために、本発明のある観点によれば、基板と、基板上に配置されたディスプレイ部と、基板上の、ディスプレイ部の外側に配置された第１配線と、第１配線の上部に配置された第２配線と、第１配線と第２配線との間に介在された少なくとも二つの絶縁層と、を備えることを特徴とする、平板ディスプレイ装置が提供される。
かかる構成により、ディスプレイ部の外側に配置された第１配線と、第１配線の上部に配置された第２配線との間に介在された少なくとも二つの絶縁層が、第１配線と第２配線との間を、確実に絶縁隔離する。よって、第１配線と第２配線との間でショートが発生することを防ぐことができる。
また、ソース電極、ドレイン電極及びゲート電極を備える薄膜トランジスタをさらに備え、第１配線は、薄膜トランジスタのゲート電極と同じ層上に備えてもよい。かかる構成により、第１配線とゲート電極とは、同じ層上に形成されるので、同時に作成できる。
また、第１配線は、薄膜トランジスタのゲート電極のような物質で形成されてもよい。かかる構成により、第１配線とゲート電極は、同時に作成できる。
また、薄膜トランジスタのゲート電極を覆う層間絶縁膜をさらに備え、薄膜トランジスタのソース電極及びドレイン電極は、層間絶縁膜上に備えられてもよい。かかる構成により、ゲート電極と、ソース電極及びドレイン電極とは、絶縁隔離される。
また、第１配線と第２配線との間に介在された少なくとも二つの絶縁層は、層間絶縁膜を含んでもよい。かかる構成により、第１配線と第２配線とは、確実に絶縁隔離できる。
また、薄膜トランジスタのソース電極及びドレイン電極と同じ層上に配置される第３配線をさらに備え、第３配線は、層間絶縁膜に形成されたコンタクトホールを介して第１配線に電気的に連結されてもよい。かかる構成により、第３配線を追加することができる。
また、薄膜トランジスタを覆う保護膜をさらに備え、第２配線は、保護膜上に備えられてもよい。かかる構成により、薄膜トランジスタを保護することができ、第２配線を、ゲート電極と同じ層上に配置された第１配線から絶縁隔離することができる。
また、保護膜上に配置され、薄膜トランジスタのソース電極及びドレイン電極のうち少なくとも何れか一つの電極に電気的に連結される第１電極をさらに備え、第１電極は、保護膜に形成された薄膜トランジスタのソース電極及びドレイン電極のうち少なくとも何れか一つの電極を露出させるコンタクトホールを介して、薄膜トランジスタのソース電極及びドレイン電極のうち少なくとも何れか一つの電極に電気的に連結されてもよい。かかる構成により、トランジスタのソース電極及び／またはドレイン電極から第１電極に電気信号を伝達することができる。また、第１電極は、第２配線と同じ層上に配置される。よって、第１電極と第２配線とは、同時に作成できる。
また、第１電極は、第２配線のような物質で形成されてもよい。かかる構成により、第１電極と第２配線とは、同時に作成できる。
また、第２配線の上部にシーラントをさらに備えてもよい。かかる構成により、ディスプレイ部を確実に、密封することができる。また、シーラントを第２配線上部に配置することにより、平面ディスプレイ装置の面積を減少させることができる。
また、シーラントは、スペーサを備えてもよい。かかる構成により、ディスプレイ部を確実に、密封することができる。
また、ディスプレイ部は、第１電極と、第２電極と、第１電極と第２電極との間に介在され、少なくとも発光層を含む中間層と、を備える有機発光素子を備えてもよい。かかる構成により、第１電極と第２電極に印加する電気信号によって、発光層を発光させることができる。
また、第２配線は、第２電極と電気的に連結されてもよい。かかる構成により、第２電極は、第２配線より、電気信号を伝達されうる。
また、第１配線と第２配線との間に介在された少なくとも二つの絶縁層のうち少なくとも一つの絶縁層は、無機物から形成された絶縁層であってもよい。かかる構成により、無機物の絶縁層は、圧力に対しても第１配線と第２配線との間の絶縁隔離を、確実にできる。
また、上記課題を解決するために、本発明の別の観点によれば、ディスプレイ部を有する基板と、ディスプレイ部に配置されたゲート電極と、ディスプレイ部の外側に配置された第１配線と、ゲート電極及び第１配線を覆う層間絶縁膜と、層間絶縁膜上に配置されたソース電極及びドレイン電極と、層間絶縁膜上に配置され、ディスプレイ部と第１配線との間に配置された導電層と、導電層の少なくとも一部を露出し、ソース電極、ドレイン電極及び層間絶縁膜を覆う保護膜と、保護膜上のディスプレイ部の外側に配置された第２配線と、保護膜上のディスプレイ部に配置された第１電極と、第２配線、導電層及び第１電極それぞれの少なくとも一部を露出し、保護膜上に配置された画素定義膜と、画素定義膜の露出された部分上に配置され、少なくとも発光層を含む中間層と、第２配線と導電層とに電気的に連結され、画素定義膜及び中間層上に配置された第２電極と、を備えることを特徴とする、有機発光ディスプレイ装置が提供される。
以上説明したように、本発明によれば、ディスプレイ部の外側の上下に配置された配線間のショートを防止できる。
以下に添付図面を参照しながら、本発明の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
（第１の実施形態）
まず、図４及び図５Ａを参照しながら、本発明の第１の実施形態にかかる平板ディスプレイ装置の構成について詳細に説明する。図４は、本実施形態にかかる平板ディスプレイ装置の概略的な構成を示す平面図である。図４中では、平板ディスプレイ装置の一例として有機発光ディスプレイ装置を示す。また、図５Ａは、図４のＶ−Ｖ線による断面図である。以下では、本実施形態にかかる平板ディスプレイ装置の一例として有機発光ディスプレイ装置について、説明する。しかし、本発明はこれに限定されるものではなく、その他の平板ディスプレイ装置にも適用可能である。
図４及び図５Ａに示すように、ディスプレイ部１００は、例えば、ガラス材、金属材またはプラスチック材などの基板１１０上に配置される。また、第１配線４１０及び第２配線４２０は、このディスプレイ部１００の外側に配置される。そして、ディスプレイ部１００は、有機発光素子を備える。また、この有機発光素子は、第１電極２１０と、これに対向した第２電極４００と、第１電極２１０と第２電極４００との間に介在する中間層２３０と、を備える。また、中間層２３０は、少なくともＥＭＬ（発光層）を含む。
図４及び図５Ａに示す有機発光ディスプレイ装置の具体的な構造を説明すれば、次の通りである。
基板１１０は、複数のＴＦＴを備える。複数のＴＦＴは、図４及び図５Ａに示すように、垂直回路駆動部５００に備えられたＴＦＴであってもよく、ディスプレイ部１００内に備えられたＴＦＴであってもよく、必要に応じて備えられたそれ以外のＴＦＴであってもよい。また、水平回路駆動部６００に備えられたＴＦＴであってもよい。
基板１１０の外側端部には、端子３２０、４１２、５１０、６２０が配置される。この端子３２０、４１２、５１０、６２０は、それぞれ基板１１０上に形成された駆動電源配線部３００、電極電源供給ライン（第１配線）４１０、垂直回路駆動部５００及び水平回路駆動部６００に電気的に連結される。そして、ＴＦＴの基板の１１０外側端部には、密封部８００が備えられる。この密封部８００は、基板１１０と密封部材９００とを密封させる。
上記ディスプレイ部１００及び有機発光素子の構成をさらに詳細に説明すれば、次の通りである。
まず、例えばＳｉＯ２等で形成されたバッファ層１２０が、基板１１０上に備えられる。バッファ層１２０の一面上には半導体層１３０が備えられる。この半導体層１３０は、例えば、非晶質シリコン層または多結晶質シリコン層から形成され、または有機半導体物質から形成されてもよい。図面で詳細に図示しないが、半導体層１３０は、必要に応じてＮ＋型またはＰ＋型のドーパント（添加共存物質）でドーピングされるソース及びドレイン領域と、チャンネル領域とを備えうる。
半導体層１３０の上部にはゲート電極１５０が備えられる。このゲート電極１５０に印加される信号によって、ソース電極とドレイン電極１７０とが電気的に連結される。ゲート電極１５０は、隣接層との密着性、積層される層の表面平坦性、そして加工性などを考慮して、例えば、ＭｏＷ、Ａｌ／Ｃｕのような物質から形成される。このとき、半導体層１３０とゲート電極１５０との絶縁性を確保するために、例えば、プラズマ化学気相成長法（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：ＰＥＣＶＤ）によってＳｉＯ２などから構成されるゲート絶縁層１４０が、半導体層１３０とゲート電極１５０との間に介在される。
層間絶縁膜１６０が、ゲート電極１５０の上部に形成される。この層間絶縁膜１６０は、例えば、ＳｉＯ２、ＳｉＮｘなどの物質から単一の層に形成されるか、または多重層に形成されてもよい。ソース／ドレイン電極１７０が、層間絶縁膜１６０の上部に形成される。ソース／ドレイン電極１７０は、層間絶縁膜１６０及びゲート絶縁層１４０に形成されるコンタクトホールを通じて、半導体層にそれぞれ電気的に連結される。
ソース／ドレイン電極１７０の上部には、保護膜（パッシベーション層及び／または平坦化層）１８２が備えられる。この保護膜１８２は、下部のＴＦＴを保護して平坦化させる平坦化膜である。この保護膜１８２は、多様な形態に構成されうるが、例えば、ＢＣＢ（ベンゾシクロブテン）またはアクリルのような有機物、またはＳｉＮｘのような無機物から形成されてもよく、単一の層で形成されるか、または二重あるいは多重層に構成されうるなど、多様な変形が可能である。
この保護膜１８２上には、多様なディスプレイ素子が備えられうる。本実施形態の場合、この保護膜１８２上には、ディスプレイ素子の一例として、有機発光素子が備えられる。この有機発光素子は、第１電極２１０と、この第１電極に対向する第２電極４００と、この電極の間に介在する中間層２３０と、を備える。また、この中間層２３０は、少なくともＥＭＬ（発光層）を含む。
第１電極２１０は、保護膜１８２上に備えられる。この第１電極２１０は、保護膜１８２に形成されたコンタクトホール２１１を介して下部のソース及び／またはドレイン電極１７０に電気的に連結される。第１電極２１０は、例えば、透明電極または反射型電極であってもよい。第１電極２１０が透明電極であるとき、第１電極２１０は、例えば、ＩＴＯ、ＩＺＯ、ＺｎＯまたはＩｎ２Ｏ３等で形成されてもよい。また、第１電極２１０が反射型電極であるとき、第１電極は、例えば、Ａｇ、Ｍｇ、Ａｌ、Ｐｔ、Ｐｄ、Ａｕ、Ｎｉ、Ｎｄ、Ｉｒ、Ｃｒ及びこれらの化合物などから反射膜を形成した後、その上にＩＴＯ、ＩＺＯ、ＺｎＯまたはＩｎ２Ｏ３を形成することで、形成されてもよい。
また、第２電極４００も、透明電極または反射型電極であってもよい。第２電極４００が透明電極であるとき、第２電極４００は、例えば、仕事関数が小さな金属、すなわち、Ｌｉ、Ｃａ、ＬｉＦ／Ｃａ、ＬｉＦ／Ａｌ、Ａｌ、Ａｇ、Ｍｇ及びこれらの化合物を中間層２３０の上に蒸着した後、その上にＩＴＯ、ＩＺＯ、ＺｎＯまたはＩｎ２Ｏ３などの透明電極形成用の物質で補助電極層やバス電極ラインを形成することで、形成されてもよい。そして、第２電極４００が反射型電極であるとき、第２電極４００は、上記Ｌｉ、Ｃａ、ＬｉＦ／Ｃａ、ＬｉＦ／Ａｌ、Ａｌ、Ａｇ、Ｍｇ及びこれらの化合物を全面蒸着して形成されてもよい。しかし、必ずしもこれらに限定されるものではなく、第１電極２１０及び第２電極４００として伝導性ポリマーなどの有機物を使用してもよい。
中間層２３０は、低分子または高分子有機物で形成されてもよい。低分子有機物から形成される場合、中間層２３０は、ホール注入層（Ｈｏｌｅ Ｉｎｊｅｃｔｉｏｎ Ｌａｙｅｒ：ＨＩＬ）、ホール輸送層（Ｈｏｌｅ Ｔｒａｎｓｐｏｒｔ Ｌａｙｅｒ：ＨＴＬ）、ＥＭＬ、電子輸送層（Ｅｌｅｃｔｒｏｎ Ｔｒａｎｓｐｏｒｔ Ｌａｙｅｒ：ＥＴＬ）、電子注入層（Ｅｌｅｃｔｒｏｎ Ｉｎｊｅｃｔｉｏｎ Ｌａｙｅｒ：ＥＩＬ）などが単一あるいは複合の構造に積層されて形成されてもよい。また、中間層２３０は、銅フタロシアニン（ＣｕＰｃ）、Ｎ，Ｎ−ジ（ナフタレン−１−イル）−Ｎ，Ｎ’−ジフェニル−ベンジジン（ＮＰＢ）、トリス（８−ヒドロキシキノリン）アルミニウム（Ａｌｑ３）などを始めとして、多様な有機材料で形成されてもよい。このような中間層２３０は、真空蒸着の方法で形成されうる。
中間層２３０が高分子有機物から形成される場合には、中間層２３０は、ＨＴＬ及びＥＭＬを含む構造を有する。この高分子ＨＴＬは、ポリ−（２，４）−エチレン−ジヒドロキシ−チオフィン（ＰＥＤＯＴ）で形成されてもよい。また、この高分子ＥＭＬは、ポリフェニレンビニレン（ＰＰＶ）系及びポリフルオレン系などの高分子有機物質で形成されてもよい。そして、この中間層２３０は、スクリーン印刷やインクジェット印刷方法などで形成できる。
上記のような中間層２３０は、必ずしもこれらに限定されるものではなく、多様な実施形態が適用されうるということは言うまでもない。
このようなディスプレイ部１００の外側に第１配線４１０及び第２配線４２０が備えられている。第１配線４１０の上部に第２配線４２０が配置される。また、第１配線４１０と第２配線４２０との間には、少なくとも二つの絶縁層が介在する。図５Ａは、第１配線４１０と第２配線４２０との間に二つの絶縁層１６０（層間絶縁層）、１８２（保護膜）が備えられた場合を示している。しかし、必要に応じて、さらに多くの絶縁層を備えてもよい。
第１配線４１０及び第２配線４２０は、電気的信号を伝達する役割を行う。図４では、垂直回路駆動部５００は、ディスプレイパネルの外側の端子部５１０に直接連結されている。しかし、第１配線４１０が端子部５１０に連結されて、第１配線４１０を通じて垂直回路駆動部５００に印加される電気的信号が伝達されてもよい。もちろん、第１配線４１０は、その他の多様な用途の配線として利用されてもよい。例えば、図４では、ディスプレイ部１００に備えられた複数の駆動ライン（ＶＤＤ）３１０が、ディスプレイ部１００の外側の駆動電源配線部３００に連結されている。しかし、この第１配線４１０は、この駆動電源配線部３００の一部になりうる。
一方、第２配線４２０は、ディスプレイ部１００の有機発光素子の第２電極４００に電気的に連結されて、この第２電極４００に電源を供給する役割を行う。
もちろん、有機発光素子は、第２電極４００の他にも電源を必要とする。すなわち、他の電源としては、例えば、駆動電源のようなものがある。このような駆動電源は、ディスプレイ部１００に備えられた複数の駆動ライン（ＶＤＤ）３１０によって供給される。この駆動ライン３１０は、ディスプレイ部１００の外側の駆動電源配線部３００を通じて端子３２０に連結されて、ディスプレイ部１００に駆動電源を供給する。もちろん、駆動電源配線部３００は、図４に示すものとは異なり、ディスプレイ部１００の外周部を取り囲む形状でなくてもよい。
一方、図５Ａに示すように、ディスプレイ部１００は、画素定義膜２２０を備える。この画素定義膜２２０は、各画素に対応する開口、すなわち、第１電極を露出させる開口を有することによって画素を定義する役割を行う。また、画素定義膜２２０は、第１電極２１０の端部と第２電極４００との間の距離を伸ばすことによって、第１電極２１０の端部でのアークなどの発生を防止する役割を行う。この画素定義膜２２０は、図５Ａに示すように、ディスプレイ部１００の外側の第１配線４２０の上部にも配置されうる。この場合、画素定義膜２２０は、第２配線４２０の少なくとも一部を露出させるコンタクトホールを備えうる。そして、このコンタクトホールを介して第２配線４２０と第２電極４００とが電気的に連結されうる。
このような構造において、第１配線４１０は、ＴＦＴのゲート電極１５０と同じ層上に配置される。すなわち、前述したように、ＴＦＴのソース電極及びドレイン電極１７０がＴＦＴのゲート電極１５０を覆う層間絶縁膜１６０上に配置されるのに対して、第１配線４１０は、ＴＦＴのゲート電極１５０と同じ層上に形成される。よって、層間絶縁膜１６０は、第１配線４１０上にも形成される。したがって、第１配線４１０と第２配線４２０との間に介在された少なくとも二つの絶縁層は、層間絶縁膜１６０を含む。この場合、第１配線４１０は、例えば、ＴＦＴのゲート電極１５０を形成するときに同じ物質で同時に形成できる。もちろん、第１配線４１０は、必要に応じて、他の物質で形成してもよい。
一方、前述したように、ＴＦＴを保護してＴＦＴの上部を平坦化するために保護膜１８２が配置される。よって、第２配線４２０は、この保護膜１８２上に配置されてもよい。したがって、第１配線４１０と第２配線４２０との間に介在された少なくとも二つの絶縁層は、保護膜１８２を含む。
このように、第１配線４１０と第２配線４２０との間に少なくとも層間絶縁膜１６０及び保護膜１８２の二つの絶縁層を備えることにより、製造工程上の不良により第１配線４１０と第２配線４２０とがショートすることを防止できる。
この場合、第１配線４１０と第２配線４２０との間に介在された少なくとも二つの絶縁層のうち、少なくとも一つの絶縁層を、無機物で形成された絶縁層にすることができる。従来の平板ディスプレイ装置の場合、第１配線と第２配線との間には、ＴＦＴを覆う保護膜（図１の絶縁層８２）のみが配置された。この場合、この従来の保護膜は、通常、有機物で構成される。しかし、この有機物は、外部の圧力に弱いという問題点があった。したがって、第１配線と第２配線とがショートされて不良を誘発する確率が高かった。したがって、外部の圧力に弱い有機物ではなく、外部の圧力に強い無機物からなる絶縁層を第１配線４１０と第２配線４２０との間に介在させることによって、第１配線４１０と第２配線４２０とのショートをさらに効果的に防止できる。例えば、図５Ａに示す本実施形態にかかる平板ディスプレイ装置の場合、層間絶縁膜１６０を無機物で構成することによって、第１配線４１０と第２配線４２０とのショートを効果的に防止できる。
また、図５Ａに示すように、保護膜１８２上にはＴＦＴのソース電極及びドレイン電極１７０のうち、少なくとも何れか一つの電極に電気的に連結される第１電極２１０が配置される。したがって、第２配線４２０と第１電極２１０とは、同じ層上に備えられる。第１配線４１０とゲート電極１５０との場合と同様に、この場合、第２配線４２０と第１電極２１０とは、同じ物質で同時に形成されてもよい。もちろん、必要に応じて、第２配線４２０は、第１電極２１０と別の物質で形成してもよい。
このように、本実施形態によれば、第１配線４１０と第２配線４２０とのショートを防止するために、第１配線４１０と第２配線４２０との間に少なくとも二つの絶縁層を介在させる。一方、図５Ｂに示すように、ＴＦＴのソース電極及びドレイン電極１７０と同じ層に配置された第３配線４３０を備てもよい。しかし、第３配線４３０と第２配線４２０が直接に交差しないように、第２配線の下部には第３配線が配置されない。また、第２配線４２０の下部にはＴＦＴのゲート電極１５０と同じ層に第１配線４１０を配置し、第３配線４３０と第１配線４１０とを層間絶縁膜１４０に形成されたコンタクトホールを通じて電気的に連結させうる。このように、第２配線と近隣の配線とのショートを防ぐことができる。
以下では、図６を参照しながら、上述の本実施形態の変形例を説明する。図６は、図５Ａに示す平板ディスプレイ装置の変形例の概略的な構成を示す断面図である。
図６に示すように、図５Ａに示す有機発光ディスプレイ装置とは異なり、本変形例の有機発光ディスプレイ装置は、保護膜１８２及び画素定義膜２２０を、第１配線４１０及び第２配線４２０とディスプレイ部１００との間で分離する。
保護膜１８２は、通常、有機膜と無機膜との複合膜から形成される。しかし、従来には、この保護膜１８２は、基板の全面にわたって一体に形成される。よって、この膜間の界面を通じて保護膜の端部から不純物が侵入し、ディスプレイ領域１００のディスプレイ素子の劣化を誘発するという問題点があった。したがって、保護膜１８２を第１配線４１０及び第２配線４２０とディスプレイ部１００との間Ａで分離させる。よって、外側から保護膜１８２の界面に沿って不純物が侵入しても、ディスプレイ領域１００側にはそれ以上の不純物の侵入を防止することができる。これにより、ディスプレイ素子の寿命を延長することができ、経時的にディスプレイ装置の画質が低下することを防止できる。
この場合、図６に示すように、必要に応じて、第１配線４１０及び第２配線４２０とディスプレイ部１００との間に導電層４３０を備えてもよい。この導電層４３０は、保護膜１８２を分離することによって発生する段差により、第２電極４００がＡ１で示した部分で断線されるのを防ぐ。
この導電層４３０は、ディスプレイ部１００のソース電極またはドレイン電極１７０を層間絶縁膜１６０上に形成するのと同時に形成されてもよい。したがって、導電層４３０は、層間絶縁膜１６０上に同じ物質で形成されてもよい。もちろん、導電層４３０は、必要に応じて追加的に、または他の材料で形成してもよく、他の層上に形成されうるなど、多様な変形が可能であるということは言うまでもない。このように、導電層４３０をディスプレイ部１００とその外側との間に備えることによって、保護膜１８２の段差を減少させて第２電極４００が断線される不良を防止できる。また、もし第２電極４００が断線されても、第２電極４００が導電層４３０にのみ連結されれば、この導電層４３０を通じて断線した第２配線４２０と第２電極４００との間を電気的に連結することができるので、断線による不良を防止できる。
このような場合にも、前述したように、第１配線４１０と第２配線４２０との間に少なくとも層間絶縁膜１６０及び保護膜１８２の二つの絶縁層を備えることによって、製造工程上の不良により第１配線４１０と第２配線４２０とがショートすることを防止できる。
（第２の実施形態）
次に、以下では、図７を参照して、本発明の第２の実施形態について説明する。図７は、本実施形態にかかる平板ディスプレイ装置の概略的な構成を示す断面図である。
図７に示すように、本実施形態にかかる平板ディスプレイ装置は、基板１１０と密封部材９００との間にシーラント８１０を備える。このシーラント８１０は、基板１１０と密封部材９００との間を合着する。すなわち、シーラント８１０は、平板ディスプレイ装置の外縁部において、基板１１０と密封部材９００とを密封する。このとき、このシーラント８１０は、第２配線４２０の上部に備えられる。これにより、有機発光ディスプレイ装置のディスプレイ部１００以外の領域の面積を減らすことができる。すなわち、従来技術や第１の実施形態のように、シーラント８１０を第２配線４２０が備えられる部分の外側に備える場合、ディスプレイパネルのサイズが大きくなる。すなわち、シーラント８１０が図４中の密封部４００として、図４のように第２配線４２０の外側部に位置することにより、ディスプレイパネルのサイズが大きくなってしまう。しかし、本実施形態によれば、シーラント８１０を第２配線４２０の上部に備えることによって、ディスプレイ部１００のサイズを維持し、ディスプレイパネルのサイズを減らすことができる。
この場合、前述したように、従来の技術では、基板１１０と密封部材９００とを合着する際に、合着する圧力によって第２配線４２０が押されて、第１配線４１０と第２配線４２０とがショートするという問題があった。また、シーラント８１０は、必要に応じてスペーサをそなえてもよい。しかし、この場合、上記のショートのような不良がさらに頻繁に発生するという問題があった。本実施形態のよれば、第１配線４１０と第２配線４２０との間に少なくとも二つの絶縁層１６０、１８２を備えることによって、これらのような不良を防止できる。
本発明の第１及び第２実施形態と変形例によれば、ディスプレイ部の外側に上下に配置された配線間のショートを防止するディスプレイ装置を具現でき、これにより、平板ディスプレイ装置の収率を向上し、製造コストを低減することができる。
以上、添付図面を参照しながら本発明の好適な実施形態について説明したが、本発明はかかる例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。
例えば、上記実施形態及び変形例では、有機発光ディスプレイ装置についてのみ本発明を説明したが、本発明はかかる例に限定されない。例えば、本発明は、液晶ディスプレイ装置のようなその他の多様な平板ディスプレイ装置に適用してもよい。また、本発明は、平板ディスプレイ装置に関連した技術分野に適用してもよい。
本発明は、平板ディスプレイ装置に適用可能である。
従来の平板ディスプレイ装置の概略的な構成を示す断面図である。 図１に示す従来の平板ディスプレイ装置で発生した不良箇所を示す写真である。 図２の発生した不良箇所の一部分の断面を示す写真である。 本発明の第１の実施形態にかかる平板ディスプレイ装置の概略的な構成を示す平面図である。 図４のＶ−Ｖ線による断面図である。 図５Ａに示す平板ディスプレイ装置に第３配線を備えた例を示す断面図である。 図５Ａに示す平板ディスプレイ装置の変形例の概略的な構成を示す断面図である。 本発明の第２の実施形態にかかる平板ディスプレイ装置の概略的な構成を示す断面図である。
符号の説明
１００ ディスプレイ部
１１０ 基板
１２０ バッファ層
１３０ 半導体層
１４０ ゲート絶縁膜
１５０ ゲート電極
１６０ 層間絶縁膜
１７０ ソース／ドレイン電極
１８２ 保護膜
２１０ 第１電極
２１１ コンタクトホール
２２０ 画素定義膜
２３０ 中間層
４００ 第２電極
４１０ 第１配線
４２０ 第２配線
４３０ 導電層
９００ 密封部材
８１０ シーラント

Claims (9)

  1. ディスプレイ部を有する基板と；
    前記ディスプレイ部に配置されたゲート電極と；
    前記ディスプレイ部の外側に配置された第１配線と；
    前記ゲート電極及び前記第１配線を覆う層間絶縁膜と；
    前記層間絶縁膜上に配置されたソース電極及びドレイン電極と；
    前記層間絶縁膜上に配置され、前記ディスプレイ部と前記第１配線との間に配置された導電層と；
    前記導電層の少なくとも一部を露出し、前記ソース電極、前記ドレイン電極及び前記層間絶縁膜を覆う保護膜と；
    前記保護膜上の前記ディスプレイ部の外側に配置された第２配線と；
    前記保護膜上の前記ディスプレイ部に配置された第１電極と；
    前記第２配線、前記導電層及び前記第１電極それぞれの少なくとも一部を露出し、前記保護膜上に配置された画素定義膜と；
    前記画素定義膜の露出された部分上に配置され、少なくとも発光層を含む中間層と；
    前記第２配線と前記導電層とに電気的に連結され、前記画素定義膜及び前記中間層上に配置された第２電極と；
    を備えることを特徴とする、有機発光ディスプレイ装置。
  2. 前記ソース電極、前記ドレイン電極及び前記ゲート電極を備える薄膜トランジスタにおいて、
    前記第１配線は、前記薄膜トランジスタの前記ゲート電極と同じ層上に備えられることを特徴とする、請求項１に記載の有機発光ディスプレイ装置。
  3. 前記第１配線は、前記薄膜トランジスタの前記ゲート電極と同じ物質で形成されたことを特徴とする、請求項２に記載の有機発光ディスプレイ装置。
  4. 前記薄膜トランジスタの前記ソース電極及び前記ドレイン電極と同じ層上に配置される第３配線をさらに備え、
    前記第３配線は、前記層間絶縁膜に形成されたコンタクトホールを介して前記第１配線に電気的に連結されることを特徴とする、請求項１〜３のいずれか１項に記載の有機発光ディスプレイ装置。
  5. 前記保護膜上に配置され、前記薄膜トランジスタの前記ソース電極及び前記ドレイン電極のうち少なくとも何れか一つの電極に電気的に連結される第１電極をさらに備え、
    前記第１電極は、前記保護膜に形成された前記薄膜トランジスタの前記ソース電極及び前記ドレイン電極のうち少なくとも何れか一つの前記電極を露出させるコンタクトホールを介して、前記薄膜トランジスタの前記ソース電極及び前記ドレイン電極のうち少なくとも何れか一つの前記電極に電気的に連結されることを特徴とする、請求項１〜４のいずれか１項に記載の有機発光ディスプレイ装置。
  6. 前記第１電極は、前記第２配線と同じ物質で形成されたことを特徴とする、請求項５に記載の有機発光ディスプレイ装置。
  7. 前記第２配線の上部にシーラントをさらに備えることを特徴とする、請求項１〜６のいずれか１項に記載の有機発光ディスプレイ装置。
  8. 前記シーラントは、スペーサを備えることを特徴とする、請求項７に記載の有機発光ディスプレイ装置。
  9. 前記第１配線と前記第２配線との間に介在された前記少なくとも二つの絶縁層のうち少なくとも一つの絶縁層は、無機物から形成された絶縁層であることを特徴とする、請求項１〜８のいずれか１項に記載の有機発光ディスプレイ装置。
JP2006217153A 2005-11-03 2006-08-09 平板ディスプレイ装置 Active JP4412559B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050104922A KR100730156B1 (ko) 2005-11-03 2005-11-03 평판 디스플레이 장치

Publications (2)

Publication Number Publication Date
JP2007128041A JP2007128041A (ja) 2007-05-24
JP4412559B2 true JP4412559B2 (ja) 2010-02-10

Family

ID=37762555

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006217153A Active JP4412559B2 (ja) 2005-11-03 2006-08-09 平板ディスプレイ装置

Country Status (5)

Country Link
US (1) US8222809B2 (ja)
EP (1) EP1783835B1 (ja)
JP (1) JP4412559B2 (ja)
KR (1) KR100730156B1 (ja)
CN (1) CN1971902B (ja)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7851996B2 (en) * 2005-11-16 2010-12-14 Canon Kabushiki Kaisha Display apparatus
KR100759666B1 (ko) * 2006-01-27 2007-09-17 삼성에스디아이 주식회사 평판 표시장치 및 그의 제조방법
JP2010257957A (ja) * 2009-04-01 2010-11-11 Seiko Epson Corp 有機エレクトロルミネッセンス装置
KR101074805B1 (ko) 2009-12-04 2011-10-19 삼성모바일디스플레이주식회사 유기 발광 디스플레이 장치 및 그 제조 방법
KR101800285B1 (ko) 2010-10-04 2017-12-21 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR20130128940A (ko) * 2012-05-18 2013-11-27 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조방법
KR102013893B1 (ko) 2012-08-20 2019-08-26 삼성디스플레이 주식회사 평판표시장치 및 그의 제조방법
CN103943649B (zh) * 2013-02-15 2017-10-03 上海天马微电子有限公司 Oled显示面板及其驱动方法
US9362345B2 (en) * 2013-05-31 2016-06-07 Samsung Display Co., Ltd. Organic light emitting display apparatus and method of manufacturing the same
JP6155856B2 (ja) * 2013-06-03 2017-07-05 住友化学株式会社 表示装置
KR102151752B1 (ko) 2013-08-05 2020-09-04 삼성디스플레이 주식회사 유기발광 디스플레이 장치 및 그 제조방법
KR102360783B1 (ko) 2014-09-16 2022-02-10 삼성디스플레이 주식회사 디스플레이 장치
KR102284756B1 (ko) * 2014-09-23 2021-08-03 삼성디스플레이 주식회사 디스플레이 장치
CN104538566A (zh) * 2015-01-22 2015-04-22 深圳市华星光电技术有限公司 Oled的封装方法及oled封装结构
KR102477299B1 (ko) 2015-06-12 2022-12-14 삼성디스플레이 주식회사 디스플레이 장치
KR102561113B1 (ko) * 2015-08-13 2023-07-28 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102537439B1 (ko) * 2016-01-15 2023-05-30 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
US11211582B2 (en) * 2016-01-15 2021-12-28 Samsung Display Co., Ltd. Organic light-emitting display apparatus with protection layer surrounding the pixel electrode
JP2017168308A (ja) * 2016-03-16 2017-09-21 株式会社Ｊｏｌｅｄ 表示装置
KR102628849B1 (ko) * 2016-03-24 2024-01-25 삼성디스플레이 주식회사 유기발광 디스플레이 장치
KR102651136B1 (ko) * 2016-04-12 2024-03-25 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
CN106462018B (zh) * 2016-08-09 2020-01-07 京东方科技集团股份有限公司 显示面板、显示面板的制造方法和修复方法
KR102457251B1 (ko) 2017-03-31 2022-10-21 삼성디스플레이 주식회사 유기 발광 표시 장치
US11637269B2 (en) * 2018-05-23 2023-04-25 Sharp Kabushiki Kaisha Display device and manufacturing method therefor
WO2020021654A1 (ja) * 2018-07-25 2020-01-30 シャープ株式会社 表示装置
CN109243305B (zh) * 2018-09-17 2021-10-12 京东方科技集团股份有限公司 显示面板、显示装置和显示面板的制造方法
CN110993814B (zh) * 2019-11-15 2021-09-03 深圳市华星光电半导体显示技术有限公司 显示装置及其制备方法
WO2022172670A1 (ja) * 2021-02-09 2022-08-18 株式会社ジャパンディスプレイ 表示装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2661163B2 (ja) 1988-07-28 1997-10-08 カシオ計算機株式会社 Ｔｆｔパネル
US6557668B2 (en) * 1997-02-19 2003-05-06 Rebs Zentralschmiertechnik Gmbh Device for distributing an oil-air mixture to various lubricating channels of the machine housing
JP3596471B2 (ja) * 2000-03-27 2004-12-02 セイコーエプソン株式会社 電気光学装置、その製造方法および電子機器
JP2002244589A (ja) 2001-02-20 2002-08-30 Hitachi Ltd 有機発光装置およびその製造方法
US6822264B2 (en) * 2001-11-16 2004-11-23 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
KR100892945B1 (ko) * 2002-02-22 2009-04-09 삼성전자주식회사 액티브 매트릭스형 유기전계발광 표시장치 및 그 제조방법
JP2003271075A (ja) 2002-03-13 2003-09-25 Toshiba Corp 表示装置
KR100461634B1 (ko) * 2002-04-15 2004-12-14 엘지.필립스 엘시디 주식회사 유기전계 발광소자와 그 제조방법
KR100489786B1 (ko) * 2002-07-08 2005-05-16 엘지.필립스 엘시디 주식회사 액티브 매트릭스형 유기전계발광 소자
JP4001066B2 (ja) * 2002-07-18 2007-10-31 セイコーエプソン株式会社 電気光学装置、配線基板及び電子機器
JP2004102246A (ja) 2002-07-18 2004-04-02 Seiko Epson Corp 電気光学装置、配線基板及び電子機器
JP4479381B2 (ja) * 2003-09-24 2010-06-09 セイコーエプソン株式会社 電気光学装置、電気光学装置の製造方法、及び電子機器
KR100573132B1 (ko) * 2004-02-14 2006-04-24 삼성에스디아이 주식회사 유기 전계 발광 표시장치 및 그 제조 방법
US7538488B2 (en) * 2004-02-14 2009-05-26 Samsung Mobile Display Co., Ltd. Flat panel display
KR100615212B1 (ko) 2004-03-08 2006-08-25 삼성에스디아이 주식회사 평판 표시 장치
KR100581903B1 (ko) 2004-03-09 2006-05-22 삼성에스디아이 주식회사 전계 발광 디스플레이 장치
US7619258B2 (en) * 2004-03-16 2009-11-17 Semiconductor Energy Laboratory Co., Ltd. Display device
JP4776949B2 (ja) 2004-03-16 2011-09-21 株式会社半導体エネルギー研究所 発光装置
US7427783B2 (en) * 2004-04-07 2008-09-23 Samsung Sdi Co., Ltd. Top emission organic light emitting diode display using auxiliary electrode to prevent voltage drop of upper electrode

Also Published As

Publication number Publication date
EP1783835A3 (en) 2010-06-30
EP1783835A2 (en) 2007-05-09
EP1783835B1 (en) 2012-08-15
CN1971902B (zh) 2010-06-16
KR100730156B1 (ko) 2007-06-19
CN1971902A (zh) 2007-05-30
JP2007128041A (ja) 2007-05-24
KR20070047978A (ko) 2007-05-08
US20070096633A1 (en) 2007-05-03
US8222809B2 (en) 2012-07-17

Similar Documents

Publication Publication Date Title
JP4412559B2 (ja) 平板ディスプレイ装置
JP4335233B2 (ja) 平板ディスプレイ装置
US8890406B2 (en) Flat panel display and method of fabricating the same
US8030838B2 (en) Organic light emitting display apparatus
JP2007329448A (ja) 有機発光ディスプレイ装置
US8981364B2 (en) Organic light emitting diode display
KR20150039490A (ko) 유기발광 디스플레이 장치 및 그 제조방법
CN1979840A (zh) 平板显示器及其制造方法
JP4169733B2 (ja) 電界発光ディスプレイ装置及びその製造方法
KR20100050244A (ko) 유기 발광 표시 장치
JP2006004910A (ja) 電界発光ディスプレイ装置及びその製造方法
KR100603336B1 (ko) 전계 발광 디스플레이 장치 및 이의 제조 방법
JP2007329451A (ja) チップ及びこれを具備した平板ディスプレイ装置
KR100626087B1 (ko) 유기 발광 표시 장치
US8575833B2 (en) Organic light-emitting display apparatus including improved power supply lines
KR100719599B1 (ko) 평판 디스플레이 장치
KR20050112315A (ko) 전계 발광 디스플레이 장치 제조 방법 및 이에 의한 전계발광 디스플레이 장치
KR100659113B1 (ko) 평판 디스플레이 장치

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090407

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090707

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090710

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090723

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091013

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20091111

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121127

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4412559

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121127

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121127

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121127

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131127

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250