JP4398817B2 - SiGe薄膜の成長方法 - Google Patents

SiGe薄膜の成長方法 Download PDF

Info

Publication number
JP4398817B2
JP4398817B2 JP2004239723A JP2004239723A JP4398817B2 JP 4398817 B2 JP4398817 B2 JP 4398817B2 JP 2004239723 A JP2004239723 A JP 2004239723A JP 2004239723 A JP2004239723 A JP 2004239723A JP 4398817 B2 JP4398817 B2 JP 4398817B2
Authority
JP
Japan
Prior art keywords
thin film
film
substrate
gef
sige thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2004239723A
Other languages
English (en)
Other versions
JP2006059988A (ja
Inventor
敬志 横山
孝洋 白幡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Air Water Inc
Original Assignee
Air Water Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Air Water Inc filed Critical Air Water Inc
Priority to JP2004239723A priority Critical patent/JP4398817B2/ja
Publication of JP2006059988A publication Critical patent/JP2006059988A/ja
Application granted granted Critical
Publication of JP4398817B2 publication Critical patent/JP4398817B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

本発明は、トランジスタ等の半導体素子の製造におけるSiGe薄膜の成長方法に関するものである。
最近の電子機器の進歩に伴って、基板におけるトランジスタ等の半導体素子の高集積化が進んできており、その高集積化を実現するために、素子の微細化が要求されている。しかしながら、素子が微細化すると、トランジスタにおいては、ゲート長が短くなり、短チャネル効果(ゲート長が短くなると、ゲート電圧が0Vであっても、ソースとドレインとの間に電流が流れ易くなる現象)が現れる。そこで、その短チャネル効果を抑制するために、ソースおよびドレインの拡散領域の深みを浅くすることが行われている。
しかしながら、両拡散領域の深みを浅くすると、抵抗が増大し、動作速度が低下する。しかも、両拡散領域の深みが浅いと、ソースおよびドレインの電極形成時のアニールによって、電極がソースおよびドレインの拡散領域を突き抜けてしまう。
そこで、それらを防止するために、ソースおよびドレインの拡散領域上にSi,SiGe,Ge等の薄膜をCVD法によって選択成長させ(例えば、厚み50nm程度)、ソースおよびドレインを厚くする技術〔エレベイテッド(Elevated)・ソース/ドレイン技術〕が提案されている(特許文献1参照)。
特開2001−68671号公報
しかしながら、上記エレベイテッド・ソース/ドレイン技術における薄膜の成長温度は、750〜950℃である(特許文献1の段落〔0015〕の第12〜13行目参照)。しかも、選択成長を可能にするためには、上記薄膜の成長に先立って、自然酸化膜を除去し、その自然酸化膜が成長しないよう熱処理する必要があるが、その熱処理が約800〜900℃の温度で1〜5分間の処理となる(特許文献1の段落〔0014〕の第9〜10行目参照)。このため、融点が上記温度よりも低い基板(例えば、ガラス基板等)は使用できない。
また、半導体素子の製造過程においてプロセス温度が高いと、ソースおよびドレインの拡散領域の特徴が変化し、設計したとおりの性能が出ないという問題が起こる。このため、半導体素子の高速動作かつ高集積には、その製造過程において低温プロセスが必須である。上記750〜950℃での薄膜の成長および約800〜900℃での熱処理は、次世代の高速動作かつ高集積な半導体素子を製造するプロセスとしては温度が高い。
本発明は、このような事情に鑑みなされたもので、SiGe薄膜の成長を低温化することができるSiGe薄膜の成長方法の提供をその目的とする。
上記の目的を達成するため、本発明のSiGe薄膜の成長方法は、基板上に形成されたSi多結晶膜の表面にSiGe薄膜を成長させる方法であって、圧力1×10-3〜1×10-1Pa(絶対圧)下において、上記基板の温度を500〜600℃の範囲内にした状態で、Si2 6 とGeF4 とを流量比Si2 6 :GeF4 =40:1〜80:1の範囲で上記Si多結晶膜の表面に供給することにより、上記GeF4 のFのエッチング作用で、上記Si多結晶膜表面の自然酸化膜を除去し、その除去跡の上記Si多結晶膜の表面にSiGe薄膜を成長させるという構成をとる。
本発明者らは、半導体素子の製造過程を低温プロセスにすべく、薄膜の成長方法について鋭意研究を重ねた。その研究の過程で、成長させる薄膜をSiGe薄膜に限定すると、Si薄膜を成長させるよりも薄膜成長温度を約100℃低下させることができるという知見を得た。さらに、そのSiGe薄膜の成長には、通常、Si2 6 とGeH4 とが用いられるが、そのGeH4 に代えてGeF4 を用いると、GeF4 のFの酸化還元反応の促進により、薄膜成長温度をさらに低下させることができることを突き止めた。特に、各ガスの流量比をSi2 6 :GeF4 =40:1〜80:1の範囲内にすると、薄膜成長温度を一層低下させることができることを突き止めた。そして、さらに研究を重ねた結果、薄膜を成長させる雰囲気の圧力を1×10-3〜1×10-1Pa(絶対圧)の範囲内にすると、基板の温度を500〜600℃の範囲内に低下させても薄膜を成長させることができることを見出し、本発明に到達した。
本発明のSiGe薄膜の成長方法は、特定の圧力〔1×10-3〜1×10-1Pa(絶対圧)〕下で、Si2 6 とGeF4 とを特定の流量比(Si2 6 :GeF4 =40:1〜80:1)に設定して行われるため、基板の温度を500〜600℃の範囲内に低下させても、SiGe薄膜を成長させることができる。
このように、基板の温度を500〜600℃の範囲内に低下させることができるため、上記基板がガラス基板である場合でも、SiGe薄膜を成長させることができる。
つぎに、本発明の実施の形態を詳しく説明する。
本発明のSiGe薄膜の成長方法は、基板上に形成されたSi多結晶膜(ポリシリコン膜)の表面に、従来よりも低い温度でSiGe薄膜を成長させる方法である。それを実現するために、SiGe薄膜を成長させる際には、雰囲気の圧力を1×10-3〜1×10-1Pa(絶対圧)の範囲内にし、その成長に用いるガスとしてSi2 6 とGeF4 とを用い、しかも、その流量比をSi2 6 :GeF4 =40:1〜80:1の範囲内に設定する。このような条件下にすると、基板の温度を500〜600℃の範囲内に低下させても、SiGe薄膜を成長させることができるようになる。
このため、上記基板として、融点が600℃を少し越えるガラス基板等も使用できるようになり、基板の材料の選択範囲が広がる。
また、上記低温での成長方法により、半導体素子の製造過程では、ソースおよびドレインの拡散領域の特徴が高温によって変化するのを抑制することができる。このため、設計したとおりの性能を出すことができるようになり、半導体素子の動作速度をより高めることができるようになる。そして、前記エレベイテッド・ソース/ドレイン技術を用いることにより、半導体素子の高速動作かつ高集積をより高度に実現することができるようになる。
このようなSiGe薄膜の成長は、例えば、図1に示すような薄膜製造装置を用いて行うことができる。この装置は、ステンレス製で、略箱状体をしており、内部がその略中央で上部室10と下部室20の2室に分離されている。これら上部室10および下部室20は、それぞれターボ分子ポンプ(図示せず)に接続されており、減圧室となりうる。また、上部室10と下部室20の周壁外面の一部には、冷水ジャケット40が付設されており、上部室10および下部室20の過剰昇温を防止している。
上部室10と下部室20との境には、基板保持手段30が備えられている。この基板保持手段30は、中心部が開口した枠状をしており、半導体製造装置の内周部に水平となるように周設されている。この基板保持手段30の開口周縁部は、基板1の載置部31となっており、石英製の枠状板体である。この載置部31の周縁部は、この載置部31の保持部32となっており、ステンレス製の枠状板体であり、その外周縁が半導体製造装置の内周部に周設されている。なお、基板1の載置部31への載置は、後述するように、Si多結晶膜(ポリシリコン膜)が形成されている側を下部室20に向けて行われる。そして、この基板1の載置部31への載置により、基板保持手段30の中心部の開口が蓋され、上部室10と下部室20とが仕切られる。
上部室10は、加熱室であり、カーボングラファイト製の加熱ヒータ11およびこの加熱ヒータ11の輻射熱を反射して遮蔽するためのリフレクタ(熱遮蔽体)12が備えられている。このリフレクタ12は、上記加熱ヒータ11の上部および前後左右の全周囲ならびに上部室10の周壁内面に配置されている。また、上記加熱ヒータ11の下方には、加熱ヒータ11の熱を均等に放射するために、PBN(熱分解性窒化ホウ素)製の均熱板13が配置されている。
下部室20は、SiGe薄膜の成長室であり、その成長に用いるSi2 6 とGeF4 とを室内に供給するマニホールド21が備えられている。このマニホールド21の、上記基板1と対向する面には、上記Si2 6 とGeF4 とをそれぞれ吐出するガス吐出口22,23が複数形成されており、それらSi2 6 とGeF4 とが、基板1上に形成されたSi多結晶膜(ポリシリコン膜)の表面に供給されるようになっている。また、上記Si2 6 とGeF4 とはそれぞれ、半導体製造装置の外部から供給管24,25を通して、マニホールド21の内部空間に供給されるようになっている。
このような薄膜製造装置を用いて、つぎのようにしてSiGe薄膜を成長させることができる。
まず、基板1上にSi多結晶膜(ポリシリコン膜)を形成する。この方法は、プラズマCVD法により基板1上に一旦アモルファスシリコン膜を形成した後、レーザ照射により結晶化させてSi多結晶膜(ポリシリコン膜)を形成する。この方法では、プラズマCVD法によるアモルファスシリコン膜の形成が高温にならず(350〜500℃程度)、その後のレーザ照射も下地の基板1は高温にならない(500〜600℃程度)ため、基板1としてガラス基板を使用することができる。なお、熱CVD法によりSi多結晶膜(ポリシリコン膜)を基板1上に直接形成してもよいが、この場合は、基板1の温度を900〜1000℃程度の高温にする必要があるため、ガラス基板を使用することができない。
ついで、上記Si多結晶膜(ポリシリコン膜)が形成された基板1を上記薄膜製造装置の基板保持手段30の載置部31に載置する。このとき、Si多結晶膜(ポリシリコン膜)が形成されている側を下部室20に向けて載置する。
そして、ターボ分子ポンプを作動させることにより、上部室10および下部室20を減圧する(図1の矢印A,B参照)。このときの上部室10および下部室20の内部雰囲気の圧力は、1×10-3〜1×10-1Pa(絶対圧)の範囲内にする。上記圧力が1×10-3Pa(絶対圧)を下回ると、SiGe薄膜を成長速度がかなり遅くなって生産上実用的でなくなり、1×10-1Pa(絶対圧)を上回ると、SiGe薄膜の成長のためには基板1の温度を高くしなければならず、所期の目的(SiGe薄膜成長の低温化)に反するからである。
つぎに、加熱ヒータ11を加熱させることにより、基板1を500〜600℃の範囲内に加熱する。基板1の温度が500℃を下回ると、SiGe薄膜を成長速度がかなり遅くなって(例えば、450℃での成長速度は550℃での成長速度の1/10以下)生産上実用的でなくなり、しかも、結晶性が芳しくないからである。また、基板1の温度が600℃を上回ると、SiGe薄膜の成長に用いるGeF4 のFのエッチング作用が大きくなり過ぎて、SiGe薄膜が成長し難くなるからである。なお、上記基板1の温度は、熱電対により測定することで確認することができる。
そして、マニホールド21の各ガス吐出口22,23からSi2 6 およびGeF4 をそれぞれ吐出させ、上記Si多結晶膜(ポリシリコン膜)の表面に供給する。このとき、Si2 6 とGeF4 の流量比は、Si2 6 :GeF4 =40:1〜80:1の範囲内に設定する。この流量比が40:1を下回る(例えば39:1)と、両ガスにおけるGeF4 の割合が大きくなるため、Fのエッチング作用が大きくなってSiGe薄膜の成長速度が遅くなり、しかも、成長したSiGe薄膜におけるGeの組成比が3%を上回り、SiGe薄膜のモホロジーが悪化するからである。また、上記流量比が80:1を上回る(例えば81:1)と、Fの相対濃度が低くなるため、Fのエッチング作用が低下するとともに、Fの酸化還元反応も弱くなるからである。なお、上記流量比の設定は、マニホールド21への供給管24,25に設けられた可変バルブ(図示せず)を調節することにより行われる。
このようにすることにより、上記Si多結晶膜(ポリシリコン膜)の表面にSiGe薄膜を成長させることができる。このとき、上記Si多結晶膜(ポリシリコン膜)の表面には、自然酸化膜が形成されているが、上記GeF4 のFのエッチング作用が適度に発揮され、上記自然酸化膜が除去される。そして、その除去跡の上記Si多結晶膜(ポリシリコン膜)の表面にSiGe薄膜がエピタキシャル成長する。このため、従来、自然酸化膜を除去するために行っていた高温での処理が不要となる。
なお、後述する実施例に示すように、上記Si多結晶膜(ポリシリコン膜)の表面にSiO2 等でパターンを形成したものを用いると、そのSiO2 等の表面にはSiGe薄膜を成長させず、それ以外のSi多結晶膜(ポリシリコン膜)の表面に選択的にSiGe薄膜をエピタキシャル成長させることができる。
つぎに、実施例について比較例と併せて説明する。
まず、プラズマCVD法により、図2に示すように、ガラス基板1〔50mm×50mm×1mm(厚み)〕の表面にSiO2 膜2を形成した後、そのSiO2 膜2の表面に、厚み100nmのアモルファスシリコン膜を形成した。この形成は、圧力100Pa(絶対圧)の下で,基板温度400℃,モノシランを原料ガスとして行った。
ついで、上記アモルファスシリコン膜全体に、レーザ光を照射することにより、アモルファスシリコン膜を結晶化させてSi多結晶膜(ポリシリコン膜)3を形成した。
そして、上記Si多結晶膜(ポリシリコン膜)3の表面に、SiO2 でパターン4を形成した。
〔実施例1〕
上記Si多結晶膜(ポリシリコン膜)3およびSiO2 のパターン4が形成されたガラス基板1を、図1に示す薄膜製造装置の載置部31に設置し、上記実施の形態と同様にして、上記Si多結晶膜(ポリシリコン膜)3の表面にSiGe薄膜5(図3参照)を成長させた。すなわち、この実施例1では、上部室10および下部室20の内部雰囲気の圧力を1×10-3Pa(絶対圧)、基板1の温度を500℃、Si2 6 の流量を20cm3 /min(0℃、大気圧)、GeF4 の流量を0.5cm3 /min(0℃、大気圧)とした(流量比Si2 6 :GeF4 =40:1)。そして、成長時間18分間で、図3に示すように、パターン4以外のSi多結晶膜(ポリシリコン膜)3の表面のみに、SiGe薄膜5を厚み約50nm成長させることができた。この成長させた薄膜がSiGe薄膜5であることは、エネルギー分散型X線分析装置(堀場製作所社製、EMAX−7000)により確認した。また、SiGe薄膜5の厚みは、走査型電子顕微鏡(日立製作所社製、S−4700)により確認した。
〔実施例2〕
上記実施例1において、上部室10および下部室20の内部雰囲気の圧力を1×10-2Pa(絶対圧)、基板1の温度を550℃、Si2 6 の流量を30cm3 /min(0℃、大気圧)、GeF4 の流量を0.5cm3 /min(0℃、大気圧)とした(流量比Si2 6 :GeF4 =60:1)。そして、成長時間15分間で、パターン4以外のSi多結晶膜(ポリシリコン膜)3の表面のみに、SiGe薄膜5を厚み約50nm成長させることができた。それ以外は、上記実施例1と同様にした。
〔実施例3〕
上記実施例1において、上部室10および下部室20の内部雰囲気の圧力を1×10-1Pa(絶対圧)、基板1の温度を600℃、Si2 6 の流量を40cm3 /min(0℃、大気圧)、GeF4 の流量を0.5cm3 /min(0℃、大気圧)とした(流量比Si2 6 :GeF4 =80:1)。そして、成長時間10分間で、パターン4以外のSi多結晶膜(ポリシリコン膜)3の表面のみに、SiGe薄膜5を厚み約50nm成長させることができた。それ以外は、上記実施例1と同様にした。
〔比較例1〕
上記実施例1において、上部室10および下部室20の内部雰囲気の圧力を5×10-4Pa(絶対圧)、基板1の温度を450℃、Si2 6 の流量を5cm3 /min(0℃、大気圧)、GeF4 の流量を0.5cm3 /min(0℃、大気圧)とした(流量比Si2 6 :GeF4 =10:1)。しかしながら、この条件では、成長時間20分間で、SiGe薄膜5は、表面が白濁し、モホロジーが悪く、結晶性もよくなかった。それ以外は、上記実施例1と同様にした。
〔比較例2〕
上記実施例1において、上部室10および下部室20の内部雰囲気の圧力を5×10-1Pa(絶対圧)、基板1の温度を650℃、Si2 6 の流量を50cm3 /min(0℃、大気圧)、GeF4 の流量を0.5cm3 /min(0℃、大気圧)とした(流量比Si2 6 :GeF4 =100:1)。しかしながら、この条件では、ガラス基板1が軟化して曲がった。また、成長時間を10分間としたが、SiO2 のパターン4の表面にSiGe薄膜5が成長し、選択成長させることができなかった。それ以外は、上記実施例1と同様にした。
上記実施例1〜3および比較例1,2の結果より、圧力を1×10-3〜1×10-1Pa(絶対圧)の範囲内、Si2 6 とGeF4 の流量比をSi2 6 :GeF4 =40:1〜80:1の範囲内、基板温度を500〜600℃の範囲内にすると、実用的な速度でSiGe薄膜5を成長させることができることがわかる。
SiGe薄膜の成長が、基板温度500〜600℃の範囲内でできるため、SiGe薄膜を用いるトランジスタ等の半導体素子を、融点が600℃を少し越える低融点のガラス基板等に形成することができる。このため、例えば、液晶ディスプレイ用のガラス基板として、上記低融点のガラス基板を使用することができる。
本発明のSiGe薄膜の成長方法に用いる薄膜製造装置を示す説明図である。 上記SiGe薄膜の成長方法に用いる基板を模式的に示す説明図である。 上記SiGe薄膜が成長した基板を模式的に示す説明図である。
符号の説明
1 基板
3 Si多結晶膜(ポリシリコン膜)
5 SiGe薄膜

Claims (2)

  1. 基板上に形成されたSi多結晶膜の表面にSiGe薄膜を成長させる方法であって、圧力1×10-3〜1×10-1Pa(絶対圧)下において、上記基板の温度を500〜600℃の範囲内にした状態で、Si2 6 とGeF4 とを流量比Si2 6 :GeF4 =40:1〜80:1の範囲で上記Si多結晶膜の表面に供給することにより、上記GeF4 のFのエッチング作用で、上記Si多結晶膜表面の自然酸化膜を除去し、その除去跡の上記Si多結晶膜の表面にSiGe薄膜を成長させることを特徴とするSiGe薄膜の成長方法。
  2. 上記基板がガラス基板である請求項1記載のSiGe薄膜の成長方法。
JP2004239723A 2004-08-19 2004-08-19 SiGe薄膜の成長方法 Active JP4398817B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004239723A JP4398817B2 (ja) 2004-08-19 2004-08-19 SiGe薄膜の成長方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004239723A JP4398817B2 (ja) 2004-08-19 2004-08-19 SiGe薄膜の成長方法

Publications (2)

Publication Number Publication Date
JP2006059988A JP2006059988A (ja) 2006-03-02
JP4398817B2 true JP4398817B2 (ja) 2010-01-13

Family

ID=36107213

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004239723A Active JP4398817B2 (ja) 2004-08-19 2004-08-19 SiGe薄膜の成長方法

Country Status (1)

Country Link
JP (1) JP4398817B2 (ja)

Also Published As

Publication number Publication date
JP2006059988A (ja) 2006-03-02

Similar Documents

Publication Publication Date Title
KR100306527B1 (ko) 박막반도체장치의제조방법,박막반도체장치
CN106757324B (zh) 一种硅外延片的制造方法
JPH10291897A (ja) 微結晶フィルムの結晶化による多結晶フィルムの形成方法、薄膜トランジスタの形成方法、およびその方法によって形成される液晶ディスプレイ
JP2000036465A (ja) 遷移金属連続送達法から製造される単結晶薄膜トランジスタ
JP4162170B2 (ja) 薄膜トランジスタの製造方法
JP2917392B2 (ja) 半導体装置の製造方法
JP4972330B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP4258476B2 (ja) 薄膜半導体装置の製造方法
KR20030094018A (ko) 반도체 장치의 제조 방법 및 반도체 장치
JP3312553B2 (ja) シリコン単結晶およびシリコン単結晶薄膜の製造方法
JPWO2005088688A1 (ja) 基板処理装置および半導体装置の製造方法
JP2007305730A (ja) 半導体装置の製造方法
JP4398817B2 (ja) SiGe薄膜の成長方法
JP2009135488A (ja) シリコンの結晶化方法
JP2008177419A (ja) シリコン薄膜形成方法
JP3281431B2 (ja) 薄膜トランジスタ
JP4565928B2 (ja) 薄膜トランジスタの製法
JP3203652B2 (ja) 半導体薄膜の製造方法
JP3494467B2 (ja) 半導体薄膜の形成方法
KR19990006994A (ko) 다결정 실리콘막의 성장방법 및 cvd 장치
JP3881715B2 (ja) 結晶性半導体膜の形成方法、アクティブマトリクス装置の製造方法、及び電子装置の製造方法
JPH03292719A (ja) シリコン半導体層の形成方法
JP2005167280A (ja) 半導体装置、アクティブマトリクス基板、及び電子機器
JPH03136320A (ja) 半導体装置の製造方法
JPH02103924A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070702

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090918

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091006

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091023

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121030

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4398817

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131030

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250