JP4370799B2 - 絶対値エンコーダおよびその補正装置ならびにその補正方法、該エンコーダ付モータ - Google Patents
絶対値エンコーダおよびその補正装置ならびにその補正方法、該エンコーダ付モータ Download PDFInfo
- Publication number
- JP4370799B2 JP4370799B2 JP2003114259A JP2003114259A JP4370799B2 JP 4370799 B2 JP4370799 B2 JP 4370799B2 JP 2003114259 A JP2003114259 A JP 2003114259A JP 2003114259 A JP2003114259 A JP 2003114259A JP 4370799 B2 JP4370799 B2 JP 4370799B2
- Authority
- JP
- Japan
- Prior art keywords
- position data
- processing unit
- absolute value
- signal processing
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Transmission And Conversion Of Sensor Element Output (AREA)
- Optical Transform (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ロボット等の回転軸の絶対位置検出を行う絶対値エンコーダおよびその補正装置ならびにその補正方法、該エンコーダ付モータに関する。
【０００２】
【従来の技術】
従来の絶対値エンコーダを適用したサーボシステムとしては、図５に示された構成のものがある（例えば、特許文献１参照）。
図５において、１００は磁気式絶対値エンコーダの検出部であり、モータ等の回転シャフトに同芯回転する形で固定された回転ディスクと、回転ディスクに対し空隙を介して対向配置される磁気センサヘッドで構成されている。３００は絶対値エンコーダの信号処理部であって、検出部１００からの出力信号を処理し、エンコーダ位置データを出力するためのものである。
この構成において、検出部１００の回転ディスクが回転すると、磁気センサヘッドより信号が出力される。出力された信号は、信号処理部３００において処理され、エンコーダ位置データが出力される。
【０００３】
また、従来の絶対値エンコーダの一つの種類であるバーニア型アブソリュートエンコーダの構成としては、図６に示す構成のものがある（例えば、特許文献２参照）。
図６において、１は回転ディスク、２はスリット列、３は磁気センサ、４は位相変調部、５は位相差信号生成部、６は絶対値信号生成部、７は発振器、８は基準信号生成部、９は変調信号生成部、２０はデータ伝送部、２１はモータ、２２はモータ制御装置である。
【０００４】
以上の構成において、回転ディスク１上には等ピッチでそれぞれピッチ数の異なる４組のスリット列２が設けられている。３は磁気センサで、ＭＲ素子（磁気抵抗効果素子）とバイアス磁石で構成され、スリットピッチと等しいピッチの２相の正弦波を出力する。センサ３からの出力は、位相変調回路４に入力され、位相信号φ０〜φ３に変換される。各位相信号は、位相差信号生成部５へ入力され、φ１、φ２、φ３はφ０との位相差を検出し、それぞれ位相差信号（φ０−φ１）、（φ０−φ２）、（φ０−φ３）となり、絶対値信号生成部６へ入力され、位相信号φ０の周期で間欠的に絶対値信号ｐを生成する。
生成された絶対値信号ｐは、回転ディスク１が取り付けられたモータ２１を制御するために利用されるため、モータ制御装置２２にデータ伝送部２０によってパラレル又はシリアル伝送される。
【０００５】
【特許文献１】
特開２００２−２８１７２５号公報
【特許文献２】
再公表特許ＷＯ００／００５５５５３号公報
【０００６】
【発明が解決しようとする課題】
しかしながら、上記の特許文献１に開示された従来の絶対値エンコーダにおいては、その適用製品によっては、より良好な特性、すなわちリニアリティおよび絶対値精度が要求されることがあり、その要求を満たすことが困難であった。
また、上記の特許文献２に開示されたアブソリュートエンコーダの構成においては、良好な特性を得るために、すべての状態の補正値を確保し、高分解能エンコーダに対応するためには、大量のデータを記憶する手段が必要となり、ＣＰＵ等での複雑な処理を必要とされることがあり、小型化、ローコスト化に問題があった。
そこで、本発明は、従来のリニアリティ、絶対値精度の特性を落とすことなく、良好な特性を得ることができ、少量の補正値で容易に補正処理を行うことができる絶対値エンコーダおよびその補正装置ならびにその補正方法、該エンコーダ付モータを提供することを目的とする。
【０００７】
【課題を解決するための手段】
上記課題を解決するため、本発明の第１の構成は、回転シャフトに固定された回転ディスクと、前記回転ディスクに対して空隙を介して対向配置された磁気式または光学式のセンサヘッドで構成された検出部と、前記検出部から出力される信号を位置データに処理する信号処理部とを備え、前記信号処理部から得られた位置データを出力する絶対値エンコーダにおいて、前記信号処理部にはデータ読み書き可能な不揮発性の記憶手段が実装され、前記記憶手段は、前記信号処理部外からデータの読み書き可能な外部読み書き手段を有することを特徴とする絶対値エンコーダとしたものである。
この第１の構成においては、予め測定し、処理された、絶対値精度の高い位置データとの関係を明らかにした補正用位置データを参照することができ、エンコーダ値を補正することができる。
【０００８】
本発明の第２の構成は、回転シャフトに固定された回転ディスクと、前記回転ディスクに対して空隙を介して対向配置された磁気式または光学式のセンサヘッドで構成された第１検出部と、前記第１検出部から出力される信号を位置データに処理する第１信号処理部と、前記第１信号処理部に実装されデータ読み書き可能な不揮発性の記憶手段と、前記記憶手段に設けられ前記第１信号処理部の外部からデータの読み書きが可能な外部読み書き手段とを備え、前記第１信号処理部から得られた位置データを出力する絶対値エンコーダの特性を補正する絶対値エンコーダ補正装置であって、前記第１検出部と比較して絶対値精度が高い第２検出部と、前記第１信号処理部から出力される位置データ値と前記第２検出部から出力される信号を取り込むデータ処理部とを備え、前記データ処理部では、前記第１信号処理部から出力される位置データ値を基に前記回転シャフトを少なくとも１回転以上回転させている間、前記第１検出部から出力される信号および前記第２検出部から出力される信号をそれぞれ処理して得られる位置データを基にそれぞれを位置データ１、位置データ２として前記第１信号処理部内の前記記憶手段に記憶させることを特徴とする絶対値エンコーダ補正装置としたものである。この第２の構成においては、第１信号処理部上の記憶手段に予め測定し、処理された絶対値精度の高い位置データとの関係を明らかにした補正用位置データを書き込むことができ、エンコーダの補正を行うことができる。
【０００９】
本発明の第３の構成は、前記データ処理部は、前記第２検出部から出力される信号を処理する第２信号処理部と、前記第１信号処理部に接続され前記記憶手段に対して読み書き可能なマイクロコンピュータ搭載の補正用コントローラとで構成されたことを特徴とする第２の構成の絶対値エンコーダ補正装置としたものである。
この第３の構成においては、コンパクトな絶対値エンコーダ補正装置を構成することができる。
【００１０】
本発明の第４の構成は、前記データ処理部は前記第１信号処理部およびモータドライバに対して、前記第２検出部は前記回転シャフトに対してそれぞれ取り外し可能であることを特徴とする第２または第３の構成の絶対値エンコーダ補正装置としたものである。
この第４の構成においては、エンコーダ使用前に一度補正処理を行い、その後は通常の絶対値エンコーダと同様の構成で使用することが可能となる。
【００１１】
本発明の第５の構成は、前記第１信号処理部に記憶された各々の位置データを基に位置データを出力する際、２nビットデータのうち、下位ｍビット分を補正することを特徴とする第２から第４の構成の絶対値エンコーダ補正装置としたものである。
この第５の構成においては、エンコーダ使用前に一度補正処理を行い、その後は、通常のエンコーダと同様の構成で使用することが可能となる。
【００１２】
本発明の第６の構成は、前記第１信号処理部の記憶手段に記憶される各々の位置データは、前記第１検出器の位置データ１と前記第２検出器の位置データ２とから、次式
（位置データ１）−｛位置データ２×（第１検出器の分解能／第２検出器の分解能）｝
によって差分を算出し、算出値を符号（＋／−）と位置データ絶対値の１の補数とに変換し、前記第１検出器の位置データ１に対応して記憶されることを特徴とする第２から第５の構成の絶対値エンコーダ補正装置としたものである。
この第６の構成においては、第１検出器が確保している絶対値精度からの差分情報のみ第１信号処理部に記憶すればよいので、不揮発性の記憶手段が少量の記憶で対応でき、予め演算が容易なように変換しておくことで容易に高速に処理ができ、小型化・コストダウンが可能となる。
【００１３】
本発明の第７の構成は、前記第１信号処理部は、不揮発性の記憶手段に記憶された前記符号（＋／−）と前記位置データ絶対値の１の補数と、前記第１検出器の位置データ１とを加減算する加減算器部を有し、位置精度が補正された位置データを出力することを特徴とする第６の構成の絶対値エンコーダ補正装置としたものである。
この第７の構成においては、ＣＰＵ等を使用した演算など難しい処理は必要とせずにハードウエアだけの簡単な回路で実現できる。
【００１４】
本発明の第８の構成は、前記不揮発性記憶手段を不揮発性メモリＩＣで構成し、前記メモリＩＣの初期状態又はメモリＩＣ内データ全消去によって、内部データが全て１となり、加減算の演算結果が加減算前の位置データと同じとなる構成としたことを特徴とする第７の構成の絶対値エンコーダ補正装置としたものである。
この第８の構成においては、前記第１信号処理部を変更することなく、補正有り又はなしの選択が容易にできる。
【００１５】
本発明の第９の構成は、前記第１信号処理部に記憶される各々の位置データは、前記加減算演算前の位置データ１と、前記不揮発性メモリＩＣのアドレスバスとを対応させて記憶されることを特徴とする第８の構成の絶対値エンコーダ補正装置としたものである。
この第９の構成においては、ＣＰＵ等を使用した演算など難しい処理は必要とせずにハードウエアだけの簡単な回路で絶対値エンコーダ補正装置を実現することができる。
【００１６】
本発明の第１０の構成は、第２から第９のいずれかの構成の絶対値エンコーダ補正装置によって生成された補正データが前記不揮発性の記憶手段に書き込まれている第１の構成の絶対値エンコーダとしたものである。
この第１０の構成においては、一旦補正装置によって補正された補正データを不揮発性の記憶手段に書き込むことにより、その補正データが組み込まれた絶対値エンコーダが得られる。
【００１７】
本発明の第１１の構成は、回転シャフトに固定された回転ディスクと、前記回転ディスクに対して空隙を介して対向配置された磁気式または光学式のセンサヘッドで構成された第１検出部と、前記第１検出部から出力される信号を位置データに処理する第１信号処理部と、前記第１信号処理部に実装されデータ読み書き可能な不揮発性の記憶手段と、前記記憶手段に設けられ前記第１信号処理部の外部からデータの読み書きが可能な外部読み書き手段とを備え、前記第１信号処理部から得られた位置データを出力する絶対値エンコーダの特性を補正する絶対値エンコーダ補正方法であって、前記第１検出部と比較して絶対値精度が高い第２検出部と、前記第１信号処理部から出力される位置データ値と前記第２検出部から出力される信号を取り込むデータ処理部とを設け、前記第１信号処理部から出力される位置データ値を基に前記回転シャフトを少なくとも１回転以上回転させている間、前記データ処理部により、前記第１検出部から出力される信号および前記第２検出部から出力される信号をそれぞれ処理して得られる位置データを基にそれぞれを位置データ１、位置データ２として前記第１信号処理部内の前記記憶手段に記憶させることを特徴とする絶対値エンコーダ補正方法としたものである。
この第１１の構成においては、第１信号処理部上の記憶手段に予め測定し、処理された絶対値精度の高い位置データとの関係を明らかにした補正用位置データを書き込むことができ、エンコーダの補正を行うことができる。
【００１８】
本発明の第１２の構成は、前記第１信号処理部に記憶された各々の位置データを基に位置データを出力する際、２nビットデータのうち、下位ｍビット分を補正することを特徴とする第１１の構成の絶対値エンコーダ補正方法としたものである。
この第１２の構成においては、エンコーダ使用前に一度補正処理を行い、その後は、通常のエンコーダと同様の構成で使用することが可能となる。
【００１９】
本発明の第１３の構成は、前記第１信号処理部の記憶手段に記憶される各々の位置データは、前記第１検出器の位置データ１と前記第２検出器の位置データ２とから、次式
（位置データ１）−｛位置データ２×（第１検出器の分解能／第２検出器の分解能）｝
によって差分を算出し、算出値を符号（＋／−）と位置データ絶対値の１の補数とに変換し、前記第１検出器の位置データ１に対応して記憶することを特徴とする第１１または第１２の構成の絶対値エンコーダ補正方法としたものである。
この第１３の構成においては、第１検出器が確保している絶対値精度からの差分情報のみ第１信号処理部に記憶すればよいので、不揮発性の記憶手段が少量の記憶で対応でき、予め演算が容易なように変換しておくことで容易に高速に処理ができ、小型化・コストダウンが可能となる。
【００２０】
本発明の第１４の構成は、前記第１信号処理部により、不揮発性の記憶手段に記憶された前記符号（＋／−）と前記位置データ絶対値の１の補数と、前記第１検出器の位置データ１とを加減算し、位置精度が補正された位置データを出力することを特徴とする第１３の構成の絶対値エンコーダ補正方法としたものである。
この第１４の構成においては、ＣＰＵ等を使用した演算など難しい処理は必要とせずにハードウエアだけの簡単な回路で実現できる。
さらに、本発明の第１５の構成は、第１または第１０の構成の絶対値エンコーダと、それによって回転位置を検出されるモータを備えた絶対値エンコーダ付モータを構成することを特徴としている。
【００２１】
【発明の実施の形態】
以下、本発明の実施の形態を図に基づいて説明する。
（第１実施形態）
図１は、本発明の絶対値エンコーダの構成図である。図５に示した従来例と異なる点は、信号処理部３００に、後述する記憶手段１０２と外部読み書き手段１０３が実装されている点である。
図において、１００は絶対値エンコーダの検出部である。検出部１００は、モータ等の回転シャフトに同芯回転する形で固定された回転ディスクと、空隙を介して対向配置される磁気センサヘッドで構成されており、２nビットの分解能を有する。
【００２２】
１０１は絶対値エンコーダの信号処理部であり、検出部１００からの出力信号を処理し、エンコーダ位置データを出力する。１０２は信号処理部１０１上に実装されたデータ読み書き可能な不揮発性の記憶手段で、本実施形態においてはフラッシュメモリとしている。フラッシュメモリ１０２には位置データが記憶されるが、メモリ容量節約のため、位置データの下位ｍビット分のみが記憶される構成とする。そのため、２n×ｍビット以上の記憶容量が必要である。フラッシュメモリ１０２に格納された下位ｍビットのデータを補正用位置データとする。１０３は外部読み書き手段であり、本実施形態においてはコネクタであり、システムで使用しているバス経由でもかまわない。なお、本コネクタは、後述する第２実施形態の絶対値エンコーダ補正装置において、フラッシュメモリに補正データを書き込む際に使用する。
【００２３】
以下に、その動作を説明する。ただし、下位ｍビット分の補正用位置データは、第２実施形態の絶対値エンコーダ補正装置によって、すでに書き込まれているものとする。
１．回転シャフトが回転するとともに検出部１００のセンサヘッドから信号が出力される。
２．出力された信号を信号処理部１０１にて信号処理し、従来例と同様にエンコーダ位置データを得る。
３．処理結果のエンコーダ位置データをポインタとし、ポインタの指し示すフラッシュメモリ１０２のアドレス内の値を読み込む。例えば、信号処理の結果、絶対値エンコーダの位置データが１００であるとすると、フラッシュメモリ１０２のアドレス（フラッシュメモリ先頭アドレス＋１００）にアクセスし、データを読み込む。
４．読み込んだデータは、下位ｍビット分の補正用位置データであるため、これとエンコーダデータとから、補正済み位置データを求める。
このように検出部１００の値をフラッシュメモリ１０２上に記憶された補正用位置データを参照することによって２nビットデータのうち、下位ｍビット分を補正するので、従来の絶対値エンコーダと比べて、リニアリティおよび絶対値精度が向上する。
【００２４】
（第２実施形態）
図２は第２実施形態の絶対値エンコーダ補正装置の構成図である。
図において、２０３はモータである。１００は絶対値エンコーダ（被補正エンコーダ）第１検出部である。第１検出部１００は、モータ２０３のシャフトと同芯回転する形で固定されている。
【００２５】
１０１は絶対値エンコーダの第１信号処理部であり、記憶手段であるフラッシュメモリ１０２を搭載している。フラッシュメモリ１０２は第１信号処理部１０１内部の信号処理回路に接続され、読み書き可能であると同時に、外部読み書き手段であるコネクタ１０３を介して、後述するデータ処理部２０１からの読み書きが可能である。ただし、図の接続状態においては、信号処理後の補正動作を行わない。すなわち、絶対値エンコーダ第１検出部１００の信号を信号処理し、エンコーダ位置データ１を出力するものであって、従来例の信号処理部３００と機能的には同一である。
２００は基準エンコーダの第２検出部で、ここから出力された信号は後述するデータ処理部２０１にて信号処理される。基準エンコーダは、絶対値エンコーダ（被補正エンコーダ）よりも高い絶対値精度を有する。
【００２６】
２０１はデータ処理部であり、本実施形態においては、パーソナルコンピュータである。パーソナルコンピュータは、第１信号処理部１０１の出力するエンコーダ位置データ１を取り込む機能と、検出器２の出力する信号を処理し、基準エンコーダ位置データ２を求める機能を有する。また、モータドライバ２０２に対して回転指令を与える機能を有する。
２０２はモータドライバで、パーソナルコンピュータ２０１から回転指令を受け取り、これと第１信号処理部１０１の出力するエンコーダ位置データ１とを比較して、モータ２０３に適切な電流を流す。
【００２７】
以上の第２実施形態における動作は次の通りである。
１．パーソナルコンピュータ２０１から、モータドライバ２０２に回転指令を与え、絶対値エンコーダ（被補正エンコーダ）と基準エンコーダを１回転させる。
２．パーソナルコンピュータ２０１内で絶対値エンコーダ（被補正エンコーダ）の位置データと第２検出部２００から出力される信号を処理して得られる基準エンコーダの位置データを各々記憶する。このとき、データは、絶対値エンコーダの分解能単位でサンプリングする。本実施形態においては、２nビットエンコーダであるので、１回転で２n点のデータをサンプリングする。
３．パーソナルコンピュータ２０１内で絶対値エンコーダ（被補正エンコーダ）と基準エンコーダのサンプリングデータを比較し、補正用位置データを生成する。サンプリングデータは２n点であるため、０〜２nの絶対値エンコーダ位置データに対応した補正用位置データが生成される。
４．第１信号処理部１０１を取り外し、コネクタ１０３を介してパーソナルコンピュータ２０１に接続する。なお、第１信号処理部１０１はコネクタ１０３を介して双方向通信可能な構成とし、位置データの送信および、パーソナルコンピュータ２０１からの補正用位置データの受信が可能とすれば、本動作は不要となる。
５．第１信号処理部１０１上のフラッシュメモリ１０２に対し、補正用位置データをパーソナルコンピュータ２０１より書き込む。このとき、エンコーダの位置データをポインタとし、ポインタの指し示すアドレスに、対応する補正用位置データを書き込む。
【００２８】
なお、データ処理部２０１を、パーソナルコンピュータに代えて、第２検出部２００の出力する信号を処理し、基準エンコーダ位置データ２を求める機能を有する第２信号処理部（図示せず）と、位置データ１および位置データ２を取り込むとともに、モータドライバ２０２に対して回転指令を与える機能を有するマイクロコンピュータ搭載の補正用コントローラに置き換えてもよい。このように、データ処理部２０１を、第２信号処理部と補正用コントローラにより構成することで、コンパクトな絶対値エンコーダ補正装置を構成することができる。
また、モータドライバ２０２にデータ処理部の機能を持たせ、補正データをモータドライバから絶対値エンコーダ信号処理基板に直接書き込み可能とする構成としてもよい。
さらに、絶対値エンコーダ補正装置は、装置に変更を加えれば同様な補正方法で、ロータリーエンコーダだけでなく、リニアエンコーダにも適用できることは明らかである。
このように、パーソナルコンピュータ２０１内部で補正用位置データを生成後、フラッシュメモリ１０２に補正用位置データを書きむことで、第１信号処理部１０１は補正用位置データを参照できるので、第１実施形態に記載した絶対値エンコーダを構成できる。
【００２９】
（第３実施形態）
図３は、本発明の第３実施形態を示すバーニア形アブソリュートエンコーダ信号処理ブロック図である。図４は第３実施形態における補正処理部の機能ブロック図である。
図３において、１は回転ディスク、２はスリット列、３は磁気センサ、４は位相変調部、５は位相差信号生成部、６は絶対値信号生成部、７は発振器、８は基準信号生成部、９は変調信号生成部、２０はデータ伝送部、２１はモータ、２２はモータ制御装置、３０は不揮発性メモリ、３１は反転器、３２は加減算器である。
図３に示されているように、回転ディスク１上には等ピッチでそれぞれピッチ数の異なる４組のスリット列２が設けられている。３は磁気センサで、ＭＲ素子（磁気抵抗効果素子）とバイアス磁石で構成され、スリットピッチと等しいピッチの２相の正弦波を出力する。磁気センサ３からの出力は、位相変調回路４に入力され、位相信号φ０〜φ３に変換される。ここでの位相信号は変調信号ｚをセンサ出力で変調した定常状態では一定周期の２値信号で、基準信号φに対する位相信号のエッジ位置が位相情報になる。各位相信号は、位相差信号生成部５へ入力される。
【００３０】
スリット２−ａ０からの位相信号φ０は、位相差信号生成部５−０で、基準信号φとの位相差を検出して、位相信号φ０となる。スリット２−ａ１、２−ａ２、２−ａ３からの位相信号φ１，φ２，φ３は、φ０との位相差を検出し、それぞれ位相差信号（φ０−φ１）、（φ０−φ２）、（φ０−φ３）となる。位相差信号部５の出力は、位相差信号生成部５へ入力された２つの位相信号のエッジ間に入る発振器７のクロック数でデジタル量に変換された信号である。これらの信号は絶対値信号生成部６へ入力され、絶対値信号ｐを生成する。
絶対値信号ｐは、絶対値信号生成部６で一定の生成周期ごとに生成され、絶対値信号ｐ（ｎ）が生成されると、図４に示すように、不揮発性メモリ３０のアドレスバスに絶対値信号ｐ（ｎ）が入力され、予め不揮発性メモリ３０に書き込まれている絶対値信号ｐ（ｎ）に対応する補正情報がデコードされる。その補正情報は、第２実施形態で求められた補正用位置データを、符号（＋／−）と位置データ絶対値の１の補数とに変換して記憶されている。
【００３１】
前記補正情報と絶対値信号ｐ（ｎ）を加減算器３２で演算することで補正後の絶対値信号ｐ’（ｎ）が生成される。
生成された補間絶対値信号はデータ伝送部２０を介してモータ制御装置２２にフィードバックされ、そのデータを基にモータ２１を制御する。
ここで、不揮発性メモリ３０が初期状態であったり、全消去作業をされた場合は、メモリ内部のビットは全て“１”となるため、補正前絶対値信号ｐ（ｎ）と補正後絶対値信号ｐ’（ｎ）は同じ値となり、特別な処理をしなくても補正有り／なしの機能が選択できる。
また、予め適切に算出された補正情報を不揮発性メモリ３０に記憶しておくことで、ＣＰＵなどを必要とせず、簡単なハードウエアでの構成が可能となる。
【００３２】
【発明の効果】
以上述べたように、本発明の絶対値エンコーダによれば、信号処理部においてエンコーダ位置データを求めるとともに、記憶手段上に書き込まれた補正用位置データを参照することで、補正済み位置データを出力することが可能となり、リニアリティおよび絶対値精度を向上させることができる。
また、本発明の絶対値エンコーダ補正装置および補正方法によれば、被補正エンコーダと基準エンコーダを回転させ、その出力値に基づいて補正用位置データを生成した後、これを絶対値エンコーダ信号処理ユニットに実装されたフラッシュメモリに書き込むことにより、絶対値エンコーダを実現することができる。
また、予め算出した被補正エンコーダが確保してある絶対値精度からの差分情報を、その差分情報を演算が容易なように変換し、不揮発性メモリに記憶することで、不揮発性の記憶手段は少量で対応でき、ＣＰＵ等を使用した演算など難しい処理は必要とせずにハードウエアだけの簡単な回路で高速に処理ができ、補正機能有り又はなしの選択が容易となり、小型化・コストダウン可能な絶対値エンコーダを実現することができる。
【図面の簡単な説明】
【図１】 本発明の第１実施形態を示す絶対値エンコーダの構成図である。
【図２】 第２実施形態を示す絶対値エンコーダ補正装置の構成図である。
【図３】 第３実施形態を示すバーニア形アブソリュートエンコーダ信号処理ブロック図である。
【図４】 補正処理部の機能ブロック図である。
【図５】 従来の絶対値エンコーダの構成図である。
【図６】 従来のバーニア形アブソリュートエンコーダ信号処理ブロック図である。
【符号の説明】
１ 回転ディスク
２ スリット
３ 磁気センサ
４ 位相変調回路
５ 位相差信号生成部
６ 絶対値信号生成部
７ 発振器
８ 基準信号生成部
９ 変調信号生成部
２０ データ伝送部
２１ モータ
２２ モータ制御装置
３０ 不揮発性メモリ
３１ 反転器
３２ 加減算器
１００ 検出部
１０１ 第１信号処理部
１０２ 記憶手段（フラッシュメモリ）
１０３ 外部読み書き手段（コネクタ）
２００ 第２検出部
２０１ データ処理部（パーソナルコンピュータ）
２０２ モータドライバ
２０３ モータ
２０４ 第１検出部
３００ 信号処理部
【発明の属する技術分野】
本発明は、ロボット等の回転軸の絶対位置検出を行う絶対値エンコーダおよびその補正装置ならびにその補正方法、該エンコーダ付モータに関する。
【０００２】
【従来の技術】
従来の絶対値エンコーダを適用したサーボシステムとしては、図５に示された構成のものがある（例えば、特許文献１参照）。
図５において、１００は磁気式絶対値エンコーダの検出部であり、モータ等の回転シャフトに同芯回転する形で固定された回転ディスクと、回転ディスクに対し空隙を介して対向配置される磁気センサヘッドで構成されている。３００は絶対値エンコーダの信号処理部であって、検出部１００からの出力信号を処理し、エンコーダ位置データを出力するためのものである。
この構成において、検出部１００の回転ディスクが回転すると、磁気センサヘッドより信号が出力される。出力された信号は、信号処理部３００において処理され、エンコーダ位置データが出力される。
【０００３】
また、従来の絶対値エンコーダの一つの種類であるバーニア型アブソリュートエンコーダの構成としては、図６に示す構成のものがある（例えば、特許文献２参照）。
図６において、１は回転ディスク、２はスリット列、３は磁気センサ、４は位相変調部、５は位相差信号生成部、６は絶対値信号生成部、７は発振器、８は基準信号生成部、９は変調信号生成部、２０はデータ伝送部、２１はモータ、２２はモータ制御装置である。
【０００４】
以上の構成において、回転ディスク１上には等ピッチでそれぞれピッチ数の異なる４組のスリット列２が設けられている。３は磁気センサで、ＭＲ素子（磁気抵抗効果素子）とバイアス磁石で構成され、スリットピッチと等しいピッチの２相の正弦波を出力する。センサ３からの出力は、位相変調回路４に入力され、位相信号φ０〜φ３に変換される。各位相信号は、位相差信号生成部５へ入力され、φ１、φ２、φ３はφ０との位相差を検出し、それぞれ位相差信号（φ０−φ１）、（φ０−φ２）、（φ０−φ３）となり、絶対値信号生成部６へ入力され、位相信号φ０の周期で間欠的に絶対値信号ｐを生成する。
生成された絶対値信号ｐは、回転ディスク１が取り付けられたモータ２１を制御するために利用されるため、モータ制御装置２２にデータ伝送部２０によってパラレル又はシリアル伝送される。
【０００５】
【特許文献１】
特開２００２−２８１７２５号公報
【特許文献２】
再公表特許ＷＯ００／００５５５５３号公報
【０００６】
【発明が解決しようとする課題】
しかしながら、上記の特許文献１に開示された従来の絶対値エンコーダにおいては、その適用製品によっては、より良好な特性、すなわちリニアリティおよび絶対値精度が要求されることがあり、その要求を満たすことが困難であった。
また、上記の特許文献２に開示されたアブソリュートエンコーダの構成においては、良好な特性を得るために、すべての状態の補正値を確保し、高分解能エンコーダに対応するためには、大量のデータを記憶する手段が必要となり、ＣＰＵ等での複雑な処理を必要とされることがあり、小型化、ローコスト化に問題があった。
そこで、本発明は、従来のリニアリティ、絶対値精度の特性を落とすことなく、良好な特性を得ることができ、少量の補正値で容易に補正処理を行うことができる絶対値エンコーダおよびその補正装置ならびにその補正方法、該エンコーダ付モータを提供することを目的とする。
【０００７】
【課題を解決するための手段】
上記課題を解決するため、本発明の第１の構成は、回転シャフトに固定された回転ディスクと、前記回転ディスクに対して空隙を介して対向配置された磁気式または光学式のセンサヘッドで構成された検出部と、前記検出部から出力される信号を位置データに処理する信号処理部とを備え、前記信号処理部から得られた位置データを出力する絶対値エンコーダにおいて、前記信号処理部にはデータ読み書き可能な不揮発性の記憶手段が実装され、前記記憶手段は、前記信号処理部外からデータの読み書き可能な外部読み書き手段を有することを特徴とする絶対値エンコーダとしたものである。
この第１の構成においては、予め測定し、処理された、絶対値精度の高い位置データとの関係を明らかにした補正用位置データを参照することができ、エンコーダ値を補正することができる。
【０００８】
本発明の第２の構成は、回転シャフトに固定された回転ディスクと、前記回転ディスクに対して空隙を介して対向配置された磁気式または光学式のセンサヘッドで構成された第１検出部と、前記第１検出部から出力される信号を位置データに処理する第１信号処理部と、前記第１信号処理部に実装されデータ読み書き可能な不揮発性の記憶手段と、前記記憶手段に設けられ前記第１信号処理部の外部からデータの読み書きが可能な外部読み書き手段とを備え、前記第１信号処理部から得られた位置データを出力する絶対値エンコーダの特性を補正する絶対値エンコーダ補正装置であって、前記第１検出部と比較して絶対値精度が高い第２検出部と、前記第１信号処理部から出力される位置データ値と前記第２検出部から出力される信号を取り込むデータ処理部とを備え、前記データ処理部では、前記第１信号処理部から出力される位置データ値を基に前記回転シャフトを少なくとも１回転以上回転させている間、前記第１検出部から出力される信号および前記第２検出部から出力される信号をそれぞれ処理して得られる位置データを基にそれぞれを位置データ１、位置データ２として前記第１信号処理部内の前記記憶手段に記憶させることを特徴とする絶対値エンコーダ補正装置としたものである。この第２の構成においては、第１信号処理部上の記憶手段に予め測定し、処理された絶対値精度の高い位置データとの関係を明らかにした補正用位置データを書き込むことができ、エンコーダの補正を行うことができる。
【０００９】
本発明の第３の構成は、前記データ処理部は、前記第２検出部から出力される信号を処理する第２信号処理部と、前記第１信号処理部に接続され前記記憶手段に対して読み書き可能なマイクロコンピュータ搭載の補正用コントローラとで構成されたことを特徴とする第２の構成の絶対値エンコーダ補正装置としたものである。
この第３の構成においては、コンパクトな絶対値エンコーダ補正装置を構成することができる。
【００１０】
本発明の第４の構成は、前記データ処理部は前記第１信号処理部およびモータドライバに対して、前記第２検出部は前記回転シャフトに対してそれぞれ取り外し可能であることを特徴とする第２または第３の構成の絶対値エンコーダ補正装置としたものである。
この第４の構成においては、エンコーダ使用前に一度補正処理を行い、その後は通常の絶対値エンコーダと同様の構成で使用することが可能となる。
【００１１】
本発明の第５の構成は、前記第１信号処理部に記憶された各々の位置データを基に位置データを出力する際、２nビットデータのうち、下位ｍビット分を補正することを特徴とする第２から第４の構成の絶対値エンコーダ補正装置としたものである。
この第５の構成においては、エンコーダ使用前に一度補正処理を行い、その後は、通常のエンコーダと同様の構成で使用することが可能となる。
【００１２】
本発明の第６の構成は、前記第１信号処理部の記憶手段に記憶される各々の位置データは、前記第１検出器の位置データ１と前記第２検出器の位置データ２とから、次式
（位置データ１）−｛位置データ２×（第１検出器の分解能／第２検出器の分解能）｝
によって差分を算出し、算出値を符号（＋／−）と位置データ絶対値の１の補数とに変換し、前記第１検出器の位置データ１に対応して記憶されることを特徴とする第２から第５の構成の絶対値エンコーダ補正装置としたものである。
この第６の構成においては、第１検出器が確保している絶対値精度からの差分情報のみ第１信号処理部に記憶すればよいので、不揮発性の記憶手段が少量の記憶で対応でき、予め演算が容易なように変換しておくことで容易に高速に処理ができ、小型化・コストダウンが可能となる。
【００１３】
本発明の第７の構成は、前記第１信号処理部は、不揮発性の記憶手段に記憶された前記符号（＋／−）と前記位置データ絶対値の１の補数と、前記第１検出器の位置データ１とを加減算する加減算器部を有し、位置精度が補正された位置データを出力することを特徴とする第６の構成の絶対値エンコーダ補正装置としたものである。
この第７の構成においては、ＣＰＵ等を使用した演算など難しい処理は必要とせずにハードウエアだけの簡単な回路で実現できる。
【００１４】
本発明の第８の構成は、前記不揮発性記憶手段を不揮発性メモリＩＣで構成し、前記メモリＩＣの初期状態又はメモリＩＣ内データ全消去によって、内部データが全て１となり、加減算の演算結果が加減算前の位置データと同じとなる構成としたことを特徴とする第７の構成の絶対値エンコーダ補正装置としたものである。
この第８の構成においては、前記第１信号処理部を変更することなく、補正有り又はなしの選択が容易にできる。
【００１５】
本発明の第９の構成は、前記第１信号処理部に記憶される各々の位置データは、前記加減算演算前の位置データ１と、前記不揮発性メモリＩＣのアドレスバスとを対応させて記憶されることを特徴とする第８の構成の絶対値エンコーダ補正装置としたものである。
この第９の構成においては、ＣＰＵ等を使用した演算など難しい処理は必要とせずにハードウエアだけの簡単な回路で絶対値エンコーダ補正装置を実現することができる。
【００１６】
本発明の第１０の構成は、第２から第９のいずれかの構成の絶対値エンコーダ補正装置によって生成された補正データが前記不揮発性の記憶手段に書き込まれている第１の構成の絶対値エンコーダとしたものである。
この第１０の構成においては、一旦補正装置によって補正された補正データを不揮発性の記憶手段に書き込むことにより、その補正データが組み込まれた絶対値エンコーダが得られる。
【００１７】
本発明の第１１の構成は、回転シャフトに固定された回転ディスクと、前記回転ディスクに対して空隙を介して対向配置された磁気式または光学式のセンサヘッドで構成された第１検出部と、前記第１検出部から出力される信号を位置データに処理する第１信号処理部と、前記第１信号処理部に実装されデータ読み書き可能な不揮発性の記憶手段と、前記記憶手段に設けられ前記第１信号処理部の外部からデータの読み書きが可能な外部読み書き手段とを備え、前記第１信号処理部から得られた位置データを出力する絶対値エンコーダの特性を補正する絶対値エンコーダ補正方法であって、前記第１検出部と比較して絶対値精度が高い第２検出部と、前記第１信号処理部から出力される位置データ値と前記第２検出部から出力される信号を取り込むデータ処理部とを設け、前記第１信号処理部から出力される位置データ値を基に前記回転シャフトを少なくとも１回転以上回転させている間、前記データ処理部により、前記第１検出部から出力される信号および前記第２検出部から出力される信号をそれぞれ処理して得られる位置データを基にそれぞれを位置データ１、位置データ２として前記第１信号処理部内の前記記憶手段に記憶させることを特徴とする絶対値エンコーダ補正方法としたものである。
この第１１の構成においては、第１信号処理部上の記憶手段に予め測定し、処理された絶対値精度の高い位置データとの関係を明らかにした補正用位置データを書き込むことができ、エンコーダの補正を行うことができる。
【００１８】
本発明の第１２の構成は、前記第１信号処理部に記憶された各々の位置データを基に位置データを出力する際、２nビットデータのうち、下位ｍビット分を補正することを特徴とする第１１の構成の絶対値エンコーダ補正方法としたものである。
この第１２の構成においては、エンコーダ使用前に一度補正処理を行い、その後は、通常のエンコーダと同様の構成で使用することが可能となる。
【００１９】
本発明の第１３の構成は、前記第１信号処理部の記憶手段に記憶される各々の位置データは、前記第１検出器の位置データ１と前記第２検出器の位置データ２とから、次式
（位置データ１）−｛位置データ２×（第１検出器の分解能／第２検出器の分解能）｝
によって差分を算出し、算出値を符号（＋／−）と位置データ絶対値の１の補数とに変換し、前記第１検出器の位置データ１に対応して記憶することを特徴とする第１１または第１２の構成の絶対値エンコーダ補正方法としたものである。
この第１３の構成においては、第１検出器が確保している絶対値精度からの差分情報のみ第１信号処理部に記憶すればよいので、不揮発性の記憶手段が少量の記憶で対応でき、予め演算が容易なように変換しておくことで容易に高速に処理ができ、小型化・コストダウンが可能となる。
【００２０】
本発明の第１４の構成は、前記第１信号処理部により、不揮発性の記憶手段に記憶された前記符号（＋／−）と前記位置データ絶対値の１の補数と、前記第１検出器の位置データ１とを加減算し、位置精度が補正された位置データを出力することを特徴とする第１３の構成の絶対値エンコーダ補正方法としたものである。
この第１４の構成においては、ＣＰＵ等を使用した演算など難しい処理は必要とせずにハードウエアだけの簡単な回路で実現できる。
さらに、本発明の第１５の構成は、第１または第１０の構成の絶対値エンコーダと、それによって回転位置を検出されるモータを備えた絶対値エンコーダ付モータを構成することを特徴としている。
【００２１】
【発明の実施の形態】
以下、本発明の実施の形態を図に基づいて説明する。
（第１実施形態）
図１は、本発明の絶対値エンコーダの構成図である。図５に示した従来例と異なる点は、信号処理部３００に、後述する記憶手段１０２と外部読み書き手段１０３が実装されている点である。
図において、１００は絶対値エンコーダの検出部である。検出部１００は、モータ等の回転シャフトに同芯回転する形で固定された回転ディスクと、空隙を介して対向配置される磁気センサヘッドで構成されており、２nビットの分解能を有する。
【００２２】
１０１は絶対値エンコーダの信号処理部であり、検出部１００からの出力信号を処理し、エンコーダ位置データを出力する。１０２は信号処理部１０１上に実装されたデータ読み書き可能な不揮発性の記憶手段で、本実施形態においてはフラッシュメモリとしている。フラッシュメモリ１０２には位置データが記憶されるが、メモリ容量節約のため、位置データの下位ｍビット分のみが記憶される構成とする。そのため、２n×ｍビット以上の記憶容量が必要である。フラッシュメモリ１０２に格納された下位ｍビットのデータを補正用位置データとする。１０３は外部読み書き手段であり、本実施形態においてはコネクタであり、システムで使用しているバス経由でもかまわない。なお、本コネクタは、後述する第２実施形態の絶対値エンコーダ補正装置において、フラッシュメモリに補正データを書き込む際に使用する。
【００２３】
以下に、その動作を説明する。ただし、下位ｍビット分の補正用位置データは、第２実施形態の絶対値エンコーダ補正装置によって、すでに書き込まれているものとする。
１．回転シャフトが回転するとともに検出部１００のセンサヘッドから信号が出力される。
２．出力された信号を信号処理部１０１にて信号処理し、従来例と同様にエンコーダ位置データを得る。
３．処理結果のエンコーダ位置データをポインタとし、ポインタの指し示すフラッシュメモリ１０２のアドレス内の値を読み込む。例えば、信号処理の結果、絶対値エンコーダの位置データが１００であるとすると、フラッシュメモリ１０２のアドレス（フラッシュメモリ先頭アドレス＋１００）にアクセスし、データを読み込む。
４．読み込んだデータは、下位ｍビット分の補正用位置データであるため、これとエンコーダデータとから、補正済み位置データを求める。
このように検出部１００の値をフラッシュメモリ１０２上に記憶された補正用位置データを参照することによって２nビットデータのうち、下位ｍビット分を補正するので、従来の絶対値エンコーダと比べて、リニアリティおよび絶対値精度が向上する。
【００２４】
（第２実施形態）
図２は第２実施形態の絶対値エンコーダ補正装置の構成図である。
図において、２０３はモータである。１００は絶対値エンコーダ（被補正エンコーダ）第１検出部である。第１検出部１００は、モータ２０３のシャフトと同芯回転する形で固定されている。
【００２５】
１０１は絶対値エンコーダの第１信号処理部であり、記憶手段であるフラッシュメモリ１０２を搭載している。フラッシュメモリ１０２は第１信号処理部１０１内部の信号処理回路に接続され、読み書き可能であると同時に、外部読み書き手段であるコネクタ１０３を介して、後述するデータ処理部２０１からの読み書きが可能である。ただし、図の接続状態においては、信号処理後の補正動作を行わない。すなわち、絶対値エンコーダ第１検出部１００の信号を信号処理し、エンコーダ位置データ１を出力するものであって、従来例の信号処理部３００と機能的には同一である。
２００は基準エンコーダの第２検出部で、ここから出力された信号は後述するデータ処理部２０１にて信号処理される。基準エンコーダは、絶対値エンコーダ（被補正エンコーダ）よりも高い絶対値精度を有する。
【００２６】
２０１はデータ処理部であり、本実施形態においては、パーソナルコンピュータである。パーソナルコンピュータは、第１信号処理部１０１の出力するエンコーダ位置データ１を取り込む機能と、検出器２の出力する信号を処理し、基準エンコーダ位置データ２を求める機能を有する。また、モータドライバ２０２に対して回転指令を与える機能を有する。
２０２はモータドライバで、パーソナルコンピュータ２０１から回転指令を受け取り、これと第１信号処理部１０１の出力するエンコーダ位置データ１とを比較して、モータ２０３に適切な電流を流す。
【００２７】
以上の第２実施形態における動作は次の通りである。
１．パーソナルコンピュータ２０１から、モータドライバ２０２に回転指令を与え、絶対値エンコーダ（被補正エンコーダ）と基準エンコーダを１回転させる。
２．パーソナルコンピュータ２０１内で絶対値エンコーダ（被補正エンコーダ）の位置データと第２検出部２００から出力される信号を処理して得られる基準エンコーダの位置データを各々記憶する。このとき、データは、絶対値エンコーダの分解能単位でサンプリングする。本実施形態においては、２nビットエンコーダであるので、１回転で２n点のデータをサンプリングする。
３．パーソナルコンピュータ２０１内で絶対値エンコーダ（被補正エンコーダ）と基準エンコーダのサンプリングデータを比較し、補正用位置データを生成する。サンプリングデータは２n点であるため、０〜２nの絶対値エンコーダ位置データに対応した補正用位置データが生成される。
４．第１信号処理部１０１を取り外し、コネクタ１０３を介してパーソナルコンピュータ２０１に接続する。なお、第１信号処理部１０１はコネクタ１０３を介して双方向通信可能な構成とし、位置データの送信および、パーソナルコンピュータ２０１からの補正用位置データの受信が可能とすれば、本動作は不要となる。
５．第１信号処理部１０１上のフラッシュメモリ１０２に対し、補正用位置データをパーソナルコンピュータ２０１より書き込む。このとき、エンコーダの位置データをポインタとし、ポインタの指し示すアドレスに、対応する補正用位置データを書き込む。
【００２８】
なお、データ処理部２０１を、パーソナルコンピュータに代えて、第２検出部２００の出力する信号を処理し、基準エンコーダ位置データ２を求める機能を有する第２信号処理部（図示せず）と、位置データ１および位置データ２を取り込むとともに、モータドライバ２０２に対して回転指令を与える機能を有するマイクロコンピュータ搭載の補正用コントローラに置き換えてもよい。このように、データ処理部２０１を、第２信号処理部と補正用コントローラにより構成することで、コンパクトな絶対値エンコーダ補正装置を構成することができる。
また、モータドライバ２０２にデータ処理部の機能を持たせ、補正データをモータドライバから絶対値エンコーダ信号処理基板に直接書き込み可能とする構成としてもよい。
さらに、絶対値エンコーダ補正装置は、装置に変更を加えれば同様な補正方法で、ロータリーエンコーダだけでなく、リニアエンコーダにも適用できることは明らかである。
このように、パーソナルコンピュータ２０１内部で補正用位置データを生成後、フラッシュメモリ１０２に補正用位置データを書きむことで、第１信号処理部１０１は補正用位置データを参照できるので、第１実施形態に記載した絶対値エンコーダを構成できる。
【００２９】
（第３実施形態）
図３は、本発明の第３実施形態を示すバーニア形アブソリュートエンコーダ信号処理ブロック図である。図４は第３実施形態における補正処理部の機能ブロック図である。
図３において、１は回転ディスク、２はスリット列、３は磁気センサ、４は位相変調部、５は位相差信号生成部、６は絶対値信号生成部、７は発振器、８は基準信号生成部、９は変調信号生成部、２０はデータ伝送部、２１はモータ、２２はモータ制御装置、３０は不揮発性メモリ、３１は反転器、３２は加減算器である。
図３に示されているように、回転ディスク１上には等ピッチでそれぞれピッチ数の異なる４組のスリット列２が設けられている。３は磁気センサで、ＭＲ素子（磁気抵抗効果素子）とバイアス磁石で構成され、スリットピッチと等しいピッチの２相の正弦波を出力する。磁気センサ３からの出力は、位相変調回路４に入力され、位相信号φ０〜φ３に変換される。ここでの位相信号は変調信号ｚをセンサ出力で変調した定常状態では一定周期の２値信号で、基準信号φに対する位相信号のエッジ位置が位相情報になる。各位相信号は、位相差信号生成部５へ入力される。
【００３０】
スリット２−ａ０からの位相信号φ０は、位相差信号生成部５−０で、基準信号φとの位相差を検出して、位相信号φ０となる。スリット２−ａ１、２−ａ２、２−ａ３からの位相信号φ１，φ２，φ３は、φ０との位相差を検出し、それぞれ位相差信号（φ０−φ１）、（φ０−φ２）、（φ０−φ３）となる。位相差信号部５の出力は、位相差信号生成部５へ入力された２つの位相信号のエッジ間に入る発振器７のクロック数でデジタル量に変換された信号である。これらの信号は絶対値信号生成部６へ入力され、絶対値信号ｐを生成する。
絶対値信号ｐは、絶対値信号生成部６で一定の生成周期ごとに生成され、絶対値信号ｐ（ｎ）が生成されると、図４に示すように、不揮発性メモリ３０のアドレスバスに絶対値信号ｐ（ｎ）が入力され、予め不揮発性メモリ３０に書き込まれている絶対値信号ｐ（ｎ）に対応する補正情報がデコードされる。その補正情報は、第２実施形態で求められた補正用位置データを、符号（＋／−）と位置データ絶対値の１の補数とに変換して記憶されている。
【００３１】
前記補正情報と絶対値信号ｐ（ｎ）を加減算器３２で演算することで補正後の絶対値信号ｐ’（ｎ）が生成される。
生成された補間絶対値信号はデータ伝送部２０を介してモータ制御装置２２にフィードバックされ、そのデータを基にモータ２１を制御する。
ここで、不揮発性メモリ３０が初期状態であったり、全消去作業をされた場合は、メモリ内部のビットは全て“１”となるため、補正前絶対値信号ｐ（ｎ）と補正後絶対値信号ｐ’（ｎ）は同じ値となり、特別な処理をしなくても補正有り／なしの機能が選択できる。
また、予め適切に算出された補正情報を不揮発性メモリ３０に記憶しておくことで、ＣＰＵなどを必要とせず、簡単なハードウエアでの構成が可能となる。
【００３２】
【発明の効果】
以上述べたように、本発明の絶対値エンコーダによれば、信号処理部においてエンコーダ位置データを求めるとともに、記憶手段上に書き込まれた補正用位置データを参照することで、補正済み位置データを出力することが可能となり、リニアリティおよび絶対値精度を向上させることができる。
また、本発明の絶対値エンコーダ補正装置および補正方法によれば、被補正エンコーダと基準エンコーダを回転させ、その出力値に基づいて補正用位置データを生成した後、これを絶対値エンコーダ信号処理ユニットに実装されたフラッシュメモリに書き込むことにより、絶対値エンコーダを実現することができる。
また、予め算出した被補正エンコーダが確保してある絶対値精度からの差分情報を、その差分情報を演算が容易なように変換し、不揮発性メモリに記憶することで、不揮発性の記憶手段は少量で対応でき、ＣＰＵ等を使用した演算など難しい処理は必要とせずにハードウエアだけの簡単な回路で高速に処理ができ、補正機能有り又はなしの選択が容易となり、小型化・コストダウン可能な絶対値エンコーダを実現することができる。
【図面の簡単な説明】
【図１】 本発明の第１実施形態を示す絶対値エンコーダの構成図である。
【図２】 第２実施形態を示す絶対値エンコーダ補正装置の構成図である。
【図３】 第３実施形態を示すバーニア形アブソリュートエンコーダ信号処理ブロック図である。
【図４】 補正処理部の機能ブロック図である。
【図５】 従来の絶対値エンコーダの構成図である。
【図６】 従来のバーニア形アブソリュートエンコーダ信号処理ブロック図である。
【符号の説明】
１ 回転ディスク
２ スリット
３ 磁気センサ
４ 位相変調回路
５ 位相差信号生成部
６ 絶対値信号生成部
７ 発振器
８ 基準信号生成部
９ 変調信号生成部
２０ データ伝送部
２１ モータ
２２ モータ制御装置
３０ 不揮発性メモリ
３１ 反転器
３２ 加減算器
１００ 検出部
１０１ 第１信号処理部
１０２ 記憶手段（フラッシュメモリ）
１０３ 外部読み書き手段（コネクタ）
２００ 第２検出部
２０１ データ処理部（パーソナルコンピュータ）
２０２ モータドライバ
２０３ モータ
２０４ 第１検出部
３００ 信号処理部
Claims (12)
- 回転シャフトに固定された回転ディスクと、前記回転ディスクに対して空隙を介して対向配置された磁気式または光学式のセンサヘッドで構成された第１検出部と、前記第１検出部から出力される信号を位置データに処理する第１信号処理部と、前記第１信号処理部に実装されデータ読み書き可能な不揮発性の記憶手段と、前記記憶手段に設けられ前記第１信号処理部の外部からデータの読み書きが可能な外部読み書き手段とを備え、前記第１信号処理部から得られた位置データを出力する絶対値エンコーダの特性を補正する絶対値エンコーダ補正装置であって、
前記第１検出部と比較して絶対値精度が高い第２検出部と、前記第１信号処理部から出力される位置データ値と前記第２検出部から出力される信号を取り込むデータ処理部とを備え、
前記データ処理部では、前記第１信号処理部から出力される位置データ値を基に前記回転シャフトを少なくとも１回転以上回転させている間、前記第１検出部から出力される信号および前記第２検出部から出力される信号をそれぞれ処理して得られる位置データを基にそれぞれを位置データ１、位置データ２として前記第１信号処理部内の前記記憶手段に記憶させ、
前記第１信号処理部に記憶された各々の位置データを基に位置データを出力する際、２ ｎ ビットデータのうち、下位ｍビット分を補正することを特徴とする絶対値エンコーダ補正装置。 - 前記データ処理部は、前記第２検出部から出力される信号を処理する第２信号処理部と、前記第１信号処理部に接続され前記記憶手段に対して読み書き可能なマイクロコンピュータ搭載の補正用コントローラとで構成されたことを特徴とする請求項１に記載の絶対値エンコーダ補正装置。
- 前記データ処理部は前記第１信号処理部およびモータドライバに対して、前記第２検出部は前記回転シャフトに対してそれぞれ取り外し可能であることを特徴とする請求項１または２に記載の絶対値エンコーダ補正装置。
- 前記第１信号処理部の記憶手段に記憶される各々の位置データは、前記第１検出器の位置データ１と前記第２検出器の位置データ２とから、次式
（位置データ１）−｛位置データ２×（第１検出器の分解能／第２検出器の分解能）｝
によって差分を算出し、
算出値を符号（＋／−）と位置データ絶対値の１の補数とに変換し、
前記第１検出器の位置データ１に対応して記憶されることを特徴とする請求項１から３のいずれかの項に記載の絶対値エンコーダ補正装置。 - 前記第１信号処理部は、不揮発性の記憶手段に記憶された前記符号（＋／−）と前記位置データ絶対値の１の補数と、前記第１検出器の位置データ１とを加減算する加減算器部を有し、位置精度が補正された位置データを出力することを特徴とする請求項４記載の絶対値エンコーダ補正装置。
- 前記不揮発性記憶手段を不揮発性メモリＩＣで構成し、前記メモリＩＣの初期状態又はメモリＩＣ内データ全消去によって、内部データが全て１となり、加減算の演算結果が加減算前の位置データと同じとなる構成としたことを特徴とする請求項５記載の絶対値エンコーダ補正装置。
- 前記第１信号処理部に記憶される各々の位置データは、前記加減算演算前の位置データ１と、前記不揮発性メモリＩＣのアドレスバスとを対応させて記憶されることを特徴とする請求項６記載の絶対値エンコーダ補正装置。
- 回転シャフトに固定された回転ディスクと、
前記回転ディスクに対して空隙を介して対向配置された磁気式または光学式のセンサヘッドで構成された検出部と、
前記検出部から出力される信号を位置データに処理する信号処理部と、
を備え、
前記信号処理部にはデータ読み書き可能な不揮発性の記憶手段が実装され、
前記記憶手段は、前記信号処理部外からデータの読み書き可能な外部読み書き手段を有し、
前記記憶手段には、請求項１から７のいずれかの項に記載の絶対値エンコーダ補正装置によって生成された補正データが書き込まれ、
前記信号処理部から得られた位置データを出力することを特徴とする絶対値エンコーダ。 - 回転シャフトに固定された回転ディスクと、前記回転ディスクに対して空隙を介して対向配置された磁気式または光学式のセンサヘッドで構成された第１検出部と、前記第１検出部から出力される信号を位置データに処理する第１信号処理部と、前記第１信号処理部に実装されデータ読み書き可能な不揮発性の記憶手段と、前記記憶手段に設けられ前記第１信号処理部の外部からデータの読み書きが可能な外部読み書き手段とを備え、前記第１信号処理部から得られた位置データを出力する絶対値エンコーダの特性を補正する絶対値エンコーダ補正方法であって、
前記第１検出部と比較して絶対値精度が高い第２検出部と、前記第１信号処理部から出力される位置データ値と前記第２検出部から出力される信号を取り込むデータ処理部とを設け、
前記第１信号処理部から出力される位置データ値を基に前記回転シャフトを少なくとも１回転以上回転させている間、前記データ処理部により、前記第１検出部から出力される信号および前記第２検出部から出力される信号をそれぞれ処理して得られる位置データを基にそれぞれを位置データ１、位置データ２として前記第１信号処理部内の前記記憶手段に記憶させ、
前記第１信号処理部に記憶された各々の位置データを基に位置データを出力する際、２ ｎ ビットデータのうち、下位ｍビット分を補正することを特徴とする絶対値エンコーダ補正方法。 - 前記第１信号処理部の記憶手段に記憶される各々の位置データは、前記第１検出器の位置データ１と前記第２検出器の位置データ２とから、次式（位置データ１）−｛位置データ２×（第１検出器の分解能／第２検出器の分解能）｝によって差分を算出し、
算出値を符号（＋／−）と位置データ絶対値の１の補数とに変換し、
前記第１検出器の位置データ１に対応して記憶することを特徴とする請求項９に記載の絶対値エンコーダ補正方法。 - 前記第１信号処理部により、不揮発性の記憶手段に記憶された前記符号（＋／−）と前記位置データ絶対値の１の補数と、前記第１検出器の位置データ１とを加減算し、位置精度が補正された位置データを出力することを特徴とする請求項１０記載の絶対値エンコーダ補正方法。
- 請求項８に記載の絶対値エンコーダと、
それによって回転位置を検出されるモータと、
を備えたことを特徴とする絶対値エンコーダ付モータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003114259A JP4370799B2 (ja) | 2003-04-18 | 2003-04-18 | 絶対値エンコーダおよびその補正装置ならびにその補正方法、該エンコーダ付モータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003114259A JP4370799B2 (ja) | 2003-04-18 | 2003-04-18 | 絶対値エンコーダおよびその補正装置ならびにその補正方法、該エンコーダ付モータ |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2004317411A JP2004317411A (ja) | 2004-11-11 |
| JP2004317411A5 JP2004317411A5 (ja) | 2006-05-25 |
| JP4370799B2 true JP4370799B2 (ja) | 2009-11-25 |
Family
ID=33473913
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003114259A Expired - Fee Related JP4370799B2 (ja) | 2003-04-18 | 2003-04-18 | 絶対値エンコーダおよびその補正装置ならびにその補正方法、該エンコーダ付モータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4370799B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020027350A1 (ko) * | 2018-07-31 | 2020-02-06 | 주식회사 뉴로메카 | 절대값 엔코더를 기반으로 하는 bldc 모터의 정류 방법, 캘리브레이션 방법 및 bldc 모터 제어 시스템 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6071196B2 (ja) | 2011-12-27 | 2017-02-01 | キヤノン株式会社 | エンコーダ |
| JP2015206747A (ja) * | 2014-04-23 | 2015-11-19 | 株式会社ニコン | エンコーダ装置、駆動装置、ステージ装置、及びロボット装置 |
| JP2019039704A (ja) * | 2017-08-23 | 2019-03-14 | Dmg森精機株式会社 | エンコーダの校正値生成方法、エンコーダの校正値生成システム及びエンコーダ |
| CN109059990A (zh) * | 2018-08-02 | 2018-12-21 | 嘉兴市锐鹰传感技术有限公司 | 一种电机自旋转的编码器检测校正设备及方法 |
| CN110398261B (zh) * | 2019-08-05 | 2024-03-29 | 中国长江电力股份有限公司 | 一种绝对值编码器线性度校验装置及校验方法 |
| JP7369597B2 (ja) * | 2019-11-11 | 2023-10-26 | ニデックインスツルメンツ株式会社 | エンコーダ |
| WO2022254863A1 (ja) * | 2021-05-31 | 2022-12-08 | 日本電産株式会社 | 角度検出方法および角度検出装置 |
-
2003
- 2003-04-18 JP JP2003114259A patent/JP4370799B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020027350A1 (ko) * | 2018-07-31 | 2020-02-06 | 주식회사 뉴로메카 | 절대값 엔코더를 기반으로 하는 bldc 모터의 정류 방법, 캘리브레이션 방법 및 bldc 모터 제어 시스템 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004317411A (ja) | 2004-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4370799B2 (ja) | 絶対値エンコーダおよびその補正装置ならびにその補正方法、該エンコーダ付モータ | |
| JP2001505667A (ja) | 回転本体の角度の測定方法および装置 | |
| JP7381707B2 (ja) | 検出装置、方法、システム、算出装置、および算出方法 | |
| US10734927B2 (en) | Motor drive phase sector buffer, offset and gain error circuitry | |
| KR890010889A (ko) | 디스크장치의 위치결정장치 | |
| JP2007064771A (ja) | エンコーダの誤差補正装置 | |
| GB2217051A (en) | A servo system for a motor | |
| JP4194484B2 (ja) | 角度検出センサ | |
| JP4270128B2 (ja) | 回転型エンコーダ | |
| JPWO2007055092A1 (ja) | エンコーダ信号処理装置 | |
| JP2002078374A (ja) | モータの回転速度制御装置およびこれを用いた静圧気体軸受スピンドル | |
| JP2003185472A (ja) | アブソリュートエンコーダおよびその絶対値信号生成処理方法 | |
| JP2508467B2 (ja) | ヘツド移動装置 | |
| US20080192593A1 (en) | Method and apparatus for generating frquency-multiplied frequency generator signal used in optical drive | |
| JP7258609B2 (ja) | 位置検出装置 | |
| CN116388617A (zh) | 一种基于霍尔信号的电机寻相方法、装置、设备及存储介质 | |
| JP3273836B2 (ja) | エンコーダ信号出力方法 | |
| JP2003009565A (ja) | 角度／位置検出装置およびそれを用いたモータ制御装置 | |
| JPH04285815A (ja) | ロータリエンコーダの位置カウンタ回路 | |
| JPH07182676A (ja) | ディスク媒体の偏心補正装置 | |
| JP2002257590A (ja) | 位置検出装置 | |
| JP3392686B2 (ja) | 磁気ヘッドのウイグル特性検査方法および検査装置 | |
| JPH0719849A (ja) | 位置読み取り装置及び位置読み取り方法 | |
| JP2000213925A (ja) | 位置検出装置 | |
| JPH0630576A (ja) | サーボ制御装置およびサーボ制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060403 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060403 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080926 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090414 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090525 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090811 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090824 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120911 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120911 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130911 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140911 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |