JP7369597B2

JP7369597B2 - エンコーダ

Info

Publication number: JP7369597B2
Application number: JP2019203815A
Authority: JP
Inventors: 正吾百瀬
Original assignee: NIDEC INSTRUMENTS CORPORATION
Current assignee: NIDEC INSTRUMENTS CORPORATION
Priority date: 2019-11-11
Filing date: 2019-11-11
Publication date: 2023-10-26
Anticipated expiration: 2039-11-11
Also published as: CN112781630A; JP2021076487A

Description

本発明は、磁気式のエンコーダに関するものである。

磁気式のエンコーダは、磁極が周期的に記録された磁気記録媒体と、磁極の記録方向に沿って磁気記録媒体に対して相対移動する磁気センサと、磁気センサからの出力に基づいて磁気スケールに対する磁気センサ素子の相対位置を算出する信号処理部を有している。かかるエンコーダにおいて、磁気センサから位相が９０°ずれたアナログ信号（ＳＩＮ信号とＣＯＳ信号）が出力された際、信号処理部においてθ＝ｔａｎ^－１（ｓｉｎ／ｃｏｓ）を求めれば、磁気センサと磁気記録媒体との極座標上における相対位置θが分かる（特許文献１、２参照）。

特開２０１６－３８２９４号公報特開２０１９－１３８７１６号公報

特許文献１、２に記載のエンコーダにおいて、磁気センサでは、個々の磁気センサ毎にオフセット、ゲインおよび位相等の特性がばらついていることがある。このため、顧客の側では、出荷されたエンコーダをそのまま使用することができず、まずは、オフセット等のずれを補正するための補正データを求め、相対位置θを算出する際に補正データに基づいて補正する必要がある。

以上の問題点に鑑みて、本発明の課題は、出荷後、最初に動作させる際にオフセット等の補正データを求めなくてもオフセット等の補正が実行されるエンコーダを提供することにある。

上記の課題を解決するために、本発明に係るエンコーダは、磁極が周期的に記録された磁気記録媒体と、前記磁極の記録方向に沿って前記磁気記録媒体に対して相対移動する磁気センサと、前記磁気センサからの出力信号のオフセット、ゲインおよび位相の少なくとも１つに対する補正データを記憶しておく不揮発性メモリと、前記補正データに基づいて前記出力信号に補正を行った結果に基づいて前記磁気記録媒体に対する前記磁気センサの相対位置を算出する信号処理部と、を備えており、前記不揮発性メモリは、前記補正データとして、エンコーダの出荷前に測定された補正データを記憶しておき、前記信号処理部は、予め設定された高周波成分を前記磁気センサから出力されたアナログ信号から除去するローパスフィルタと、前記ローパスフィルタを通過した信号をデジタル信号からなる前記出力信号に変換する変換部と、前記補正データに基づいて前記出力信号にデジタル補正を行うデジタル補正部と、前記デジタル補正後の前記出力信号に基づいて前記相対位置を算出する算出部とを全て内蔵する半導体ＩＣに構成されており、前記半導体ＩＣは、前記補正データを自動的に検出する自動較正部と、前記自動較正部に対する自動較正開始の指令が入力される端子とを備え、前記端子は、前記自動較正部の動作を停止させておく際には、グランドより高い正電位あるいはフロート状態であり、前記自動較正部が自動較正を実行する際には、低電位であり、前記半導体ＩＣは、出荷先後にエンコーダを稼働させて前記磁気記録媒体に対する前記磁気センサの相対位置を算出する際、前記自動較正部の動作を停止させておくことを特徴とする。

本発明に係るエンコーダにおいて、不揮発性メモリは、エンコーダの出荷前に測定された補正データを磁気センサのアナログ出力のオフセット、ゲインおよび位相の少なくとも１つに対する補正データを記憶しているため、エンコーダを出荷した後、エンコーダを最初に動作させる時点で、オフセット等の補正が自動的に実行される。それ故、出荷後、最初に動作させる際にオフセット等の補正データを求めなくてよい。また、かかる態様によれば、信号処理部の構成を簡素化することができる。

本発明において、前記信号処理部および前記不揮発性メモリは、前記磁気センサとともに磁気ヘッドに設けられている態様を採用することができる。

本発明において、前記磁気記録媒体は、前記磁極が直線的に記録された磁気スケールである態様を採用することができる。

本発明において、前記不揮発性メモリは、ＥＥＰＲＯＭ（ＥｌｅｃｔｒｉｃａｌｌｙＥｒａｓａｂｌｅＰｒｏｇｒａｍｍａｂｌｅＲｅａｄＯｎｌｙＭｅｍｏｒｙ）である態様を採用することができる。

本発明に係るエンコーダにおいて、不揮発性メモリは、エンコーダの出荷前に測定された補正データを磁気センサのアナログ出力のオフセット、ゲインおよび位相の少なくとも１つに対する補正データを記憶しているため、エンコーダを出荷した後、エンコーダを最初に動作させる時点で、オフセット等の補正が自動的に実行される。それ故、出荷後、最初に動作させる際にオフセット等の補正データを求めなくてよい。

本発明を適用した磁気式のエンコーダの一態様を示す斜視図。図１に示す磁気スケールおよび磁気センサの説明図。図１に示すエンコーダの電気的な構成を示すブロック図。図２に示す磁気センサから出力される信号の説明図。図４に示す信号に基づいて相対位置を算出する原理を示す説明図。図３に示す半導体ＩＣのデジタル補正部等の説明図。

以下に、図面を参照して、本発明を適用したエンコーダの実施形態を説明する。以下の説明では、第１方向Ｘに直交する方向を第２方向Ｙとし、第１方向Ｘおよび第２方向Ｙと直交する方向を第３方向Ｚとする。また、第１方向Ｘの一方側と他方側をそれぞれＸ１方向、Ｘ２方向とし、第２方向Ｙの一方側と他方側をそれぞれＹ１方向、Ｙ２方向とし、第３方向Ｚの一方側と他方側をそれぞれＺ１方向、Ｚ２方向とする。第３方向Ｚは、磁気スケール２ａと磁気ヘッド３が対向する方向である。Ｚ１方向は磁気ヘッド３が配置される側であり、Ｚ２方向は磁気スケール２ａが配置される側である。

（エンコーダ１の全体構成）
図１は、本発明を適用した磁気式のエンコーダ１の一態様を示す斜視図である。図１に示すように、エンコーダ１は、磁極が周期的に記録された磁気記録媒体２と、磁極の記録方向に沿って磁気記録媒体２に対して相対移動する磁気センサ１０とを有しており、磁気センサ１０は、磁気ヘッド３に設けられている。

磁気記録媒体２、および磁気センサ１０（磁気ヘッド３）のうちの一方が固定体側に配置され、他方が移動体側に配置される。磁気ヘッド３は、磁気スケール２ａに対して相対移動する際に、磁気スケール２ａの表面に形成された磁界の変化を検出して、磁気スケール２ａに対する磁気ヘッド３の相対位置および絶対位置を出力する。

本形態において、エンコーダ１はリニアエンコーダ１ａである。従って、磁気記録媒体２は、磁気センサ１０の相対移動方向である第１方向Ｘに直線状に延びる磁気トラック４を備えた磁気スケール２ａであり、磁気トラック４では、Ｎ極とＳ極が所定ピッチで交互に直線状に並んでいる。

磁気ヘッド３は、非磁性材料からなる第１ケース６１および第２ケース６２を備えたケース６を有しており、第１ケース６１からはケーブル７が延在している。第１ケース６１は第１方向Ｘを長手方向とする略直方体状であり、第２ケース６２は板状である。第２ケース６２は、第１ケース６１の内部に形成される凹部空間をＺ１方向から塞ぐように取り付けられる。ケーブル７は、第１ケース６のＸ１方向の側面に取り付けられたケーブル保持部材７０によって保持され、第１ケース６１からＸ１方向に引き出されている。

第１ケース６１において、磁気スケール２ａと第３方向Ｚで対向する底部には開口部が形成されており、ケース６の内部に収容された磁気センサ１０は、開口部を介して磁気スケール２ａと対向している。なお、底部は、シールド部材であるアルミニウムシート１３によって覆われている。磁気センサ１０は、シリコン基板やセラミックグレース基板などのセンサ基板１１と、センサ基板１１に形成された磁気抵抗素子を備える。

また、第１ケース６１の内部において、磁気センサ１０に対して磁気スケール２ａとは反対側に回路基板１８が配置されており、回路基板１８は、フレキシブル配線基板等を介してセンサ基板１１と電気的に接続されている。また、回路基板１８には、ケーブル７が電気的に接続されている。回路基板１８には、図３を参照して後述する半導体ＩＣＯ８および不揮発性メモリ９が実装されている。

（磁気センサ１０等の構成）
図２は、図１に示す磁気スケール２ａおよび磁気センサ１０の説明図である。図３は、図１に示すエンコーダ１の電気的な構成を示すブロック図である。図４は、図２に示す磁気センサ１０から出力される信号の説明図である。図５は、図４に示す信号に基づいて相対位置を算出する原理を示す説明図である。

図２に示すように、磁気センサ１０において、センサ基板１１には、強磁性体ＮｉＦｅ等の磁性体膜か磁気抵抗素子１５が形成されている。磁気抵抗素子１５は、磁気スケール２ａの面内方向で向きが変化する回転磁界を検出する磁気抵抗パターンとして、互いに９０°の位相差を有するＡ相の磁気抵抗パターン１５（Ａ）とＢ相の磁気抵抗パターン１５（Ｂ）とを有している。なお、図２には、Ａ相の磁気抵抗パターンにはＳＩＮを付し、Ｂ相の磁気抵抗パターンには、ＣＯＳを付してある。

図３に示すように、Ａ相の磁気抵抗パターン１５（Ａ）は、１８０°の位相差をもって磁気スケール２ａの移動検出を行う＋ａ相の磁気抵抗パターン１５（＋ａ）と－ａ相の磁気抵抗パターン１５（－ａ）とを備えており、図２には、＋ａ相の磁気抵抗パターン１５（＋ａ）にはＳＩＮ＋を付し、－ａ相の磁気抵抗パターン１５（－ａ）にはＳＩＮ－を付してある。同様に、Ｂ相の磁気抵抗パターン１５（Ｂ）は、１８０°の位相差をもって磁気スケール２ａの移動検出を行う＋ｂ相の磁気抵抗パターン１５（＋ｂ）と－ｂ相の磁気抵抗パターン１５（－ｂ）とを備えており、図２には、＋ｂ相の磁気抵抗パターン１５（＋ｂ）にはＣＯＳ＋と付し、－ｂ相の磁気抵抗パターン１５（－ｂ）には、ＣＯＳ－を付
してある。

再び図２において、磁気抵抗パターン１５（＋ａ）、１５（－ａ）、１５（＋ｂ）、１５（－ｂ）は、センサ基板１１で格子状に配置されており、＋ａ相の磁気抵抗パターン１５（＋ａ）と－ａ相の磁気抵抗パターン１５（－ａ）とは対角位置に形成され、＋ｂ相の磁気抵抗パターン１５（＋ｂ）と－ｂ相の磁気抵抗パターン１５（－ｂ）とは対角位置に形成されている。

磁気スケール２ａでは、移動方向に沿ってＮ極とＳ極が交互に並ぶトラック２１が形成されており、本形態では、例えば、３列のトラック２１（２１Ａ、２１Ｂ、２１Ｃ）が幅方向（磁気センサ１０と磁気スケール２ａとの相対移動方向に交差する方向）で並列している。ここで、隣接するトラック２１Ａ、２１Ｂ、２１Ｃ間では、Ｎ極およびＳ極の位置が移動方向で１磁極分、ずれている。このため、両側のトラック２１Ａ、２１Ｃ間では、Ｎ極およびＳ極の位置が移動方向で一致している。

このように構成した磁気スケール２ａにおいて、トラック２１Ａ、２１Ｂ、２１Ｃの幅方向の縁部分では面内方向の向きが変化する回転磁界が形成され、特に、トラック２１Ａ、２１Ｂ、２１Ｃの境界部分２１２では、強度の大きな回転磁界が発生している。従って、本形態では、トラック２１Ａ、２１Ｂ、２１Ｃの境界部分２１２に対して磁気センサ１０を面対向させている。また、＋ａ相の磁気抵抗パターン１５（＋ａ）が形成されている領域、および＋ｂ相の磁気抵抗パターン１５（＋ｂ）が形成されている領域は、トラック２１Ａ、２１Ｂの境界部分２１２に対向し、－ａ相の磁気抵抗パターン１５（－ａ）が形成されている領域、および－ｂ相の磁気抵抗パターン１５（－ｂ）が形成されている領域は、トラック２１Ｂ、２１Ｃの境界部分２１２に対向している。トラック２１Ｂは、＋ａ相の磁気抵抗パターン１５（＋ａ）および＋ｂ相の磁気抵抗パターン１５（＋ｂ）が形成されている領域と、－ａ相の磁気抵抗パターン１５（－ａ）および－ｂ相の磁気抵抗パターン１５（－ｂ）が形成されている領域のそれぞれの領域が対向する共通のトラックとして磁気スケール２ａの中央に形成されている。

図３に示すように、本形態のエンコーダ１において、磁気抵抗パターン１５（＋ａ）、１５（－ａ）、１５（＋ｂ）、１５（－ｂ）は、ブリッジ回路を構成している。

より具体的には、図３に示すように、＋ａ相の磁気抵抗パターン１５（＋ａ）および－ａ相の磁気抵抗パターン１５（－ａ）は、一方端に高電位ＡＶＤＤが印加され、他方端に低電位ＧＮＤ印加されている。また、＋ａ相の磁気抵抗パターン１５（＋ａ）の中点位置には、出力ＳＩＮ＋に対する端子が接続し、－ａ相の磁気抵抗パターン１５（－ａ）の中点位置には、出力ＳＩＮ－に対する端子が接続している。従って、出力ＳＩＮ＋および出力ＳＩＮ－に基づいて、図４に示す差動出力（正弦波信号ＳＩＮ）を得ることができる。

同様に、＋ｂ相の磁気抵抗パターン１５（＋ｂ）および－ｂ相の磁気抵抗パターン１５（－ｂ）は、一方端に高電位ＡＶＤＤが印加され、他方端に低電位ＧＮＤ印加されている。また、＋ｂ相の磁気抵抗パターン１５（＋ｂ）の中点位置には、出力ＣＯＳ＋に対する端子が接続し、－ｂ相の磁気抵抗パターン１５（－ｂ）の中点位置には、出力ＣＯＳ－に対する端子が接続している。従って、出力ＣＯＳ＋および出力ＣＯＳ－に基づいて、図４に示す差動出力（正弦波信号ＣＯＳ）を得ることができる。

従って、リニアエンコーダ１ａにおいて、磁気スケール２ａが磁極の１周期分移動すると、図４に示す正弦波信号ＳＩＮ、ＣＯＳが２周期分、出力される。それ故、図５に示すように、内挿によって、正弦波信号ＳＩＮ、ＣＯＳからθ＝ｔａｎ^-1（ＳＩＮ／ＣＯＳ）を求めれば、磁気センサ１０と磁気スケール２ａとの相対位置θが分かる。

図２および図３において、磁気抵抗パターン１５（＋ａ）、１５（－ａ）、１５（＋ｂ）、１５（－ｂ）は、抵抗値の飽和感度領域以上の磁界強度で回転磁界を検出する。すなわち、隣接するトラック２１の境界部分２１２においては、各磁気抵抗パターン１５（＋ａ）、１５（－ａ）、１５（＋ｂ）、１５（－ｂ）の抵抗値の飽和感度領域以上の磁界強度で面内方向の向きが周方向で漸次に変化する回転磁界が発生する。飽和感度領域とは、一般的に、抵抗値変化量ｋが、磁界強度Ｈと近似的に「ｋ∝Ｈ２」の式で表すことができる領域以外の領域をいう。また、飽和感度領域以上の磁界強度で回転磁界（磁気ベクトルの回転）の方向を検出する際の原理は、強磁性金属からなる磁気抵抗パターン１５（＋ａ）、１５（－ａ）、１５（＋ｂ）、１５（－ｂ）に通電した状態で、抵抗値が飽和する磁界強度を印加したとき、磁界と電流方向がなす角度αと、磁気抵抗パターン１５（＋ａ）、１５（－ａ）、１５（＋ｂ）、１５（－ｂ）の抵抗値Ｒとの間には、下式
Ｒ＝Ｒ０－ｋ×ｓｉｎ２α
Ｒ０：無磁界中での抵抗値
ｋ：抵抗値変化量（飽和感度領域以上のときは定数）
で示す関係があることを利用するものである。このような原理に基づいて回転磁界を検出すれば、角度αが変化すると抵抗値Ｒが正弦波に沿って変化するので、波形品質の高い正弦波信号ＳＩＮ、ＣＯＳを得ることができる。

なお、センサ基板１１の長手方向における中央領域には、上記の磁気抵抗パターンと隣接する領域に、図３に示すＺ相の磁気抵抗素子１５（Ｚ）が形成されている。Ｚ相の磁気抵抗素子１５（Ｚ）は、原点位置を検出するものである。Ｚ相の磁気抵抗素子１５（Ｚ）では、２つの磁気抵抗パターン１５（＋Ｚ）、１５（－Ｚ）がブリッジ回路を構成しており、磁気抵抗パターン１５（＋Ｚ）、１５（－Ｚ）の中点には、原点信号ＺＥＲＯ+、ＺＥＲＯ－を出力する端子が電気的に接続されている。

（半導体ＩＣ８０の構成）
図６は、図３に示す半導体ＩＣ８０のデジタル補正部８４１等の説明図である。図３に示すように、本形態のエンコーダ１は、磁気センサ１０からのアナログ出力に基づいて磁気スケール２ａに対する磁気センサ１０の相対位置を算出して出力する信号処理部８と、アナログ出力のオフセット、ゲインおよび位相の少なくとも１つに対する補正データを記憶しておく不揮発性メモリ９とを有している。本形態において、不揮発性メモリ９は、アナログ出力のオフセット、ゲインおよび位相の各補正データを記憶している。

本形態において、信号処理部８は半導体ＩＣ８０からなり、半導体ＩＣ８０は、信号処理部８としての処理に必要な信号の入力や、信号処理部８として算出結果の出力を行う。このため、半導体ＩＣ８０は、磁気センサ１０からアナログ信号が入力される端子Ｔ１１～Ｔ１６と、Ａ相、Ｂ相、Ｚ相の信号を出力する端子Ｔ２１～Ｔ２３と、算出結果をシリアル通信により出力するための端子Ｔ３１～Ｔ３５とを有している。また、半導体ＩＣ８０は、自動較正開始の指令が入力される端子Ｔ４１と、状態信号ＳＴＡＴＵＳを出力する端子Ｔ５１と、異常信号ＦＡＵＬＴを出力する端子Ｔ５２とを有している。さらに、半導体ＩＣ８０は、不揮発性メモリ９との間で通信を行う端子Ｔ６１～Ｔ６３を有している。なお、図示を省略するが、半導体ＩＣ８０は、クロック信号の入力用の端子や、パワーリセット信号の入力用の端子を有しており、半導体ＩＣ８０には、クロック信号生成部や、パワーリセット回路等が内蔵されている。

半導体ＩＣ８０は、端子Ｔ１１～Ｔ１４から端子Ｔ２１～Ｔ２２までの間でＡ相およびＢ相の信号を処理する第１信号経路８１０と、端子Ｔ１５、Ｔ１６から端子Ｔ２３までの間でＺ相の信号を処理する第２信号経路８３０と、内部メモリ８６とを内蔵している。

第１信号経路８１０には、Ａ相（ＳＩＮ）の信号、およびＢ相（ＣＯＳ）の信号の各々に対し、磁気センサ１０の出力信号（アナログ信号）を増幅するアンプ８１１、８２１と、アンプ８１１、８２１から出力されたアナログ信号のオフセットを補正する加算器８１２、８２２と、予め設定された高周波成分を磁気センサ１０の出力信号（アナログ信号）から除去するローパスフィルタ８１３、８２３と、ローパスフィルタ８１３、８２３を通過した信号をデジタル信号に変換する変換部８１４、８２４とが設けられている。

また、第１信号経路８１０には、変換部８１４、８２４から出力されるデジタル信号に対し、デジタル補正部８４１、算出部８４２、ルックアップテーブル８４３、フィルタ部８４４、ヒステリシス補正部８４５、補間処理部８４６、および出力発生部８４７が設けられている。

図６に示すように、アンプ８１１、８２１は、プログラマブルゲインアンプ（ＰＧＡ）であり、アナログ信号（ＳＩＮ、ＣＯＳ）に対して、予め設定された補正値ａｇａｉｎに基づいてゲインの補正を行う。加算器８１２、８２２は、アナログ信号（ＳＩＮ、ＣＯＳ）に対して、予め設定された補正値ａｏｆｆｓ、ａｏｆｆｃに基づいてオフセットの補正を行う。

デジタル補正部８４１は、変換部８１４、８２４から出力される２つのデジタル信号の各々に対してデジタル補正を行う。より具体的には、デジタル補正部８４１は、補正データｄｏｆｆｓ、ｄｏｆｆｃに基づいてオフセットの補正を行うデジタルオフセット補正部８４１ａと、補正データｄｇａｉｎｓ、ｄｇａｉｎｃに基づいてゲインの補正を行うデジタルゲイン補正部８４１ｂと、補正データｄｐｈａｓｅに基づいて位相の補正を行うデジタル位相補正部８４１ｃとを有している。かかるデジタル補正は、内部メモリ８６に記憶されている補正データｄｏｆｆｓ、ｄｏｆｆｃ、補正データｄｇａｉｎｓ、ｄｇａｉｎｓｃ、および補正データｄｐｈａｓｅに基づいて実行される。

再び図３において、算出部８４２は、デジタル補正後のデータに基づいてθ＝ｔａｎ^-1（ＳＩＮ／ＣＯＳ）を求め、磁気センサ１０と磁気スケール２ａとの相対位置θを算出する。

ルックアップテーブル８４３は、検出結果に歪みが発生するような場合の補正に用いられる。従って、歪みが極めて小さい場合、ルックアップテーブル８４３の削除や、ルックアップテーブル８４３を回避が可能である。フィルタ部８４４は、フィードバック制御における比例ゲイン、および積分ゲインに基づいてノイズやジッタを減らす。ヒステリシス補正部８４５は、移動方向が反転した際のずれを補償する。補間処理部８４６は、補間処理によって分解能を高める。出力発生部８４７は、Ａ相およびＢ相に対応するパルスを端子Ｔ２１、２２から出力する。

第２信号経路８３０は、端子Ｔ１５、Ｔ１６と出力発生部８４７との間に、端子Ｔ１５、Ｔ１６を介して入力された信号ＺＥＲＯ＋、ＺＥＲＯ－が入力されるアンプ８３１と、アンプ８３１から出力されたアナログ信号のオフセットを補正する加算器８３２と、コンパレータ８３３と、遅延回路８３４とを備えており、遅延回路８３４から出力された信号ＯＵＴＺは、出力発生部８４７を介して端子Ｔ２３からＡ相およびＢ相の各信号に同期して出力される。

半導体ＩＣ８０は、端子Ｔ３１～Ｔ３３を介して入力される信号ＳＰＩ－ｘｓｓ、ＳＰＩ－ｘＳＳ、ＳＰＩ－ＳＣＬＫ、ＳＰＩ－ＳＩに基づいて、磁気センサ１０が磁気スケール２ａに対して相対移動した際の速度の算出結果、および相対位置の算出結果を出力するシリアルポート８７を有している。また、シリアルポート８７は、端子Ｔ３５を介して１
－Ｗｉｒｅ（マキシムインテグレイテッドプロダクツ、インコーポレイテッドの登録商標）でデータ出力が可能である。

半導体ＩＣ８０は、端子Ｔ６１～Ｔ６３を介して入出力される信号ＷＰ、ＳＣＬ、ＳＤＡに基づいて不揮発性メモリ９とデータの入出力を行うインターフェース８８を有している。本形態において、不揮発性メモリ９は、ＥＥＰＲＯＭ（ＥｌｅｃｔｒｉｃａｌｌｙＥｒａｓａｂｌｅＰｒｏｇｒａｍｍａｂｌｅＲｅａｄ－ＯｎｌｙＭｅｍｏｒｙ）である。不揮発性メモリ９は、オフセットに対する補正データｄｏｆｆｓ、ｄｏｆｆｃ、ゲインに対する補正データｄｇａｉｎｓ、ｄｇａｉｎｓｃ、および位相に対する補正データｄｐｈａｓｅを記憶しており、不揮発性メモリ９に記憶されていた補正データｄｏｆｆｓ、ｄｏｆｆｃ、補正データｄｇａｉｎｓ、ｄｇａｉｎｓｃ、および補正データｄｐｈａｓｅは、インターフェース８８を介して不揮発性メモリ９から内部メモリ８６に移される。

半導体ＩＣ８０は、端子Ｔ４１を介して入力される信号ＣＡＬＩＢに基づいて、自動較正を行う自動較正部８５が設けられている。本形態において、自動較正部８５は、信号ＣＡＬＩＢが低電位（ＧＲＤ）になったとき較正を自動的に実行する。かかる自動較正の際、自動較正部８５は、デジタル補正部８４１からの出力に基づいて、補正データｄｏｆｆｓ、ｄｏｆｆｃ、補正データｄｇａｉｎｓ、ｄｇａｉｎｓｃ、および補正データｄｐｈａｓｅを算出し、内部メモリ８６、およびインターフェース８８を介して不揮発性メモリ９に出力し、補正データを不揮発性メモリ９に記憶させる。

なお、半導体ＩＣ８０は、各部位の状態を示す信号ＳＴＡＴＵＳを端子Ｔ５１から出力するモニタ部８９１、および異常が発生した際に信号ＦＡＵＬＴを端子Ｔ５２から出力する監視部８９２が設けられている。

（本形態の作用および効果）
本形態のエンコーダ１では、出荷前にエンコーダ１の通電を行い、較正作業を行う。かかる較正作業を行う時点において、不揮発性メモリ９には、オフセットに対する補正データｄｏｆｆｓ、ｄｏｆｆｃ、ゲインに対する補正データｄｇａｉｎｓ、ｄｇａｉｎｓｃ、および位相に対する補正データｄｐｈａｓｅは未だ記録させていない。また、較正作業を行う際には、端子Ｔ４１を介して入力される信号ＣＡＬＩＢを低電位（ＧＲＤ）とし、磁気スケール２ａの基準となる標準スケールに対して磁気センサ１０を内蔵する磁気ヘッド３を相対移動させる。その結果、自動較正部８５は、デジタル補正部８４１から出力される信号に基づいて、磁気センサ１０からの出力信号（デジタル信号）のオフセットに対する補正データｄｏｆｆｓ、ｄｏｆｆｃ、ゲインに対する補正データｄｇａｉｎｓ、ｄｇａｉｎｓｃ、および位相に対する補正データｄｐｈａｓｅを得る。また、自動較正部８５は、補正データｄｏｆｆｓ、ｄｏｆｆｃ、補正データｄｇａｉｎｓ、ｄｇａｉｎｓｃ、および補正データｄｐｈａｓｅを内部メモリ８６、およびインターフェース８８を介して不揮発性メモリ９に出力し、補正データを不揮発性メモリ９に記憶させる。以上の動作によって、エンコーダ１の出荷前に較正作業が終了する。このため、エンコーダ１は、磁気センサ１０のアナログ出力のオフセット、ゲインおよび位相に対する補正データｄｏｆｆｓ、ｄｏｆｆｃ、ゲインに対する補正データｄｇａｉｎｓ、ｄｇａｉｎｓｃ、および位相に対する補正データｄｐｈａｓｅが不揮発性メモリ９に記憶された状態で出荷される。従って、エンコーダ１を顧客に出荷した後、顧客（出荷先）において、エンコーダ１を最初に動作させると、オフセット等の補正データが不揮発性メモリ９から内部メモリ８６に書き込まれる。それ故、顧客においては、エンコーダ１を最初に動作させると、オフセット等の補正が自動的に実行される。それ故、出荷後、エンコーダ１最初に動作させる際にオフセット等の補正データを求めなくてよい。

なお、本形態のエンコーダ１において、半導体ＩＣ８０は、補正データを自動的に検出
する自動較正部８５を内蔵しているが、不揮発性メモリ９には、出荷前にオフセット等の補正データが既に記憶されている。従って、エンコーダ１を顧客に出荷した後、顧客において、エンコーダ１を最初に動作させる際、信号ＣＡＬＩＢを正電位あるいはフロート状態にしておき、自動較正部の動作を停止させておく。従って、エンコーダ１でのデジタル補正が不揮発性メモリ９に記憶されていた補正データで実行される続けることができる。それ故、エンコーダ１において、自動較正部８５によって頻繁にデジタル補正を実行した場合の補正データの変動の影響を受けにくい。

また、信号処理部８は、予め設定された高周波成分を磁気センサ１０から出力されたアナログ信号から除去するローパスフィルタ８１３、８２３と、ローパスフィルタ８１３、８２３を通過した信号をデジタル信号からなる出力信号に変換する変換部８１４、８２４と、補正データに基づいて出力信号にデジタル補正を行うデジタル補正部８４１と、デジタル補正後の出力信号に基づいて相対位置を算出する算出部８４２を全て内蔵する半導体ＩＣ８０に構成されている。従って、信号処理部８の構成を簡素化することができる。

［他の実施形態］
上記実施形態において、エンコーダ１がリニアエンコーダ１ａの場合を説明したが、エンコーダ１がロータリエンコーダの場合に本発明を適用してもよい。

１…エンコーダ、１ａ…リニアエンコーダ、２…磁気記録媒体、２ａ…磁気スケール、３…磁気ヘッド、４…磁気トラック、８…信号処理部、９…不揮発性メモリ、１０…磁気センサ、１５…磁気抵抗素子、８０…半導体ＩＣ、８５…自動較正部、８６…内部メモリ、８１３、８２３…ローパスフィルタ、８１４、８２４…変換部、８４１…デジタル補正部、８４２…算出部、８４７…出力発生部、θ…相対位置、ＣＯＳ＋、ＳＩＮ＋…出力、ｄｏｆｆｓ、ｄｏｆｆｃ、ｄｇａｉｎｓ、ｄｇａｉｎｃ、ｄｐｈａｓｅ…補正データ

Claims

磁極が周期的に記録された磁気記録媒体と、
前記磁極の記録方向に沿って前記磁気記録媒体に対して相対移動する磁気センサと、
前記磁気センサからの出力信号のオフセット、ゲインおよび位相の少なくとも１つに対する補正データを記憶しておく不揮発性メモリと、
前記補正データに基づいて前記出力信号に補正を行った結果に基づいて前記磁気記録媒体に対する前記磁気センサの相対位置を算出する信号処理部と、を備えており、
前記不揮発性メモリは、前記補正データとして、エンコーダの出荷前に測定された補正データを記憶しておき、
前記信号処理部は、予め設定された高周波成分を前記磁気センサから出力されたアナログ信号から除去するローパスフィルタと、前記ローパスフィルタを通過した信号をデジタル信号からなる前記出力信号に変換する変換部と、前記補正データに基づいて前記出力信号にデジタル補正を行うデジタル補正部と、前記デジタル補正後の前記出力信号に基づいて前記相対位置を算出する算出部と、前記補正データを自動的に検出する自動較正部とを全て内蔵する半導体ＩＣに構成されており、
前記半導体ＩＣは、前記補正データを自動的に検出する自動較正部と、前記自動較正部に対する自動較正開始の指令が入力される端子とを備え、
前記端子は、前記自動較正部の動作を停止させておく際には、グランドより高い正電位あるいはフロート状態であり、前記自動較正部が自動較正を実行する際には、低電位であり、
前記半導体ＩＣは、出荷先後にエンコーダを稼働させて前記磁気記録媒体に対する前記磁気センサの相対位置を算出する際、前記自動較正部の動作を停止させておくことを特徴とするエンコーダ。
請求項１に記載のエンコーダにおいて、
前記信号処理部および前記不揮発性メモリは、前記磁気センサとともに磁気ヘッドに設けられていることを特徴とするエンコーダ。
請求項２に記載のエンコーダにおいて、
前記磁気記録媒体は、前記磁極が直線的に記録された磁気スケールであることを特徴とするエンコーダ。
請求項１から３までの何れか一項に記載のエンコーダにおいて、
前記不揮発性メモリは、ＥＥＰＲＯＭ（ＥｌｅｃｔｒｉｃａｌｌｙＥｒａｓａｂｌｅ
ＰｒｏｇｒａｍｍａｂｌｅＲｅａｄ－ＯｎｌｙＭｅｍｏｒｙ）であることを特徴とするエンコーダ。