JP4429888B2 - 補償機能を備えた角度検出センサ - Google Patents

Description

本発明は、ＧＭＲ素子に代表される磁気抵抗効果素子を用いた角度検出センサに係わり、特に磁気抵抗効果素子から出力される信号間に位相誤差や歪み誤差などを含んでいる場合にも検出される出力角度の検出精度を高めることを可能とした補償機能を備えた角度検出センサに関する。

自動車のステアリングホイールなど出力角度の検出は、ステアリングシャフトなどの回転部材に同期して回転するホイールと角度検出センサなどを用いて行われる。前記角度検出センサのセンサ部には磁気を感知して出力信号を出力する磁気抵抗効果素子が採用されており、このような磁気抵抗効果素子を用いた角度検出センサの先行技術文献としては、例えば以下の特許文献１、２、３および４などが存在している。

図１１は角度検出センサ１００の構成を示す平面図であり、角度検出センサ１００は前記回転中心Ｏに対して回転するホイール１０２とその内部にパッケージ１０１とが設けられている。

前記パッケージ１０１内には前記回転中心Ｏに対して対称の位置（回転中心Ｏの回りに互いに９０°ずれた位置）に４つのチップ基板（ウェハ）Ｋ１，Ｋ２，Ｋ３，Ｋ４がそれぞれ設けられている。一つのチップ基板には、交換バイアス層（反強磁性体層）と、固定層（ピン止め層）と、非磁性層と、自由層（フリー磁性層）とが積層された構造を基本とする磁気抵抗効果素子としてのＧＭＲ素子（個別にＧ１ないしＧ８で示す）が２ヶづつ設けられている。

すなわち、前記チップ基板Ｋ１にはＧＭＲ素子Ｇ１とＧ２が設けられ、チップ基板Ｋ２にはＧＭＲ素子Ｇ３とＧ４が設けられ、チップ基板Ｋ３にはＧＭＲ素子Ｇ５とＧ６が設けられ、チップ基板Ｋ４にはＧＭＲ素子Ｇ７とＧ８が設けられている。各チップ基板Ｋ１〜Ｋ４に搭載された各ＧＭＲ素子Ｇ１〜Ｇ８は、ＧＭＲ素子Ｇ１とＧＭＲ素子Ｇ４とが直列接続され且つＧＭＲ素子Ｇ３とＧＭＲ素子Ｇ２とが直列接続された状態で両者が並列に接続されて第１のブリッジ回路が構成されている。同様にＧＭＲ素子Ｇ５とＧＭＲ素子Ｇ８とが直列接続され且つＧＭＲ素子Ｇ７とＧＭＲ素子Ｇ６とが直列接続された状態で両者が並列に接続されて第２のブリッジ回路が構成されている（図１参照）。

磁石Ｍ１，Ｍ２は前記ホイール１０２の内面に固着されている。一方の磁石Ｍ１はＮ極が回転中心Ｏに向けられ且つ他方の磁石Ｍ２はＳ極が回転中心Ｏに向けられた状態で固着されており、前記磁石Ｍ１と磁石Ｍ２の間には一定の外部磁界Ｈが発生している。

被測定物である回転部材が回転して前記ホイール１０２が回転させられると、前記磁石Ｍ１，Ｍ２がパッケージ１０１の回りを周回する。このとき、前記外部磁界Ｈに応じて各ＧＭＲ素子Ｇ１〜Ｇ８の自由層の磁化の向きが変化させられる。これにより前記各ＧＭＲ素子Ｇ１〜Ｇ８の抵抗値が、前記自由層の磁化の向きと前記固定層の磁化の向きとのなす角に応じて変化するため、前記第１のブリッジ回路から＋ｓｉｎ信号と−ｓｉｎ信号が出力され、同時に前記第２のブリッジ回路からは第１のブリッジ回路の±ｓｉｎ信号から位相が９０°ずれた＋ｃｏｓ信号と−ｃｏｓ信号が出力される。

制御部は、これら４つの信号のうち、前記＋ｓｉｎ信号と−ｓｉｎ信号とを差動増幅してＳＩＮ信号（正弦波信号）を生成し、且つ前記＋ｃｏｓ信号と−ｃｏｓ信号とを差動増幅してＣＯＳ信号（余弦波信号）を生成する。次に、前記制御部は前記ＳＩＮ信号（正弦波信号）とＣＯＳ信号（余弦波信号）とから正接値（ｔａｎ）を計算し、さらに逆正接値（ａｒｃｔａｎ）を求めることにより、前記回転部材の出力角度を検出することが可能となっている。
特開２００２−３０３５３６号公報 特開２０００−３５４７０号公報 特開２００３−１０６８６６号公報 特開２００３−６６１２７号公報

前記角度検出センサ１００では、回転部材の回転角を高精度に検出するためには、前記正弦波信号と余弦波信号との間の位相差９０°を高精度に保つことが必要である。そして、そのためには同一のチップ基板に設けられた２ヶのＧＭＲ素子の前記固定層の磁化方向（磁化の向き）ｅは同一方向で製造されるものであるから、例えばチップ基板Ｋ１の磁化方向ｅを＋Ｙ方向とすると、チップ基板Ｋ２の磁化方向ｅは−Ｙ方向、チップ基板Ｋ３の磁化方向ｅは＋Ｘ方向、チップ基板Ｋ４の磁化方向ｅは−Ｘ方向、というように隣り合うチップ基板間で前記磁化方向ｅが互いに高い精度の９０°間隔でずれるように実装する必要がある。

しかし、ＧＭＲ素子Ｇ１〜Ｇ８の固定層の磁化方向ｅは目視によって確認することが不可能であるため、前記磁化方向ｅが正確に９０°ずれるように各チップ基板Ｋ１〜Ｋ４をパッケージ上に実装することは困難であり、前記９０°を正確に設定することができない場合には、位相誤差αが９０°±αとして発生し前記回転部材の回転角（出力角度）を高精度に検出できなくなるという問題があった。

また各チップ基板が高い精度で切り出されており、且つＧＭＲ素子Ｇ１〜Ｇ８の磁化方向ｅがチップ基板の一辺に対して高い精度で平行に形成されている場合には、例えば画像認識装置などの実装角度を補正する装置を駆使してパッケージ上にチップ基板どうしを９０°に実装することにより前記磁化方向ｅを正確に９０°ずらすことが可能であるが、この場合には前記チップ基板の製造コストが高騰しやすく、また実装時の組み立て工手が複雑になって組み立て時間や組み立てコストが増大するという問題がある。

一方、上記角度検出センサ１００では、出力角度φが、前記ホイール１０２が回転する入力角度（磁石回転角度）θに正確に比例して出力されることが理想的であるが、実際の出力角度φは一次関数で変化する直線上に正弦波状の信号が重畳した歪み誤差が現れるものとなり、前記出力角度φが前記入力角度θに正確に比例しないことがある（図６参照）。

このような歪み誤差が発生する原因は、前記ＧＭＲ素子特有の抵抗値歪みに起因することが知られており、前記角度検出センサ１００の出力である前記４つの信号波形に各々このような歪み誤差が生じると、前記ＳＩＮ信号およびＣＯＳ信号にも歪み誤差が発生し、ひいては前記正接値（ｔａｎ）や逆正接値（ａｒｃｔａｎ）の計算においても前記歪み誤差の影響を受けるため、角度検出センサから検出される出力角度φの精度を高めることができないという問題があった。

前記位相誤差αや歪み誤差βは所定の関数で近似することができ、その近似関数を用いて前記角度検出センサ１００のから出力される出力角度φを角度ごとに補償することができれば、前記出力角度φの精度を大幅に高めることが可能である。しかし、所定の関数を構成する補正係数を容易に算出することができず、上記特許文献１、２、３および４にも補正係数を得る方法に関する記載は存在しない。

本発明は上記従来の課題を解決するためのものであり、磁気抵抗効果素子から出力される４つの信号に、上記のような位相誤差および／または歪み誤差による誤差信号が含まれているような場合にも、これらの影響を少なくして検出される出力角度の検出精度を高めることを可能とした補償機能を備えた角度検出センサを提供することを目的としている。

また本発明は位相誤差αや歪み誤差βを近似的に示す位相補償値および歪み補償値を容易に算出することが可能な補償機能を備えた角度検出センサを提供することを目的としている。

本発明は、被測定物に与えられた回転に応じて回転磁界を発生するとともに前記回転磁界を感知して前記回転の入力角度に応じた複数の出力信号を出力するセンサ部と、前記出力信号から前記被測定物が回転した角度を出力角度として算出する信号処理部と、を備えた角度検出センサにおいて、
前記信号処理部には、前記出力信号から所定の位相差を有する２種類の信号を生成する信号変換手段と、前記２種類の信号から前記被測定物の補償前における出力角度を算出する第１の関数演算手段と、前記補償前の出力角度に含まれている誤差信号を除去する補償値を算出する補償手段と、前記補償手段が前記補償値を算出するときに用いる補償係数を予め取得して記憶しておくメモリ手段と、前記メモリ手段の記憶されている補償係数を読み出して前記補償手段に与える制御部と、が設けられ、
前記誤差信号が、前記センサ部が有する特性に基づいて発生する歪み誤差であり、前記補償手段には前記歪み誤差を減少させる歪み補償値を生成する歪み補償部が設けられていることを特徴とするものである。

また本発明は、被測定物に与えられた回転に応じて回転磁界を発生するとともに前記回転磁界を感知して前記回転の入力角度に応じた複数の出力信号を出力するセンサ部と、前記出力信号から前記被測定物が回転した角度を出力角度として算出する信号処理部と、を備えた角度検出センサにおいて、
前記信号処理部には、前記出力信号から所定の位相差を有する２種類の信号を生成する信号変換手段と、前記２種類の信号から前記被測定物の補償前における出力角度を算出する第１の関数演算手段と、前記補償前の出力角度に含まれている誤差信号を除去する補償値を算出する補償手段と、前記補償手段が前記補償値を算出するときに用いる補償係数を予め取得して記憶しておくメモリ手段と、前記メモリ手段の記憶されている補償係数を読み出して前記補償手段に与える制御部と、が設けられ、
前記誤差信号が、前記２種類の信号間に存在する前記所定の位相差を超えたことによって発生する位相誤差および前記センサ部が有する特性に基づいて発生する歪み誤差であり、前記補償手段には前記位相誤差を減少させる位相補償値を生成する位相補償部および前記歪み誤差を減少させる歪み補償値を生成する歪み補償部が設けられているものである。

上記において、前記メモリ手段には、前記補償前の出力角度に含まれる誤差信号をサンプリングして取得したデータに対し離散フーリエ変換を行って得られる値が補償係数として記憶されているものが好ましい。

上記において、前記補償係数が、位相補償係数と歪み補償係数の少なくとも一方である。
この場合、前記位相補償係数に与えられる正負の符号が、前記離散フーリエ変換を行って得られた高調波を複素数で表したときの実数の符号により決定することができる。

例えば、前記位相補償係数が２次高調波成分から得られるものとすることができ、前記歪み補償係数が４次高調波成分から得られるものとすることができる。

本発明では、角度検出センサの出力角度の精度を高める位相補償値と歪み補正値とを容易に求めることができる。

しかも、位相補償係数とその符号、および歪み補償係数を記憶しておくだけでよいため、データ量が少なく、その読み出し時間も大幅に短縮することが可能である。よって、角度検出センサの出力角度をリアルタイムで検出することが可能となる。

図１は本発明の角度検出センサの構成を示すブロック構成図、図２は２組のブリッジ回路から出力される４つの信号の関係を理想的な場合として示す波形図である。以下に説明する角度検出センサは、自動車のステアリングシャフトなどの回転部材の出力角度を検出するものである。

図１に示す角度検出センサは、センサ部１と前記センサ部１から出力される出力信号の処理を行う信号処理部１０を有している。なお、図示Ｐ−Ｐ線より左側がセンサ部１を示し、右側が信号処理部１０を示している。

前記センサ部１の構成は上記「背景技術」の欄において説明したものと同様である。すなわち、図１１に示すように前記センサ部１は回転中心Ｏに対して回転自在に設けられたホイール１０２と、前記ホイール１０２の内部に４つのチップ基板（ウェハ）Ｋ１，Ｋ２，Ｋ３およびＫ４を搭載したパッケージ１０３とを有している。前記４つのチップ基板Ｋ１〜Ｋ４は、前記パッケージ１０３内において前記回転中心Ｏに対して対称の位置、すなわち回転中心Ｏの回りに互いに９０°間隔でずれた位置にそれぞれ設けられている。

一つのチップ基板には、交換バイアス層（反強磁性体層）と、固定層（ピン止め層）と、非磁性層と、自由層（フリー磁性層）とが積層された構造（図示せず）を基本とする磁気抵抗効果素子としてのＧＭＲ素子（個別にＧ１ないしＧ８で示す）が２ヶづつ設けられている。

前記チップ基板は、一つの大型の基板上に複数のＧＭＲ素子が成膜された状態で外部磁場を掛け、前記固定層の磁化の向き(磁化方向)が一定の方向に揃えられた後に個々のチップ基板Ｋ１〜Ｋ４に切り分けられるため、１つのチップ基板上に設けられた２つのＧＭＲ素子の固定層の磁化方向は同一である。そして、各チップ基板Ｋ１〜Ｋ４は前記磁化方向が隣り合う基板間でほぼ９０°の関係を有すように、前記パッケージ１０１内に固定されている。なお、前記９０°の関係は正確な方が好ましいが、後述する位相補償回路により必ずしも高精度に９０°の関係である必要はない。

前記チップ基板Ｋ１〜Ｋ４に搭載された各ＧＭＲ素子Ｇ１〜Ｇ８は、第１のブリッジ回路ＷＢ１と第２のブリッジ回路ＷＢ２とを構成している。図１に示すように、第１のブリッジ回路ＷＢ１は前記回転中心Ｏに対して軸対称に設けられたチップ基板Ｋ１とチップ基板Ｋ２に搭載されたＧＭＲ素子Ｇ１，Ｇ２およびＧ３，Ｇ４で構成されている。すなわち、第１のブリッジ回路ＷＢ１は前記ＧＭＲ素子Ｇ１とＧＭＲ素子Ｇ４とを直列に接続した回路と、前記ＧＭＲ素子Ｇ３とＧＭＲ素子Ｇ２とを直列に接続した回路とが、並列に接続されて形成されている。同様に第２のブリッジ回路ＷＢ２は前記回転中心Ｏに対して軸対称に設けられたチップ基板Ｋ３とチップ基板Ｋ４に搭載されたＧＭＲ素子Ｇ５，Ｇ６およびＧ７，Ｇ８で構成されている。第２のブリッジ回路ＷＢ２は前記ＧＭＲ素子Ｇ５とＧＭＲ素子Ｇ８とを直列に接続した回路と、前記ＧＭＲ素子Ｇ７とＧＭＲ素子Ｇ６とを直列に接続した回路とが、並列に接続されて形成されている。

そして、前記並列に接続された第１のブリッジ回路ＷＢ１と第２のブリッジ回路ＷＢ２の一方の端部が電源Ｖccに接続され、他方の端部がグランドＧＮＤに接地されている。

前記ホイール１０２と被測定物である回転部材（ステアリングシャフトなど）とは例えばギヤなどを介して連結されており、回転部材の回転に応じて前記ホイール１０２が回転されられるように構成されている。よって、前記回転部材を回転させると、前記ホイール１０２が回転させられるため、前記磁石Ｍ１，Ｍ２が前記パッケージ１０１の周囲を周回できるようになっている。

このとき前記磁石Ｍ１，Ｍ２間に発生している外部磁場Ｈが、前記パッケージ１０１内の各ＧＭＲ素子Ｇ１〜Ｇ８に対して回転磁界を与えるため、各ＧＭＲ素子Ｇ１〜Ｇ８を形成する自由層の磁化の向きが変化させられる。これにより前記各ＧＭＲ素子Ｇ１〜Ｇ８の抵抗値が、前記自由層の磁化の向きと前記固定層の磁化の向きとのなす角に応じて変化する。よって、前記第１のブリッジ回路ＷＢ１を構成するＧＭＲ素子Ｇ３とＧＭＲ素子Ｇ２との接続部と、ＧＭＲ素子Ｇ１とＧＭＲ素子Ｇ４との接続部とから互いの位相が１８０°異なる正弦波状の２つの信号が出力される。同時に前記第２のブリッジ回路ＷＢ２を構成するＧＭＲ素子Ｇ７とＧＭＲ素子Ｇ６との接続部と、ＧＭＲ素子Ｇ５とＧＭＲ素子Ｇ８との接続部とからも互いの位相が１８０°異なる正弦波状の２つの信号が出力される。

ただし、回転中心Ｏに軸対称に配置されたチップ基板Ｋ１，Ｋ２と同じく回転中心に軸対称に配置されたチップ基板Ｋ３，Ｋ４とは、さらに前記回転中心Ｏに対しほぼ９０°異なる位置に配置されているため、前記第１のブリッジ回路ＷＢ１から出力される２つの信号を＋ｓｉｎ信号，−ｓｉｎ信号とすると、前記第２のブリッジ回路ＷＢ２から出力される２つの信号は＋ｃｏｓ信号，−ｃｏｓ信号となる（図２参照）。

この実施の形態に示すように、例えば前記ホイール１０２が時計回り方向に回転したときに前記第１のブリッジ回路ＷＢ１のＧＭＲ素子Ｇ３とＧＭＲ素子Ｇ２の接続部から出力される正弦波状の信号を＋ｓｉｎ信号とすると、前記ＧＭＲ素子Ｇ１とＧＭＲ素子Ｇ４の接続部からは−ｓｉｎ信号が出力されることになる。このとき前記第２のブリッジ回路ＷＢ２の前記ＧＭＲ素子Ｇ７とＧＭＲ素子Ｇ６の接続部からは＋ｃｏｓ信号が出力され、前記ＧＭＲ素子Ｇ５とＧＭＲ素子Ｇ８の接続部からは−ｃｏｓ信号が出力されることになる。

信号処理部１０は、主として制御手段１１、第１の信号変換手段１２Ａおよび第２の信号変換手段１２Ｂ、信号調整手段１３、第１の関数演算手段１４、メモリ手段１５、補償手段２０などを有している。

前記制御手段１１はＣＰＵを主体に構成され、前記信号調整手段１３、第１の関数演算手段１４および補償手段２０などにおける一連の信号処理を統括する機能を有している。前記第１，第２の信号変換手段１２Ａ，１２Ｂは差動増幅手段１２ａ，１２ａおよびＡ／Ｄ変換手段１２ｂ，１２ｂを有している。前記第１の信号変換手段１２Ａの差動増幅手段１２ａは、前記第１のブリッジ回路ＷＢ１から出力される前記２種類の＋ｓｉｎ信号と−ｓｉｎ信号とを差動増幅して２倍の振幅からなるｓｉｎ信号を生成するとともに、前記Ａ／Ｄ変換手段１２ｂが増幅後の信号を所定のサンプリング周期でＡ／Ｄ変換したＳＩＮ信号（デジタル信号）に変換する。同様に前記第２の信号変換手段１２Ｂの差動増幅手段１２ａは、前記第２のブリッジ回路ＷＢ２から出力される前記２種類の＋ｃｏｓ信号と−ｃｏｓ信号とを差動増幅して２倍の振幅からなるｃｏｓ信号を生成するとともに、前記Ａ／Ｄ変換手段１２ｂが増幅後の信号をＡ／Ｄ変換したＣＯＳ信号（デジタル信号）に変換する。

ここで、例えばＡ１，Ａ２，Ｂ１およびＢ２を振幅係数、ａ１，ａ２，ｂ１およびｂ２をオフセット係数とし、前記＋ｓｉｎ信号を＋Ａ１・ｓｉｎθ＋ａ１、前記−ｓｉｎ信号を−Ａ２・ｓｉｎθ−ａ２、前記＋ｃｏｓ信号を＋Ｂ１・ｃｏｓθ＋ｂ1、前記−ｃｏｓ信号を−Ｂ２・ｃｏｓθ−ｂ２で表すと、前記第１の信号変換手段１２Ａで生成される前記ＳＩＮ信号は、（＋Ａ１・ｓｉｎθ＋ａ１）−（−Ａ２・ｓｉｎθ−ａ２）＝（Ａ１＋Ａ２）・ｓｉｎθ＋（ａ１＋ａ２）となる。同様に前記第２の信号変換手段１２Ｂで生成されるＣＯＳ信号は、（＋Ｂ１・ｃｏｓθ＋ｂ1）−（−Ｂ２・ｃｏｓθ−ｂ２）＝（Ｂ１＋Ｂ２）・ｃｏｓθ＋（ｂ1＋ｂ２）となる。

前記信号調整手段１３は、前記ＳＩＮ信号とＣＯＳ信号のオフセット調整や利得調整を行い、両信号の振幅方向の基準（０点）と量（振幅量）とを一致させる機能を有している。すなわち、上記の例でいえば、利得調整とはＡ１＋Ａ２＝Ｂ１＋Ｂ２とすることにより、前記ＳＩＮ信号とＣＯＳ信号の振幅係数を同じ値にすることを意味し、オフセット調整とはａ１＋ａ２＝ｂ1＋ｂ２＝０として振幅の基準が原点位置（０点）に一致するようにしてバイアス電圧が重畳することによるずれを無くすことを意味している。よって、この時点におけるＳＩＮ信号は（Ａ１＋Ａ２）・ｓｉｎθとなり、ＣＯＳ信号は（Ｂ１＋Ｂ２）・ｃｏｓθとなっている（ただし、Ａ１＋Ａ２＝Ｂ１＋Ｂ２）。

前記第１の関数演算手段１４は、ｓｉｎ，ｃｏｓ，ｔａｎ，ｔａｎ^−１＝ａｒｃｔａｎ，ｓｉｎｈ，ｃｏｓｈ，ｅｘｐ，ｌｏｇなどの関数値の計算を行うソフトウェア、例えば周知のＣＯＲＤＩＣ（Coordinate Rotation Digital Computer）アルゴリズムを用いた数値計算ソフトウェアを搭載しており、ここでは前記ＳＩＮ信号を前記ＣＯＳ信号で除することにより正接値（ｔａｎ＝ＳＩＮ信号／ＣＯＳ信号＝ｓｉｎθ／ｃｏｓθ）を計算するＴＡＮ処理と、前記ＴＡＮ処理で求めた値から逆正接値（ａｒｃｔａｎ（ｓｉｎθ／ｃｏｓθ））を計算して被測定物の補償前の出力角度φ[°]を求めるＡＴＡＮ処理とを有している。

この実施の形態における補償手段２０は位相補償部２０Ａ、歪み補償部２０Ｂ、加算手段２７、減算手段２８などを有している。前記位相補償部２０Ａは、第１の倍角手段２１と、第２の関数演算手段２２と、位相補償値生成手段２３とで構成されている。また前記歪み補償部２０Ｂは第２の倍角手段２４と、第３の関数演算手段２５と、歪み補償値生成手段２６とで構成されている。なお、前記第２の関数演算手段２２と第３の関数演算手段２５とは、上記前記第１の関数演算手段１４同様のＣＯＲＤＩＣアルゴリズムを用いた関数演算手段で構成されている。

第１の倍角手段２１は前記第１の関数演算手段１４のＡＴＡＮ処理により求めた補償前の出力角度φを２倍化（２φ）して出力する機能を有している。また第２の倍角手段２４は、前記第１の倍角手段２１が２倍化した補償前の出力角度２φを、さらに２倍化（合計４倍化（４φ））して出力する機能を有している。なお、前記第１，第２の倍角手段２１，２４は例えばシフトレジスタなどで構成されており、２進法で表記される前記補償前の出力角度φに相当するデータを左に１ビットシフトすることにより２φ（２倍化）することができ、さらに１ビット左にシフトすることにより容易に４φ（４倍化）することが可能とされている。

前記第２の関数演算手段２２では、ＣＯＲＤＩＣアルゴリズムを用いて前記第１の倍角手段２１から出力された信号２φからｃｏｓ（２φ）を生成し出力する。同様に、前記第３の関数演算手段２５は、ＣＯＲＤＩＣアルゴリズムを用いて前記第２の倍角手段２４から出力された信号４φからｓｉｎ（４φ）を生成し出力する。

なお、前記第１の関数演算手段１４、第２の関数演算手段２２および第３の関数演算手段２５とが一つの関数演算手段を共有する構成であり、上記の各計算が前記関数演算手段を用いて前記制御手段１１の制御に基づいて行われる構成であってもよい。

前記位相補償値生成手段２３は、第２の関数演算手段２２から出力される前記ｃｏｓ（２φ）と前記メモリ手段１５に記憶されている位相補償係数α_０およびその符号を読み出して位相補償値（Δφ_α）_compを生成する。また前記歪み補償値生成手段２６は、第３の関数演算手段２５から出力される前記ｓｉｎ（４φ）と前記メモリ手段１５に記憶されている歪み補償係数β_０を読み出して歪み補償値（Δφ_β）_compを生成する。

なお、前記位相補償値（Δφ_α）_compおよび歪み補償値（Δφ_β）_compを得る具体的な方法については後述する。

前記加算手段２７は位相補償値（Δφ_α）_compと歪み補償値（Δφ_β）_compを加算して減算手段２８に与える。そして、前記減算手段２８は、前記第１の関数演算手段１４のＡＴＡＮ処理で求めた補償前の出力角度φから前記位相補償値（Δφ_α）_compと歪み補償値（Δφ_β）_compを減算することにより、精度の高い出力角度φ_OUTを出力する機能を有している。なお、前記加算手段２７と減算手段２８に代わるその他の構成としては、前記補償前の出力角度φから最初に前記位相補償値（Δφ_α）_compと歪み補償値（Δφ_β）_compの一方を減算し、次に他方を減算するものであってもよい。

これにより前記ＳＩＮ信号とＣＯＳ信号との間の位相誤差αを無くして両者の関係を高精度で９０°に保つことができ、同時に前記補償前の出力角度φに含まれる抵抗値歪に基づく歪み誤差βを取り除くことができ、精度の高い出力角度φ_OUTを得るこができる。

次に、前記位相補償値（Δφ_α）_compを得る具体的な方法について説明する。
図３はブリッジ回路の出力であるＳＩＮ信号とＣＯＳ信号との間に位相誤差を含む場合を示す波形図である。

チップ基板Ｋ１〜Ｋ４に設けられたＧＭＲ素子Ｇ１ないしＧ８を構成する前記固定層の磁化方向が隣り合う基板間において９０°の関係が維持されない場合には、前記第１，第２の信号変換手段１２Ａ，１２Ｂからそれぞれ出力されるＳＩＮ信号とＣＯＳ信号とは元々の位相差（９０°）からずれている。

前記ホイール１０２の出力角度、すなわち前記角度検出センサ１００に入力される入力角度をθ、このときの位相誤差（位相差９０°からのずれ量）をα度とし、且つ前記第２のブリッジ回路ＷＢ２から出力される＋ｃｏｓ信号を＋ｃｏｓθ、−ｃｏｓ信号を−ｃｏｓθとする。なお、ここでは説明の都合上、前記振幅係数Ａ１，Ａ２，Ｂ１およびＢ２をＡ１＝Ａ２＝Ｂ１＝Ｂ２＝１、前記オフセット係数ａ１，ａ２，ｂ１およびｂ２をａ１＝ａ２＝ｂ１＝ｂ２＝０としている。このようにしても、結局は前記信号調整手段１３やＴＡＮ処理によって同様の効果、すなわち前記各係数が消去されてしまうため、特に問題はない。

前記第２のブリッジ回路ＷＢ２から出力される＋ｃｏｓθと−ｃｏｓθを基準とすると、前記第１のブリッジ回路ＷＢ１から出力される＋ｓｉｎ信号は＋ｓｉｎ（θ＋α）、−ｓｉｎ信号は−ｓｉｎ（θ＋α）と表すことができる。よって、前記第１の信号変換手段１２Ａから出力されるＳＩＮ信号は＋ｓｉｎ（θ＋α）−（−ｓｉｎ（θ＋α））＝２ｓｉｎ（θ＋α）となり、前記第２の信号変換手段１２Ｂから出力されるＣＯＳ信号は＋ｃｏｓθ−（−ｃｏｓθ）＝２ｃｏｓθとなり、これを図示すると図３のように表される。なお、図３以下においては、前記位相誤差αの例としてα＝＋５度とした場合を示している。

前記第１，第２の信号変換手段１２Ａ，１２Ｂから出力された前記ＳＩＮ信号とＣＯＳ信号は前記信号調整手段１３においてオフセット調整と利得調整とが行われる。次に、前記第１の関数演算手段１４のＴＡＮ処理によって正接値（ｔａｎ＝ＳＩＮ信号／ＣＯＳ信号）が２ｓｉｎ（θ＋α）／２ｃｏｓθ＝ｓｉｎ（θ＋α）／ｃｏｓθとして計算される。さらにＡＴＡＮ処理によって逆正接値（ａｒｃｔａｎ）が計算されるが、位相誤差αが生じている場合の前記第１の関数演算手段１４の出力である被測定物の補償前の出力角度をφ_αとすると、φ_α＝ａｒｃｔａｎ（ｓｉｎ（θ＋α）／ｃｏｓθ））である。

図４は位相誤差を含む場合において、ＡＴＡＮ処理後の補償前の出力角度φ_αを連続的な関数として示す波形図、図５は補償前の出力角度φ_αと入力角度θとの差を検出位相誤差Δφ_α（＝φ_α−θ）として示す波形図である。

図４では、入力角度θと補償前の出力角度φ_αが一対一で対応している。しかし、ＡＴＡＮ処理後の補償前の出力角度φ_αは理想的な出力角度である一次直線（φ＝θ）に三角関数が重畳した形となっている。

ここで前記補償前の出力角度φ_αから入力角度θを差し引くことにより検出される位相の差（φ_α−θ）を検出位相誤差Δφ_αとして求めてみると、入力角度θと検出位相誤差Δφ_α（＝φ_α−θ）との関係は図５に示すような正弦波状の周期関数（三角関数）として表される。なお、前記検出位相誤差Δφ_αは、最初に与えておいた位相誤差αに基づいて発生したものであり、つまりはチップ基板Ｋ１〜Ｋ４に設けられたＧＭＲ素子Ｇ１ないしＧ８を構成する前記固定層の磁化方向が隣り合う基板間において９０°の関係が維持されないことによる影響を受けて発生したものである。

前記周期関数からなる検出位相誤差Δφ_αを分析してみると、前記４つの信号（＋ｓｉｎ信号、−ｓｉｎ信号、＋ｃｏｓ信号、−ｃｏｓ信号）又は前記ＳＩＮ信号及びＣＯＳ信号は１周期を３６０°とするものである（図２及び図３参照）のに対し、前記検出位相誤差Δφ_αは１周期を１８０°とするものである（図５参照）。すなわち、前記検出位相誤差Δφ_αは、前記４つの信号または前記ＳＩＮ信号及びＣＯＳ信号を基本信号とした場合に、この基本信号に対して２倍の周波数（１／２の周期）からなる三角関数であることがわかる。

よって、検出位相誤差Δφ_αは以下に数１で示す三角関数で近似することが可能であり、これを位相補償値（Δφ_α）_compと称する。

なお、前記位相補償値（Δφ_α）_compのピークトウピークの振幅量は前記位相誤差αに相当するが、これを位相補償係数α_０と称する。

次に、抵抗値歪みに基づく歪み補償値（Δφ_β）_compを得る方法について説明する。
図６は抵抗値歪みに基づく歪み誤差が含まれている場合における補償前の出力角度φ_βを示す波形図、図７は検出歪み誤差Δφ_β（＝φ_β−θ）を示す波形図である。なお、図７では検出歪み誤差Δφ_βの例として、歪み誤差βがβ＝５度の場合を示している。

前記第１のブリッジ回路ＷＢ１および第２のブリッジ回路ＷＢ２を構成する各ＧＭＲ素子Ｇ１〜Ｇ８は、それぞれＧＭＲ素子特有の抵抗値歪みを有している。このため、前記第１，第２のブリッジ回路ＷＢ１，ＷＢ２から出力される前記４つの信号には前記抵抗値歪みに基づいて発生する検出歪み誤差Δφ_βがそれぞれ含まれている。そして、このような検出歪み誤差Δφ_βを含む４つの信号を用いて上記と同様の方法、すなわちＴＡＮ処理およびＡＴＡＮ処理を行うことにより算出した補償前の出力角度φ_βは、理想的な出力角度として一点鎖線で示す一次直線（φ＝θ）に正弦波状の誤差信号（歪み誤差）が重畳した形として表され（図６参照）。

ここで、上記位相誤差の場合同様に、前記補償前の出力角度φ_βから前記一次関数φ＝θを減算（φ_β−θ）して両者の角度ずれに相当する検出歪み誤差Δφ_βを求めてみると、図７に示すような正弦波状の周期関数（三角関数）として表すことができる。

同様に、前記周期関数である検出歪み誤差Δφ_βを分析してみると、１周期を３６０°とする基本信号（４つの信号又は前記ＳＩＮ信号及びＣＯＳ信号）に対し、前記検出歪み誤差Δφ_βは１周期を９０°とするものである（図７参照）。すなわち、前記検出歪み誤差Δφ_βは、前記基本信号に対して４倍の周波数（１／４の周期）からなる三角関数であることがわかる。よって、検出歪み誤差Δφ_βは以下に数２で示す三角関数で近似することが可能であり、これを歪み補償値（Δφ_β）_compと称する。

なお、前記歪み補償値（Δφ_β）_compの振幅に相当するβを歪み補償係数と称する。

図８は総誤差信号Δφ（＝Δφ_α＋Δφ_β）を示す波形図である。
実際の角度検出センサの出力角度（補償前の出力角度）φには、上記の検出位相誤差Δφ_αと検出歪み誤差Δφ_βの２つの誤差信号が合成された状態で同時に重畳している。前記検出位相誤差Δφ_αと検出歪み誤差Δφ_βの両者を含むトータルの誤差信号を総誤差信号Δφとすると、総誤差信号Δφ（＝Δφ_α＋Δφ_β）は図８に示すような１周期を１８０°とする周期関数からなる信号となり、このような総誤差信号Δφが理想的な出力角度として示される一次直線（φ＝θ）上に重畳している。

したがって、第１の関数演算手段１４においてＡＴＡＮ処理後の信号（補償前の出力角度φ）から総誤差信号Δφに相当する前記位相補償値（Δφ_α）_compと歪み補償値（Δφ_β）_compを除去することができれば、精度の高い出力角度を検出することができるはずである。

しかし、上記のように検出位相誤差Δφ_αは基本信号に対し２倍の周波数からなる上記数１の三角関数で近似できること、および検出歪み誤差Δφ_βは基本信号に対し４倍の周波数からなる上記数２の三角関数で近似できることまでは判明しているが、図８に示すように総誤差信号Δφを構成する検出位相誤差Δφ_αと検出歪み誤差Δφ_βとは合成された状態で存在しているため、前記総誤差信号Δφからその振幅の大きさを求めること、すなわち上記位相補償係数α_０および歪み補償係数β_０を求めることは困難である。つまり、前記位相誤差αに一致する位相補償係数α_０および前記歪み誤差βに一致する歪み補償係数β_０を見つけることができれば、前記位相補償値（Δφ_α）_compと歪み補償値（Δφ_β）_compを確定することができ、精度の高い出力角度を検出することができることになる。

そこで、以下には検出位相誤差Δφ_αの位相補償係数α_０および検出歪み誤差Δφ_βの歪み補償係数β_０を求める方法について説明する。

図９は総誤差信号Δφの離散周期信号を示す波形図である。
前記総誤差信号Δφの1周期分に相当する１８０[°]を、例えば２ⁿ（nは自然数）個のデータ数で、サンプリング周期Ｔ＝１８０／２ⁿ[°／個]で離散的にサンプリングすることにより、離散周期信号ｘ_Ｓ（ｔ）を得る（図９参照）。

ここで、Ｎを整数とすると前記離散周期信号ｘ_Ｓ（ｔ）（総誤差信号Δφ）の１周期はＮＴとなり、またデルタ関数をδ（ｔ）とすると、前記離散周期信号ｘ_Ｓ（ｔ）は以下の数３で表すことができる。

そして、前記離散周期信号ｘ_Ｓ（ｔ）をフーリエ変換することにより、以下の数４に示す離散フーリエ変換式Ｘ_Ｓ（ｆ）が得られる。

ここで、ｆ＝ｋ／ＮＴと置き換えると、離散フーリエ変換（ＤＦＴ）を示す式が以下の数５として得られる。

ただし、コンピュータなどを用いて電気的に信号処理を行うときには、サンプリング信号を有限長の長さで打ち切って計算する必要がある。サンプリングされた離散周期信号ｘ（ｎ）が有限長で、ｘ（０）からｘ（Ｎ−１）までＮ個のデータを有するとき、離散フーリエ変換Ｘ_Ｓ（ｋ）を求めるための公式は、以下の数６に示すものとなり、実数部と虚数部とからなる複素数で表示することが可能となる。

なお、離散フーリエ変換Ｘ_Ｓ（ｋ）の実数部をＸ_Ｒ＝Ｒｅ（Ｘ_Ｓ（ｋ））、虚数部をＸ_Ｉ＝Ｉｍ（Ｘ_Ｓ（ｋ））とすると、離散フーリエ変換Ｘ_Ｓ（ｋ）の振幅ペクトル｜Ｘ_Ｓ（ｋ）｜と位相スペクトル∠Ｘ_Ｓ（ｋ）は、以下の数７および数８で示される。

次に、前記総誤差信号Δφの１周期分について、所定のサンプリング周期Ｔでサンプリングすることにより得た離散周期信号ｘ（ｎ）のＮ個のデータについて離散フーリエ変換（ＤＦＴ）を求めたので、その一部を以下の表１に示す。

図１０は総誤差信号Δφを離散フーリエ変換した結果として、高調波次数に対するＤＦＴの絶対値をスペクトルとして示すグラフである。

表１および図１０に示すように、前記総誤差信号Δφを離散フーリエ変換すると、２次高調波成分と４次高調波成分に対するスペクトルが高く現れ、その他の次数の高調波成分が低く現れることがわかる。すなわち、前記総誤差信号Δφは、主として１次の基本信号に対して２倍の周波数成分からなる信号（検出位相誤差Δφ_α）と４倍の周波数成分からなる信号（検出歪み誤差Δφ_β）により構成されていることを確認することができる。

しかも、２次高調波の絶対値から位相補償値（Δφ_α）_compの位相補償係数α_０としてα≒＋５度を得ることができ、４次高調波の絶対値から歪み補償値（Δφ_β）_compの歪み補償係数β_０としてβ_０≒＋５度を得ることができる。

ただし、位相補償係数α_０は正負の符号を有するが、２次高調波の絶対値からだけではその符号を知ることはできない。すなわち、上記において説明したように前記第２のブリッジ回路ＷＢ２から出力される＋ｃｏｓθと−ｃｏｓθを基準としたときに、前記第１のブリッジ回路ＷＢ１から出力される＋ｓｉｎ信号および−ｓｉｎ信号と前記＋ｃｏｓθおよび−ｃｏｓθ信号との間の位相誤差（位相差９０°からのずれ量）αが正の値（＋）の場合には、前記位相補償係数α_０の符号も正（＋）となり、前記位相誤差αが負の値（−）の場合には、前記位相補償係数α_０の符号も負（−）となるが、前記位相補償係数α_０の符号を間違えると、前記補償前の出力角度φから正しい位相補償値（Δφ_α）_compを除去することができず、精度の高い出力角度を検出することができなくなる。

そこで、位相補償係数α_０の符号を正しく検知することが必要となるが、位相補償係数α_０と複素数で表された前記ＤＦＴの実数部との間には、前記ＤＦＴの実数部の符号が正（＋）の場合には位相補償係数α_０の符号も正（＋）となり、前記ＤＦＴの実数部の符号が負（−）の場合には位相補償係数α_０の符号も負（−）となるという特徴を有している。このため、前記複素数表示されたＤＦＴの実数部の符号を調べることにより、位相補償係数α_０の符号を正しく検知することが可能である。

一方、抵抗値歪みに基づく歪み補償係数β_０は、前記チップ基板Ｋ１〜Ｋ４に搭載された各ＧＭＲ素子Ｇ１〜Ｇ８の構造上、常に一方向の値（正の値）のみしか持たないため、符号を調べることなく４次高調波の絶対値を前記歪み補償値（Δφ_β）_compの歪み補償係数β_０とすることが可能である。

以上の方法により取得した位相補償値（Δφ_α）_compを構成する位相補償係数α_０と符号に関するデータ、および歪み補償値（Δφ_β）_compを構成する歪み補償係数β_０は、予め前記メモリ手段１５に記憶されている。制御手段１１は前記メモリ手段１５にアクセスすることにより、いつでも前記各データを取得して位相補償値生成手段２３および歪み補償値生成手段２６に供給することが可能とされている。なお、前記位相補償係数α_０と符号に関するデータおよび歪み補償係数β_０に関するデータの取得とメモリ手段１５への書き込みは、例えば角度検出センサ１００の組立てが完成した後で、且つ工場出荷の前の段階で行っておくことが好ましい。

以上のように、本願発明の角度検出センサ１００では第１の信号変換手段１２Ａから出力されるＳＩＮ信号と第２の信号変換手段１２Ｂから出力されるＣＯＳ信号との間に位相誤差αが発生している場合、すなわちチップ基板Ｋ１〜Ｋ４に設けられたＧＭＲ素子Ｇ１ないしＧ８を構成する前記固定層の磁化方向が隣り合う基板間において正確に９０°の関係が維持されていない場合、およびＧＭＲ素子Ｇ１ないしＧ８が各々有する抵抗値歪みに基づく歪み誤差が発生している場合であっても、回転部材の出力角度φ_OUTを高精度に検出することが可能となる。

またチップ基板Ｋ１〜Ｋ４をパッケージ１０１内に高精度に配設する必要がなくなるため、製造工程を簡略化することができ、あるいは高精度に配設するための製造設備を不要とすることができる。

また入力角度θごとの位相補償値（Δφ_α）_compおよび歪み補償値（Δφ_β）_compをメモリ手段１５に記憶させておき、回転入力があるたびに前記メモリ手段１５から読み出して補償する構成も考えられるが、データ量が膨大となるため記憶容量の大きなメモリ手段１５を必要とする点で好ましいものとはいえない。しかも、データ量が多い場合には、データを読み出し時間が延びやすくなるため、出力角度φ_OUTをリアルタイムで検出することが困難となる。

しかし、本願発明では、前記メモリ手段１５は入力角度θごとの位相補償値（Δφ_α）_compおよび歪み補償値（Δφ_β）_compそのものではなく、位相補償係数α_０（２次高調波のＤＦＴ絶対値）とその符号および歪み補償係数β_０（４次高調波のＤＦＴ絶対値）を記憶しておくだけでよいため、データ量が少なく、その読み出し時間も大幅に短縮することが可能である。しかも、補償前の出力角度φから前記位相補償係数α_０とその符号および歪み補償係数β_０を基にして前記数１および数２から容易に位相補償値（Δφ_α）_compおよび歪み補償値（Δφ_β）_comp算出することができるため、前記出力角度φ_OUTをリアルタイムで検出することが可能である。

本発明の角度検出センサの構成を示すブロック構成図、 ２組のブリッジ回路から出力される４つの信号の関係を理想的な場合として示す波形図、 ブリッジ回路の出力であるＳＩＮ信号とＣＯＳ信号との間に位相誤差を含む場合を示す波形図、 位相誤差を含む場合において、ＡＴＡＮ処理後の補償前の出力角度φ_αを連続的な関数として示す波形図、 補償前の出力角度φ_αと入力角度θとの差を検出位相誤差Δφ_α（＝φ_α−θ）として示す波形図、 抵抗値歪みに基づく歪み誤差が含まれている場合における補償前の出力角度φ_βを示す波形図、 検出歪み誤差Δφ_β（＝φ_β−θ）を示す波形図、 総誤差信号Δφ（＝Δφ_α＋Δφ_β）を示す波形図、 総誤差信号Δφの離散周期信号を示す波形図、 総誤差信号Δφを離散フーリエ変換した結果として、高調波次数に対するＤＦＴの絶対値をスペクトルとして示すグラフ、 角度検出センサの構成を示す平面図、

符号の説明

１ センサ部
１０ 信号処理部
１１ 制御手段
１２Ａ 第１信号変換手段
１２Ｂ 第２信号変換手段
１３ 信号調整手段
１４ 第１の関数演算手段
１５ メモリ手段
２０ 補償手段
２０Ａ 位相補償部
２０Ｂ 歪み補償部
２１ 第１の倍角手段
２２ 第２の関数演算手段
２３ 位相補償値生成手段
２４ 第２の倍角手段
２５ 第３の関数演算手段
２６ 歪み補償値生成手段
２７ 加算手段
２８ 減算手段
１００ 角度検出センサ
１０１ パッケージ
１０２ ホイール
ｅ 固定層の磁化方向（磁化の向き）
Ｇ１〜Ｇ８ ＧＭＲ素子
Ｈ 外部磁界
Ｋ１，Ｋ２，Ｋ３，Ｋ４ チップ基板
Ｍ１，Ｍ２ 磁石
ＷＢ１ 第１のブリッジ回路
ＷＢ２ 第２のブリッジ回路
α 位相誤差
β 歪み誤差
α_０ 位相補償係数
β_０ 歪み補償係数
θ 入力角度
φ_α 補償前の出力角度（位相誤差が生じている場合）
φ_β 補償前の出力角度（歪み誤差が生じている場合）
φ 補償前の出力角度（＝φ_α又は＝φ_β又は＝φ_α＋φ_β）
φ_OUT 角度検出センサの出力角度
Δφ_α 検出位相誤差（＝φ_α−θ）
Δφ_β 検出歪み誤差（＝φ_β−θ）
Δφ 総誤差信号（＝Δφ_α＋Δφ_β）
（Δφ_α）_comp 位相補償値
（Δφ_β）_comp 歪み補償値

Claims (7)

1. 被測定物に与えられた回転に応じて回転磁界を発生するとともに前記回転磁界を感知して前記回転の入力角度に応じた複数の出力信号を出力するセンサ部と、前記出力信号から前記被測定物が回転した角度を出力角度として算出する信号処理部と、を備えた角度検出センサにおいて、
   前記信号処理部には、前記出力信号から所定の位相差を有する２種類の信号を生成する信号変換手段と、前記２種類の信号から前記被測定物の補償前における出力角度を算出する第１の関数演算手段と、前記補償前の出力角度に含まれている誤差信号を除去する補償値を算出する補償手段と、前記補償手段が前記補償値を算出するときに用いる補償係数を予め取得して記憶しておくメモリ手段と、前記メモリ手段の記憶されている補償係数を読み出して前記補償手段に与える制御部と、が設けられ、
   前記誤差信号が、前記センサ部が有する特性に基づいて発生する歪み誤差であり、前記補償手段には前記歪み誤差を減少させる歪み補償値を生成する歪み補償部が設けられていることを特徴とする補償機能を備えた角度検出センサ。
2. 被測定物に与えられた回転に応じて回転磁界を発生するとともに前記回転磁界を感知して前記回転の入力角度に応じた複数の出力信号を出力するセンサ部と、前記出力信号から前記被測定物が回転した角度を出力角度として算出する信号処理部と、を備えた角度検出センサにおいて、
   前記信号処理部には、前記出力信号から所定の位相差を有する２種類の信号を生成する信号変換手段と、前記２種類の信号から前記被測定物の補償前における出力角度を算出する第１の関数演算手段と、前記補償前の出力角度に含まれている誤差信号を除去する補償値を算出する補償手段と、前記補償手段が前記補償値を算出するときに用いる補償係数を予め取得して記憶しておくメモリ手段と、前記メモリ手段の記憶されている補償係数を読み出して前記補償手段に与える制御部と、が設けられ、
   前記誤差信号が、前記２種類の信号間に存在する前記所定の位相差を超えたことによって発生する位相誤差および前記センサ部が有する特性に基づいて発生する歪み誤差であり、前記補償手段には前記位相誤差を減少させる位相補償値を生成する位相補償部および前記歪み誤差を減少させる歪み補償値を生成する歪み補償部が設けられていることを特徴とする補償機能を備えた角度検出センサ。
3. 前記メモリ手段には、前記補償前の出力角度に含まれる誤差信号をサンプリングして取得したデータに対し離散フーリエ変換を行って得られる値が補償係数として記憶されている請求項１または２記載の補償機能を備えた角度検出センサ。
4. 前記補償係数が、位相補償係数と歪み補償係数の少なくとも一方である請求項３記載の補償機能を備えた角度検出センサ。
5. 前記位相補償係数に与えられる正負の符号が、前記離散フーリエ変換を行って得られた高調波を複素数で表したときの実数の符号により決定される請求項４記載の補償機能を備えた角度検出センサ。
6. 前記位相補償係数が２次高調波成分から得られる請求項４または５記載の補償機能を備えた角度検出センサ。
7. 前記歪み補償係数が４次高調波成分から得られる請求項４記載の補償機能を備えた角度検出センサ。

Images