JP4368666B2 - 複合粒子の製造方法 - Google Patents
複合粒子の製造方法 Download PDFInfo
- Publication number
- JP4368666B2 JP4368666B2 JP2003389019A JP2003389019A JP4368666B2 JP 4368666 B2 JP4368666 B2 JP 4368666B2 JP 2003389019 A JP2003389019 A JP 2003389019A JP 2003389019 A JP2003389019 A JP 2003389019A JP 4368666 B2 JP4368666 B2 JP 4368666B2
- Authority
- JP
- Japan
- Prior art keywords
- resin
- electromagnetic wave
- film
- composite
- wave absorbing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Processes Of Treating Macromolecular Substances (AREA)
- Compositions Of Macromolecular Compounds (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Hard Magnetic Materials (AREA)
- Soft Magnetic Materials (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Packaging Frangible Articles (AREA)
- Application Of Or Painting With Fluid Materials (AREA)
Description
このような複合粒子を用いることにより、体積あたりの電磁波吸収効率が高く、樹脂バインダーの物性が維持され、軽量であり、半導体装置の樹脂封止材として用いたときに電子素子を損傷せず、かつ半導体装置をコンパクトにできる電磁波吸収樹脂組成物を得ることができる。また、この電磁波吸収樹脂組成物を塗料化した場合には、体積あたりの電磁波吸収効率が高く、樹脂バインダーの物性が維持された、軽量かつ薄い塗膜を形成することができ、しかも、強磁性体の沈降がなく、作業性がよく、被塗装物を損傷することがない。
また、本発明の複合粒子の製造方法によれば、本発明の複合粒子を生産性よく得ることができる。
また、本発明の電子部品、印刷回路板、半導体装置および梱包体は、電磁波ノイズが抑制され、軽量かつコンパクトである。
図1は、本発明の電磁波吸収樹脂組成物の一例を示す模式図であり、この電磁波吸収樹脂組成物1は、強磁性体がナノオーダーで第1の樹脂と一体化した複合層3を有する複合粒子4が、第2の樹脂からなるバインダー5中に分散したものである。
複合粒子4は、図1に示すように、第1の樹脂のみからなる基体2と、強磁性体がナノオーダーで第1の樹脂と一体化した複合層3とから構成されるものである。
複合層3は、具体的には、第1の樹脂に強磁性体を物理的に蒸着させてなる層であり、物理的に蒸着された強磁性体が均質膜を形成することなく第1の樹脂中に分散しているものである。
この点においては、第1の樹脂としては、蒸着時には低弾性率であり、蒸着後に架橋して弾性率を挙げることができることから、熱硬化性樹脂、エネルギー線(紫外線、電子線など)硬化性樹脂が好適である。
以下、複合粒子4の製造方法について説明する。
複合粒子4は、例えば、第1の樹脂からなるフィルムに強磁性体を物理的に蒸着させて、フィルム表面に複合層を形成し(蒸着工程)、複合層が形成されたフィルムを粉砕して、第1の樹脂からなる基体2表面に複合層3を有する複合粒子4を得ることができる(粉砕工程)。
物理蒸着法(PVD)は、一般に、真空にした容器の中で蒸発材料を何らかの方法で気化させ、気化した蒸発材料を近傍に置いた基板上に堆積させて薄膜を形成する方法であり、蒸発物質の気化方法の違いで、蒸発系とスパッタ系に分けられる。蒸発系としては、EB蒸着、イオンプレーティングなどが挙げられ、スパッタ系としては、高周波スパッタリング、マグネトロンスパッタリング、対向ターゲット型マグネトロンスパッタリングなどが挙げられる。
イオンプレーティングによれば、アルゴンガスや蒸発粒子のイオンは加速されて基板に衝突するため、EBよりエネルギーは大きく、付着力の強い膜を得ることができる。ドロップレットと呼んでいるミクロンサイズの粒子が多数付着してしまうと放電が停止してしまう。また、酸化物を成膜するには、酸素などの反応性ガスを導入しなければならず、膜質コントロールが難しい反面、バイアス電圧を上げることにより1KeVまで原子状の蒸発粒子を加速させることができる。
高周波スパッタリングでは、絶縁性のターゲット(蒸発材料)を使用することができ、バイアスを掛けることにより同様に数百eVまで蒸発粒子のエネルギーをあげることができる。
なお、第1の樹脂に強磁性体を物理的に蒸着させる際には、強磁性体はプラズマ化あるいはイオン化された強磁性体原子として第1の樹脂に入り込むので、第1の樹脂中に微分散された強磁性体の組成は、蒸発材料(ターゲット)として用いた強磁性体の組成と必ずしも同一であるとは限らない。
以上のようにして得た蒸着フィルムまたはシートを常法により粉砕して複合粒子4を得る。粉砕においては、高速回転式粉砕機、ボールミル、媒体撹拌式ミル、ジェット粉砕機、凍結粉砕機などを用いることができる。
複合粒子4の平均粒子径は、0.5〜20μmが好ましい。複合粒子4の平均粒子径が0.5μm未満では、粉砕に要する時間がかかり、合理的でなく、また、これを配合した塗料の粘度が上昇しやすい。一方、複合粒子4の平均粒子径が20μmを超えると、塗膜の平滑性や密着性、複合粒子4中の複合層3の分布にムラが生じ、均一な電磁波吸収特性が得られないおそれがある。
本発明の複合粒子の製造方法は、上述の方法に限定はされず、例えば、あらかじめ第1の樹脂からなる樹脂粒子を作製し、これを面上に散布、固定した状態、あるいは流動状態で蒸着を施し、樹脂粒子の表面の一部あるいは全面に複合層を形成し、複合粒子4を作製することも可能である。
電磁波吸収樹脂組成物1は、複合粒子4と、第2の樹脂からなるバインダー5とを含有するものである。本発明の電磁波吸収樹脂組成物は、電磁波吸収塗料や、半導体装置の樹脂封止材などとして用いることができる。
本発明の電磁波吸収樹脂組成物における複合粒子の配合量は、電磁波吸収樹脂組成物(100質量%)中、好ましくは5〜95質量%である。複合粒子の配合量が5質量%未満では、強磁性体質量が少ないため、電磁波吸収効果が小さくなるおそれがあり、一方、複合粒子の配合量が95質量%を超えると、電磁波吸収樹脂組成物からなるパッケージ部材や電磁波吸収樹脂組成物からなる塗膜の物性が落ちるという問題がある。
バインダー5は、複合粒子4を分散させる第2の樹脂からなるものであり、第2の樹脂としては、特に限定されるものではないが、例えば、ポリスチレン、ポリブタジエン、スチレンブタジエン、ポリ塩化ビニル、ポリ酢酸ビニル、ポリメチルメタクリレート、ポリ塩化ビニリデン、ポリ弗化ビニル、ポリ弗化ビニリデン、エチレン−酢酸ビニル共重合体、変性エチレン−酢酸ビニル共重合体、塩素化ポリエチレン樹脂、AS樹脂、ABS樹脂、ポリアミド、ポリカーボネート、ポリフェニレンエーテル、アクリル−ウレタン樹脂、ウレタン樹脂、アルキド樹脂、シリコーン樹脂、シリコーン変性アクリル樹脂、シリコーン変性ポリエステル樹脂、ポリアクリレート樹脂、ポリスルホン樹脂、ポリイミド、ポリアミドイミド、ポリフェニレンスルフィド、ポリオキシベンゾイル樹脂、エポキシ樹脂、フォスファゼン樹脂、ポリエーテルエーテルケトン、ポリエーテルイミド、及びこれらの変性樹脂等を挙げることができる。また、第2の樹脂としてゴムを用いてもよく、ゴムとしては、天然ゴム、クロロプレンゴム、ポリブタジエンゴム、ポリイソプレンゴム、エチレンプロピレンゴム、ブタジエンアクリロニトリルゴム、イソブチレンイソプレンゴム、スチレンブタジエンゴム、クロロスルホン化ポリエチレン、塩素化ポリエチレン、アクリルゴム、フッ素ゴム、ポリウレタンゴム、シリコーンゴム等が挙げられ、これらは、1種類を単独で、または2種類以上を組み合わせて用いることができる。また、これらのオリゴマー等の液状物であってもよく、第1の樹脂と同じものであってもよい。
本発明の電磁波吸収樹脂組成物においては、さらに必要に応じて、溶媒を用いることができる。この際、複合粒子を溶解、膨潤させて、第1の樹脂の弾性率を低下させないことが肝要である。溶媒としては、水;メタノール、エタノール、イソプロピルアルコール(IPA)、ブタノールなどのアルコール類;トルエン、キシレンなどの炭化水素類;アセトン、メチルエーテルケトンなどのケトン類;酢酸エチル、セロソルブアセテート、ブチルセロソルブなどのエステル類等が挙げられ、混合溶剤であってもよい。
さらに必要に応じて、イソシアネート、アミン、メラミン、オキサゾリン、パーオキサイド等の硬化剤や光開始剤を用いることもできる。
また、本発明の電磁波吸収樹脂組成物には、さらに分散剤、界面活性剤、滑剤、可塑剤、チクソトロピー性向上剤、難燃剤、老化防止剤、酸化防止剤、着色剤、補強性フィラーなどを適宜添加して構わない。
このため、本発明の電磁波吸収樹脂組成物は、これで種々の電子機器の電子部品を被覆することによって、電子機器の電子部品から発生する電磁波を効率よく抑制することができる。すなわち、電子機器が有する電子部品のうち、他からの電磁波により誤作動を起こすおそれのある電子部品や、電磁波を発生して他の電子部品に誤作動を起こすおそれのある電子部品を、本発明の電磁波吸収樹脂組成物からなる塗膜で覆うことによって、あるいは賦形された電磁波吸収樹脂組成物で覆うことによって、電子部品から発生する、あるいは電子部品に影響を与えようとする電磁波を抑制することができる。
このような電子機器としては、信号を伝送し、あるいは発信、受信する機器であればどのような電子機器も対象となる。特に電子素子や半導体素子を保護するパッケージ部材(樹脂封止材)に接して電磁波吸収樹脂組成物からなる塗料を塗装するケース、または、パッケージ部材(樹脂封止材)そのものが電磁波吸収樹脂組成物であるケースが想定される。この場合は、本発明の電磁波吸収樹脂組成物は電子素子に近く、効率よく吸収が行えるものである。
特に半導体装置においては、パッケージ部材(樹脂封止材)そのものが電磁波吸収樹脂組成物であると、半導体素子(電子素子)に接触して設けることができ、効率よくノイズを抑制することができる。このほか、図4に示すように、プリント配線板9上に積層された半導体素子10、10の、プリント配線板と素子との間、および素子間に設けられた結合材11、11として電磁波吸収樹脂組成物を用いることも可能である。
また、本発明の電磁波吸収樹脂組成物は、電子部品(電子素子)のほかに、印刷回路板の少なくとも一方の面の一部又は全面を覆うものとして利用することができる。すなわち、印刷回路板の両面全体、あるいは片面全体を電磁波吸収樹脂組成物からなる塗膜で覆っていてもよく、両面あるいは片面の一部を覆っていてもよい。
あるいは、印刷回路板の内部に本発明の電磁波吸収樹脂組成物からなる層を設けてもよい。この場合は、電磁波吸収性の複合粒子を接着材などに配合し、これを膜状にしたものを用いることができる。
また、シールドボックスのような、電子部品群を内包する梱包体に電磁波吸収樹脂組成物からなる塗料を塗装することにより、内包された電子部品郡全体の電磁波ノイズを抑制することができる。
(評価)
断面観察:
日立製作所製 透過型電子顕微鏡H9000NARを用いた。
電磁波吸収特性:
キーコム製近傍界用電波吸収材料測定装置を用い、Sパラメータ法によるS21(透過減衰量)とS11(反射減衰量)を測定した。ネットワークアナライザーとしては、アンリツ製ベクトルネットワークアナライザー37247Cを用い、50Ωのインピーダンスを持つマイクロストリップラインのテストフィクスチャーとしては、キーコム製のTF−3Aを用いた。
第1の樹脂からなる基板として、10μm厚のポリアクリロニトリルシート(常温の剪断弾性率1.7×109 (Pa)、160℃の剪断弾性率1.5×106 (Pa)、常温の炭酸ガス透過率5.3×10-8{cm2 (STP)(cm×sec×cmHg)-1}、常温の酸素ガス透過率2.8×10-15 {cm2 (STP)(cm×sec×cmHg)-1})を用意した。このポリアクリルシートの片面に、膜厚換算で50nmのNi金属を、対向ターゲット型マグネトロンスパッタ法により物理的に蒸着させ、複合層を形成させた。この際、基板温度を160℃に保ち、蒸発粒子が100eVの粒子エネルギーを持つようバイアス電圧を調整した。次いで、同様に該シートの他方の面にも膜厚換算で50nmのNi金属を物理的に蒸着させ、複合層を形成させた。得られたシートの一部をミクロトームで薄片にし、断面にイオンビームポリシャーを施し、高分解能透過型電子顕微鏡により複合層の断面を観察した。断面観察結果を図2に示す。
次いで、Ni金属を物理的に蒸着させ、複合層を形成させたシートをターボミルにより粉砕し平均粒径12.1μmの複合粒子を得た。
支持体である12μm厚のポリエチレンテレフタレートフィルム(常温の剪断弾性率3.8×109 (Pa))上に、第1の樹脂である15μm厚の加硫したシリコーンゴム(常温の剪断弾性率1×107 (Pa)、常温の炭酸ガス透過率2.2×10-7{cm2 (STP)(cm×sec×cmHg)-1}、湿式シリカ含有)からなる層を設け、この上に、膜厚換算で30nmのFe−Ni系軟磁性金属を、対向ターゲット型マグネトロンスパッタ法により物理的に蒸着させ、複合層を形成させた。この際、基板温度を常温に保ち、蒸発粒子が8eVの粒子エネルギーを持つようわずかに負の電圧を印加した。該フィルムを液体窒素を用いた凍結粉砕機で粉砕し、平均粒径8.6μmの複合粒子を得た。
支持体である12μm厚の離型処理の施されたポリエチレンテレフタレートフィルム上に、第1の樹脂である2μm厚のエポキシ樹脂(硬化前の剪断弾性率8×106 (Pa)、硬化後の剪断弾性率2×109 (Pa))からなる層を設け、この上に、膜厚換算で80nmのFe−Ni系軟磁性金属を、対向ターゲット型マグネトロンスパッタ法により物理的に蒸着させ、複合層を形成させた。この際、基板温度を常温に保ち、蒸発粒子が8eVの粒子エネルギーを持つようわずかに負の電圧を印加し、窒素を25(sccm)流しながら反応させた。次いで、該シートを40℃で6時間加熱し、さらに120℃で2時間加熱し、エポキシ樹脂を硬化させた。該シートをジェットミル粉砕機で粉砕し、平均粒径2.1μmの複合粒子を得た。
第1の樹脂であるアクリレートオリゴマーを主成分とする紫外線硬化性樹脂溶液(固形分濃度30質量%)を、12μm厚の離型処理の施されたポリエチレンテレフタレートフィルム上に、塗布乾燥し、5μm厚の未硬化膜を得た(硬化前の剪断弾性率1.7×107 (Pa)、硬化後の剪断弾性率1.5×109 (Pa))。この未硬化膜上に、膜厚換算で100nmのNi金属を、対向ターゲット型マグネトロンスパッタ法により物理的に蒸着させ、複合層を形成させた。この際、基板温度を常温に保ち、蒸発粒子が100eVの粒子エネルギーを持つようバイアス電圧を調整した。次いで、該シートに0.25J/cm2 の紫外線を照射して未硬化膜を硬化させた。該シートをターボミルにより粉砕し、平均粒径3.3μmの複合粒子を得た。
さらに、該電波吸収樹脂組成物を酢酸エチルとメチルエチルケトン溶剤(混合比1:1)に溶解し、電磁波吸収塗料を得た(固形分濃度30質量%)。この塗料をポリイミドフィルム上にスプレー塗装し、厚さ25μmの塗膜を得た後、100℃で4時間加熱して硬化させた後、電磁波吸収特性を測定した。1GHzでの反射減衰量は−8.1dBで、透過減衰量は−3.5dBであった。
表面を酸化させることによって形成された不導体膜を有する、扁平状のFe−Ni系軟磁性金属粉(平均粒径15μm、アスペクト比65)を、実施例2で用いたウレタンエマルジョン(固形分25質量%)に、金属粉の濃度が塗料中の全固形分に対し35質量%なるように、界面活性剤とともに分散混合し、電磁波吸収塗料を得た。これを容器に入れ、複合粒子の沈降状態を目視で確認したが、1分後には沈降が見られた。該電磁波吸収塗料を綿布上に刷毛で塗布し、常温一晩放置し乾燥させた。複数回塗布を繰り返し、塗膜の厚みを約50μmに形成した。該塗膜の電磁波吸収特性を図8に示す。1GHzでの反射減衰量は−17.6dBで、透過減衰量は−0.3dBであった。
2 基体
3 複合層
4 複合粒子
5 バインダー
6 結晶格子
7 第1の樹脂
8 強磁性体原子
9 プリント配線板
10 半導体素子
11 結合材
Claims (1)
- 第1の樹脂からなるフィルムに強磁性体を物理的に蒸着させて、フィルム表面に複合層を形成する蒸着工程と、
複合層が形成されたフィルムを粉砕して複合粒子を得る粉砕工程と
を有することを特徴とする複合粒子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003389019A JP4368666B2 (ja) | 2003-11-19 | 2003-11-19 | 複合粒子の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003389019A JP4368666B2 (ja) | 2003-11-19 | 2003-11-19 | 複合粒子の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005146199A JP2005146199A (ja) | 2005-06-09 |
JP4368666B2 true JP4368666B2 (ja) | 2009-11-18 |
Family
ID=34695892
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003389019A Expired - Fee Related JP4368666B2 (ja) | 2003-11-19 | 2003-11-19 | 複合粒子の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4368666B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5095136B2 (ja) * | 2006-06-20 | 2012-12-12 | 京セラケミカル株式会社 | 半導体封止用樹脂組成物の製造方法 |
JP2008056755A (ja) * | 2006-08-30 | 2008-03-13 | Du Pont Toray Co Ltd | ポリイミド粉体およびその製造方法 |
JP5440373B2 (ja) * | 2009-08-19 | 2014-03-12 | 三菱エンジニアリングプラスチックス株式会社 | 電磁波抑制用樹脂成形品 |
JP6249439B2 (ja) * | 2013-12-12 | 2017-12-20 | 国立研究開発法人理化学研究所 | 電磁波の透過率制御方法、電磁波の透過率制御デバイス |
JP6441756B2 (ja) | 2015-07-10 | 2018-12-19 | 株式会社トーキン | 難燃性複合磁性体 |
-
2003
- 2003-11-19 JP JP2003389019A patent/JP4368666B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005146199A (ja) | 2005-06-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4417377B2 (ja) | 電磁波ノイズ抑制体、電磁波ノイズ抑制機能付構造体、およびそれらの製造方法 | |
WO2004086837A1 (ja) | 電磁波ノイズ抑制体、電磁波ノイズ抑制機能付物品、およびそれらの製造方法 | |
US20060241236A1 (en) | Electromagnetic radiation attenuation | |
CN100388873C (zh) | 电磁波噪声抑制体、具有电磁波噪声抑制功能的物品及其制造方法 | |
US20090114440A1 (en) | Conductive Magnetic Filler, Resin Composition Containing the Filler, Electromagnetic Interference Suppressing Sheet Using the Resin Composition and Applications Thereof, and Process for Producing the Electromagnetic Interference Suppressing Sheet | |
JP2008021990A (ja) | 電磁干渉抑制体および電磁障害抑制方法 | |
JP2007129179A (ja) | 導電・磁性フィラー、電磁波干渉抑制用シート、高周波信号用フラットケーブル、フレキシブルプリント基板及び電磁波干渉抑制シートの製造方法 | |
JP4611758B2 (ja) | 伝導ノイズ抑制体および伝導ノイズ抑制体付電子部品 | |
EP2136613B1 (en) | Sheet for prevention of electromagnetic wave interference, flat cable for high-frequency signal, flexible print substrate, and method for production of sheet for prevention of electromagnetic wave interference | |
JP4515342B2 (ja) | 多層回路基板 | |
JP4368666B2 (ja) | 複合粒子の製造方法 | |
JP5103780B2 (ja) | 電磁波干渉抑制シート、高周波信号用フラットケーブル、フレキシブルプリント基板 | |
JP2005327853A (ja) | 電磁波ノイズ抑制体およびその製造方法 | |
JP4611700B2 (ja) | 電磁波ノイズ抑制シートおよびその使用方法 | |
JP4611699B2 (ja) | 伝導ノイズ抑制体および伝導ノイズ対策方法 | |
JP2000244167A (ja) | 電磁波障害防止材 | |
JP4368737B2 (ja) | 電磁波ノイズ抑制体およびその製造方法 | |
JP4417062B2 (ja) | 電磁波ノイズ抑制体及び電磁波ノイズ制御電子機器 | |
JP4381871B2 (ja) | 電磁波ノイズ抑制体、その製造方法、および電磁波ノイズ抑制機能付きプリント配線板 | |
JP4611697B2 (ja) | 電磁波ノイズ抑制体およびその使用方法 | |
JP2004140335A (ja) | 電磁波吸収体 | |
JP4611698B2 (ja) | Emc対策部材およびemc対策方法 | |
JP2005216928A (ja) | 電磁波ノイズ抑制体、その製造方法、および電磁波ノイズ抑制機能付構造体 | |
JP2005251918A (ja) | 電磁波ノイズ抑制体 | |
JP2005216927A (ja) | 電磁波ノイズ抑制体、電磁波ノイズ抑制機能付構造体、およびそれらの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061012 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090514 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090519 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090715 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090818 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090826 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4368666 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120904 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120904 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120904 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150904 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |