JP4363880B2 - 非線形処理回路 - Google Patents
非線形処理回路 Download PDFInfo
- Publication number
- JP4363880B2 JP4363880B2 JP2003098864A JP2003098864A JP4363880B2 JP 4363880 B2 JP4363880 B2 JP 4363880B2 JP 2003098864 A JP2003098864 A JP 2003098864A JP 2003098864 A JP2003098864 A JP 2003098864A JP 4363880 B2 JP4363880 B2 JP 4363880B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- processing
- signal
- nonlinear
- section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/20—Circuitry for controlling amplitude response
- H04N5/202—Gamma control
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Picture Signal Circuits (AREA)
- Complex Calculations (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Controls And Circuits For Display Device (AREA)
- Image Processing (AREA)
Description
【発明の属する技術分野】
本発明は、映像処理などに使用され、入力信号に対して非線形処理を行う非線形処理回路に関する。
【0002】
【従来の技術】
CRT(Cathode Ray Tube)やLCD(Liquid Crystal Display)等のディスプレイにおける入力信号値表示輝度の特性をガンマ特性といい、一般にCRTの輝度LはCRTへの入力信号値Eのγ乗に比例して変化する(L=KEγ:Kは定数)。
【0003】
したがって、正しい階調表現を行うためには、予め1/γ乗の逆補正を行った信号をCRTに加える必要がある。これをγ補正という。
【0004】
一般にγ補正は全入力ポイントの変換テーブルをROM(Read OnlyMemory)に記憶させ、この変換テーブルから入力信号を変換していた(例えば、特許文献1参照。)。
【0005】
また、例えば図7に示すような8箇所の折れ点を有した近似されたγ特性(以下、「直線近似γ特性」という。)を利用して非線形処理をすることができる。この方法では変換テーブルを記憶させるためのROM等のメモリは必要がない。
【0006】
直線近似γ特性は8つの折れ点区間に分割され、各区間はそれぞれ所定の傾き(a1〜a8)をもった1次折れ線になっている。例えば、第1の区間の非線形処理はa1*x、第2の区間の非線形処理はa2*xのように乗算処理が行われる。
【0007】
非線形信号を入力すると、各折れ点区間で非線形処理された信号の和を取ることによって近似的にγ補正され非線形処理信号を形成する。
【0008】
図7の直線近似γ特性を用いた非線形処理回路100の構成図を図8に示す。
【0009】
入力された非線形信号を判別する折れ点区間判別回路102と、各折れ点区間の処理を行う8つの非線形処理主回路103〜110と、これらの8つの非線形処理主回路103〜110で処理されたそれぞれの信号を加算する出力信号選択回路111とを備えている。
【0010】
折れ点区間判別回路102は、非線形回路101の非線形入力信号がどの折れ点区間に属するのかを検出している。
【0011】
各非線形処理主回路は、直線近似値設定回路112によって各直線近似値が設定されて、直線近似直線の傾きを非線形信号に乗算する処理を行っている。
【0012】
出力信号選択回路111は、各非線形処理主回路で乗算処理された信号の総てを加算処理を行う回路である。
【0013】
例えば、図7に示す直線近似γ直線に対して非線形信号X3´が入力してきた場合、折れ点区間判別回路102において入力信号が第3の非線形処理主回路105の折れ点区間に入ることを検出する。
【0014】
第1の非線形処理主回路103では、a1=(Y1−Y0)/(X1−X0)の傾きに第1の非線形処理主回路103の入力信号データ(X1−X0)を乗算する。よって、第1の非線形処理主回路103の折れ点区間では(Y1−Y0)の信号が得られる。
【0015】
第2の非線形処理主回路104では、a2=(Y2−Y1)/(X2−X1)の傾きに第2の非線形処理主回路104の入力信号のデータ(X2−X1)を乗算する。よって、第2の非線形処理主回路104の折れ点区間では(Y2−Y1)の信号が得られる。
【0016】
第3の非線形処理主回路105では、a3=(Y3−Y2)/(X3−X2)の傾きに第3の非線形処理主回路105の入力信号のデータ(X3’−X2)を乗算する。よって、第3の非線形処理主回路105の折れ点区間では(X3’−X2)/(X3−X2)×(Y3−Y2)の信号が得られる。
【0017】
その他の第4乃至第8の非線形処理主回路106〜110には入力信号データは入力されないので、第4乃至第8の非線形処理主回路106〜110の出力信号はゼロである。
【0018】
これら第1乃至第8の非線形処理主回路103〜110で処理された信号を出力信号選択回路111で加算処理して、非線形処理出力信号を出力する。この場合の出力信号は、(Y1−Y0)+(Y2−Y1)+(X3’−X2)/(X3−X2)×(Y3−Y2)+0+0+0+0+0=(Y2−Y0)+(X3’−X2)/(X3−X2)×(Y3−Y2)=Y2’である。
【0019】
【特許文献1】
特開平6−245221号公報
【0020】
【発明が解決しようとする課題】
しかし、従来技術のように全入力ポイントの変換テーブルという膨大なデータをROM等のメモリに記憶させるので、必要なメモリ容量も大きくなり回路が大きくなっていた。
【0021】
また、図8のような非線形処理回路100ではROM等のメモリは必要としないが、折れ点区間の数の非線形処理主回路が必要となる。また、各非線形処理主回路の乗算処理の設定もそれぞれ行わなくてはならず、設定値の情報量も増加し、非線形処理回路が大きくなってしまっていた。
【0022】
そこで、本発明は全入力ポイントの変換テーブルを使用しない非線形処理回路の回路規模を小さくすることを目的とする。
【0023】
【課題を解決するための手段】
上記課題を解決するために本発明の一態様によれば、非線形の入力信号を、n個の折れ点区間であるn区間に分割して、前記入力信号を前記n区間の区間毎に直線近似する非線形処理回路において、前記入力信号をn/2区間に分割して、前記入力信号を前記n/2区間の区間毎に直線近似し、第1の非線形処理信号を形成する前記n/2区間の区間毎に設けられた非線形処理主回路を含む、主処理回路と、前記第1の非線形処理信号を、前記n/2区間の区間毎に更に2区間に分割した区間毎に、直線近似し、第2の非線形処理信号を形成する副処理回路とを備えることを特徴とする非線形処理回路。
【0024】
第1区間毎に分割された直線近似特性を有した非線形変換の第1の関数を用いた非線形処理により第1の非線形処理信号を作成する前記第1区間の区間毎に設けられた非線形処理主回路を含む、主処理回路と、前記第1の非線形処理信号を、前記第1区間の区間毎に更に2分割した第2区間の区間毎の直線近似特性を有した非線形変換の第2の関数を用いた非線形処理し、第2の非線形処理信号を作成する副処理回路とを備えることを特徴とする非線形処理回路。
【0025】
【発明の実施の形態】
本発明の実施形態の非線形処理回路について図を参照しながら説明する。
【0026】
[第1の実施形態]図1は第1の実施形態に係る非線形処理回路1を表わした回路図である。また、図2は、図1に示す非線形処理回路1で処理される8つの折れ点区間からなる直線近似γ特性であり、横軸に非線形信号(入力信号)、縦軸に非線形処理信号(出力信号)をとっている。
【0027】
非線形回路2から出力された非線形信号は、主処理回路3と副処理回路4の2段階で非線形処理される。主処理回路3と副処理回路4のそれぞれの非線形処理の設定値は、直線近似設定値回路5中の主回路用設定回路6と副処理回路4中の副回路用設定回路7に記憶されている。主回路用設定回路6と副回路用設定回路7はレジスタ等の記憶回路から構成されている。
【0028】
主処理回路3は、入力された非線形信号を解析する信号解析回路8と、4つの分割された折れ点区間において入力信号を乗算処理する4つの非線形処理主回路9〜12と、これら非線形処理主回路9〜12によって処理された信号を加算処理する非線形処理出力信号選択回路13とを備えている。
【0029】
また、副処理回路4は、主処理回路3で処理された信号を微調整する非線形処理副回路14と、この非線形処理副回路14における補正値を記憶する副回路用設定回路7とを備えている。
【0030】
また、直線近似設定値回路5は、主処理回路3を設定する主回路用設定回路6と、副処理回路4を設定する補正値を記憶する副回路用自動設定判別回路15とを備えている。
【0031】
非線形回路2から出力された非線形信号は、信号入力端16から非線形処理回路1に入力される。
【0032】
入力された非線形信号は、信号解析回路8に入力される。信号解析回路8では、非線形信号が4つある第1乃至第4の非線形処理主回路9〜12の中からどの非線形処理主回路で処理されるかの判別を行っている。また、各非線形処理主回路9〜12に入力させる被処理信号を非線形信号から作成し、各非線形処理主回路9〜12に対し出力する。
【0033】
主処理回路3で用いる4つの折れ点区間に分割された直線近似γ特性を図3に示す。第1乃至第4の折れ点区間を有した直線近似γ特性である。図2に示す8つの折れ点区間を有した直線近似γ特性と比較して、折れ点区間の数が半分である。
【0034】
各非線形処理主回路9〜12は、各折れ点区間での近似直線の傾きを信号解析回路8で作成された非線形信号に乗算する処理を行っている。
【0035】
第1乃至第4の折れ点区間の傾きはそれぞれa1乃至a4である。それぞれの折れ点区間での非線形処理は、各折れ点区間にそれぞれ入力される信号をx1乃至x4とすると、第1の折れ点区間ではa1*x1、第2の折れ点区間ではa2*x2、第3の折れ点区間ではa3*x3、第4の折れ点区間ではa4*x4である。
【0036】
これら各傾き(a1〜a4)の係数は直線近似設定値回路5内の主回路用設定回路6に記憶されている。これらの傾きの値は、直線近似設定端17から入力して主回路用設定回路6に書き込むことができる。
【0037】
例えば、図3に示す直線近似γ特性に対してX2´又はX2´´の非線形信号が入力した場合、信号解析回路8において入力信号は第2の折れ点区間に入ることを判別する。
【0038】
更に信号解析回路8では、非線形信号から(X1−X0),(X2´−X1)の入力信号を形成する。この作成された入力信号(X1−X0)は第1の非線形処理主回路9に、入力信号(X2´−X1)は第2の非線形処理主回路10に入力する。
【0039】
第1の非線形処理主回路9では、直線近似値主回路用設定回路6に記憶された第1の非線形処理主回路9の傾きa1=(Y1−Y0)/(X1−X0)を読み出して、この傾きa1と作成された入力信号(X1−X0)の乗算処理が行われる。すなわち、a1×(X1−X0)=Y1が得られる。
【0040】
第2の非線形処理主回路10では、直線近似値主回路用設定回路6に記憶された第2の非線形処理主回路10の傾きa2=(Y2−Y1)/(X2−X1)を読み出して、この傾きa2と作成された入力信号(X2´−X1)の乗算処理が行われる。すなわち、a2×(X2´−X1)=(X2´−X1)・(Y2−Y1)/(X2−X1)=Y2´が得られる。
【0041】
その他の第3及び第4の非線形処理主回路11,12は信号解析回路8において選択されていないので、信号処理されることはない。
【0042】
出力信号選択回路13では、第1及び第2の非線形処理主回路9,10で乗算処理された処理信号Y1,Y2´を加算して(Y=Y1+Y2´)、1次非線形処理信号を作成する。
【0043】
次に、主処理回路3において図3に示す粗い直線近似γ特性で非線形処理(メイン補正)された非線形処理信号に対し、副処理回路4で微調整(サブ補正)を施す。
【0044】
このサブ補正は、非線形処理副回路14と副回路用設定回路7とを備えた副処理回路4と、直線近似設定値回路5中の副回路用自動設定判別回路15によって行われる。
【0045】
副回路用自動設定判別回路15は、主処理回路3で用いた直線近似γ特性が有する折れ点区間それぞれの最大ゲイン補正量が記憶されている。本実施形態の主処理回路3の直線近似γ特性は4つの折れ点区間を有しているので、副回路用自動設定判別回路15に記憶されている設定値は4つあればよい。
【0046】
また、副回路用設定回路7には、副回路用自動設定判別回路15に記憶された折れ点区間の最大ゲイン補正量を読み出して記憶している。これは、主処理回路3中の信号解析回路8で入力された非線形信号を解析して、この非線形信号が属する折れ点区間を判別することができるので、対応する最大ゲイン補正量を副回路用自動設定判別回路15から読み出すことができる。
【0047】
非線形処理副回路14は、主処理回路3でメイン補正が施された1次非線形処理信号を微調整するための回路である。
【0048】
次に、副処理回路4におけるサブ補正の具体的な処理方法について説明する。以下、主処理回路3で図3に示す直線近似γ特性の第2の折れ点区間のX2´の非線形信号が入力した場合を例とする。
【0049】
図4(a)は図3の直線近似γ特性の第2の折れ点区間を拡大した直線近似γ特性である。点線で示した直線は前述した主処理回路3で用いた第1の直線近似γ特性である。実線で示した1次折れ線は副処理回路4でサブ補正された第2の直線近似γ特性である。
【0050】
第2の直線近似γ特性の具体的な形成方法は、第2の折れ点区間の中間点をサブ設定ポイントとし、このサブ設定ポイントに副回路用設定回路に記憶された最大ゲイン補正量を加算する。サブ設定ポイントに最大ゲイン補正量が加算されたポイントから第2の折れ点区間の始点(X1,Y1)と終点(X2,Y2)に対して直線を下ろす。したがって、第2の直線近似γ特性は、第2の折れ点区間はサブ設定ポイントを境として更に2つの折れ点区間に分割することができる。
【0051】
サブ補正は主処理回路3で処理された1次非線形処理信号に補正値A´を加算することによって微調整を行うことができる。
【0052】
図4(b)は第2の折れ点区間における1次非線形処理信号に加算する補正値を表わした1次折れ線である。横軸が入力信号、縦軸がサブ補正量を表わしている。横軸の始点を0とすると終点は(X2−X1)である。
【0053】
横軸の中心点が図4(a)に示すサブ設定ポイントである。サブ補正量はサブ設定ポイントが最も大きく、区間の始点又は終点に近づくほど小さくなっていく。サブ設定ポイントに加算する最大ゲイン補正量は副回路用設定回路7から読み出した値である。この最大ゲイン補正量をBとすると、図4(b)に示すサブ設定ポイントから左半分の補正量の傾きは、2B/(X2−X1)である。
【0054】
よって、非線形信号X2´が入力した場合の補正量は、2B/(X2−X1)×X2´となり、この補正量を主処理回路3で処理された1次非線形処理信号Y1+Y2´に加算される。
【0055】
次に、X2´´の非線形信号が入力した場合の補正値の計算手法を説明する。
【0056】
先ず、図4(b)に示す左半分の直線を右半分まで延長した点線の直線を仮定する。この点線の直線における非線形信号X2´´は、2B/(X2−X1)×X2´´である。
【0057】
次に、点線の直線から横軸に対して垂直に下ろした実線の直線までの距離は、{2B/(X2−X1)×(X2´´―(X2−X1)/2)}×2=4B・X2´´/(X2−X1)−2Bと計算することができる。
【0058】
以上より、非線形信号X2´´の補正量は、2B/(X2−X1)×X2´´―2B{2/(X2−X1)−1}=2B{1−X2´´・(X2−X1)}=A´´となる。
【0059】
この補正量A´´を主処理回路3で処理された1次非線形処理信号Y1+Y2´に加算することによって副処理回路4で微調整された2次非線形処理信号を得ることができる。この2次非線形処理信号が非線形処理回路1の最終的な非線形処理信号として信号出力端18から出力される。
【0060】
主処理回路3では4つの折れ点区間を有する比較的粗い直線近似γ特性であった。副処理回路4は1つの折れ点区間のサブ設定ポイントを境に2つの区間に分割するので、最終的に図2に示すような8つの折れ点区間の直線近似γ特性の非線形処理を行うことになる。
【0061】
このように非線形処理回路1 を主処理回路3 と副処理回路4 とに分割することによって、非線形処理主回路を従来技術の半分にすることができるので、回路規模を小さくする
ことが可能である。また、副処理回路でサブ補正をすることができるので、γ 補正の補正精度は従来技術と変わることはない。
【0062】
[第2の実施形態]本発明の第2の実施形態に係る非線形処理回路の回路図は、図1に示す第1の実施形態に係る非線形処理回路1の回路図と同様である。また、図5は、横軸に非線形信号(入力信号)、縦軸に非線形処理信号(出力信号)をとり、8つの折れ点区間からなる直線近似γ特性である。
【0063】
第1の実施形態と同様に非線形回路2から出力された非線形信号は、主処理回路3と副処理回路4の2段階で非線形処理される。主処理回路3と副処理回路4のそれぞれの設定値は直線近似設定値回路5中の主回路用設定回路6と副処理回路4中の副回路用設定回路7に記憶されている。主回路用設定回路6と副回路用設定回路7はレジスタ等の記憶回路から構成されている。
【0064】
主処理回路3は、入力された非線形信号を解析する信号解析回路8と、4つの分割された折れ点区間において入力信号を乗算する4つの非線形処理主回路9〜12と、これら非線形処理主回路9〜12によって処理された信号を加算処理する非線形処理出力信号選択回路13とを備えている。
【0065】
また、副処理回路4は、主処理回路3で処理された信号を微調整する非線形処理副回路14と、この非線形処理副回路14における補正値を記憶する副回路用設定回路7とを備えている。
【0066】
また、直線近似設定値回路5は、主処理回路3を設定する主回路用設定回路6と、副処理回路4を設定する補正値を記憶する副回路用自動設定判別回路15とを備えている。
【0067】
非線形回路2から出力された非線形信号は、信号入力端16から非線形処理回路1に入力される。
【0068】
入力された非線形信号は、信号解析回路8に入力される。信号解析回路8では、非線形信号が4つある第1乃至第4の非線形処理主回路9〜12の中からどの非線形処理主回路で処理されるかの判別を行っている。また、各非線形処理主回路9〜12に入力させる被処理信号を非線形信号から作成し、各非線形処理主回路9〜12に対し出力する。
【0069】
主処理回路3での非線形処理は第1の実施形態と同様である。第1乃至第4の折れ点区間からなる図3に示す直線近似γ特性による非線形処理を行う。
【0070】
次に、主処理回路3における粗い直線近似γ特性で非線形処理(メイン補正)された非線形処理信号に対し、副処理回路4で微調整(サブ補正)を施す。
【0071】
このサブ補正は、非線形処理副回路14と副回路用設定回路7とを備えた副処理回路4と、直線近似設定値回路5中の副回路用自動設定判別回路15によって行われる。
【0072】
副回路用自動設定判別回路15は、主処理回路3で用いた直線近似γ特性が有する折れ点区間それぞれの最大ゲイン補正量及び補正値加算方向が記憶されている。
【0073】
また、副回路用設定回路7には、副回路用自動設定判別回路15に記憶された折れ点区間の最大ゲイン補正量及び補正値加算方向を読み出して記憶している。これは、主処理回路3中の信号解析回路8で入力された非線形信号を解析してこの非線形信号が属する折れ点区間を判別することができるので、対応する最大ゲイン補正量及び補正値加算方向を副回路用自動設定判別回路15から読み出すことができる。
【0074】
非線形処理副回路14は、主処理回路3でメイン補正が施された1次非線形処理信号を微調整するための回路である。
【0075】
次に、副処理回路4におけるサブ補正の具体的な処理方法について説明する。以下、主処理回路3で図3に示す直線近似γ特性の第2の折れ点区間のX2´の非線形信号が入力した場合を例とする。
【0076】
図6(a)は図3の直線近似γ特性の第2の折れ点区間を拡大した直線近似γ特性である。点線で示した直線は前述した主処理回路3で用いた第1の直線近似γ特性である。実線で示した1次折れ線は副処理回路4でサブ補正された第2の直線近似γ特性である。
【0077】
第2の直線近似γ特性の具体的な形成方法は、第2の折れ点区間の中間点をサブ設定ポイントとし、副回路用設定回路7に記憶された補正値加算方向に最大ゲイン補正量を加算する。この加算されたポイントから第2の折れ点区間の始点(X1,Y1)と終点(X2,Y2)に対して直線を下ろす。従って、第2の直線近似γ特性は、最大ゲイン補正量が加算されたポイントを境として更に2つの折れ点区間に分割することができる。
【0078】
サブ補正は主処理回路3で処理された1次非線形処理信号に補正値C´を加算することによって微調整を行うことができる。
【0079】
図6(b)は第2の折れ点区間における1次非線形処理信号に加算する補正量を表わした1次折れ線である。横軸が入力信号、縦軸がサブ補正量を表わしている。横軸の始点を0とすると始点は(X2−X1)である。横軸の中心点が図6(a)に示すサブ設定ポイントである。
【0080】
ここで、補正値加算方向をマイナス方向とし、最大ゲイン補正量を(X2−X1)/6とすると、サブ設定ポイントからマイナス方向に(X2−X1)/6移動したポイントのサブ補正量が最も大きく、区間の始点又は終点に近づくほど小さくなっていく。
【0081】
このサブ設定ポイントから(X2−X1)/6だけ移動した最大ポイント(X2−X1)/3の最大補正値をDとすると、図6(b)に示す最大ポイント(X2−X1)/3から左側の補正量の傾きは3D/(X2−X1)である。
【0082】
よって、非線形信号X2´が入力した場合の補正量は、3D/(X2−X1)×X2´となり、この補正量を主処理回路3で処理された1次非線形処理信号(Y1+Y2´)に加算される。
【0083】
次に、X2´´の非線形信号が入力した場合の補正量の計算手法を説明する。
【0084】
先ず、図6(b)に示す最大ポイント(X2−X1)/3より左側の直線を右側まで延長した点線の直線を仮定する。この点線の直線における非線形信号X2´´は、3D/(X2−X1)×X2´´である。
【0085】
次に、点線の直線から横軸に対し垂直に降ろした実線の直線までの距離は、3D/(X2−X1)×{X2´´―(X2−X1)/3}+1/2・3D/(X2−X1)×{X2´´―(X2−X1)/3}=3/2・3D/(X2−X1)×{X2´´―(X2−X1)/3}と計算することができる。
【0086】
以上より、非線形信号X2´´の補正量は、3D/(X2−X1)×X2´´―3/2・3D/(X2−X1)×{X2´´―(X2−X1)/3}=1/2・3d/(X2−X1)・{(X2−X1)−X2´´}=C´´となる。
【0087】
この補正量C´´を主処理回路3で処理された1次非線形処理信号Y1+Y2´に加算することによって副処理回路4で微調整された2次非線形処理信号を得ることができる。この2次非線形処理信号が非線形処理回路1の最終的な非線形処理信号として信号出力端18から出力される。
【0088】
主処理回路3では第1の実施形態と同様に4つの折れ点区間を有する比較的粗い直線近似γ特性であった。副処理回路4は1つの折れ点区間の最大ポイントを境に2つの区間に分割するので、最終的に図5に示すような8つの折れ点区間の直線近似γ特性の非線形処理を行うことになる。
【0089】
副処理回路4に折れ点区間を分割するポイントは、主処理回路3の折れ点区間の中心点(サブ設定ポイント)ではなく、サブ設定ポイントから最大ゲイン補正値分ずれたポイントである。したがって、直線近似γ特性をより滑らかに形成することができるので、よりγ特性に近づいた非線形処理を行うことが可能となる。
【0090】
なお、上述した実施形態は8つの折れ点区間を有する直線γ特性を用いたが、これに限らず折れ点区間は8より少なくても、また8より多くても本発明の効果を得ることができる。
【0091】
直線近似γ特性の折れ点区間の数を多くすればするほど、必要となる非線形処理主回路の数が多くなるので、効果的に回路規模を小さくすることができる。
【0092】
【発明の効果】
以上詳述したように本発明は、変換テーブルを使用しないで、回路規模の小さい非線形処理回路を提供することができる。
【図面の簡単な説明】
【図1】 本発明の第1の実施形態における非線形処理回路の回路図である。
【図2】 図1に示す非線形処理回路の直線近似γ特性を示した関数である。
【図3】 主処理回路における非線形処理回路の直線近似γ特性を示した関数である。
【図4】 副処理回路における非線形処理回路の直線近似γ特性の一部を示した関数である。
【図5】 第2の実施形態に係る非線形処理回路の直線近似γ特性を示した関数である。
【図6】 副処理回路における非線形処理回路の直線近似γ特性の一部を示した関数である。
【図7】 従来技術の非線形処理回路の直線近似γ特性を示した関数である。
【図8】 従来技術の非線形処理回路の回路図である。
【符号の説明】
1・・・非線形処理回路
2・・・非線形回路
3・・・主処理回路
4・・・副処理回路
5・・・直線近似設定値回路
6・・・主回路用設定回路
7・・・副回路用設定回路
8・・・信号解析回路
9〜12・・・非線形処理主回路
13・・・出力信号選択回路
14・・・非線形処理副回路
15・・・副回路用自動設定判別回路
16・・・信号入力端
17・・・直線近似設定端
18・・・信号出力端
Claims (6)
- 非線形の入力信号を、n個の折れ点区間であるn区間に分割して、前記入力信号を前記n区間の区間毎に直線近似する非線形処理回路において、
前記入力信号をn/2区間に分割して、前記入力信号を前記n/2区間の区間毎に直線近似し、第1の非線形処理信号を形成する前記n/2区間の区間毎に設けられた非線形処理主回路を含む、主処理回路と、
前記第1の非線形処理信号を、前記n/2区間の区間毎に更に2区間に分割した区間毎に、直線近似し、第2の非線形処理信号を形成する副処理回路とを備えることを特徴とする非線形処理回路。 - 第1区間毎に分割された直線近似特性を有した非線形変換の第1の関数を用いた非線形処理により第1の非線形処理信号を作成する前記第1区間の区間毎に設けられた非線形処理主回路を含む、主処理回路と、
前記第1の非線形処理信号を、前記第1区間の区間毎に更に2分割した第2区間の区間毎の直線近似特性を有した非線形変換の第2の関数を用いた非線形処理し、第2の非線形処理信号を作成する副処理回路とを備えることを特徴とする非線形処理回路。 - 前記主処理回路は、
前記n/2区間又は前記第1区間の中から、入力された非線形信号の属する区間を判別する判別手段と、
前記n/2区間又は前記第1区間の各区間に入力する第1の処理信号を前記非線形信号から形成する処理信号形成手段と、
前記各区間に入力された前記第1の処理信号に所定の係数を乗算して第2の処理信号を作成する乗算手段を備えた主処理回路と、
前記各区間で乗算処理された前記第2の処理信号を加算する加算手段とを備えることを特徴とする請求項1又は請求項2に記載の非線形処理回路。 - 前記所定の係数を記憶する記憶回路を備えることを特徴とする請求項3に記載の非線形処理回路。
- 前記副処理回路は、
前記第1の非線形処理信号に加算する補正量を記憶する副記憶回路を備え、
前記属する区間の前記補正量を前記副記憶回路から読み出し、前記補正量を最大ゲインとし、前記属する区間における前記第1の非線形処理信号の始点又は終点に近づくほど前記補正量が小さくなる特性を有した前記第2の非線形処理信号を作成することを特徴とする請求項3又は請求項4に記載の非線形処理回路。 - 前記副処理回路は、
前記第1の非線形処理信号に加算する補正量を記憶する第1の副記憶回路と、
前記補正量を加算する方向を指示する方向値を記憶する第2の副記憶回路とを備え、
前記属する区間の前記補正量を前記第1の副記憶回路から読み出し、前記第1の非線形処理信号に対して前記補正量を前記第2の副記憶回路から読み出した方向値に加算し、前記補正量が加算された点を最大ゲインとし、前記属する区間における前記第1の非線形処理信号の始点又は終点に近づくほど前記補正量が小さくなる特性を有した前記第2の非線形処理信号を作成することを特徴とする請求項3又は請求項4に記載の非線形処理回路。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003098864A JP4363880B2 (ja) | 2003-04-02 | 2003-04-02 | 非線形処理回路 |
TW093107734A TWI241144B (en) | 2003-04-02 | 2004-03-23 | Nonlinear process circuit used in image process |
US10/812,989 US7382416B2 (en) | 2003-04-02 | 2004-03-31 | Nonlinear process circuit used for image processing |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003098864A JP4363880B2 (ja) | 2003-04-02 | 2003-04-02 | 非線形処理回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004312076A JP2004312076A (ja) | 2004-11-04 |
JP4363880B2 true JP4363880B2 (ja) | 2009-11-11 |
Family
ID=33463479
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003098864A Expired - Fee Related JP4363880B2 (ja) | 2003-04-02 | 2003-04-02 | 非線形処理回路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7382416B2 (ja) |
JP (1) | JP4363880B2 (ja) |
TW (1) | TWI241144B (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4613702B2 (ja) * | 2004-09-30 | 2011-01-19 | 日本電気株式会社 | ガンマ補正、画像処理方法及びプログラム、並びにガンマ補正回路、画像処理装置、表示装置 |
JP2006173971A (ja) * | 2004-12-15 | 2006-06-29 | Kawasaki Microelectronics Kk | データ変換回路 |
JP4341597B2 (ja) * | 2005-08-25 | 2009-10-07 | セイコーエプソン株式会社 | ガンマカーブ調整装置及び調整ポイント設定方法 |
JP2007183342A (ja) * | 2006-01-05 | 2007-07-19 | Nec Electronics Corp | データ変換回路とそれを用いた表示装置 |
JP4745107B2 (ja) * | 2006-03-31 | 2011-08-10 | シャープ株式会社 | ガンマ補正装置および表示装置 |
US8164845B1 (en) * | 2007-08-08 | 2012-04-24 | Marvell International Ltd. | Method and apparatus for asymmetry correction in magnetic recording channels |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06245221A (ja) | 1993-02-19 | 1994-09-02 | Fujitsu General Ltd | ガンマ補正回路 |
US5408267A (en) * | 1993-07-06 | 1995-04-18 | The 3Do Company | Method and apparatus for gamma correction by mapping, transforming and demapping |
JP3781380B2 (ja) * | 1995-01-13 | 2006-05-31 | 富士通株式会社 | 位置信号復調方法 |
JPH11196293A (ja) | 1997-12-26 | 1999-07-21 | Fujitsu General Ltd | 直線近似による信号処理回路 |
KR100265762B1 (ko) * | 1997-12-29 | 2000-09-15 | 윤종용 | 부분 선형 근사법을 이용한 디지탈 비 선형성 보정 방법 및 장치 |
JP2000184236A (ja) | 1998-10-06 | 2000-06-30 | Matsushita Electric Ind Co Ltd | γ補正回路およびγ補正方法 |
US6833876B1 (en) * | 2000-02-16 | 2004-12-21 | Zilog, Inc. | Using a reduced memory look up table for gamma correction through interpolation |
KR100498457B1 (ko) * | 2002-11-11 | 2005-07-01 | 삼성전자주식회사 | 메모리를 감소시키는 개선된 룩업 테이블 압축방법 및이를 이용하여 압축된 룩업 테이블을 가지는 비선형 함수발생장치 및 그 발생방법 |
-
2003
- 2003-04-02 JP JP2003098864A patent/JP4363880B2/ja not_active Expired - Fee Related
-
2004
- 2004-03-23 TW TW093107734A patent/TWI241144B/zh not_active IP Right Cessation
- 2004-03-31 US US10/812,989 patent/US7382416B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US7382416B2 (en) | 2008-06-03 |
TWI241144B (en) | 2005-10-01 |
US20040252240A1 (en) | 2004-12-16 |
JP2004312076A (ja) | 2004-11-04 |
TW200425749A (en) | 2004-11-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6570611B1 (en) | Image display | |
US6915026B2 (en) | Image processing method and apparatus | |
US20090027559A1 (en) | Video signal processing apparatus performing gamma correction by cubic interpolation computation, and method thereof | |
US7920212B2 (en) | Digital gamma correction circuit and digital gamma correction method | |
CN102522057B (zh) | 伽马校正装置 | |
JP4363880B2 (ja) | 非線形処理回路 | |
US7391480B2 (en) | Image processing apparatus and image processing method for performing gamma correction | |
JP4631163B2 (ja) | 表示制御装置及び画像表示装置 | |
KR100342964B1 (ko) | 감마 보정 회로 및 감마 보정 방법 | |
JPWO2009093324A1 (ja) | 画像処理装置、画像処理方法、画像処理プログラムおよび画像補正装置 | |
JPH05219399A (ja) | パラボラ波形発生回路 | |
US8363168B2 (en) | Signal processing apparatus and signal processing method performing gamma correction | |
JP2004140702A (ja) | 映像信号処理装置、ガンマ補正方法及び表示装置 | |
JPH09307789A (ja) | 画像処理装置 | |
JP3033912B2 (ja) | 液晶表示装置の映像信号補正回路 | |
KR100966776B1 (ko) | 비디오 신호 프로세싱 디바이스, 비디오 신호 프로세싱 방법 및 디스플레이 디바이스 | |
JP2003316331A (ja) | 表示装置 | |
JP2009094947A (ja) | 補正演算回路 | |
US7777707B2 (en) | Factored zero-diagonal matrix for enhancing the appearance of motion on an LCD panel | |
JPH07162715A (ja) | デジタルガンマ補正方法 | |
JP4815749B2 (ja) | 画像処理装置 | |
JP2004205922A (ja) | 画素数変換方法及び画素数変換装置 | |
JP2004120366A (ja) | 画像処理装置、および画像処理方法 | |
JP2008016962A (ja) | 映像信号処理回路、映像表示装置、及び映像信号処理方法 | |
JPH06187436A (ja) | 画像データ処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050428 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050606 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050830 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071214 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080108 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080310 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090116 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090313 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090724 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090818 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120828 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |