JP2007183342A - データ変換回路とそれを用いた表示装置 - Google Patents

Abstract

【課題】回路規模を大きくすることなく高精度なデータ変換回路を実現する。
【解決手段】データ変換回路は、入力デジタル映像データの各画素の階調データを表わす入力データを補正デジタル映像データの各画素の階調データを表わす出力データに変換して表示パネルへと出力するデータ変換回路であり、表示パネルの入出力特性を近似するｎ次式（ｎは１以上の整数）を用いて、入力データに対する近似値を計算する近似演算回路２と、入力データに対する誤差補正値を生成する誤差低減回路１２と、近似演算回路２からの近似値と誤差低減回路１２からの誤差補正値を加算して、加算結果を出力データとして出力する加算部１０とを具備する。
【選択図】図１１

Description

本発明は入力される映像データを変換するデータ変換回路とそれを用いた表示装置に関する。

通常のテレビジョン放送によって放映されている画像の映像信号は、陰極線菅のＩＴ（電流−輝度）特性に合致するようにγ補正をかけて送出されている。したがって、このような映像信号を陰極線菅（ＣＲＴ）以外の表示デバイスによって表示する際は、その表示デバイスの駆動電圧−輝度特性に適合する階調補正（以下、γ補正という）を行う必要がある。このようなγ補正を行うことにより、当初作成された映像信号の輝度レベルと合致し、原画像のコントラストを正確に再現することができる。また、カラー画面の場合でもこのようなγ補正を３原色の各々について個別に行うことにより、原画像の色相を忠実に再現することができ、かつ、色温度の設定やホワイトバランスの調整もγ補正値を調整することによって達成することができる。

図１（ｃ）は、液晶パネルの駆動電圧−輝度特性を示すＶ−Ｔ特性図である。液晶パネルの駆動電圧−輝度特性は、図１（ｃ）に示されるように非線形である。このため、映像信号として入力されるデジタル映像データを非線形な駆動電圧波形を有するとして補正する必要がある。一般の液晶表示装置では、非線形のＤＡコンバータ（ＤＡＣ）で液晶パネルの駆動電圧−輝度特性に応じたアナログ電圧（駆動電圧）に変換しているが、近年、図１（ｂ）に示されるように、デジタルデータを線形にアナログ電圧に変換するリニアＤＡＣ（線形ＤＡコンバータ）を使用する液晶表示装置が開発されている。リニアＤＡＣ（線形ＤＡコンバータ）を使用する液晶表示装置では、ＬＵＴ（Ｌｏｏｋ Ｕｐ Ｔａｂｌｅ）や近似演算回路などのデータ変換回路で入力デジタル映像データを変換し、その変換後のデータ（以下、「補正デジタル映像データ」と言う）をＤＡ変換してＶ−Ｔ特性の適合した駆動電圧を得ている。補正デジタル映像データは、図１（ｃ）に示めされるＶ−Ｔ特性に応じた駆動電圧を得るように、図１（ａ）に示されるような非線形なカーブを描く。このため、データ変換回路に入力されるデジタル映像データに対しビット（ｂｉｔ）数の大きな補正デジタル映像データに変換する必要がある。例えば、データ変換回路に入力されるデジタル映像データが１０ｂｉｔｓの場合、補正デジタル映像データは１２ｂｉｔｓ必要になる。

一般にデータ変換回路にはＬＵＴ（Ｌｏｏｋ Ｕｐ Ｔａｂｌｅ）が用いられているが、近年、回路規模と柔軟性の観点から、近似演算回路も用いられるようになってきている。近似演算回路は入力されるデジタル映像データを変数として直線近似演算や、多項式近似演算によって図１（ａ）に示されるように補正デジタル映像データを算出するものである。近似演算であるためＬＵＴに比べ回路規模を小さくすることができるが、誤差は必ず発生してしまう。近年では多ビット化が進んでおり、データ変換に高い精度が要求されているため誤差をなるべく小さくしたい。誤差を小さくするためには、（１）近似演算式の次数を上げる、（２）図２に示されるように、ビット区間を複数の区間に分割（例えば４分割）して演算を行う、の２通りがある。

入力されるデジタル階調データを近似演算回路によって補正デジタル階調データに変換してγ補正を行なうデータ変換回路が特開２００４−２１２５９８号公報に記載されている（第１従来例：特許文献１参照）。第１従来例に記載の近似演算回路は演算にシグモイド関数を用いており、演算区間を分割することなく、ひとつの式のみで図１（ａ）に示されるような非線形カーブを精度よく表現することができる。

また、複雑な演算を簡略化した近似式で高速かつ精度よくできる演算器が特開昭５９−１７２０８０号公報に記載されている（第２従来例：特許文献２参照）。第２従来例に記載の演算器は簡略化した近似式で演算を行って近似値を求める近似演算回路と、真値と近似値との差が格納されているＬＵＴを備えている。またテーブル補間演算により補正値を求める補正値演算回路と、前記補正値を用いて前記近似値を補正する回路を備えている。

一般に近似演算回路における演算誤差を小さくするためには、近似演算式の次数を上がればよい。しかしながら、特許文献１に記載されているように、シグモイド関数による演算は、式の次数が非常に高く、必要になる乗算器の数が増え、近似演算回路の回路規模が極端に大きくなってしまい、大きなチップサイズが必要となる。結果として、コストが上昇する。また、次数が上がると曲線を制御するパラメータ数が増えるために、このパラメータを格納しておくＬＵＴの規模も大きくなってしまう。

また特許文献２に記載されている演算器は簡略化した近似式で演算を行うものの、小刻みに真値と近似値との差をＬＵＴに格納する必要があるため、ＬＵＴの規模が大きくなってしまい、大きなチップサイズが必要となる。
特開２００４−２１２５９８号公報 特開昭５９−１７２０８０号公報

本発明の目的は、回路規模を大きくすることなく高精度なデータ変換回路を実現することを目的としている。

本発明の観点では、データ変換回路は、入力データに対する出力データの近似値をｎ次式（ｎは１以上の整数）を用いて計算する近似演算回路と、前記入力データに基づいて決定される倍率を用いて誤差補正値を生成する誤差低減回路と、前記近似値と前記誤差補正値を加算し、加算結果を前記出力データとして出力する加算部とを具備する。

本発明の他の観点では、データ変換回路は、入力データの入力に応答して、前記入力データに対する出力データの近似値をｎ次式（ｎは１以上の整数）を用いて計算する近似演算回路と、前記入力データの入力に応答して、前記入力データに基づいて、予め設定されている誤差近似式から誤差補正値を生成する誤差低減回路と、前記近似値と前記誤差補正値を加算し、加算結果を前記出力データとして出力する加算部とを具備する。

本発明の他の観点では、データ変換回路は、入力デジタル映像データの各画素の階調データを表わす入力データを補正デジタル映像データの各画素の階調データを表わす出力データに変換して表示パネルへと出力するデータ変換回路において、前記表示パネルの入出力特性を近似するｎ次式（ｎは１以上の整数）を用いて、前記入力データに対する近似値を計算する近似演算回路と、前記入力データに対する誤差補正値を生成する誤差低減回路と、前記近似演算回路からの前記近似値と前記誤差低減回路からの前記誤差補正値を加算して、加算結果を前記出力データとして出力する加算部とを具備する。

本発明では演算誤差を打ち消すような誤差補正値を生成する誤差低減回路を設け、近似演算回路の演算結果に誤差補正値を加算することで、次数が低い近似演算式を用いても変換誤差を小さくすることができる。そのため、回路規模を大きくすることなく高精度なデータ変換が可能である。

以下に、添付図面を参照して、本発明のデータ変換回路、およびそれを用いた表示装置について詳細に説明する。

［第１実施形態］
本発明の第１実施形態では、図３に示されるように、２次曲線を用いて４分割近似演算が行われ、入力デジタル映像データの画素データは１０ビットであり、変換後の補正デジタル映像データの画素データは１２ビットである。一般にｎ次曲線式（ｎは１以上の整数）を用いて近似演算する場合、曲線の制御点はｎ＋１個設定する必要がある。従って、２次曲線の場合には、１区間あたりの曲線の制御点は３つ必要になる。この３つの制御点は一般に開始点Ｐ１、演算区間の中心における曲線通過点Ｐ２、終了点Ｐ３である。図４（ａ），（ｂ）に示されるように、点Ｐ１、Ｐ２、Ｐ３を真値（それぞれ１２ビット）に設定することで、元の曲線を近似表現することができる。しかしながら、近似演算であるため元の曲線との演算誤差は必ず発生する。演算に２次曲線式を用いた場合、この演算誤差と入力デジタル映像データとの関係は必ず図５に示されるようになる。点Ｐ１、Ｐ２、Ｐ３では演算誤差が０であるが、点Ｐ１と点Ｐ２の中点付近と点Ｐ２と点Ｐ３の中点付近で演算誤差が最大になる。また、点Ｐ２を境に演算誤差の極性が反転するという特徴を持っている。本発明ではこの特徴を生かして、誤差低減を行う。

図６は、本発明の第１実施形態によるデータ変換回路の構成を示すブロック図である。図６を参照して、第１実施形態のデータ変換回路は、近似減算回路２、ＬＵＴ（Ｌｏｏｋ Ｕｐ Ｔａｂｌｅ）４、誤差低減回路１２、加算部１０を備えている。誤差低減回路１２は、基本補正値生成部６と誤差補正値生成部８を備えている。第１実施形態では、入力デジタル映像データの１０ビットの各画素データの領域が、図３に示されるように、区間１、区間２、区間３、区間４の４区間に分割されている。

ＬＵＴ４は、４区間の各々における制御点Ｐ１ｍ、Ｐ２ｍ、Ｐ３ｍ（ｍ＝1〜４）を示す１２ビットのデータと、対応する区間における補正値に対する倍率を示す３ビットデータＡｍ（ｍ＝１〜４）を格納している。
近似演算回路２は、入力デジタル映像データの１０ビットの各画素の階調データを受信すると、ＬＵＴ４を参照して、４区間のうち階調データに対応する演算区間の制御点Ｐ１ｍ、Ｐ２ｍ、Ｐ３ｍのデータを読み出す。このとき、ＬＵＴ４は、同時に、演算区間に対応する倍率Ａｍを出力する。その後、近似演算回路２は、２次曲線式を用いて、画素データに対して演算区間における近似計算を行う。
誤差低減回路１２の基本補正値生成部６は、三角波または階段波の補正値関数を有している。入力デジタル映像データの各画素の階調データが入力されたとき、補正値関数から階調データに対応する基本補正値を出力する。
誤差低減回路１２の誤差補正値生成部８は、基本補正値に、ＬＵＴ４から出力された倍率Ａｍを乗算して、誤差補正値として出力する。
加算部１０は、前記近似演算回路から出力される演算結果と前記誤差低減回路から出力される誤差補正値を加算する。こうして、入力デジタル映像データの各画素の階調データに対応する補正デジタル映像データの画素の階調データが得られる。

次に、本発明の第１実施形態によるデータ変換回路の動作について図１１を参照して説明する。
近似演算回路２は、デジタル映像データが入力されると、その入力デジタル映像データの各画素の階調データに応じた演算区間の制御点Ｐ１ｍ、Ｐ２ｍ、Ｐ３ｍをＬＵＴ４から読み出し、入力デジタル映像データの階調データを変数として２次式で近似演算を行う。例えば、入力デジタル映像データの階調データが「１００」であった場合、図３に示されるように、演算区間１（０〜２５５）の制御点Ｐ１１、Ｐ２１、Ｐ３１を使用して近似演算を行う。また入力デジタル映像データが「７００」であった場合は、演算区間３（５１２〜７６７）の制御点Ｐ１３、Ｐ２３、Ｐ３３のデータと、２次式を用いて近似演算を行う。その際、演算結果と真値の間に演算誤差が発生する。入力デジタル映像データと演算誤差の関係は必ず図５のようになる。

まず誤差低減回路１２の基本組成値生成部６は、図７に示される三角波または階段波の補正値関数を保持している。この例では、基本補正関数は、入力デジタル映像データの階調データの下位ビットが「０」から「６４」までのときは、階段状に「１」づつ増加して「６４」に達する。「６５」から「１９２」までのときは階段状に「１」づつ減少して「−６４」に達する。「１９３」から「２５６」までのときは階段状に「１」づつ増加して「０」に達する。こうして、誤差低減回路１２の基本組成値生成部６は、入力デジタル映像データの下位８ビットに基づいて、図７に示される補正値関数から基本補正値を生成する。誤差低減回路１２の誤差補正値生成部８は、ＬＵＴ４から演算区間に応じた倍率Ａｍを受信し、図８に示されるように、基本補正値をＡｍ倍して、誤差補正値を生成する。
誤差低減回路１２は、上記のようにして、近似演算回路２からの演算結果による演算誤差を打ち消すように誤差補正値を生成する。本発明では、広域の近似計算は、近似演算回路２が行い、その近似計算の誤差低減演算は誤差低減回路１２が行っている。誤差は一般的に近似演算の結果より小さいので、入力階調データの下位ビットを用いて、誤差補正値を求めることができる。こうして、入力階調データの全体を使用しないので、回路規模を小さくすることができる。

加算部１０は、近似演算回路２から出力される演算結果と誤差低減回路１２から出力される誤差補正値を加算する。こうして、補正デジタル映像データの各画素の階調データが得られる。

上記のように、本発明では誤差補正値の大きさは倍率Ａｍで指定されている。例えば、図９に示されるように、カーブが急な区間であり、演算誤差が大きい場合には、倍率Ａｍは大きな値に設定される。また、逆に、図１０に示されるように、カーブが緩やかな区間であり、演算誤差が小さい場合には、倍率Ａｍは小さな値に設定される。

本発明では演算誤差を打ち消すような誤差補正値を生成する誤差低減回路１２を設け、近似演算回路２の演算結果に誤差補正値を加算することで、次数が低い近似演算式を用いても演算誤差を小さくすることができる。つまり近似演算回路２の回路規模を大きくすることなく、高精度なデータ変換が実現可能である。また、誤差低減回路１２内の基本補正値生成部６は、入力デジタル映像データの下位ビット（この例では、８ビット）から基本補正値を簡単に生成することできるので、ごくわずかな回路規模で実現可能である。

さらに誤差低減回路１２内の誤差補正値生成部８についても、倍率Ａｍを２のベキ乗のみとすれば（例えば、３ビットの場合、４倍、２倍、１倍、０．５倍、０．２５倍、０．１２５倍、０．０６２５倍、０倍の８種類）、基本補正値をビットシフトするだけで誤差補正値を生成することができるので、ごくわずかな回路規模で実現可能である。さらにはＬＵＴ４に保存する誤差低減に用いるパラメータ（倍率Ａｍ）は１区間あたり１個でよく、わずか３ビット程度でよいので、ＬＵＴ４を大きくする必要もない。

以上から明らかなように、本発明では回路規模を大きくすることなく高精度なデータ変換回路を実現することができる。尚、本実施形態では２次式で近似演算した場合の例を示したが、近似式に３次式等を用いてもよい。また、本実施の形態では区間が４分割されているが、区間の分割数はいくつでもよいし分割しなくてもよい。

［第２実施形態］
次に、本発明の第２実施形態によるデータ変換回路について説明する。
本発明の第２実施形態では、図１２に示されるように第１実施形態と同様に、区間が４区間に分割される。しかしながら、第１実施形態とは異なり、１次式（直線近似）が使用される。直線近似の場合、１区間あたりの曲線の制御点は２つ必要になる。この２つの制御点は、図１３に示されるように、開始点Ｐ１と終了点Ｐ２である。制御点Ｐ１、Ｐ２を真値（それぞれ１２ビット）に設定することで、元の曲線を直線近似する。直線近似の場合、誤差と入力デジタル映像データとの関係は必ず図１４のようになる。点Ｐ１、Ｐ２では演算誤差が０であり、点Ｐ１、Ｐ２の中点付近で演算誤差が最大になるという特徴がある。第１実施形態と同様に、この特徴を生かして誤差を低減することが可能である。

図１５は、本発明の第２実施形態によるデータ変換回路の構成を示すブロック図である。第２実施形態のデータ変換回路は、第１実施形態と同様である。図１５を参照して、第２実施形態のデータ変換回路は、近似減算回路２２、ＬＵＴ（Ｌｏｏｋ Ｕｐ Ｔａｂｌｅ）２４、誤差低減回路３２、加算部３０を備えている。誤差低減回路３２は、基本補正値生成部２６と誤差補正値生成部２８を備えている。第２実施形態では、入力デジタル映像データの１０ビットの各画素データの領域が、図１２に示されるように、区間１、区間２、区間３、区間４の４区間に分割されている。

ＬＵＴ２４は、４区間の各々における制御点Ｐ１ｍ、Ｐ２ｍ（ｍ＝1〜４）を示す１２ビットのデータと、対応する区間における補正値に対する倍率を示す３ビットデータＡｍ（ｍ＝１〜４）を格納している。
近似演算回路２２は、入力デジタル映像データの１０ビットの各画素の階調データを受信すると、ＬＵＴ２４を参照して、４区間のうち階調データに対応する演算区間の制御点Ｐ１ｍ、Ｐ２ｍのデータを読み出す。このとき、ＬＵＴ２４は、同時に、演算区間に対応する倍率Ａｍを出力する。その後、近似演算回路２２は、１次曲線式を用いて、画素データに対して演算区間における近似計算を行う。
誤差低減回路３２の基本補正値生成部２６は、三角波または階段波の補正値関数を有している。入力デジタル映像データの各画素の階調データが入力されたとき、補正値関数から階調データに対応する基本補正値を出力する。
誤差低減回路３２の誤差補正値生成部２８は、基本補正値に、ＬＵＴ２４から出力された倍率Ａｍを乗算して、誤差補正値として出力する。
加算部３０は、前記近似演算回路から出力される演算結果と前記誤差低減回路から出力される誤差補正値を加算する。こうして、入力デジタル映像データの各画素の階調データに対応する補正デジタル映像データの画素の階調データが得られる。

近似演算回路２２はデジタル映像データの画素データが入力されると、その入力デジタル映像データに応じた演算区間の制御点Ｐ１ｎ、Ｐ２ｎのデータをＬＵＴ２４から読み出し、入力デジタル映像データを変数として１次式で近似演算を行う。例えば、入力デジタル映像データが「１００」であった場合は、演算区間１（０〜２５５）の制御点Ｐ１１、Ｐ２１を使用して近似演算を行う（図１２参照）。また入力デジタル映像データが「７００」であった場合は、演算区間３（５１２〜７６７）の制御点Ｐ１３、Ｐ２３のデータを使用して近似演算を行う（図１２参照）。その際、演算結果と真値の間に演算誤差が発生する。入力デジタル映像データと演算誤差の関係は必ず図１４のようになる。

誤差低減回路は上記演算誤差を打ち消すような誤差補正値を生成する。まず誤差低減回路は入力デジタル映像データの下位ビットを利用して、図１６に示されるような基本補正値を生成する。次にＬＵＴ２４に格納されていた演算区間に応じた倍率Ａｍ（３ビット）を読み出し、基本補正値に倍率Ａｍを乗算して、図１７のような誤差補正値を生成する。このように誤差補正値の大きさは倍率Ａｍで指定する。例えば、図１８に示されるように、カーブが急な区間で演算誤差が大きい場合は倍率Ａｍを大きく設定すればよい。また、図１９に示されるように逆にカーブが緩やかな区間で演算誤差が小さい場合は倍率Ａｍを小さく設定すればよい。
加算部は近似演算回路から出力される演算結果と誤差低減回路から出力される誤差補正値を加算して補正デジタル映像データの画素データを生成する。

第２実施形態では直線式（１次式）で演算を行う近似演算回路を用いているため、必要な乗算器が少なくなり、第１実施形態よりも演算回路の回路規模を小さくすることができる。さらに直線式による演算であるため、ＬＵＴ２４に格納する制御点が第１実施形態よりも少なく、ＬＵＴの回路規模も小さくすることができる。以上のことから、第１実施形態よりも回路規模が小さいデータ変換回路が実現可能である。

また本実施例では４分割で近似演算した場合について述べているが、分割数はいくつでもよいし分割しなくてもよい。さらに、本実施例では開始点Ｐ１、終了点Ｐ２を真値に設定した場合について述べているが、図２０のようにＰ１、Ｐ２を真値から若干ずらし、誤差の絶対値を小さくしてもよい。その場合誤差と入力デジタル映像データの関係は図２１のようになるので、誤差低減回路は、図２２のような基本補正値を生成すればよい。

本発明では回路規模を大きくすることなく高精度なデータ変換回路を実現することができる。

本発明のデータ変換回路が表示装置に適用される場合について説明する。
例えば、表示装置の外部から供給されるデジタル映像データはメモリに格納され、表示パネルの１ライン分づつメモリから読み出される。読み出されたデジタル映像データは、１画素づつ本発明のデータ変換回路に供給され、補正デジタル映像データの画素データ（階調データ）が生成される。表示パネルは、補正デジタル映像データの画素データに基づいて駆動される。こうして、表示パネルの１ラインに映像データが表示される。表示パネルの各ラインを走査することにより、１画面分の映像データが表示される。

図１（ａ）は、リニアＤＡＣを用いてデータ線を駆動する場合の入力デジタル映像データと変換後の補正デジタル映像データとの関係を示すカーブであり、図１（ｂ）はリニアＤＡＣにおける変換特性であり、図１（ｃ）は液晶パネルにおける駆動電圧−輝度特性を示す特性カーブである。 複数の区間に分割して演算する場合の一例である。 ４分割で２次式近似演算を行う場合の制御点を表わす図である。 近似演算に２次式を用いる場合の、曲線の制御点を表わす図である。 近似演算に２次式を用いる場合の、演算誤差と入力デジタル映像データの関係を表和す図である。 本発明の第１実施形態によるデータ変換回路の構成を示すブロック図である。 第１実施形態における基本補正値と入力デジタル映像データの関係を表わす図である。 第１実施形態における誤差補正値と入力デジタル映像データの関係を表わす図である。 第１実施形態で曲がり具合が急なカーブにおける演算誤差と入力デジタル映像データの関係、及び誤差補正値と入力デジタル映像データの関係を表わす図である。 第１実施形態で曲がり具合が緩やかなカーブにおける演算誤差と入力デジタル映像データの関係、及び誤差補正値と入力デジタル映像データの関係を表わす図である。 本発明におけるデータ変換回路の第１実施形態における誤差低減のメカニズムを表わす図である。 ４分割・１次式近似演算をした場合の制御点を表わす図である。 近似演算に１次式を用いる場合の、曲線の制御点を表わす図である。 近似演算に１次式を用いる場合の、演算誤差と入力デジタル映像データの関係を表わす図である。 本発明によるデータ変換回路の第２実施形態における構成を示すブロック図である。 第２実施形態における基本補正値と入力デジタル映像データの関係を表わす図である。 第２実施形態における誤差補正値と入力デジタル映像データの関係を表わす図である。 第２実施形態で曲がり具合が急なカーブにおける演算誤差と入力デジタル映像データの関係及び、誤差補正値と入力デジタル映像データの関係を表わす図である。 第２実施形態で曲がり具合が緩やかなカーブにおける演算誤差と入力デジタル映像データの関係及び、誤差補正値と入力デジタル映像データの関係を表わす図である。 近似演算に１次式を用いる場合で、開始点Ｐ１、終了点Ｐ２を真値から若干ずらした場合の曲線の制御点を表わす図である。 近似演算に１次式を用いる場合で、開始点Ｐ１、終了点Ｐ２を真値から若干ずらした場合の演算誤差と入力デジタル映像データの関係を表わす図である。 第２実施形態において、開始点Ｐ１、終了点Ｐ２を真値から若干ずらした場合の基本補正値と入力デジタル映像データの関係を表わす図である。

符号の説明

１：データ変換回路
２，２２：近似演算回路
４，２４：ＬＵＴ
６，２６：基本補正値生成部
８，２８：誤差補正値生成部
１０，３０：加算部
１２，３２：誤差低減回路

Claims (13)

1. 入力データに対する出力データの近似値をｎ次式（ｎは１以上の整数）を用いて計算する近似演算回路と、
   前記入力データに基づいて決定される倍率を用いて誤差補正値を生成する誤差低減回路と、
   前記近似値と前記誤差補正値を加算し、加算結果を前記出力データとして出力する加算部と
   を具備するデータ変換回路。
2. 入力データの入力に応答して、前記入力データに対する出力データの近似値をｎ次式（ｎは１以上の整数）を用いて計算する近似演算回路と、
   前記入力データの入力に応答して、前記入力データに基づいて、予め設定されている誤差近似式から誤差補正値を生成する誤差低減回路と、
   前記近似値と前記誤差補正値を加算し、加算結果を前記出力データとして出力する加算部と
   を具備するデータ変換回路。
3. 入力デジタル映像データの各画素の階調データを表わす入力データを補正デジタル映像データの各画素の階調データを表わす出力データに変換して表示パネルへと出力するデータ変換回路において、
   前記表示パネルの入出力特性を近似するｎ次式（ｎは１以上の整数）を用いて、前記入力データに対する近似値を計算する近似演算回路と、
   前記入力データに対する誤差補正値を生成する誤差低減回路と、
   前記近似演算回路からの前記近似値と前記誤差低減回路からの前記誤差補正値を加算して、加算結果を前記出力データとして出力する加算部と
   を具備するデータ変換回路。
4. 請求項１に記載のデータ変換回路において、
   前記入力データに対して予め決められた特定区間に対する複数の制御点のデータと前記倍率を格納するＬＵＴを更に具備し、
   前記近似演算回路は、前記入力データに基づいて前記ＬＵＴを参照して前記複数の制御点のデータを読み出し、前記ｎ次式と前記複数の制御点のデータとを用いて近似演算を行うことにより前記入力データに対する前記近似値を計算し、
   前記誤差低減回路は、前記入力データに基づいて誤差近似式から基本補正値を導き、前記ＬＵＴから出力される前記倍率と前記基本補正値とから前記誤差補正値を決定する
   データ変換回路。
5. 請求項２に記載のデータ変換回路において、
   前記入力データに対して予め決められた特定区間に対する複数の制御点のデータと倍率を格納するＬＵＴを更に具備し、
   前記近似演算回路は、前記入力データに基づいて前記ＬＵＴを参照して前記複数の制御点のデータを読み出し、前記ｎ次式と前記複数の制御点データとを用いて近似演算を行うことにより前記入力データに対する前記近似値を計算し、
   前記誤差低減回路は、前記入力データに基づいて前記予め決められた区間に対する前記誤差近似式から基本補正値を導き、前記ＬＵＴから出力される前記倍率と前記基本補正値とから前記誤差補正値を決定する
   データ変換回路。
6. 請求項３に記載のデータ変換回路において、
   前記入力データに対して予め決められた特定区間に対する複数の制御点のデータと倍率を格納するＬＵＴを更に具備し、
   前記近似演算回路は、前記入力階調データに基づいて前記ＬＵＴを参照して前記複数の制御点のデータを読み出し、前記ｎ次式と前記複数の制御点データとを用いて近似演算を行うことにより前記入力データに対する前記近似値を計算し、
   前記誤差低減回路は、前記入力階調データに基づいて前記予め決められた区間に対する誤差近似式から基本補正値を導き、前記ＬＵＴから出力される前記倍率と前記基本補正値とから前記誤差補正値を決定する
   データ変換回路。
7. 請求項４乃至６のいずれかに記載のデータ変換回路において、
   前記誤差低減回路は、前記入力データの所定の下位ビットに基づいて定まる前記誤差近似式を保持する
   データ変換回路。
8. 請求項４乃至６のいずれかに記載のデータ変換回路において、
   複数の区間が設定され、前記入力データに基づいて前記複数の区間から１つが前記特定区間として選択され、
   前記ｎ次式と前記誤差近似式は前記複数の区間で異なる
   データ変換回路。
9. 請求項４乃至６のいずれかに記載のデータ変換回路において、
   前記ｎ次式が２次式であるとき、前記制御点は開始点、中間点、終了点の３点であり、
   前記誤差近似式は、前記開始点と前記中間点の間で上に凸であり、前記中間点と前記終了点の間で下に凸の関数を表わす
   データ変換回路。
10. 請求項４乃至６項のいずれかに記載のデータ変換回路において、
    前記ｎ次式が２次式であるとき、前記制御点は開始点、中間点、終了点の３点であり、
    前記誤差近似式は、前記開始点と前記中間点の間で下に凸であり、前記中間点と前記終了点の間で上に凸の関数を表わす
    データ変換回路。
11. 請求項４乃至６のいずれかに記載のデータ変換回路において、
    前記ｎ次式が１次式であるとき、前記制御点は開始点、終了点の２点であり、
    前記誤差近似式は、前記開始点と前記終了点の間で上に凸の関数を表わす
    データ変換回路。
12. 請求項４乃至６のいずれかに記載のデータ変換回路において、
    前記ｎ次式が１次式であるとき、前記制御点は開始点、終了点の２点であり、
    前記誤差近似式は、前記開始点と前記終了点の間で下に凸の関数を表わす
    データ変換回路。
13. 表示パネルと、
    前記表示パネルの１ライン分の前記デジタル映像データの画素の各々の階調データを保持する保持部と、
    請求項１乃至１２のいずれかに記載のデータ変換回路とを具備し、
    前記ｎ次式はγ補正を表わし、前記データ変換回路は、前記入力データに対して前記γ補正を行うことにより前記出力データを出力し、
    前記表示パネルは、前記出力データに基づいて駆動される
    表示装置。

Images