JP2006173971A - データ変換回路 - Google Patents

データ変換回路 Download PDF

Info

Publication number
JP2006173971A
JP2006173971A JP2004362351A JP2004362351A JP2006173971A JP 2006173971 A JP2006173971 A JP 2006173971A JP 2004362351 A JP2004362351 A JP 2004362351A JP 2004362351 A JP2004362351 A JP 2004362351A JP 2006173971 A JP2006173971 A JP 2006173971A
Authority
JP
Japan
Prior art keywords
data
input data
input
circuit
correction value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004362351A
Other languages
English (en)
Other versions
JP2006173971A5 (ja
Inventor
Yuji Mizoguchi
裕二 溝口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kawasaki Microelectronics Inc
Original Assignee
Kawasaki Microelectronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kawasaki Microelectronics Inc filed Critical Kawasaki Microelectronics Inc
Priority to JP2004362351A priority Critical patent/JP2006173971A/ja
Publication of JP2006173971A publication Critical patent/JP2006173971A/ja
Publication of JP2006173971A5 publication Critical patent/JP2006173971A5/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal Display Device Control (AREA)
  • Picture Signal Circuits (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Facsimile Image Signal Circuits (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Image Processing (AREA)

Abstract

【課題】LUTの容量を削減することができ、しかも、変換データを実際の変換曲線に近づけることができ、より正確な補間を行うことができるデータ変換回路を提供する。
【解決手段】本発明のデータ変換回路は、複数の入力データの代表値の各々に対応する複数の出力データが各々のアドレスに記憶されたLUTと、入力データが、入力データを挟む2つの入力データの代表値の区間内の、どの領域に位置するかの判定結果を出力する判定回路と、直線補間に対する補正値が記憶された補正値記憶回路と、入力データに対応して、LUTから入力される出力データに基づいて、入力データに対応する変換データを算出する補間回路とを備える。入力データが入力データの代表値でない場合、入力データを挟む2つの入力データの代表値に対応する2つの出力データから直線補間して得られたデータが判定結果に従って領域毎に補正値を用いて補正されたデータが、補間回路から変換データとして出力される。
【選択図】図1

Description

本発明は、入力データの代表値に対応する出力データが記憶されたLUT(ルックアップテーブル)を用い、LUTから出力される複数の出力データから補間処理を行って、入力データに対応する変換データを算出するデータ変換回路に関するものである。
LUTを用いてデータの変換を行うデータ変換回路では、LUTの各々のアドレスに、入力データに対応する出力データがあらかじめ記憶されている。そして、入力データに対応するアドレス又は入力データをそのままアドレスとしてLUTに与えることによって、LUTから、そのアドレスに記憶されている出力データが出力される。これにより、入力データは、これに対応する出力データに変換される。
また、データ変換回路では、LUTのメモリ容量を削減するために、入力データの代表値に対応する出力データのみ、例えば入力データの4つおきに1つの代表値を選び、その代表値に対応する出力データのみをLUTに記憶しておき、LUTに記憶されていない入力データに対応する変換データを、その入力データを挟む2つの入力データの代表値に対応する出力データから補間して算出する方法が一般的に用いられる。
例えば、特許文献1には、直線補間によって表示デバイスの階調補正を行う液晶階調制御回路およびこれを用いた画像表示制御装置が開示されている。特許文献1の液晶階調制御回路では、入力画像の階調全てに対応する入力データではなく、その代表値に対応する出力データのみを記憶しておき、それ以外は、下記式に従って直線補間を用いて近似することでデータの変換が行われる。
INCa=(OUTa+1−OUTa)/STEPa
STEPa=INa+1−INa
d=INCa×(Rd−INa)+OUTa
上記式において、INa、INa+1は入力データの代表値、OUTa、OUTa+1は入力データの代表値INa、INa+1の各々に対応する出力データ、STEPaは入力データの代表値INa〜INa+1の区間の間隔、INCaは入力データの代表値INa〜INa+1の区間のガンマ曲線の傾きである。また、Rdは実際の入力データ、Ydは入力データRdに対応する直線補間後の変換データである。
特開2003−288060号公報
特許文献1では、入力データの代表値INa〜INa+1の区間のガンマ曲線の傾きINCaに応じて直線補間を行っているため、実際には曲線である階調補正が正確に行えないという問題があった。なお、特許文献1のように、ガンマ曲線による階調補正に限らず、LUTを用いて入力データを挟む2つの代表値の出力データから直線補間し、特定の曲線を直線近似する場合においても同様の問題が発生する。
本発明の目的は、前記従来技術に基づく問題点を解消し、LUTの容量を削減することができ、しかも、変換データを実際の変換曲線に近づけることができ、より正確な補間を行うことができるデータ変換回路を提供することにある。
上記目的を達成するために、本発明は、入力データを変換データに変換するデータ変換回路であって、
前記入力データに対応するアドレスを生成するアドレス生成回路と、複数の入力データの代表値の各々に対応する複数の出力データが各々のアドレスに記憶され、前記アドレス生成回路から入力されるアドレスで指定される入力データの代表値に対応する出力データを出力するLUTと、前記入力データが、該入力データを挟む2つの入力データの代表値の区間内の、どの領域に位置するかを判定し、その判定結果を出力する判定回路と、直線補間に対する補正値が記憶された補正値記憶回路と、前記入力データに対応して、前記LUTから入力される出力データに基づいて、前記入力データに対応する前記変換データを算出する補間回路とを備え、
前記補間回路からは、前記変換データとして、前記入力データが前記入力データの代表値の1つである場合、該入力データの代表値に対応する出力データが出力され、前記入力データが前記入力データの代表値でない場合、前記入力データを挟む2つの入力データの代表値に対応する2つの出力データから直線補間して得られたデータが、前記判定結果に従って前記領域毎に前記補正値を用いて補正されたデータが出力されることを特徴とするデータ変換回路を提供するものである。
ここで、前記補正値記憶回路には、1つまたは複数の前記代表値の区間毎に補正値が記憶され、前記補正値記憶回路からは、前記入力データが含まれる代表値の区間に対応する補正値が選択的に出力されることが好ましい。
また、前記補間回路は、前記入力データが前記入力データの代表値でない場合に、INa、INa+1を入力データの代表値、OUTa、OUTa+1を入力データの代表値INa、INa+1の各々に対応する出力データ、INCa(=(OUTa+1−OUTa)/(INa+1−INa))を入力データの代表値INa〜INa+1の区間の傾き、Anを直線補間に対する補正値、Rdを入力データ、Ydを入力データRdに対応する変換データ、iを2以上の整数とし、前記判定結果に従って、(OUTa+1−OUTa)/i≧INCa×(Rd−INa)の時には、Yd=INCa×(Rd−INa)+OUTa−(An×INCa×(Rd−INa))により前記変換データを算出し、(OUTa+1−OUTa)/i<INCa×(Rd−INa)の時には、Yd=INCa×(Rd−INa)+OUTa−(An×INCa×(INa+1−Rd))により前記変換データを算出することが好ましい。
また、当該データ変換回路は、液晶ディスプレイの階調補正を行うものであることが好ましい。
本発明によれば、補正値を適宜設定することによって、変換データを、より実際の変換曲線に近づけることができ、より正確な補間処理を行うことができる。また、本発明のデータ変換回路によれば、従来よりLUTに記憶する入力データの代表値の個数を減らしても、従来よりも実際の変換曲線に近づけることができるため、従来よりも少ないLUTの容量で、従来よりも正確な補間処理を行うことができる。
以下に、添付の図面に示す好適実施形態に基づいて、本発明のデータ変換回路を詳細に説明する。
図1は、本発明のデータ変換回路の構成を表す一実施形態の概略図である。同図に示すデータ変換回路10は、アドレス生成回路12と、LUT14と、判定回路16と、補正値記憶回路18と、補間回路20とを備えている。データ変換回路10は、図2に示すように、入力データRdを挟む2つの入力データの代表値INaおよびINa+1の各々に対応する2つの出力データOUTaおよびOUTa+1から補間処理を行い、さらに補正値Anに基づく補正処理を行って、入力データRdを変換データYdに変換する。
ここで、アドレス生成回路12は、入力データRdに対応するLUT14のアドレスを生成する。図2において、入力データRdが、入力データの代表値の1つ、例えばINaである時には、アドレス生成回路12からINaのアドレスが出力され、INa+1である時にはINa+1のアドレスが出力される。一方、入力データRdが、入力データの代表値ではない時には、アドレス生成回路12から、入力データRdを挟む2つの入力データの代表値INaおよびINa+1のアドレスが順次出力される。
LUT14の各々のアドレスには、各々の入力データの代表値に対応する出力データが記憶されている。LUT14からは、アドレス生成回路12から入力されるアドレスで指定される入力データの代表値に対応する出力データが出力される。LUT14からは、例えばINaのアドレスがLUT14に入力されると、INaに対応するOUTaが出力され、INa+1のアドレスがLUT14に入力されると、INa+1に対応するOUTa+1が出力される。
なお、LUT14において、隣接する2つの代表値の区間の間隔は、全て同じであってもよいし、もしくは隣接する2つの代表値の区間毎に異なる間隔であってもよい。
続いて、判定回路16は、入力データRdが、この入力データRdを挟む2つの代表値INa〜INa+1の区間内の、どの領域に位置するかを判定し、その判定結果DTを出力する。本実施形態の場合、図2に示すように、判定回路16により、INCa×(Rd−INa)が、(OUTa+1−OUTa)/2以上(図中上半分の領域内)なのか、未満(図中下半分の領域内)なのかの判定が行われる。即ち、入力データRdが代表値INa側に近いのか、それとも代表値INa+1側に近いのかの判定が行われる。ここで、INCa=(OUTa+1−OUTa)/(INa+1−INa)である。
判定回路16において、入力データの代表値INa〜INa+1の区間内を複数の領域に分割し、入力データRdが位置する領域を判定することによって、後述する補間回路20により、各々の領域毎に異なる補正処理を行わせることができる。なお、本実施形態では、入力データの代表値の区間を2つの等しい領域に分割しているが、3つ以上の領域に分割してもよいし、各々の領域のサイズが全て等しくても異なっていてもよい。
続いて、補正値記憶回路18には、補間回路20において、直線補間によって算出されるデータを補正するための補正値Anが記憶されている。本実施形態の場合、補正値記憶回路18には、入力データを挟む2つの隣接する代表値間の区間毎に補正値Anが記憶されている。補正値記憶回路18からは、入力データRdが含まれる入力データの代表値の区間に対応する補正値Anが出力される。
なお、補正値Anは、データ変換回路全体で1つだけでもよいし、1つまたは複数の代表値の区間毎に補正値Anを出力してもよい。また、1区間内の複数の領域毎に異なる補正値Anを出力してもよい。この場合には、判定回路16の判定結果DTが補正値記憶回路18に入力される。補正値Anがデータ変換回路全体で1つの場合、補正値記憶回路18の容量を大幅に削減することができる。一方、複数の補正値Anを記憶しておき、入力データRdに対応する補正値Anを選択的に出力する場合、変換データYdを、より実際の変換曲線に近づけることができ、より正確な補間処理を行うことができる。
最後に、補間回路20は、入力データRdに対応して、LUT14から入力される出力データに基づいて、入力データRdに対応する変換データYdを算出する。入力データRdが、入力データの代表値の1つ、例えばINaである時には、LUT14から入力される、入力データの代表値INaに対応する出力データOUTaが、補間回路20から変換データYdとしてそのまま出力される。
一方、入力データRdが、入力データの代表値ではない時には、判定回路16から入力される判定結果DTと、LUT14から入力される、入力データRdを挟む2つの入力データの代表値INaおよびINa+1の各々に対応する2つの出力データOUTaおよびOUTa+1と、補正値記憶回路18から入力される、入力データRdに対応する補正値Anとに基づいて、入力データRdに対応する変換データYdが算出される。
本実施形態の場合、判定結果DTに応じて、(OUTa+1−OUTa)/2≧INCa×(Rd−INa)の時には、変換データYdは下記式により算出される。
d=INCa×(Rd−INa)+OUTa−(An×INCa×(Rd−INa))
一方、(OUTa+1−OUTa)/2<INCa×(Rd−INa)の時には、変換データYdは下記式により算出される。
d=INCa×(Rd−INa)+OUTa−(An×INCa×(INa+1−Rd))
なお、変換データYdの算出式は、上記のものに限定されるわけではなく、上記とは異なる算出式を採用することも可能である。いずれにしても、補正値Anは、変換データYdを、より実際の変換曲線に近づけるために使用される。
次に、データ変換回路10の動作を説明する。
入力データRdが、入力データの代表値の1つである時、例えばINaである時には、アドレス生成回路12からINaのアドレスが出力され、LUT14からは、入力データの代表値INaに対応する出力データOUTaが出力される。そして、補間回路20からは、LUT14から入力される出力データOUTaが変換データYdとしてそのまま出力される。
一方、入力データRdが、入力データの代表値ではない時、例えば図2に示すように、INaとINa+1との間の値である時には、アドレス生成回路12から、INaおよびINa+1のアドレスが順次出力され、LUT14からは、入力データの代表値INaに対応する出力データOUTa、および入力データの代表値INa+1に対応する出力データOUTa+1が順次出力される。
続いて、判定回路16では、図2に示すように、INCa×(Rd−INa)が、(OUTa+1−OUTa)/2以上なのか、未満なのかの判定が行われ、INCa×(Rd−INa)が、(OUTa+1−OUTa)/2未満であるという判定結果DTが出力される。また、補正値記憶回路18からは、入力データRdが含まれる入力データの代表値INa〜INa+1の区間に対応する補正値Anが出力される。
そして、補間回路20において、判定回路16から入力される判定結果DTと、LUT14から入力される出力データOUTaおよびOUTa+1と、補正値記憶回路18から入力される補正値Anとに基づいて、入力データRdに対応する変換データYdが、下記式により算出される。
d=INCa×(Rd−INa)+OUTa−(An×INCa×(INa+1−Rd))
次に、具体例を挙げて説明する。
図3は、図1に示すデータ変換回路10において、INa=10、INa+1=18、OUTa=6、OUTa+1=10、INCa=(10−6)/(18−10)=1/2、An=0.3として、入力データRdが11〜17の場合の変換データYdを算出し、そのグラフを表したものである。図中、横軸が入力データRd、縦軸が変換データYdである。なお、同図には、比較のため、直線補間によって変換データを算出する従来技術による変換結果のグラフも合わせて示してある。
図3のグラフに示すように、従来技術を適用して、2つの出力データOUTaおよびOUTa+1から直線補間を行うと、変換データYdは直線状の波形となる。これに対し、本発明を適用して補間処理および補正処理を行うと、変換データYdは、入力データRdの中央付近になるに従って従来技術の直線状の波形よりも小さくなり、緩やかなカーブを描く波形となる。
本発明のデータ変換回路10では、補正値Anを適宜設定することによって、波形のカーブの度合いを変えることができる。すなわち、変換データYdを、より実際の変換曲線に近づけることができ、より正確な補間処理を行うことができる。また、本発明のデータ変換回路10では、従来より、LUT14に記憶する入力データの代表値の個数を減らしても、従来よりも実際の変換曲線に近づけることができるため、従来よりも少ないLUT14の容量で、従来よりも正確な補間処理を行うことができる。
本発明は、例えばLCD(液晶ディスプレイ)、EL(エレクトロ・ルミネッセンス・ディスプレイ)、PDP(プラズマ・ディスプレイ)などの表示デバイスにおいて、LUTを用いてデータの変換を行うことによってガンマ補正等の階調補正を行う場合に適用可能である。また、ガンマ補正等の階調補正に限らず、LUTを用いて入力データの代表値に対応する複数の出力データから直線補間をして、特定の変換曲線に近似する、あらゆる場合において同様に適用可能である。
本発明は、基本的に以上のようなものである。
以上、本発明のデータ変換回路について詳細に説明したが、本発明は上記実施形態に限定されず、本発明の主旨を逸脱しない範囲において、種々の改良や変更をしてもよいのはもちろんである。
本発明のデータ変換回路の構成を表す一実施形態の概略図である。 図1に示すデータ変換回路で用いられるLUTを表す概念図である。 図1に示すデータ変換回路による具体的な変換結果の一例を表すグラフである。
符号の説明
10 データ変換回路
12 アドレス生成回路
14 LUT
16 判定回路
18 補正値記憶回路
20 補間回路

Claims (4)

  1. 入力データを変換データに変換するデータ変換回路であって、
    前記入力データに対応するアドレスを生成するアドレス生成回路と、複数の入力データの代表値の各々に対応する複数の出力データが各々のアドレスに記憶され、前記アドレス生成回路から入力されるアドレスで指定される入力データの代表値に対応する出力データを出力するLUTと、前記入力データが、該入力データを挟む2つの入力データの代表値の区間内の、どの領域に位置するかを判定し、その判定結果を出力する判定回路と、直線補間に対する補正値が記憶された補正値記憶回路と、前記入力データに対応して、前記LUTから入力される出力データに基づいて、前記入力データに対応する前記変換データを算出する補間回路とを備え、
    前記補間回路からは、前記変換データとして、前記入力データが前記入力データの代表値の1つである場合、該入力データの代表値に対応する出力データが出力され、前記入力データが前記入力データの代表値でない場合、前記入力データを挟む2つの入力データの代表値に対応する2つの出力データから直線補間して得られたデータが、前記判定結果に従って前記領域毎に前記補正値を用いて補正されたデータが出力されることを特徴とするデータ変換回路。
  2. 前記補正値記憶回路には、1つまたは複数の前記代表値の区間毎に補正値が記憶され、前記補正値記憶回路からは、前記入力データが含まれる代表値の区間に対応する補正値が選択的に出力されることを特徴とする請求項1に記載のデータ変換回路。
  3. 前記補間回路は、前記入力データが前記入力データの代表値でない場合に、INa、INa+1を入力データの代表値、OUTa、OUTa+1を入力データの代表値INa、INa+1の各々に対応する出力データ、INCa(=(OUTa+1−OUTa)/(INa+1−INa))を入力データの代表値INa〜INa+1の区間の傾き、Anを直線補間に対する補正値、Rdを入力データ、Ydを入力データRdに対応する変換データ、iを2以上の整数とし、前記判定結果に従って、(OUTa+1−OUTa)/i≧INCa×(Rd−INa)の時には、Yd=INCa×(Rd−INa)+OUTa−(An×INCa×(Rd−INa))により前記変換データを算出し、(OUTa+1−OUTa)/i<INCa×(Rd−INa)の時には、Yd=INCa×(Rd−INa)+OUTa−(An×INCa×(INa+1−Rd))により前記変換データを算出することを特徴とする請求項1または2に記載のデータ変換回路。
  4. 当該データ変換回路は、液晶ディスプレイの階調補正を行うものであることを特徴とする請求項1〜3のいずれかに記載のデータ変換回路。
JP2004362351A 2004-12-15 2004-12-15 データ変換回路 Pending JP2006173971A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004362351A JP2006173971A (ja) 2004-12-15 2004-12-15 データ変換回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004362351A JP2006173971A (ja) 2004-12-15 2004-12-15 データ変換回路

Publications (2)

Publication Number Publication Date
JP2006173971A true JP2006173971A (ja) 2006-06-29
JP2006173971A5 JP2006173971A5 (ja) 2007-10-04

Family

ID=36674258

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004362351A Pending JP2006173971A (ja) 2004-12-15 2004-12-15 データ変換回路

Country Status (1)

Country Link
JP (1) JP2006173971A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9020998B2 (en) 2008-10-14 2015-04-28 Dolby Laboratories Licensing Corporation Efficient computation of driving signals for devices with non-linear response curves

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04140980A (ja) * 1990-10-02 1992-05-14 Canon Inc 非線形ディジタル信号処理装置
JP2003288060A (ja) * 2002-03-28 2003-10-10 Matsushita Electric Ind Co Ltd 液晶階調制御回路及びこれを用いた画像表示制御装置
JP2004312076A (ja) * 2003-04-02 2004-11-04 Toshiba Microelectronics Corp 非線形処理回路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04140980A (ja) * 1990-10-02 1992-05-14 Canon Inc 非線形ディジタル信号処理装置
JP2003288060A (ja) * 2002-03-28 2003-10-10 Matsushita Electric Ind Co Ltd 液晶階調制御回路及びこれを用いた画像表示制御装置
JP2004312076A (ja) * 2003-04-02 2004-11-04 Toshiba Microelectronics Corp 非線形処理回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9020998B2 (en) 2008-10-14 2015-04-28 Dolby Laboratories Licensing Corporation Efficient computation of driving signals for devices with non-linear response curves

Similar Documents

Publication Publication Date Title
US20060158415A1 (en) Overdrive circuit having a temperature coefficient look-up table and liquid crystal display panel driving apparatus including the same
TWI324329B (en) Image signal processing device
JP4825718B2 (ja) データ変換装置及びデータ変換方法と、これを用いた映像表示装置の駆動装置及び映像表示装置の駆動方法
JP5173342B2 (ja) 表示装置
JP5639751B2 (ja) 液晶表示装置およびその駆動方法
KR100458593B1 (ko) 플라즈마 표시 패널의 어드레스 데이터 자동 전력 제어방법과 장치, 그 장치를 갖는 플라즈마 표시 패널 장치
JP2006011444A (ja) プラズマ表示装置とその画像処理方法
JP4745107B2 (ja) ガンマ補正装置および表示装置
US9318061B2 (en) Method and device for mapping input grayscales into output luminance
JP4438997B2 (ja) 液晶表示方法及び液晶表示装置
JP4131158B2 (ja) 映像信号処理装置、ガンマ補正方法及び表示装置
JP5021963B2 (ja) 液晶表示装置および液晶表示方法
KR100515342B1 (ko) 플라즈마 표시 패널의 어드레스 데이터 자동 전력 제어방법과 장치, 그 장치를 갖는 플라즈마 표시 패널
JP2004294991A (ja) 駆動補償を行う液晶表示装置の制御回路
JP2006173971A (ja) データ変換回路
JP2009265260A (ja) 表示方法および表示装置
JP4675418B2 (ja) 映像信号処理装置及び映像信号処理方法
JP2001166752A (ja) 液晶表示装置
JP2010079023A (ja) 画像表示装置および方法
KR20090078531A (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100692094B1 (ko) 디스플레이 장치 및 디스플레이 방법
TWI298869B (ja)
JP2009294292A (ja) 映像表示装置
JP3824624B2 (ja) 高速応答の為に駆動補償を行う液晶表示装置の制御回路
JP2009288811A (ja) 駆動補償を行う液晶表示装置の制御回路

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070820

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070820

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100209

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100608