JP4354539B2 - Ｍｏｓトランジスタのボディ効果の制御 - Google Patents
Ｍｏｓトランジスタのボディ効果の制御 Download PDFInfo
- Publication number
- JP4354539B2 JP4354539B2 JP34220596A JP34220596A JP4354539B2 JP 4354539 B2 JP4354539 B2 JP 4354539B2 JP 34220596 A JP34220596 A JP 34220596A JP 34220596 A JP34220596 A JP 34220596A JP 4354539 B2 JP4354539 B2 JP 4354539B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- source
- gate
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Logic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Electronic Switches (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、一般的にいえば、ＭＯＳトランジスタ回路に関する。さらに詳細にいえば、本発明は、このような回路に用いられるＭＯＳトランジスタをバイアスするための装置と方法に関する。
【０００２】
【発明が解決しようとする課題】
金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）では、ゲートとチヤンネルとを分離するために、薄い誘電体障壁層（バリア）が用いられる。ゲートに加えられる電圧は誘電体障壁層の中に電界を誘起し、それにより、チヤンネル領域の中の自由キャリアの濃度の制御を行う。このようなデバイスは、ゲートが絶縁された電界効果トランジスタ（ＩＧＦＥＴ）、または単にＭＯＳトランジスタと呼ばれる。Ａ．グレーベン（Ａ．Ｇｒｅｂｅｎｅ）の著書、「バイポーラおよびＭＯＳアナログ集積回路設計（Ｂｉｐｏｌａｒ ａｎｄ ＭＯＳ Ａｎａｌｏｇ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ Ｄｅｓｉｇｎ）」、Ｊ．ウイリ・アンド・サンズ社、１９８４年、１０６頁、を参照されたい。多量の不純物が添加されたポリシリコンのような非金属導電体でゲートが作成されていても、ＭＯＳという用語が用いられることを断っておく。
【０００３】
ＭＯＳトランジスタは、チヤンネル領域の導電形に応じて、Ｐチヤンネル・デバイスとＮチヤンネル・デバイスとに分類される。さらに、ＭＯＳトランジスタは、「増強形」デバイスまたは「欠乏形」デバイスとして分類することもできる。欠乏形ＭＯＳＦＥＴでは、ゲート電圧が加えられていない時、ゲートの下に導電チヤンネルが存在する。ゲート電圧が加えられると、このチヤンネルの一部分が欠乏形になり、それにより、ソースとドレイン間の電流が制御される。増強形ＭＯＳトランジスタでは、ドレイン電圧が加えられていない時、ソースとドレインの間には導電チヤンネルは存在しない。正しい極性のゲート・バイアスが加えられる時、そしてこのゲート・バイアスが閾値ＶT を越えて増大する時、ゲートの真下に局所的な反転層ができる。この反転層が、ソース電極とドレイン電極との間の導電チヤンネルとしての役割を果たす。もし加えられるゲート・バイアスがさらに増大するならば、誘起されたチヤンネルの抵抗率は減少し、そしてソースからドレインに流れる電流が増強される。前記著書の１０６〜１０７頁を参照されたい。
【０００４】
ＭＯＳトランジスタは良好なスイッチを形成する。その理由は、（１）デバイスがオンで導電状態である時、ソースとドレインとの間に固有の直流オフセット電圧がないこと、および（２）制御端子（ゲート）が信号路から電気的に分離され、したがって制御路と信号路との間に直流電流が流れないこと、である。前記著書の３０３頁を参照されたい。
【０００５】
通常、ＭＯＳＦＥＴのすべての活性領域は、基板に対して逆バイアスが加えられる。したがって、同じ基板の上に作成された隣接するデバイスは、別の分離用拡散を行わないでも電気的な分離を行うことができる。半導体領域のバルク体積部分は、通常、不活性である。それは、電流がゲートの真下の薄い表面チヤンネル層に限定されているからである。ＭＯＳトランジスタのバルク体積部分は、「ボディ」または「バック・ゲート」と呼ばれる。そして効率的な動作が行われるために、ＭＯＳトランジスタのバルク体積部分は、通常、ソースと同じ電位に接続される。前記著書の１０８頁を参照されたい。けれども、下記で説明される従来の電圧レベル・シフト回路のような一定の回路では、ソース・ボディ接合を逆バイアス状態に保持するために、および大きな接合電流がトランジスタの内部側を流れるのを防止するために、異なる電位をボディに加えることが必要である。このような電流は回路の正規の動作を妨げ、およびデバイスまたは回路に永久的な損傷を与えるであろう。
【０００６】
したがって、ＮチヤンネルＭＯＳ（ＮＭＯＳ）トランジスタの場合、ボディ（またはバルク体積部分）はソースとドレインの両方に関し負になるようにバイアスされなければならなく、そしてＰチヤンネルＭＯＳ（ＰＭＯＳ）トランジスタの場合、ボディはソースとドレインの両方に関し正になるようにバイアスされなければならない。欠乏形デバイスでは、もしボディとソース（および、したがって、チヤンネル）との間の逆電圧ＶSB＝ＶS −ＶB が増大するならば、チヤンネルの付近の欠乏領域の幅が大きくなるであろう。このことは、導電的チヤンネルを発生させることなく、欠乏領域を保持するために必要な最小ゲート電圧ＶG ＝ＶT を増加させるであろう。他方、増強形デバイスでは、逆電圧の増大は増強領域を狭くし、増強領域を発達させてチヤンネルを発生させるのに必要な電圧ＶG ＝ＶT を増加させるであろう。逆バイアス電圧ＶSBの大きさに応じてＶT が変化する現象は、「ボディ効果」として知られている。閾値ＶT の大きさを増加させるのに加えて、ボディ効果のまた別の好ましくない結果は、デバイスがカスケード構成で動作する時、デバイスの相互コンダクタンスおよび出力インピーダンスを小さくすることである。ボディ効果の現象は、ＶS ≠ＶB で動作するＭＯＳデバイスの主要な制限である。前記著書の２６８〜２７１頁、およびＲ．グレゴリアン（Ｒ．Ｇｒｅｇｏｒｉａｎ）ほか名の著書「信号処理のためのアナログＭＯＳ集積回路（Ａｎａｌｏｇ ＭＯＳ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔｓｆｏｒ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｉｎｇ）」、Ｊ．ウイリ・アンド・サンズ社、１９８６年、７７〜７８頁、を参照されたい。
【０００７】
図１（ａ）は、基板ボディがソース電位に接続された典型的なＭＯＳトランジスタの図である。図１（ａ）にはＰＭＯＳトランジスタの場合が示されているが、このような構成体は、図１（ｂ）に示されているように、ドレインとソースとの間にＰＮダイオードが接続されているのと等価である。ＶB ＝ＶS 接続は、通常、ＰＮ接合を逆バイアスするのに効果的であり、そしてそれは閾値電圧ＶT を最も小さくするので、ＶB ＝ＶS 接続はデバイスに対し効率的動作と最小面積領域の要請（すなわち、チヤンネル長およびチヤンネル幅）を結果として生ずる。また、このような接続により、多数個のＭＯＳトランジスタが配置設計されている場合、加えられた電圧Ｖ＋の変動に対し、比較的一様な抵抗率が得られる。けれども、ＭＯＳデバイスが変動する電圧を受ける場合、ボディ・ソース逆バイアス作用は回路に対して機能しなくなり、時にはドレイン電圧ＶD がソースに対し順方向バイアス電位となるであろう。このことは、多数の異なる電圧の中の１つの選定された電圧で容量性負荷を駆動するために、別個のＭＯＳスイッチが並列に接続されている回路に対して当てはまる。このようなドライバ配置の１つの例は、マトリックス・アドレス可能平坦パネル表示列ドライバの中に存在する。このドライバでは、異なるＭＯＳトランジスタが異なる電圧の中の１つの選定された電圧を、画像用画素の濃度階調制御のためのような表示列に加えるのに用いられる。このような電圧レベル・シフタ構成体では、ボディ・ダイオード接合の両端に逆バイアスを保持するための要請は、ボディをソースに接続することを妨げる。それは、容量性負荷に加えられる最低の電圧以外のすべての電圧は、他のボディ・ダイオードを順方向にバイアスし、それにより、負荷の充電を妨げるであろうからである。
【０００８】
この制限は、図２に示された従来の電圧レベル・シフト回路の動作を調べることにより理解することができる。図２に示された電圧レベル・シフト回路では、容量性負荷ＣL を、選定された異なる電圧レベルＶ1 （例えば、５ボルト）、Ｖ2 （例えば、１０ボルト）、またはＶ3 （例えば、２０ボルト）のそれぞれで駆動するために、複数個のＰＭＯＳトランジスタＭ1 、Ｍ2 、Ｍ3 が並列に接続されている。トランジスタＭ1 をオン状態にする（トランジスタＭ2 、Ｍ3 はオフ状態にある）ために、もし制御電圧ＶG ≧ＶT が加えられるならば、電圧Ｖ1 （５ボルト）が負荷ＣL およびトランジスタＭ2 、Ｍ3 のドレインに加えられるであろう。トランジスタの接続が図１と同様であると仮定すると、トランジスタＭ2 、Ｍ3 のソースはさらに高い電位にあるので、このことはＭ2 、Ｍ3 のＰＮ接合に対し順方向バイアス作用の問題点を提起しない。Ｍ2 に対する電圧差ＶDSはＶ1 −Ｖ2 ＝−５ボルトとなり、そしてＭ3 に対する電圧差はＶ1 −Ｖ3 ＝−１５ボルトとなるであろう。したがって、ＶBS＝０の場合でも、Ｍ2 、Ｍ3 のボディ・ダイオードは逆バイアスされ、そして電圧Ｖ1 が負荷ＣL を充電するために加えられるであろう。けれども、もしトランジスタＭ2 またはトランジスタＭ3 の内の１つのトランジスタがオン状態にされるならば、このことは当てはまらないであろう。もしトランジスタＭ2 がオン状態（トランジスタＭ1 、Ｍ3 はオフ状態）にあるならば、Ｖ2 （１０ボルト）がＭ1 、Ｍ3 のドレインに加えられるであろう。このことはＭ3 をボディ・ダイオードが逆バイアス（ＶDS3 ＝Ｖ2 −Ｖ3 ＝−１０ボルト）されたままにするであろうが、Ｍ1 のボディ・ダイオードを順方向バイアス（ＶDS1 ＝Ｖ2 −Ｖ1 ＝５ボルト）にするであろう。したがって、Ｍ1 がオフ状態にある場合、電流はＭ1 のボディに流れ、負荷ＣL の充電を妨げるであろう。Ｍ3 がオン状態にある場合（Ｍ1 およびＭ2 はオフ状態）、Ｍ1 とＭ2 の両方は順方向にバイアスされたボディ・ダイオードを有し、そしてそれらのボディを流れる電流は負荷ＣL の充電を妨げるであろう。
【０００９】
この問題点を解決するために、低い電圧Ｖ1 、Ｖ2 に接続されたトランジスタＭ1 、Ｍ2 のボディすなわち「バック・ゲート」は、逆バイアス状態を保持するために、図２に示すように電圧ＶB ≧Ｖ3 に接続される。けれども、ソースからボディへの大きなバイアスＶSBは、低い電圧Ｖ1 、Ｖ2 を加えるために接続されたトランジスタＭ1 、Ｍ2 のボディ効果を増大し、そしてこれらのデバイスの利得が減少するであろう。したがって、チヤンネル・オン抵抗値ＲDSONが利得に直接に関連するから、同じ目標ＲDSONを達成するために、さらに大きなボディ効果を有するＭＯＳ構造体Ｍ1 、Ｍ2 はより大きな面積領域、すなわち、「フットプリント」を必要とするであろう。したがって、最も大きな電圧に接続されたＭＯＳスイッチ以外のすべてのＭＯＳスイッチは、さらに大きくさらに高い電圧差に適応できるために、より大きく作成しなければならない。ボディとソースとの間のさらに大きな電圧差はまた、デバイスの動作効率を大幅に減少させるであろう。さらに、異なるデバイスの間のそれぞれの抵抗値ＲDSONの一様性が減少し、過渡的に大きな負荷を電源に加える危険性があって、飽和電流点を越えて十分な制御ができないであろう。
【００１０】
したがって、本発明の１つの目的は、ボディ効果を補償するために、大きなＭＯＳトランジスタを用いることを必要としないで、ＭＯＳデバイスが異なる電圧レベルの下にある、電圧レベル・シフタおよび他の回路における順方向バイアス作用の問題点を解決することである。
【００１１】
【課題を解決するための手段】
本発明により、トランジスタがチヤンネル電流のオン状態とオフ状態との間で変化する時、ソースからボディへのバイアスを１つの電圧から他の電圧にスイッチすることにより、それらの面積領域を増大することを必要としないで、ＭＯＳトランジスタのボディ効果を制御することが得られる。１つの好ましい実施例では、１つの電圧を負荷に選択的に接続するのに用いられるＭＯＳトランジスタのボディは、オン状態の期間中はそのソースに接続され、そしてオフ状態の期間中は逆バイアスを保持するために他の電圧に接続される。
【００１２】
下記で詳細に説明される例示的応用例である電圧レベル・シフタの場合、それぞれ異なる電圧源を容量性負荷に選択的に接続するために、複数個のＭＯＳトランジスタが並列に接続されてスイッチとして動作する。主スイッチがオン状態にある時はそのソースに、または主スイッチがオフ状態にある時は加えられた電圧の中の最も高い電圧に、のいずれかに主スイッチの各々のボディを接続するために、補助スイッチが備えられる。ＰＭＯＳ実施例の場合、スイッチがオン状態にある時、ボディがソースに接続されそしてゲートがアースに接続されるが、しかしスイッチがオフ状態にある時、ボディとゲートとの両方が最も高い電圧に接続される。
【００１３】
【発明の実施の形態】
本発明の実施例は、例示および説明のためのものである。下記において、本発明の実施例を添付図面を参照しながら説明する。
【００１４】
添付図面の全体について、同等なエレメントには同等な参照番号が付されている。
【００１５】
図３（ａ）は本発明の原理を簡単に理解するための図であって、本発明によるソース・ボディのバイアスのスイッチングを用いたＭＯＳトランジスタの単純化された概要図である。例示された実施例は、増強形ＰＭＯＳトランジスタを用いている。けれども、本発明が関与する分野の技術者にはすぐに理解されるように、同じ原理がＮＭＯＳトランジスタにも応用することができ、および欠乏形ＭＯＳトランジスタにも応用することができる。また、図示されたＰＭＯＳ増強形構造体に適用される原理は、ＮＭＯＳ増強形構造体にも適用することができ、そして欠乏形ＭＯＳ構造体にも適用するできることが分かるであろう。
【００１６】
図３（ａ）において、トランジスタＭは、図１（ａ）に示されているようにゲートがアースに接続され、そしてボディがソースに接続されて、オン状態に接続されている。図３（ｂ）に示されている等価な構造体では、ドレインとボディとの間のＰＮ接合が、ドレインとソースとの間に接続されたダイオードＰＮとして示されている。ソース・ボディ接続ＶSB＝０がダイオードＰＮに対し逆バイアスを保持する限り、この構造体は十分であり、そして効率的な動作が得られる。けれども、トランジスタＭがオフ状態にある時、もしドレインに加えられた電圧ＶD がソースに加えられた電圧ＶS よりも小さいならば、すなわち、ＶD がＶ+ よりも小さいかＶ+ に等しいならば、その時にのみ逆バイアス状態が存在するであろう。前記で説明したように（前記の図１（ａ）、図１（ｂ）、および図２に関連した説明を参照）、従来の回路は、ソースにではなく、ドレインから見て期待される常に最も高い電位にボディを接続することにより、逆バイアスを保持する。けれども、このことは「ボディ効果」を増大させて、効率的でない動作を生じさせ、そしてさらに大型のデバイスが必要になる。本発明に従って補助スイッチＳ1 を備えることにより、このような欠点を回避することができる。補助スイッチＳ1 は、トランジスタＭがオフ状態にある時、ボディのバイアス電圧を大きな電圧ＶMAX にスイッチする。電圧ＶMAX は、トランジスタＭのドレインに期待される最も大きな電圧に等しいか、またはそれよりもさらに大きく、したがって、オフ状態の期間中、トランジスタＭのボディ・ダイオードは確実に逆バイアスされるであろう。バック・ゲート電圧をＶMAX に設定するのに加えて、ゲート（すなわち、フロント・ゲート）電圧ＶG もまた、オフ状態にするために、同じ電圧ＶMAX にスイッチするように設定される。このことにより、デバイスＭはチヤンネルの両端に電位ＶB −ＶG を有しないであろう。
【００１７】
図４は、本発明の原理を用いて図２の回路を実施した図である。ここで再び、電圧レベル・シフト回路は、容量性負荷ＣL をそれぞれ駆動するために並列に接続された、選定された異なる電圧レベルＶ1 （例えば５ボルト）、Ｖ2 （例えば１０ボルト）、またはＶ3 （例えば２０ボルト）を備えた複数個のＰＭＯＳトランジスタＭ1 、Ｍ2 、Ｍ3 を有する。負荷ＣL の充電のために電圧Ｖ1 、Ｖ2 、またはＶ3 の内の１つの電圧を接続するために、トランジスタＭ1 、Ｍ2 、Ｍ3 が制御されて、それらの中の１つのトランジスタがオン状態にされ、そして他のトランジスタがオフ状態にされる。最も大きな電圧のトランジスタＭ3 は、通常の方法で効率な動作を達成するために、そのボディがソースに接続される。他方、低い電圧のトランジスタＭ1 、Ｍ2 は、それぞれ、スイッチＳ1 、Ｓ2 に接続される。スイッチＳ1 、Ｓ2 は、このデバイスがオン状態にある時、ボディをそのソースに接続し、そしてこのデバイスがオフ状態にある時、ボディを最も高い電圧Ｖ3 に接続する。デバイスＭ1 、Ｍ2 、Ｍ3 のすべてのゲートは、デバイスがオンになるべき時、アース電位（０ボルト）が加えられるように接続され、そしてデバイスがオフになるべき時、最も高い電位Ｖ3 が加えられるように接続される。
【００１８】
動作の際、トランジスタＭ3 がオンになって容量性負荷ＣL の両端に最も高い電位Ｖ3 が加えられる時、Ｍ3 のゲートが０ボルトでありそしてそのボディがＶ3 であり、Ｍ2 のゲートがＶ3 でありそしてそのボディがＶ3 （スイッチＳ2 は「Ｂ」位置にある）であり、Ｍ1 のゲートがＶ3 でありそしてそのボディがＶ3 （スイッチＳ1 が「Ｂ」位置にある）である。Ｍ3 がオン、Ｍ2 がオフ、Ｍ1 がオフの時、負荷ＣL は電圧Ｖ3 で充電される。容量性負荷ＣL を電圧Ｖ2 で充電するためには、Ｍ3 はそのゲートおよびボディがＶ3 であってオフになり、そしてＭ2 はそのゲートが０ボルトおよびスイッチＳ2 が「Ａ」位置に設定されることによりそのボディがそのソースに接続されてオンになり、そしてＭ1 のゲートがＶ3 およびそのボディがＶ3 でオフのままである。最も低い電圧Ｖ1 を負荷ＣL に接続するためには、Ｍ3 はそのゲートがＶ3 およびボディがＶ3 でオフになり、そしてＭ2 はそのゲートがＶ3 およびボディがＶ3 （Ｓ2 が「Ｂ」位置にある）でオフになり、そしてＭ1 はそのゲートが０ボルトおよびそのボディがそのソースにスイッチされ（Ｓ1 が「Ａ」位置にスイッチされ）てオンになる。このように、それぞれのオン状態に対し、Ｍ1 およびＭ2 のボディは、それぞれ、低い電圧Ｖ1 またはＶ2 に接続され、したがって、このＭＯＳ構造体はそれ程大型である必要はない。けれども、これらのスイッチがオフである時、これらのスイッチはＶ3 に接続され、それにより、さらに高い電圧Ｖ2 またはＶ3 が負荷ＣL に接続される時、さらに高い電圧Ｖ2 またはＶ3 から逆電流が流れるのが防止される。したがって、デバイスの各々は、オフ状態にある時、回路の最も高い電位に接続されるようにスイッチされたボディすなわちバック・ゲートを有するか、またはオン状態にある時（そのソースに接続された）その最も効率的な動作点にあるようにスイッチされたボディすなわちバック・ゲートを有するか、である。オフ状態にある時に最も高い電位（すなわち、Ｖ3 ）に接続することにより、順方向バイアス状態には決して到達しないことが保証される。
【００１９】
図５は、補助スイッチＳ1 の構造体に対する１つの特定の実施例の図である。同じ構造体はスイッチＳ2 に対しても用いることができる。ＶINと記された端子は、Ｍ1 のゲートに対する制御入力ＶG として接続される。Ｍ1 のソースは電圧Ｖ1 に接続され、そしてＭ1 のドレインは負荷ＣL を通してアースに接続される。（点線で示された）補助スイッチ回路Ｓ1 は、２個の付加的ＰＭＯＳトランジスタＭ4 、Ｍ5 を有する。これらの２個の付加的ＰＭＯＳトランジスタＭ4 、Ｍ5 は、電圧Ｖ3 とＭ1 のソースとの間にカスコード構成で接続される。Ｍ4 のソースはＶ3 に接続され、そしてＭ4 のゲートは反転器ＩＶ1 の出力に接続され、そしてＭ4 のボディはそのソースに接続される。反転器ＩＶ1 の入力はＭ1 のゲートに接続される。Ｍ5 のソースはＭ4 のドレインに接続され、そしてＭ5 のゲートはＭ1 のゲートに接続され、そしてＭ5 のドレインはＭ1 のソースに接続され、そしてＭ5 のボディはＭ4 のソースに接続される。Ｍ1 のボディはＭ5 のソースに接続される。
【００２０】
動作の際、ＶINがアース（０ボルト）に接続されてＭ1 がオンになる時、Ｖ3 が（反転器ＩＶ1 を通して）Ｍ4 のゲートに加えられ、そして０ボルトがＭ5 のゲートに加えられるであろう。このために、Ｍ4 がオフになり、そしてＭ5 がオンになる。したがって、Ｍ1 のボディが、Ｍ5 を通して、Ｍ1 のソースに接続される。このことにより、トランジスタＭ1 のオン状態の期間中、効率的な動作が可能になる。他方、電圧Ｖ3 がＶINに加えられてトランジスタＭ1 がオフになる時、Ｍ4 のゲートは、反転器ＩＶ1 を通して、アース（反転ＶIN＝０ボルト）に接続され、そしてＭ5 のゲートはＶIN＝Ｖ3 に接続されるであろう。このことはトランジスタＭ4 をオンにし、そしてトランジスタＭ5 をオフにし、それにより電圧Ｖ3 が、トランジスタＭ4 を通して、Ｍ1 のボディに加えられる。したがって、Ｍ1 がオフである時、そのゲートとボディとの両方が電圧Ｖ3 に接続されるであろう。
【００２１】
Ｖ3 およびＶ1 のスイッチングはすべてトランジスタＭ4 およびＭ5 で実行される。けれども、これらのトランジスタには非常に小さな電流を流すだけでよい。それは、これらのトランジスタは負荷ＣL を充電するための主電流が流れるためのものではなく、単にバック・ゲートをスイッチするためだけのものであるからである。したがって、それらのＲDSON抵抗値または利得はそれ程重要ではなく、主スイッチング・トランジスタＭ1 、Ｍ2 、およびＭ3 に比べて非常に小型に作成することができる。反転器ＩＶ1 は、静止電流のロードに用いられる典型的な交差結合形のシフタ（ＶIN端子および反転ＶIN端子の両方が存在する）の中に通常存在する。したがって、スイッチング回路Ｓ1 およびＳ2 は、バック・ゲートをスイッチするための２個の小さなＭＯＳ構造体を単に付加することにより作成することができ、それにより、図２の従来の設計のデバイスに比べて、Ｍ1 、Ｍ2 デバイスの寸法を大幅に小さくすることができるという利点が得られる。
【００２２】
また、バック・ゲートのスイッチングは、オン状態抵抗値ＲDSONのさらによい制御を与え、それにより、抵抗値のさらによい一様性が得られる。その結果、ボディ効果の変動が消えるので、構造体が処理工程に依存することが少なくなる。
【００２３】
図６および図７は、同じ回路にＮＭＯＳを用いた場合の等価な実施例の図である。ＮＭＯＳ実施例の場合、Ｖ3 は最も低い電位（例えば、０ボルト）にあり、Ｖ2 は中間の電位（例えば、５ボルト）にあり、そしてＶ1 は最も高い電位（例えば、１０ボルト）にある。そして、主ＮＭＯＳトランジスタＭ1 、Ｍ2 、Ｍ3 は大きな電圧変位（ＶIN＞１０ボルト）によりオンになり、および小さな電圧変位（ＶIN＝０ボルト）によりオフになる。ここで、主チヤンネル・トランジスタＭ1 はＮＭＯＳ構造体であって、そのソースはＶ1 に接続され、そのゲートはＶINに接続され、そのドレインは負荷ＣL を通してアースに接続される。ＶINが低レベルであってトランジスタＭ1 がオフになる時、トランジスタＭ4 は、Ｍ1 のボディに最も低い電位、すなわちＶ3 電位、を加えるように接続される。ＶINが高レベルでトランジスタＭ1 がオンになる時、トランジスタＭ5 は、トランジスタＭ1 のボディにＭ1 のソース電位、すなわちＶ1 電位を加えるように接続される。
【００２４】
前記で説明した実施例に対し、当業者には、本発明の範囲内で多くの変更および置き換えの可能であることが容易に理解されるであろう。
【図面の簡単な説明】
【図１】ＭＯＳトタンジスタの概要図であって、Ａはそのボディがそのソースに接続されたＭＯＳトタンジスタの概要図、Ｂは図ＡのＭＯＳトタンジスタの等価回路の概要図。
【図２】先行技術によるＭＯＳデバイス電圧レベル・シフタ回路の概要図。
【図３】本発明に従うＭＯＳトタンジスタの概要図であって、Ａはスイッチされたソース・ボディ・バイアスを備えたＭＯＳトタンジスタの概要図、Ｂは図ＡのＭＯＳトタンジスタの等価回路の概要図。
【図４】本発明の１つの実施例によるＭＯＳデバイス電圧レベル・シフタ回路の概要図。
【図５】図４の実施例に対する補助スイッチに対する特定の実施例の概要図。
【図６】図４の回路のＮＭＯＳ構造体の概要図。
【図７】図５の回路のＮＭＯＳ構造体の概要図。
【符号の説明】
Ｍ，Ｍ1 〜Ｍ5 トランジスタ
ＣL 負荷容量
【発明の属する技術分野】
本発明は、一般的にいえば、ＭＯＳトランジスタ回路に関する。さらに詳細にいえば、本発明は、このような回路に用いられるＭＯＳトランジスタをバイアスするための装置と方法に関する。
【０００２】
【発明が解決しようとする課題】
金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）では、ゲートとチヤンネルとを分離するために、薄い誘電体障壁層（バリア）が用いられる。ゲートに加えられる電圧は誘電体障壁層の中に電界を誘起し、それにより、チヤンネル領域の中の自由キャリアの濃度の制御を行う。このようなデバイスは、ゲートが絶縁された電界効果トランジスタ（ＩＧＦＥＴ）、または単にＭＯＳトランジスタと呼ばれる。Ａ．グレーベン（Ａ．Ｇｒｅｂｅｎｅ）の著書、「バイポーラおよびＭＯＳアナログ集積回路設計（Ｂｉｐｏｌａｒ ａｎｄ ＭＯＳ Ａｎａｌｏｇ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ Ｄｅｓｉｇｎ）」、Ｊ．ウイリ・アンド・サンズ社、１９８４年、１０６頁、を参照されたい。多量の不純物が添加されたポリシリコンのような非金属導電体でゲートが作成されていても、ＭＯＳという用語が用いられることを断っておく。
【０００３】
ＭＯＳトランジスタは、チヤンネル領域の導電形に応じて、Ｐチヤンネル・デバイスとＮチヤンネル・デバイスとに分類される。さらに、ＭＯＳトランジスタは、「増強形」デバイスまたは「欠乏形」デバイスとして分類することもできる。欠乏形ＭＯＳＦＥＴでは、ゲート電圧が加えられていない時、ゲートの下に導電チヤンネルが存在する。ゲート電圧が加えられると、このチヤンネルの一部分が欠乏形になり、それにより、ソースとドレイン間の電流が制御される。増強形ＭＯＳトランジスタでは、ドレイン電圧が加えられていない時、ソースとドレインの間には導電チヤンネルは存在しない。正しい極性のゲート・バイアスが加えられる時、そしてこのゲート・バイアスが閾値ＶT を越えて増大する時、ゲートの真下に局所的な反転層ができる。この反転層が、ソース電極とドレイン電極との間の導電チヤンネルとしての役割を果たす。もし加えられるゲート・バイアスがさらに増大するならば、誘起されたチヤンネルの抵抗率は減少し、そしてソースからドレインに流れる電流が増強される。前記著書の１０６〜１０７頁を参照されたい。
【０００４】
ＭＯＳトランジスタは良好なスイッチを形成する。その理由は、（１）デバイスがオンで導電状態である時、ソースとドレインとの間に固有の直流オフセット電圧がないこと、および（２）制御端子（ゲート）が信号路から電気的に分離され、したがって制御路と信号路との間に直流電流が流れないこと、である。前記著書の３０３頁を参照されたい。
【０００５】
通常、ＭＯＳＦＥＴのすべての活性領域は、基板に対して逆バイアスが加えられる。したがって、同じ基板の上に作成された隣接するデバイスは、別の分離用拡散を行わないでも電気的な分離を行うことができる。半導体領域のバルク体積部分は、通常、不活性である。それは、電流がゲートの真下の薄い表面チヤンネル層に限定されているからである。ＭＯＳトランジスタのバルク体積部分は、「ボディ」または「バック・ゲート」と呼ばれる。そして効率的な動作が行われるために、ＭＯＳトランジスタのバルク体積部分は、通常、ソースと同じ電位に接続される。前記著書の１０８頁を参照されたい。けれども、下記で説明される従来の電圧レベル・シフト回路のような一定の回路では、ソース・ボディ接合を逆バイアス状態に保持するために、および大きな接合電流がトランジスタの内部側を流れるのを防止するために、異なる電位をボディに加えることが必要である。このような電流は回路の正規の動作を妨げ、およびデバイスまたは回路に永久的な損傷を与えるであろう。
【０００６】
したがって、ＮチヤンネルＭＯＳ（ＮＭＯＳ）トランジスタの場合、ボディ（またはバルク体積部分）はソースとドレインの両方に関し負になるようにバイアスされなければならなく、そしてＰチヤンネルＭＯＳ（ＰＭＯＳ）トランジスタの場合、ボディはソースとドレインの両方に関し正になるようにバイアスされなければならない。欠乏形デバイスでは、もしボディとソース（および、したがって、チヤンネル）との間の逆電圧ＶSB＝ＶS −ＶB が増大するならば、チヤンネルの付近の欠乏領域の幅が大きくなるであろう。このことは、導電的チヤンネルを発生させることなく、欠乏領域を保持するために必要な最小ゲート電圧ＶG ＝ＶT を増加させるであろう。他方、増強形デバイスでは、逆電圧の増大は増強領域を狭くし、増強領域を発達させてチヤンネルを発生させるのに必要な電圧ＶG ＝ＶT を増加させるであろう。逆バイアス電圧ＶSBの大きさに応じてＶT が変化する現象は、「ボディ効果」として知られている。閾値ＶT の大きさを増加させるのに加えて、ボディ効果のまた別の好ましくない結果は、デバイスがカスケード構成で動作する時、デバイスの相互コンダクタンスおよび出力インピーダンスを小さくすることである。ボディ効果の現象は、ＶS ≠ＶB で動作するＭＯＳデバイスの主要な制限である。前記著書の２６８〜２７１頁、およびＲ．グレゴリアン（Ｒ．Ｇｒｅｇｏｒｉａｎ）ほか名の著書「信号処理のためのアナログＭＯＳ集積回路（Ａｎａｌｏｇ ＭＯＳ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔｓｆｏｒ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｉｎｇ）」、Ｊ．ウイリ・アンド・サンズ社、１９８６年、７７〜７８頁、を参照されたい。
【０００７】
図１（ａ）は、基板ボディがソース電位に接続された典型的なＭＯＳトランジスタの図である。図１（ａ）にはＰＭＯＳトランジスタの場合が示されているが、このような構成体は、図１（ｂ）に示されているように、ドレインとソースとの間にＰＮダイオードが接続されているのと等価である。ＶB ＝ＶS 接続は、通常、ＰＮ接合を逆バイアスするのに効果的であり、そしてそれは閾値電圧ＶT を最も小さくするので、ＶB ＝ＶS 接続はデバイスに対し効率的動作と最小面積領域の要請（すなわち、チヤンネル長およびチヤンネル幅）を結果として生ずる。また、このような接続により、多数個のＭＯＳトランジスタが配置設計されている場合、加えられた電圧Ｖ＋の変動に対し、比較的一様な抵抗率が得られる。けれども、ＭＯＳデバイスが変動する電圧を受ける場合、ボディ・ソース逆バイアス作用は回路に対して機能しなくなり、時にはドレイン電圧ＶD がソースに対し順方向バイアス電位となるであろう。このことは、多数の異なる電圧の中の１つの選定された電圧で容量性負荷を駆動するために、別個のＭＯＳスイッチが並列に接続されている回路に対して当てはまる。このようなドライバ配置の１つの例は、マトリックス・アドレス可能平坦パネル表示列ドライバの中に存在する。このドライバでは、異なるＭＯＳトランジスタが異なる電圧の中の１つの選定された電圧を、画像用画素の濃度階調制御のためのような表示列に加えるのに用いられる。このような電圧レベル・シフタ構成体では、ボディ・ダイオード接合の両端に逆バイアスを保持するための要請は、ボディをソースに接続することを妨げる。それは、容量性負荷に加えられる最低の電圧以外のすべての電圧は、他のボディ・ダイオードを順方向にバイアスし、それにより、負荷の充電を妨げるであろうからである。
【０００８】
この制限は、図２に示された従来の電圧レベル・シフト回路の動作を調べることにより理解することができる。図２に示された電圧レベル・シフト回路では、容量性負荷ＣL を、選定された異なる電圧レベルＶ1 （例えば、５ボルト）、Ｖ2 （例えば、１０ボルト）、またはＶ3 （例えば、２０ボルト）のそれぞれで駆動するために、複数個のＰＭＯＳトランジスタＭ1 、Ｍ2 、Ｍ3 が並列に接続されている。トランジスタＭ1 をオン状態にする（トランジスタＭ2 、Ｍ3 はオフ状態にある）ために、もし制御電圧ＶG ≧ＶT が加えられるならば、電圧Ｖ1 （５ボルト）が負荷ＣL およびトランジスタＭ2 、Ｍ3 のドレインに加えられるであろう。トランジスタの接続が図１と同様であると仮定すると、トランジスタＭ2 、Ｍ3 のソースはさらに高い電位にあるので、このことはＭ2 、Ｍ3 のＰＮ接合に対し順方向バイアス作用の問題点を提起しない。Ｍ2 に対する電圧差ＶDSはＶ1 −Ｖ2 ＝−５ボルトとなり、そしてＭ3 に対する電圧差はＶ1 −Ｖ3 ＝−１５ボルトとなるであろう。したがって、ＶBS＝０の場合でも、Ｍ2 、Ｍ3 のボディ・ダイオードは逆バイアスされ、そして電圧Ｖ1 が負荷ＣL を充電するために加えられるであろう。けれども、もしトランジスタＭ2 またはトランジスタＭ3 の内の１つのトランジスタがオン状態にされるならば、このことは当てはまらないであろう。もしトランジスタＭ2 がオン状態（トランジスタＭ1 、Ｍ3 はオフ状態）にあるならば、Ｖ2 （１０ボルト）がＭ1 、Ｍ3 のドレインに加えられるであろう。このことはＭ3 をボディ・ダイオードが逆バイアス（ＶDS3 ＝Ｖ2 −Ｖ3 ＝−１０ボルト）されたままにするであろうが、Ｍ1 のボディ・ダイオードを順方向バイアス（ＶDS1 ＝Ｖ2 −Ｖ1 ＝５ボルト）にするであろう。したがって、Ｍ1 がオフ状態にある場合、電流はＭ1 のボディに流れ、負荷ＣL の充電を妨げるであろう。Ｍ3 がオン状態にある場合（Ｍ1 およびＭ2 はオフ状態）、Ｍ1 とＭ2 の両方は順方向にバイアスされたボディ・ダイオードを有し、そしてそれらのボディを流れる電流は負荷ＣL の充電を妨げるであろう。
【０００９】
この問題点を解決するために、低い電圧Ｖ1 、Ｖ2 に接続されたトランジスタＭ1 、Ｍ2 のボディすなわち「バック・ゲート」は、逆バイアス状態を保持するために、図２に示すように電圧ＶB ≧Ｖ3 に接続される。けれども、ソースからボディへの大きなバイアスＶSBは、低い電圧Ｖ1 、Ｖ2 を加えるために接続されたトランジスタＭ1 、Ｍ2 のボディ効果を増大し、そしてこれらのデバイスの利得が減少するであろう。したがって、チヤンネル・オン抵抗値ＲDSONが利得に直接に関連するから、同じ目標ＲDSONを達成するために、さらに大きなボディ効果を有するＭＯＳ構造体Ｍ1 、Ｍ2 はより大きな面積領域、すなわち、「フットプリント」を必要とするであろう。したがって、最も大きな電圧に接続されたＭＯＳスイッチ以外のすべてのＭＯＳスイッチは、さらに大きくさらに高い電圧差に適応できるために、より大きく作成しなければならない。ボディとソースとの間のさらに大きな電圧差はまた、デバイスの動作効率を大幅に減少させるであろう。さらに、異なるデバイスの間のそれぞれの抵抗値ＲDSONの一様性が減少し、過渡的に大きな負荷を電源に加える危険性があって、飽和電流点を越えて十分な制御ができないであろう。
【００１０】
したがって、本発明の１つの目的は、ボディ効果を補償するために、大きなＭＯＳトランジスタを用いることを必要としないで、ＭＯＳデバイスが異なる電圧レベルの下にある、電圧レベル・シフタおよび他の回路における順方向バイアス作用の問題点を解決することである。
【００１１】
【課題を解決するための手段】
本発明により、トランジスタがチヤンネル電流のオン状態とオフ状態との間で変化する時、ソースからボディへのバイアスを１つの電圧から他の電圧にスイッチすることにより、それらの面積領域を増大することを必要としないで、ＭＯＳトランジスタのボディ効果を制御することが得られる。１つの好ましい実施例では、１つの電圧を負荷に選択的に接続するのに用いられるＭＯＳトランジスタのボディは、オン状態の期間中はそのソースに接続され、そしてオフ状態の期間中は逆バイアスを保持するために他の電圧に接続される。
【００１２】
下記で詳細に説明される例示的応用例である電圧レベル・シフタの場合、それぞれ異なる電圧源を容量性負荷に選択的に接続するために、複数個のＭＯＳトランジスタが並列に接続されてスイッチとして動作する。主スイッチがオン状態にある時はそのソースに、または主スイッチがオフ状態にある時は加えられた電圧の中の最も高い電圧に、のいずれかに主スイッチの各々のボディを接続するために、補助スイッチが備えられる。ＰＭＯＳ実施例の場合、スイッチがオン状態にある時、ボディがソースに接続されそしてゲートがアースに接続されるが、しかしスイッチがオフ状態にある時、ボディとゲートとの両方が最も高い電圧に接続される。
【００１３】
【発明の実施の形態】
本発明の実施例は、例示および説明のためのものである。下記において、本発明の実施例を添付図面を参照しながら説明する。
【００１４】
添付図面の全体について、同等なエレメントには同等な参照番号が付されている。
【００１５】
図３（ａ）は本発明の原理を簡単に理解するための図であって、本発明によるソース・ボディのバイアスのスイッチングを用いたＭＯＳトランジスタの単純化された概要図である。例示された実施例は、増強形ＰＭＯＳトランジスタを用いている。けれども、本発明が関与する分野の技術者にはすぐに理解されるように、同じ原理がＮＭＯＳトランジスタにも応用することができ、および欠乏形ＭＯＳトランジスタにも応用することができる。また、図示されたＰＭＯＳ増強形構造体に適用される原理は、ＮＭＯＳ増強形構造体にも適用することができ、そして欠乏形ＭＯＳ構造体にも適用するできることが分かるであろう。
【００１６】
図３（ａ）において、トランジスタＭは、図１（ａ）に示されているようにゲートがアースに接続され、そしてボディがソースに接続されて、オン状態に接続されている。図３（ｂ）に示されている等価な構造体では、ドレインとボディとの間のＰＮ接合が、ドレインとソースとの間に接続されたダイオードＰＮとして示されている。ソース・ボディ接続ＶSB＝０がダイオードＰＮに対し逆バイアスを保持する限り、この構造体は十分であり、そして効率的な動作が得られる。けれども、トランジスタＭがオフ状態にある時、もしドレインに加えられた電圧ＶD がソースに加えられた電圧ＶS よりも小さいならば、すなわち、ＶD がＶ+ よりも小さいかＶ+ に等しいならば、その時にのみ逆バイアス状態が存在するであろう。前記で説明したように（前記の図１（ａ）、図１（ｂ）、および図２に関連した説明を参照）、従来の回路は、ソースにではなく、ドレインから見て期待される常に最も高い電位にボディを接続することにより、逆バイアスを保持する。けれども、このことは「ボディ効果」を増大させて、効率的でない動作を生じさせ、そしてさらに大型のデバイスが必要になる。本発明に従って補助スイッチＳ1 を備えることにより、このような欠点を回避することができる。補助スイッチＳ1 は、トランジスタＭがオフ状態にある時、ボディのバイアス電圧を大きな電圧ＶMAX にスイッチする。電圧ＶMAX は、トランジスタＭのドレインに期待される最も大きな電圧に等しいか、またはそれよりもさらに大きく、したがって、オフ状態の期間中、トランジスタＭのボディ・ダイオードは確実に逆バイアスされるであろう。バック・ゲート電圧をＶMAX に設定するのに加えて、ゲート（すなわち、フロント・ゲート）電圧ＶG もまた、オフ状態にするために、同じ電圧ＶMAX にスイッチするように設定される。このことにより、デバイスＭはチヤンネルの両端に電位ＶB −ＶG を有しないであろう。
【００１７】
図４は、本発明の原理を用いて図２の回路を実施した図である。ここで再び、電圧レベル・シフト回路は、容量性負荷ＣL をそれぞれ駆動するために並列に接続された、選定された異なる電圧レベルＶ1 （例えば５ボルト）、Ｖ2 （例えば１０ボルト）、またはＶ3 （例えば２０ボルト）を備えた複数個のＰＭＯＳトランジスタＭ1 、Ｍ2 、Ｍ3 を有する。負荷ＣL の充電のために電圧Ｖ1 、Ｖ2 、またはＶ3 の内の１つの電圧を接続するために、トランジスタＭ1 、Ｍ2 、Ｍ3 が制御されて、それらの中の１つのトランジスタがオン状態にされ、そして他のトランジスタがオフ状態にされる。最も大きな電圧のトランジスタＭ3 は、通常の方法で効率な動作を達成するために、そのボディがソースに接続される。他方、低い電圧のトランジスタＭ1 、Ｍ2 は、それぞれ、スイッチＳ1 、Ｓ2 に接続される。スイッチＳ1 、Ｓ2 は、このデバイスがオン状態にある時、ボディをそのソースに接続し、そしてこのデバイスがオフ状態にある時、ボディを最も高い電圧Ｖ3 に接続する。デバイスＭ1 、Ｍ2 、Ｍ3 のすべてのゲートは、デバイスがオンになるべき時、アース電位（０ボルト）が加えられるように接続され、そしてデバイスがオフになるべき時、最も高い電位Ｖ3 が加えられるように接続される。
【００１８】
動作の際、トランジスタＭ3 がオンになって容量性負荷ＣL の両端に最も高い電位Ｖ3 が加えられる時、Ｍ3 のゲートが０ボルトでありそしてそのボディがＶ3 であり、Ｍ2 のゲートがＶ3 でありそしてそのボディがＶ3 （スイッチＳ2 は「Ｂ」位置にある）であり、Ｍ1 のゲートがＶ3 でありそしてそのボディがＶ3 （スイッチＳ1 が「Ｂ」位置にある）である。Ｍ3 がオン、Ｍ2 がオフ、Ｍ1 がオフの時、負荷ＣL は電圧Ｖ3 で充電される。容量性負荷ＣL を電圧Ｖ2 で充電するためには、Ｍ3 はそのゲートおよびボディがＶ3 であってオフになり、そしてＭ2 はそのゲートが０ボルトおよびスイッチＳ2 が「Ａ」位置に設定されることによりそのボディがそのソースに接続されてオンになり、そしてＭ1 のゲートがＶ3 およびそのボディがＶ3 でオフのままである。最も低い電圧Ｖ1 を負荷ＣL に接続するためには、Ｍ3 はそのゲートがＶ3 およびボディがＶ3 でオフになり、そしてＭ2 はそのゲートがＶ3 およびボディがＶ3 （Ｓ2 が「Ｂ」位置にある）でオフになり、そしてＭ1 はそのゲートが０ボルトおよびそのボディがそのソースにスイッチされ（Ｓ1 が「Ａ」位置にスイッチされ）てオンになる。このように、それぞれのオン状態に対し、Ｍ1 およびＭ2 のボディは、それぞれ、低い電圧Ｖ1 またはＶ2 に接続され、したがって、このＭＯＳ構造体はそれ程大型である必要はない。けれども、これらのスイッチがオフである時、これらのスイッチはＶ3 に接続され、それにより、さらに高い電圧Ｖ2 またはＶ3 が負荷ＣL に接続される時、さらに高い電圧Ｖ2 またはＶ3 から逆電流が流れるのが防止される。したがって、デバイスの各々は、オフ状態にある時、回路の最も高い電位に接続されるようにスイッチされたボディすなわちバック・ゲートを有するか、またはオン状態にある時（そのソースに接続された）その最も効率的な動作点にあるようにスイッチされたボディすなわちバック・ゲートを有するか、である。オフ状態にある時に最も高い電位（すなわち、Ｖ3 ）に接続することにより、順方向バイアス状態には決して到達しないことが保証される。
【００１９】
図５は、補助スイッチＳ1 の構造体に対する１つの特定の実施例の図である。同じ構造体はスイッチＳ2 に対しても用いることができる。ＶINと記された端子は、Ｍ1 のゲートに対する制御入力ＶG として接続される。Ｍ1 のソースは電圧Ｖ1 に接続され、そしてＭ1 のドレインは負荷ＣL を通してアースに接続される。（点線で示された）補助スイッチ回路Ｓ1 は、２個の付加的ＰＭＯＳトランジスタＭ4 、Ｍ5 を有する。これらの２個の付加的ＰＭＯＳトランジスタＭ4 、Ｍ5 は、電圧Ｖ3 とＭ1 のソースとの間にカスコード構成で接続される。Ｍ4 のソースはＶ3 に接続され、そしてＭ4 のゲートは反転器ＩＶ1 の出力に接続され、そしてＭ4 のボディはそのソースに接続される。反転器ＩＶ1 の入力はＭ1 のゲートに接続される。Ｍ5 のソースはＭ4 のドレインに接続され、そしてＭ5 のゲートはＭ1 のゲートに接続され、そしてＭ5 のドレインはＭ1 のソースに接続され、そしてＭ5 のボディはＭ4 のソースに接続される。Ｍ1 のボディはＭ5 のソースに接続される。
【００２０】
動作の際、ＶINがアース（０ボルト）に接続されてＭ1 がオンになる時、Ｖ3 が（反転器ＩＶ1 を通して）Ｍ4 のゲートに加えられ、そして０ボルトがＭ5 のゲートに加えられるであろう。このために、Ｍ4 がオフになり、そしてＭ5 がオンになる。したがって、Ｍ1 のボディが、Ｍ5 を通して、Ｍ1 のソースに接続される。このことにより、トランジスタＭ1 のオン状態の期間中、効率的な動作が可能になる。他方、電圧Ｖ3 がＶINに加えられてトランジスタＭ1 がオフになる時、Ｍ4 のゲートは、反転器ＩＶ1 を通して、アース（反転ＶIN＝０ボルト）に接続され、そしてＭ5 のゲートはＶIN＝Ｖ3 に接続されるであろう。このことはトランジスタＭ4 をオンにし、そしてトランジスタＭ5 をオフにし、それにより電圧Ｖ3 が、トランジスタＭ4 を通して、Ｍ1 のボディに加えられる。したがって、Ｍ1 がオフである時、そのゲートとボディとの両方が電圧Ｖ3 に接続されるであろう。
【００２１】
Ｖ3 およびＶ1 のスイッチングはすべてトランジスタＭ4 およびＭ5 で実行される。けれども、これらのトランジスタには非常に小さな電流を流すだけでよい。それは、これらのトランジスタは負荷ＣL を充電するための主電流が流れるためのものではなく、単にバック・ゲートをスイッチするためだけのものであるからである。したがって、それらのＲDSON抵抗値または利得はそれ程重要ではなく、主スイッチング・トランジスタＭ1 、Ｍ2 、およびＭ3 に比べて非常に小型に作成することができる。反転器ＩＶ1 は、静止電流のロードに用いられる典型的な交差結合形のシフタ（ＶIN端子および反転ＶIN端子の両方が存在する）の中に通常存在する。したがって、スイッチング回路Ｓ1 およびＳ2 は、バック・ゲートをスイッチするための２個の小さなＭＯＳ構造体を単に付加することにより作成することができ、それにより、図２の従来の設計のデバイスに比べて、Ｍ1 、Ｍ2 デバイスの寸法を大幅に小さくすることができるという利点が得られる。
【００２２】
また、バック・ゲートのスイッチングは、オン状態抵抗値ＲDSONのさらによい制御を与え、それにより、抵抗値のさらによい一様性が得られる。その結果、ボディ効果の変動が消えるので、構造体が処理工程に依存することが少なくなる。
【００２３】
図６および図７は、同じ回路にＮＭＯＳを用いた場合の等価な実施例の図である。ＮＭＯＳ実施例の場合、Ｖ3 は最も低い電位（例えば、０ボルト）にあり、Ｖ2 は中間の電位（例えば、５ボルト）にあり、そしてＶ1 は最も高い電位（例えば、１０ボルト）にある。そして、主ＮＭＯＳトランジスタＭ1 、Ｍ2 、Ｍ3 は大きな電圧変位（ＶIN＞１０ボルト）によりオンになり、および小さな電圧変位（ＶIN＝０ボルト）によりオフになる。ここで、主チヤンネル・トランジスタＭ1 はＮＭＯＳ構造体であって、そのソースはＶ1 に接続され、そのゲートはＶINに接続され、そのドレインは負荷ＣL を通してアースに接続される。ＶINが低レベルであってトランジスタＭ1 がオフになる時、トランジスタＭ4 は、Ｍ1 のボディに最も低い電位、すなわちＶ3 電位、を加えるように接続される。ＶINが高レベルでトランジスタＭ1 がオンになる時、トランジスタＭ5 は、トランジスタＭ1 のボディにＭ1 のソース電位、すなわちＶ1 電位を加えるように接続される。
【００２４】
前記で説明した実施例に対し、当業者には、本発明の範囲内で多くの変更および置き換えの可能であることが容易に理解されるであろう。
【図面の簡単な説明】
【図１】ＭＯＳトタンジスタの概要図であって、Ａはそのボディがそのソースに接続されたＭＯＳトタンジスタの概要図、Ｂは図ＡのＭＯＳトタンジスタの等価回路の概要図。
【図２】先行技術によるＭＯＳデバイス電圧レベル・シフタ回路の概要図。
【図３】本発明に従うＭＯＳトタンジスタの概要図であって、Ａはスイッチされたソース・ボディ・バイアスを備えたＭＯＳトタンジスタの概要図、Ｂは図ＡのＭＯＳトタンジスタの等価回路の概要図。
【図４】本発明の１つの実施例によるＭＯＳデバイス電圧レベル・シフタ回路の概要図。
【図５】図４の実施例に対する補助スイッチに対する特定の実施例の概要図。
【図６】図４の回路のＮＭＯＳ構造体の概要図。
【図７】図５の回路のＮＭＯＳ構造体の概要図。
【符号の説明】
Ｍ，Ｍ1 〜Ｍ5 トランジスタ
ＣL 負荷容量
Claims (2)
- 複数のＭＯＳトランジスタが並列にそれぞれが対応する複数の基準電圧に接続されている回路において、ＭＯＳトランジスタにおける順方向バイアス状態を防止する方法であって、該方法は、
前記複数のトランジスタの１つである第１のトランジスタのゲートに電圧を印加して前記第１のトランジスタをＯＮ状態にし、前記第１のトランジスタのソース、ドレイン間に電流が流れるのを可能にし、前記複数の基準電圧の１つである第１の基準電圧を負荷に印加するステップと、
前記第１のトランジスタのボディを前記ＯＮ状態の間、前記第１のトランジスタのソースに接続するステップと、
前記第１のトランジスタのゲートに電圧を印加して前記第１のトランジスタをＯＦＦ状態にし、前記第１のトランジスタのソース、ドレイン間に電流が流れない状態にするステップと、
前記複数のトランジスタの１つである第２のトランジスタのゲートに電圧を印加して前記第２のトランジスタをＯＮ状態にし、前記第２のトランジスタのソース、ドレイン間に電流が流れるのを可能にし、前記複数の基準電圧の１つであって第１の基準電圧より高い第２の基準電圧を前記負荷と前記第１のトランジスタのドレインに印加するステップと、
前記第１のトランジスタのボディを前記第１の基準電圧と異なる電圧に切換えるステップであって、前記異なる電圧は、前記第２の基準電圧が前記第１のトランジスタのドレインに印加される間も、ＯＦＦ状態にある前記第１のトランジスタを逆バイアス状態にするように作用する電圧である、前記切換えるステップと、
を含む前記方法。 - 電圧レベルをシフトする回路であって、該回路は、
個々の異なる基準電圧源を容量性負荷に選択的に接続する主スイッチとして作用する並列に接続された複数のＭＯＳトランジスタと、
各主スイッチのボディを、その主スイッチがＯＮ状態の時はその主スイッチのソースに接続し、その主スイッチがＯＦＦ状態の時は前記複数の基準電圧源の中の最も高い電圧源に接続する複数の補助スイッチと、
を含む前記回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US893195A | 1995-12-20 | 1995-12-20 | |
| US008931 | 1995-12-20 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007010207A Division JP4398983B2 (ja) | 1995-12-20 | 2007-01-19 | Ｍｏｓトランジスタのボディ効果の制御 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10233675A JPH10233675A (ja) | 1998-09-02 |
| JP4354539B2 true JP4354539B2 (ja) | 2009-10-28 |
Family
ID=21734552
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34220596A Expired - Lifetime JP4354539B2 (ja) | 1995-12-20 | 1996-12-20 | Ｍｏｓトランジスタのボディ効果の制御 |
| JP2007010207A Expired - Lifetime JP4398983B2 (ja) | 1995-12-20 | 2007-01-19 | Ｍｏｓトランジスタのボディ効果の制御 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007010207A Expired - Lifetime JP4398983B2 (ja) | 1995-12-20 | 2007-01-19 | Ｍｏｓトランジスタのボディ効果の制御 |
Country Status (1)
| Country | Link |
|---|---|
| JP (2) | JP4354539B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6262625B1 (en) * | 1999-10-29 | 2001-07-17 | Hewlett-Packard Co | Operational amplifier with digital offset calibration |
| JP2001156619A (ja) * | 1999-11-25 | 2001-06-08 | Texas Instr Japan Ltd | 半導体回路 |
| JP4863844B2 (ja) * | 2006-11-08 | 2012-01-25 | セイコーインスツル株式会社 | 電圧切替回路 |
| JP5211355B2 (ja) * | 2007-11-01 | 2013-06-12 | セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー | 電源回路及び携帯機器 |
| US8494173B2 (en) * | 2011-10-28 | 2013-07-23 | Gn Resound A/S | Integrated circuit with configurable output cell |
| JP5765212B2 (ja) * | 2011-12-13 | 2015-08-19 | 富士通株式会社 | 電力供給装置、及び、電子装置 |
-
1996
- 1996-12-20 JP JP34220596A patent/JP4354539B2/ja not_active Expired - Lifetime
-
2007
- 2007-01-19 JP JP2007010207A patent/JP4398983B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2007116744A (ja) | 2007-05-10 |
| JP4398983B2 (ja) | 2010-01-13 |
| JPH10233675A (ja) | 1998-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| USRE42494E1 (en) | Preventing drain to body forward bias in a MOS transistor | |
| KR930003557B1 (ko) | 전송게이트 | |
| US8188540B2 (en) | High breakdown voltage double-gate semiconductor device | |
| JP4398983B2 (ja) | Ｍｏｓトランジスタのボディ効果の制御 | |
| KR920006014B1 (ko) | 입력버퍼 및 임계전압 증가방법 | |
| US8022477B2 (en) | Semiconductor apparatus having lateral type MIS transistor | |
| US6057726A (en) | Output circuit for power IC with high breakdown voltage | |
| EP0722629A4 (en) | FIELD EFFECT TRANSISTOR WITH INTERRUPTABLE SUBSTRATE SOURCE CONNECTION | |
| US4743952A (en) | Insulated-gate semiconductor device with low on-resistance | |
| JP4149129B2 (ja) | 電子アナログ・スイッチ | |
| US6355513B1 (en) | Asymmetric depletion region for normally off JFET | |
| US4417162A (en) | Tri-state logic buffer circuit | |
| KR101222758B1 (ko) | 높은 항복 전압 이중 게이트 반도체 디바이스 | |
| KR101162771B1 (ko) | 고전압 작동 전계 효과 트랜지스터, 및 그것을 위한 바이어스 회로 및 고전압 회로 | |
| US5914515A (en) | Semiconductor device | |
| JPH0231506B2 (ja) | ||
| US6750698B1 (en) | Cascade circuits utilizing normally-off junction field effect transistors for low on-resistance and low voltage applications | |
| US6037830A (en) | Tailored field in multigate FETS | |
| JP2715951B2 (ja) | 論理回路 | |
| EP0108603B1 (en) | Field effect transistor gate circuit for switching analog signals | |
| JPH0555491A (ja) | 半導体装置 | |
| EP0023210B1 (en) | Tri-state logic buffer circuit | |
| JPH07106581A (ja) | 半導体装置 | |
| EP0260061A2 (en) | MOS-gated transistor | |
| JPS6341451B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060110 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060124 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20060424 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20060427 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060922 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070119 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070130 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20070406 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20081117 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20081126 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20081215 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20081222 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090420 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090730 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120807 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130807 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |