JP5765212B2 - 電力供給装置、及び、電子装置 - Google Patents

Description

本発明は、電力供給装置、及び、電子装置に関する。

従来より、出力電圧の異なる複数の電源のそれぞれに接続され、半導体上に形成された複数のスイッチング素子により、いずれかの電源を選択して所定の容量性負荷への印加電位を複数段階に切り替える多値出力型の半導体装置があった。

このような半導体装置では、一又は複数のスイッチング素子が単一チャンネルの電界効果型トランジスタで構築されていた。

特開２００７−１０４５７２号公報

ところで、従来の半導体装置は、長期にわたって使用した場合に電力供給装置に生じる経時変化に対する対策が十分ではなかった。

例えば、電源を選択するスイッチング素子については、低電圧電源を選択するスイッチング素子よりも、高電圧電源を選択するスイッチング素子の方が高い電圧がかかるため、高電圧電源を選択するスイッチング素子の方が劣化が早く進行する。

また、高電圧電源を選択するスイッチング素子よりも低電圧電源を選択するスイッチング素子を長時間にわたって使用する場合には、低電圧電源を選択するスイッチング素子の劣化も進行する。

スイッチング素子の劣化が進行して閾値電圧が変動すると、スイッチング素子の駆動に影響が生じ、半導体装置の信頼性が低下する虞があった。

スイッチング素子の閾値電圧は、高電圧電源を選択するスイッチング素子の動作電圧よりも低電圧電源を選択するスイッチング素子の動作電圧に近いため、閾値電圧のシフトによる駆動への影響は、特に、低電圧電源を選択するスイッチング素子において顕著であった。

そこで、信頼性の向上を図った電力供給装置、及び、電子装置を提供することを目的とする。

本発明の実施の形態の電力供給装置は、高電圧電源又は低電圧電源から負荷回路に電力を供給する電力供給装置において、前記高電圧電源に接続される第１電源線と前記負荷回路との間に主経路が接続される第１トランジスタと、前記低電圧電源に接続される第２電源線と前記負荷回路との間に主経路が接続される第２トランジスタと、前記第１トランジスタ又は前記第２トランジスタの駆動制御を行う制御部と、前記制御部によって駆動され、前記第１電源線から前記負荷回路に電力を供給する高電圧電力供給時には、前記高電圧電源の出力電圧に応じた制御電圧を前記第２トランジスタの制御端子に供給し、前記第１電源線及び前記第２電源線から前記負荷回路への電力供給を遮断する電源遮断時に、前記低電圧電源の出力電圧に応じた制御電圧を前記第２トランジスタの前記制御端子に供給する電圧切替回路とを含む。

信頼性の向上を図った電力供給装置、及び、電子装置を提供することができる。

比較例の電力供給装置の回路構成を示す図である。 ＰＭＵ５０が切り替える電力供給モードを示す図である。 比較例の電力供給装置１の駆動パターンを示す図である。 実施の形態１の電力供給装置を含む携帯電話端末機８０を示す図である。 実施の形態１の電力供給装置の回路構成を示す図である。 実施の形態１の電力供給装置１００の詳細な回路構成を示す図である。 実施の形態１の電力供給装置１００の駆動パターンを示す図である。 実施の形態２の電力供給装置の回路構成を示す図である。 実施の形態２の電力供給装置２００の詳細な回路構成を示す図である。 実施の形態２の電力供給装置２００の駆動パターンを示す図である。 実施の形態３の電力供給装置の回路構成を示す図である。 実施の形態３の電力供給装置３００の詳細な回路構成を示す図である。 実施の形態３の電力供給装置３００の駆動パターンを示す図である。 実施の形態４の電力供給装置の回路構成を示す図である。 実施の形態４の電力供給装置４００の詳細な回路構成を示す図である。 実施の形態４の電力供給装置４００の駆動パターンを示す図である。 実施の形態５の電力供給装置の回路構成を示す図である。 実施の形態５の電力供給装置５００の詳細な回路構成を示す図である。 実施の形態５の電力供給装置５００の駆動パターンを示す図である

以下、本発明の電力供給装置、及び、電子装置を適用した実施の形態について説明する。

実施の形態の電力供給装置について説明する前に、まず、図１乃至図３を用いて、比較例の電力供給装置の問題点について説明する。

図１は、比較例の電力供給装置の回路構成を示す図である。

比較例の電力供給装置１は、パワースイッチ１０、２０、バッファ３０、４０、及びＰＭＵ（Power Management Unit）５０を含む。電力供給装置１は、高電圧ラインＶＤＤＨと低電圧ラインＶＤＤＬのいずれか一方から供給される電力を負荷回路６０に供給する装置である。一例として、高電圧ラインＶＤＤＨの出力電圧は１．２Ｖであり、低電圧ラインＶＤＤＬの出力電圧は０．６Ｖである。

パワースイッチ１０は、ソースが高電圧ラインＶＤＤＨに接続され、ゲートがバッファ３０の出力端子に接続され、ドレインが負荷回路６０に接続されるＰＭＯＳＦＥＴ（P-type Metal Oxide Silicon Field Effect Transistor）によって構築される。

パワースイッチ１０は、バッファ３０からゲートに入力される制御信号によってオンにされると、高電圧ラインＶＤＤＨから供給される高電圧電力を負荷回路６０に供給する。このため、パワースイッチ１０は、負荷回路６０の容量に応じた数のＰＭＯＳＦＥＴを有する。

パワースイッチ２０は、ソースが低電圧ラインＶＤＤＬに接続され、ゲートがバッファ４０の出力端子に接続され、ドレインが負荷回路６０に接続されるＰＭＯＳＦＥＴである。

パワースイッチ２０は、バッファ４０からゲートに入力される制御信号によってオンにされると、低電圧ラインＶＤＤＬから供給される低電圧電力を負荷回路６０に供給する。このため、パワースイッチ２０は、負荷回路６０の容量に応じた数のＰＭＯＳＦＥＴを有する。

バッファ３０は、入力端子がＰＭＵ５０の出力端子に接続され、出力端子がパワースイッチ１０のゲートに接続され、高電圧ラインＶＤＤＨと接地（グランド）の間に配設されるバッファである。

バッファ３０は、ＰＭＵ５０から入力される制御信号に応じて、高電圧ラインＶＤＤＨから出力される高電圧、又は、接地電圧をパワースイッチ１０のゲートに入力する。

バッファ４０は、入力端子がＰＭＵ５０の出力端子に接続され、出力端子がパワースイッチ２０のゲートに接続され、高電圧ラインＶＤＤＨと接地（グランド）の間に配設されるバッファである。

バッファ４０は、ＰＭＵ５０から入力される制御信号に応じて、高電圧ラインＶＤＤＨから出力される高電圧、又は、接地電圧をパワースイッチ２０のゲートに入力する。

ＰＭＵ（Power Management Unit）５０は、負荷回路６０の動作状態に応じて、負荷回路６０に電力供給を行うモードを切り替える。

負荷回路６０は、例えば、ＣＰＵ（Central Processing Unit：中央演算処理装置）又は、ＳＲＡＭ（Static Ramdom Access Memory）等の回路である。

なお、以下では、電力供給装置１の出力電圧をＶＤＤＶと称す。出力電圧ＶＤＤＶは、電力供給装置１から負荷回路６０に供給される電力の電圧である。

図２は、ＰＭＵ５０が切り替える電力供給モードを示す図である。

ＰＭＵ５０は、負荷回路６０の動作状態に応じて、ＶＤＤＨモード、ＶＤＤＬモード、又は電源遮断モードのいずれかの電力供給モードを選択する。負荷回路６０は、例えば、負荷回路６０の動作速度又は使用状況等に応じて電力供給モードを選択する。

ＶＤＤＨモードは、電力供給装置１が高電圧ラインＶＤＤＨから供給される電力を負荷回路６０に供給するモードである。例えば、負荷回路６０が高速動作する場合等は、高電圧電力が必要になるため、ＰＭＵ５０はＶＤＤＨモードを選択する。

ＶＤＤＬモードは、電力供給装置１が低電圧ラインＶＤＤＬから供給される電力を負荷回路６０に供給するモードである。例えば、負荷回路６０が低速動作する場合等は、低電圧電力で足りるため、ＰＭＵ５０はＶＤＤＬモードを選択する。

電源遮断モードは、電力供給装置１が高電圧ラインＶＤＤＨ及び低電圧ラインＶＤＤＬのいずれからも電力を供給せずに、負荷回路６０への電力供給を遮断するモードである。例えば、負荷回路６０が動作しない場合は、負荷回路６０への電力供給が必要ないため、ＰＭＵ５０は電力遮断モードを選択する。

図３は、比較例の電力供給装置１の駆動パターンを示す図である。図３には、ＶＤＤＬモード、電源遮断モード、及びＶＤＤＨモードにおけるパワースイッチ２０の基板電圧Ｖｓｕｂ、電力供給装置１の出力電圧ＶＤＤＶ、及びパワースイッチ２０のゲート電圧Ｖｇａｔｅの関係を示す。

また、図３では、パワースイッチ１０、２０をそれぞれＰＳＷ１０、ＰＳＷ２０と記す。また、高電圧ラインＶＤＤＨから供給される電力の電圧をＶＤＤＨ、低電圧ラインＶＤＤＬから供給される電力の電圧をＶＤＤＬと記す。また、パワースイッチ１０、２０がともにオフのときの出力電圧ＶＤＤＶをＶＳＳと記す。

ＰＭＯＳＦＥＴによって構築されるパワースイッチ１０、２０は、それぞれ、ゲート電圧がＶＤＤＨのときはオフであり、ゲート電圧がＶＳＳのときはオンになるものとする。

図３に示すように、ＶＤＤＬモードでは、パワースイッチ１０がオフ、パワースイッチ２０がオンにされる。このため、基板電圧ＶｓｕｂはＶＤＤＨ、出力電圧ＶＤＤＶはＶＤＤＬ、ゲート電圧ＶｇａｔｅはＶＳＳである。

電源遮断モードでは、パワースイッチ１０、２０はともにオフにされるため、基板電圧ＶｓｕｂはＶＤＤＨ、出力電圧ＶＤＤＶはＶＳＳ、ゲート電圧ＶｇａｔｅはＶＤＤＨである。

ＶＤＤＨモードでは、パワースイッチ１０がオン、パワースイッチ２０がオフにされる。このため、基板電圧ＶｓｕｂはＶＤＤＨ、出力電圧ＶＤＤＶはＶＤＤＨ、ゲート電圧ＶｇａｔｅはＶＤＤＨである。

近年、ＬＳＩ（Large Scale Integrated circuit：大規模集積回路）のような半導体集積回路の消費電力が増え、低消費電力化への要求が強くなっている。

このため、上述のように負荷回路６０への電力供給ラインを高電圧ラインＶＤＤＨと低電圧ラインＶＤＤＬで切り替えるとともに、負荷回路６０のクロック周波数を切り替えることにより、負荷回路６０の低消費電力化を図るＤＶＦＳ（Dynamic Voltage and Frequency Scaling）が行われている。

ところで、電源遮断モードでは、パワースイッチ２０のゲート電圧ＶｇａｔｅはＶＤＤＨであり、出力電圧ＶＤＤＶはＶＳＳであるため、パワースイッチ２０のゲートとドレイン間にＶＤＤＨという高電圧がかかる。

また、ＶＤＤＬモードでパワースイッチ２０がオンになると、ゲート電圧ＶｇａｔｅがＶＳＳ、基板電圧ＶｓｕｂがＶＤＤＨになるため、パワースイッチ２０のゲートと基板の間にＶＤＤＨという高電圧がかかる。

このため、パワースイッチ２０がオフになる電源遮断モードでは、ＴＤＤＢ（TimeDependent Dielectric Breakdown：経時的絶縁膜破壊）によりパワースイッチ２０が劣化する虞がある。また、パワースイッチ２０がオンになるＶＤＤＬモードでは、ＮＢＴＩ（Negative Bias Temperature Instability：負バイアス温度不安定性）によりパワースイッチ２０が劣化する虞がある。

ここで、パワースイッチ１０には、パワースイッチ２０よりも高い電圧がかかるため、一般的に、パワースイッチ１０はパワースイッチ２０よりもＴＤＤＢ又はＮＢＴＩによる劣化が生じやすい。

しかしながら、最近のアプリケーションでは、例えばＤＶＦＳにおいて、低電圧ラインＶＤＤＬに接続されるパワースイッチ２０を、高電圧ラインＶＤＤＨに接続されるパワースイッチ１０よりも長い期間にわたってオンにすることがある。

このように、パワースイッチ２０をパワースイッチ１０よりも長期間にわたってオンにする場合は、パワースイッチ２０のＮＢＴＩによる劣化がパワースイッチ１０と同程度になる虞がある。

例えば、高電圧ラインＶＤＤＨの出力電圧が１．２Ｖ、低電圧ラインの出力電圧が０．６Ｖである場合において、パワースイッチ２０がオンで、パワースイッチ１０がオフであるには、パワースイッチ２０を０．６Ｖという極めて低い電圧で動作させることになる。

この動作領域では、パワースイッチ２０のオン電流（又はオフ電流）は、パワースイッチ２０のＰＭＯＳＦＥＴの閾値電圧Ｖｔｈの影響を強く受けるようになり、指数関数的に変化する。

また、基板バイアス効果によってパワースイッチ２０のボディバイアスがバックゲートにかかることによって、閾値電圧Ｖｔｈがさらに高くなるため、パワースイッチ２０のオン電流は、閾値Ｖｔｈの劣化（上昇）による影響をさらに被ることになる。

このため、パワースイッチ２０の経時劣化による閾値電圧Ｖｔｈのシフトの影響は、無視できなくなる。

一方、パワースイッチ１０に関しては、高電圧ＶＤＤＨ＝１．２Ｖで動作させるために、閾値電圧Ｖｔｈのシフトによるオン電流、オフ電流への影響は、パワースイッチ２０に比べて少ない。

携帯機器のようにバッテリ駆動される電子装置向けの電力供給装置では、電源遮断モード及びＶＤＤＬモードで動作させる時間が長くなる傾向があるため、ＴＤＤＢ、ＮＢＴＩによるパワースイッチ２０の劣化の問題は、重要な問題であるといえる。

また、図１の電力供給装置１において、太破線で示すように、バッファ４０を低電圧ラインＶＤＤＬに接続するとともに、パワースイッチ２０の基板部を低電圧ラインＶＤＤＬに接続することにより、パワースイッチ２０のゲートや基板部（ボディ層）にかかる電圧を下げることが考えられる。

しかしながら、バッファ４０を低電圧ラインＶＤＤＬに接続すると、パワースイッチ１０がオンでパワースイッチ２０がオフの場合に、出力電圧ＶＤＤＶが低電圧ラインＶＤＤＬよりも高い電圧になるために、パワースイッチ２０のソース端子とドレイン端子の役割が逆になる。つまり、パワースイッチ２０のソース端子は負荷回路６０に接続される端子、ドレイン端子は低電圧ラインＶＤＤＬに接続される端子となる。このために、パワースイッチ２０のゲート電圧Ｖｇａｔｅ＝ＶＤＤＬ、ゲート・ソース間電圧Ｖｇｓ≒−（ＶＤＤＨ−ＶＤＤＬ）、ソース・ドレイン間電圧Ｖｄｓ≒−（ＶＤＤＨ−ＶＤＤＬ）となる。

このため、パワースイッチ２０を通じて、電流が低電圧ラインＶＤＤＬに向けて逆流する。

また、パワースイッチ２０の基板部を低電圧ラインＶＤＤＬに接続すると、パワースイッチ１０をオン、パワースイッチ２０をオフにした状態で、パワースイッチ２０に逆方向電流が流れることになる。

従って、単にバッファ４０を低電圧ラインＶＤＤＬに接続するとともに、パワースイッチ２０の基板部を低電圧ラインＶＤＤＬに接続することは困難である。

以上のように、比較例の電力供給装置１では、ＴＤＤＢ、ＮＢＴＩ等によりパワースイッチ２０の劣化が進行する虞があるという問題があった。パワースイッチ２０の劣化が進行すると、電力供給装置１の信頼性が低下するという問題が生じる。

このため、以下で説明する実施の形態１乃至５では、信頼性を改善した電力供給装置、及び、電子装置を提供することを目的とする。以下、実施の形態１乃至５の電力供給装置、及び、電子装置について説明する。

＜実施の形態１＞
図４は、実施の形態１の電力供給装置を含む携帯電話端末機８０を示す図であり、（Ａ）は斜視透視図、（Ｂ）は携帯電話端末機８０に含まれる基板８４を示す図である。

図４（Ａ）に示すように、携帯電話端末機８０の筐体８１の外面には、表示部８２及び操作部８３が設けられており、筐体８１の内部には、破線で示す基板８４が収納されている。

筐体８１は、樹脂製又は金属製の筐体であり、表示部８２及び操作部８３を設置するための開口部を有する。表示部８２は、例えば、文字、数字、画像等を表示できる液晶パネルであればよい。また、操作部８３は、テンキーに加え、携帯電話端末機８０の機能を選択するための種々の選択キーを含む。なお、携帯電話端末機８０は、近接通信装置（赤外線通信装置、電子マネー用の通信装置等）又はカメラ等の付属装置を含んでもよい。

また、図４（Ｂ）に示す基板８４は、例えばＦＲ４（Flame Retardant type 4：ガラス布基材エポキシ樹脂基板）規格の基板であり、表面８４Ａには銅箔をパターニングすることにより配線部８５が形成されている。配線部８５は、電子機器の駆動に必要な各種信号の伝送経路となるものである。配線部８５は、例えば、レジストを用いたエッチング処理によってパターニングされている。

なお、図４（Ｂ）には、基板８４の表面に形成される配線部８５を示すが、基板８４は複数の配線部を有する積層基板であり、内層に電源用の配線部を含む。

基板８４には、携帯電話端末機８０で通話等の通信を行うために必要なアンテナ９１、ＲＦ通信部９２、ＤＡ (Digital to Analog)コンバータ９３、ベースバンド処理部９４、及びＣＰＵ（Central Processing Unit）チップ９５が実装されており、配線部８５によって接続されている。

基板８４として用いるＦＲ４は、一般に、複数の絶縁層を積層し、各絶縁層の間（層間）、積層構造の最上面、及び積層構造の最下面にパターニングされた銅箔を有する。基板８４は、配線部８５を形成でき、回路を搭載することのできる誘電体製の基板であれば、ＦＲ４以外の基板であってもよい。

アンテナ９１、ＲＦ通信部９２、ＤＡコンバータ９３、ベースバンド処理部９４、及びＣＰＵチップ９５は、例えば、半田ボールによって配線部８５に接続されることにより、基板８４に実装されている。

実施の形態１の電力供給装置は、例えば、ＣＰＵチップ９５に含まれ、ＣＰＵチップ９５内のＣＰＵコアのような負荷回路に電力を供給する。

ＣＰＵチップ９５で処理が行われた音声等の信号は、ベースバンド処理部９４でベースバンド処理が行われた後に、ＤＡコンバータ９３でアナログ信号に変換され、ＲＦ通信部９２で増幅処理とフィルタ処理等が行われた後に、アンテナ９１から放射される。

なお、携帯電話端末機８０及びＣＰＵチップ９５はそれぞれ電子装置の一例であり、基板８４は回路基板の一例である。

また、配線部８５は、電力損失が小さく、導電率が高い金属であれば銅（Ｃｕ）以外の金属（例えば、アルミニウム（Ａｌ）等）であってもよい。

なお、図４には、電子装置の一例として携帯電話端末機８０を示したが、電子装置は、携帯電話端末機８０に限定されず、例えば、スマートフォンの端末機、又は、ＰＣ（Personal Computer）等であってもよい。

図５は、実施の形態１の電力供給装置の回路構成を示す図である。

実施の形態１の電力供給装置１００は、パワースイッチ１０、２０、バッファ３０、ゲート電圧切替回路１４０、及びＰＭＵ１５０を含む。

これらの構成要素のうち、比較例の電力供給装置１（図１参照）の構成要素と同様の構成要素には同一符号を付し、その説明を省略する。

なお、パワースイッチ１０、２０は、それぞれ、第１トランジスタ、第２トランジスタの一例である。パワースイッチ１０は、主経路が高電圧ラインＶＤＤＨと接地との間に接続され、制御端子（ゲート）がバッファ３０に接続されている。パワースイッチ２０は、主経路が低電圧ラインＶＤＤＬと接地との間に接続され、制御端子（ゲート）がゲート電圧切替回路１４０に接続されている。

ゲート電圧切替回路１４０は、高電圧ラインＶＤＤＨ及び低電圧ラインＶＤＤＬに接続されており、ＰＭＵ１５０から入力される制御信号に基づき、高電圧ラインＶＤＤＨ又は低電圧ラインＶＤＤＬのいずれか一方から供給される電圧をパワースイッチ２０のゲートに入力する。ゲート電圧切替回路１４０は、電圧切替回路の一例である。

ゲート電圧切替回路１４０は、ＶＤＤＬモードで接地電圧を出力し、ＶＤＤＨモードで高電圧ラインＶＤＤＨから供給される電圧を出力する点は比較例のバッファ４０と同様であるが、電源遮断モードで低電圧ラインＶＤＤＬから供給される電圧を出力する点が比較例のバッファ４０と異なる。

ＰＭＵ１５０は、バッファ３０とゲート電圧切替回路１４０に制御信号を入力する。ＰＭＵ１５０がバッファ３０に入力する制御信号Ｑｍｇｈは、比較例のＰＭＵ５０（図１参照）がバッファ３０に入力する制御信号と同様である。ＰＭＵ１５０は、制御部の一例である。

ＰＭＵ１５０は、ゲート電圧切替回路１４０がＶＤＤＬモードで接地電圧を出力し、ＶＤＤＨモードで高電圧ラインＶＤＤＨから供給される電圧を出力し、電源遮断モードで低電圧ラインＶＤＤＬから供給される電圧を出力するように、ゲート電圧切替回路１４０に制御信号を入力する。ＰＭＵ１５０は、例えば、シーケンサで構築することができる。

次に、図６を用いて、実施の形態１の電力供給装置１００の具体的な回路構成について説明する。

図６は、実施の形態１の電力供給装置１００の詳細な回路構成を示す図である。図６は、図５に示すゲート電圧切替回路１４０を例示的な具体的な回路に置き換えた図である。

電力供給装置１００のゲート電圧切替回路１４０は、ＰＭＯＳＦＥＴ１４１、１４２、及びＮＭＯＳＦＥＴ（N-type Metal Oxide Silicon Field Effect Transistor）１４３を有する。

ＰＭＯＳＦＥＴ１４１、１４２、及びＮＭＯＳＦＥＴ１４３のゲートは、ＰＭＵ１５０に接続されている。

ＰＭＯＳＦＥＴ１４１は、ソースが高電圧ラインＶＤＤＨに接続され、ドレインがパワースイッチ２０のゲートに接続される。

ＰＭＯＳＦＥＴ１４２は、スイッチ素子の一例であり、ソースが低電圧ラインＶＤＤＬに接続され、ドレインがパワースイッチ２０のゲートに接続される。ＰＭＯＳＦＥＴ１４２は、主経路が低電圧ラインＶＤＤＬとパワースイッチ２０のゲートの間に接続され、制御端子（ゲート）がＰＭＵ１５０に接続されている。

ＮＭＯＳＦＥＴ１４３は、ソースが接地され、ドレインがパワースイッチ２０のゲートに接続される。

ＰＭＵ１５０は、ＰＭＯＳＦＥＴ１４１、１４２、及びＮＭＯＳＦＥＴ１４３のゲートに、それぞれ、制御信号Ｑｍｇｌｈ、Ｑｍｇｌｌ、及びＱｍｇｌｓを入力する。

このような電力供給装置１００は、負荷回路６０とともに、１つの半導体集積回路で実現することができる。なお、電力供給装置１００は、負荷回路６０とは別の半導体集積回路として構築されてもよい。また、負荷回路６０は、半導体集積回路ではなくてもよい。

次に、図７を用いて、実施の形態１の電力供給装置１００の駆動パターンについて説明する。

図７は、実施の形態１の電力供給装置１００の駆動パターンを示す図である。

図７には、ＶＤＤＬモード、電源遮断モード、及びＶＤＤＨモードにおけるパワースイッチ１０、２０のオン／オフ、制御信号Ｑｍｇｈ、Ｑｍｇｌｈ、Ｑｍｇｌｌ、及びＱｍｇｌｓを示す。

また、図７には、さらに、パワースイッチ２０の基板電圧Ｖｓｕｂ、電力供給装置１００の出力電圧ＶＤＤＶ、及びパワースイッチ２０のゲート電圧Ｖｇａｔｅを示す。

図７では、パワースイッチ１０、２０をそれぞれＰＳＷ１０、ＰＳＷ２０と記す。また、高電圧ラインＶＤＤＨから供給される電力の電圧をＶＤＤＨ、低電圧ラインＶＤＤＬから供給される電力の電圧をＶＤＤＬと記す。また、接地電位と、パワースイッチ１０、２０がともにオフのときの出力電圧ＶＤＤＶとをともにＶＳＳと記す。

ＶＤＤＬモードでは、ＰＭＵ１５０は、ＱｍｇｈをＶＤＤＨ、ＱｍｇｌｌをＶＤＤＨ、ＱｍｇｌｈをＶＤＤＨ、ＱｍｇｌｓをＶＤＤＨにする。

ＱｍｇｈがＶＤＤＨになることによりパワースイッチ１０がオフ、ＱｍｇｌｌがＶＤＤＨになることによりＰＭＯＳＦＥＴ１４２がオフになる。また、ＱｍｇｌｈがＶＤＤＨになることによりＰＭＯＳＦＥＴ１４１がオフ、ＱｍｇｌｓがＶＤＤＨになることによりＮＭＯＳＦＥＴ１４３がオンになる。

ＮＭＯＳＦＥＴ１４３がオンになると、パワースイッチ２０のゲート電圧ＶｇａｔｅがＶＳＳになり、パワースイッチ２０がオンになる。これにより、電力供給装置１００の出力電圧ＶＤＤＶがＶＤＤＬになり、ＶＤＤＬモードになる。このとき、パワースイッチ２０の基板電圧ＶｓｕｂはＶＤＤＨである。

電源遮断モードでは、ＰＭＵ１５０は、ＱｍｇｈをＶＤＤＨ、ＱｍｇｌｌをＶＳＳ、ＱｍｇｌｈをＶＤＤＨ、ＱｍｇｌｓをＶＳＳにする。

ＱｍｇｈがＶＤＤＨになることによりパワースイッチ１０がオフ、ＱｍｇｌｌがＶＳＳになることによりＰＭＯＳＦＥＴ１４２がオンになる。また、ＱｍｇｌｈがＶＤＤＨになることによりＰＭＯＳＦＥＴ１４１がオフ、ＱｍｇｌｓがＶＳＳになることによりＮＭＯＳＦＥＴ１４３がオフになる。

ＰＭＯＳＦＥＴ１４２がオンになると、パワースイッチ２０のゲート電圧ＶｇａｔｅがＶＤＤＬになり、パワースイッチ２０がオフになる。このとき、パワースイッチ１０及びパワースイッチ２０の両方がオフであるため、電力供給装置１００の出力電圧ＶＤＤＶはＶＳＳになり、電源遮断モードになる。なお、パワースイッチ２０の基板電圧ＶｓｕｂはＶＤＤＨである。

ＶＤＤＨモードでは、ＰＭＵ１５０は、ＱｍｇｈをＶＳＳ、ＱｍｇｌｌをＶＤＤＨ、ＱｍｇｌｈをＶＳＳ、ＱｍｇｌｓをＶＳＳにする。

ＱｍｇｈがＶＳＳになることによりパワースイッチ１０がオン、ＱｍｇｌｌがＶＤＤＨになることによりＰＭＯＳＦＥＴ１４２がオフになる。また、ＱｍｇｌｈがＶＳＳになることによりＰＭＯＳＦＥＴ１４１がオン、ＱｍｇｌｓがＶＳＳになることによりＮＭＯＳＦＥＴ１４３がオフになる。

ＰＭＯＳＦＥＴ１４１がオンになると、パワースイッチ２０のゲート電圧ＶｇａｔｅがＶＤＤＨになり、パワースイッチ２０がオフになる。このとき、パワースイッチ１０がオンであるため、電力供給装置１００の出力電圧ＶＤＤＶはＶＤＤＨになり、ＶＤＤＨモードになる。なお、パワースイッチ２０の基板電圧ＶｓｕｂはＶＤＤＨである。

以上のように、実施の形態１の電力供給装置１００によれば、電源遮断モードにおけるパワースイッチ２０のゲート電圧ＶｇａｔｅをＶＤＤＬにすることができる。

ここで、比較例の電力供給装置１では電源遮断モードにおけるパワースイッチ２０のゲート電圧ＶｇａｔｅはＶＤＤＨであるため、実施の形態１によれば、電源遮断モードにおけるパワースイッチ２０のゲート電圧ＶｇａｔｅをＶＤＤＨからＶＤＤＬに低下させることができる。実施の形態１では、ＶＤＤＨは１．２Ｖであり、ＶＤＤＬは０．６Ｖである。

従って、実施の形態１の電力供給装置１００によれば、電源遮断モードにおけるパワースイッチ２０のゲート電圧Ｖｇａｔｅを低下させることにより、パワースイッチ２０をオフにしているときのゲート・ドレイン間の電圧を低減することができる。

このため、パワースイッチ２０におけるＴＤＤＢによる劣化を抑制することができる。これは、電源遮断モードにおいて、パワースイッチ２０の電界ストレスを低減したことによって得られる効果である。

以上、実施の形態１によれば、電源遮断モードにおけるパワースイッチ２０のゲート電圧Ｖｇａｔｅを低減することにより、信頼性を改善した電力供給装置１００を提供することができる。

なお、以上では、図５に示すゲート電圧切替回路１４０が図６に示すＰＭＯＳＦＥＴ１４１、１４２、及びＮＭＯＳＦＥＴ１４３によって構築される形態について説明したが、同様の動作を行う回路であれば、ゲート電圧切替回路１４０の回路構成は他の構成であってもよい。

＜実施の形態２＞
図８は、実施の形態２の電力供給装置の回路構成を示す図である。

実施の形態２の電力供給装置２００は、パワースイッチ１０、２０、バッファ３０、４０、ＰＭＵ２５０、及び基板電圧切替回路２６０を含む。

これらの構成要素のうち、比較例の電力供給装置１（図１参照）の構成要素と同様の構成要素には同一符号を付し、その説明を省略する。

基板電圧切替回路２６０は、高電圧ラインＶＤＤＨ及び低電圧ラインＶＤＤＬに接続されており、ＰＭＵ２５０から入力される制御信号に基づき、高電圧ラインＶＤＤＨ又は低電圧ラインＶＤＤＬのいずれか一方から供給される電圧をパワースイッチ２０の基板（ボディ層）に入力する。基板電圧切替回路２６０によってパワースイッチ２０の基板（ボディ層）に入力される電圧により、パワースイッチ２０の基板電圧Ｖｓｕｂが決定する。

基板電圧切替回路２６０は、ＶＤＤＬモード及び電源遮断モードで低電圧ラインＶＤＤＬから供給される電圧を出力し、ＶＤＤＨモードで高電圧ラインＶＤＤＨから供給される電圧を出力する。

ＰＭＵ２５０は、バッファ３０、４０と基板電圧切替回路２６０に制御信号を入力する。ＰＭＵ２５０は、バッファ３０、４０にそれぞれ制御信号Ｑｍｇｈ、Ｑｍｇｌを入力する。

ＰＭＵ２５０は、基板電圧切替回路２６０がＶＤＤＬモード及び電源遮断モードで低電圧ラインＶＤＤＬから供給される電圧を出力し、ＶＤＤＨモードで高電圧ラインＶＤＤＨから供給される電圧を出力するように、基板電圧切替回路２６０に制御信号を入力する。

次に、図９を用いて、実施の形態２の電力供給装置２００の具体的な回路構成について説明する。

図９は、実施の形態２の電力供給装置２００の詳細な回路構成を示す図である。図９は、図８に示す基板電圧切替回路２６０を例示的な具体的な回路に置き換えた図である。

電力供給装置２００の基板電圧切替回路２６０は、ＰＭＯＳＦＥＴ２６１、２６２を有する。基板電圧切替回路２６０は、電圧切替回路の一例である。

ＰＭＯＳＦＥＴ２６１及び２６２は、ゲートがＰＭＵ２５０に接続されており、それぞれ、制御信号Ｑｍｇｌｈ、Ｑｍｇｌｌが入力される。

ＰＭＯＳＦＥＴ２６１は、ソースが高電圧ラインＶＤＤＨに接続されており、ドレインがパワースイッチ２０の基板（ボディ層）に接続されている。

ＰＭＯＳＦＥＴ２６２は、ソースが低電圧ラインＶＤＤＬに接続されており、ドレインがパワースイッチ２０の基板（ボディ層）に接続されている。ＰＭＯＳＦＥＴ２６２は、スイッチ素子の一例である。ＰＭＯＳＦＥＴ２６２は、主経路が低電圧ラインＶＤＤＬとパワースイッチ２０の基板（ボディ層）の間に接続され、制御端子（ゲート）がＰＭＵ２５０に接続されている。

次に、図１０を用いて、実施の形態２の電力供給装置２００の駆動パターンについて説明する。

図１０は、実施の形態２の電力供給装置２００の駆動パターンを示す図である。

図１０には、ＶＤＤＬモード、電源遮断モード、及びＶＤＤＨモードにおけるパワースイッチ１０、２０のオン／オフ、制御信号Ｑｍｇｈ、Ｑｍｇｌ、Ｑｍｂｌｈ、及びＱｍｂｌｌを示す。

また、図１０には、さらに、パワースイッチ２０の基板電圧Ｖｓｕｂ、電力供給装置２００の出力電圧ＶＤＤＶ、及びパワースイッチ２０のゲート電圧Ｖｇａｔｅを示す。

図１０では、パワースイッチ１０、２０をそれぞれＰＳＷ１０、ＰＳＷ２０と記す。また、高電圧ラインＶＤＤＨから供給される電力の電圧をＶＤＤＨ、低電圧ラインＶＤＤＬから供給される電力の電圧をＶＤＤＬと記す。また、接地電位と、パワースイッチ１０、２０がともにオフのときの出力電圧ＶＤＤＶとをともにＶＳＳと記す。

ＶＤＤＬモードでは、ＰＭＵ２５０は、ＱｍｇｈをＶＤＤＨ、ＱｍｇｌをＶＳＳ、ＱｍｂｌｈをＶＤＤＨ、ＱｍｂｌｌをＶＳＳにする。

ＱｍｇｈがＶＤＤＨになることによりパワースイッチ１０がオフになる。ＱｍｇｌがＶＳＳになることによりパワースイッチ２０のゲート電圧ＶｇａｔｅがＶＳＳになりパワースイッチ２０がオンになる。また、ＱｍｂｌｈがＶＤＤＨになることによりＰＭＯＳＦＥＴ２６１がオフ、ＱｍｂｌｌがＶＳＳになることによりＰＭＯＳＦＥＴ２６２がオンになる。

ＰＭＯＳＦＥＴ２６２がオンになると、パワースイッチ２０の基板電圧ＶｓｕｂがＶＤＤＬになる。また、パワースイッチ２０がオンになることにより、電力供給装置２００の出力電圧ＶＤＤＶはＶＤＤＬになり、ＶＤＤＬモードになる。

電源遮断モードでは、ＰＭＵ２５０は、ＱｍｇｈをＶＤＤＨ、ＱｍｇｌをＶＤＤＨ、ＱｍｂｌｈをＶＤＤＨ、ＱｍｂｌｌをＶＳＳにする。

ＱｍｇｈがＶＤＤＨになることによりパワースイッチ１０がオフになる。ＱｍｇｌがＶＤＤＨになることによりパワースイッチ２０のゲート電圧ＶｇａｔｅがＶＤＤＨになりパワースイッチ２０がオフになる。また、ＱｍｂｌｈがＶＤＤＨになることによりＰＭＯＳＦＥＴ２６１がオフ、ＱｍｂｌｌがＶＳＳになることによりＰＭＯＳＦＥＴ２６２がオンになる。

ＰＭＯＳＦＥＴ２６２がオンになると、パワースイッチ２０の基板電圧ＶｓｕｂがＶＤＤＬになる。また、パワースイッチ１０及びパワースイッチ２０の両方がオフであるため、電力供給装置２００の出力電圧ＶＤＤＶはＶＳＳになり、電源遮断モードになる。

ＶＤＤＨモードでは、ＰＭＵ２５０は、ＱｍｇｈをＶＳＳ、ＱｍｇｌをＶＤＤＨ、ＱｍｂｌｈをＶＳＳ、ＱｍｂｌｌをＶＤＤＨにする。

ＱｍｇｈがＶＳＳになることによりパワースイッチ１０がオンになる。ＱｍｇｌがＶＤＤＨになることによりパワースイッチ２０のゲート電圧ＶｇａｔｅがＶＤＤＨになりパワースイッチ２０がオフになる。また、ＱｍｂｌｈがＶＳＳになることによりＰＭＯＳＦＥＴ２６１がオン、ＱｍｂｌｌがＶＤＤＨになることによりＰＭＯＳＦＥＴ２６２がオフになる。

パワースイッチ１０がオンになることにより電力供給装置２００の出力電圧ＶＤＤＶがＶＤＤＨになる。また、ＰＭＯＳＦＥＴ２６１がオンになると、パワースイッチ２０の基板電圧ＶｓｕｂがＶＤＤＨになる。以上により、ＶＤＤＨモードになる。

以上のように、実施の形態２の電力供給装置２００によれば、ＶＤＤＬモード及び電源遮断モードにおけるパワースイッチ２０の基板電圧ＶｓｕｂをＶＤＤＬにすることができる。

ここで、比較例の電力供給装置１ではＶＤＤＬモード及び電源遮断モードにおけるパワースイッチ２０の基板電圧ＶｓｕｂはＶＤＤＨである。このため、実施の形態２によれば、ＶＤＤＬモード及び電源遮断モードにおけるパワースイッチ２０の基板電圧ＶｓｕｂをＶＤＤＨからＶＤＤＬに低下させることができる。実施の形態２では、ＶＤＤＨは１．２Ｖであり、ＶＤＤＬは０．６Ｖである。

従って、実施の形態２の電力供給装置２００によれば、ＶＤＤＬモードにおけるパワースイッチ２０の基板電圧Ｖｓｕｂを低下させることにより、パワースイッチ２０をオンにしているときのゲート・基板間の電圧を低減することができる。この結果、パワースイッチ２０の絶縁層に印加される電界が減少して、絶縁層の界面準位が増加しにくくなる。

これにより、ＶＤＤＬモードにおいて、パワースイッチ２０におけるＮＢＴＩによる劣化を抑制することができる。これは、ＶＤＤＬモードにおいて、パワースイッチ２０の電界ストレスを低減したことによって得られる効果である。

また、実施の形態２の電力供給装置２００によれば、電源遮断モードにおけるパワースイッチ２０の基板電圧Ｖｓｕｂを低下させることにより、パワースイッチ２０をオフにしているときのゲート・基板間の電圧を低減することができる。

これにより、電源遮断モードにおいて、パワースイッチ２０におけるＴＤＤＢによる劣化を抑制することができる。これは、電源遮断モードにおいて、パワースイッチ２０の電界ストレスを低減したことによって得られる効果である。

以上、実施の形態２によれば、ＶＤＤＬモード及び電源遮断モードにおけるパワースイッチ２０の基板電圧Ｖｓｕｂを低減することにより、信頼性を改善した電力供給装置２００を提供することができる。

なお、以上では、図８に示す基板電圧切替回路２６０が図９に示すＰＭＯＳＦＥＴ２６１、２６によって構築される形態について説明したが、同様の動作を行う回路であれば、基板電圧切替回路２６０の回路構成は他の構成であってもよい。

＜実施の形態３＞
図１１は、実施の形態３の電力供給装置の回路構成を示す図である。

実施の形態３の電力供給装置３００は、パワースイッチ１０、２０、バッファ３０、ゲート電圧切替回路１４０、基板電圧切替回路２６０、及びＰＭＵ３５０を含む。

これらの構成要素のうち、比較例の電力供給装置１（図１参照）、実施の形態１の電力供給装置１００（図５参照）、及び実施の形態２の電力供給装置２００（図８参照）の構成要素と同様の構成要素には同一符号を付し、その説明を省略する。

ゲート電圧切替回路１４０は、ＰＭＵ３５０から入力される制御信号に基づき、高電圧ラインＶＤＤＨ又は低電圧ラインＶＤＤＬのいずれか一方から供給される電圧をパワースイッチ２０のゲートに入力する。

基板電圧切替回路２６０は、ＰＭＵ３５０から入力される制御信号に基づき、高電圧ラインＶＤＤＨ又は低電圧ラインＶＤＤＬのいずれか一方から供給される電圧をパワースイッチ２０の基板（ボディ層）に入力する。基板電圧切替回路２６０によってパワースイッチ２０の基板（ボディ層）に入力される電圧により、パワースイッチ２０の基板電圧Ｖｓｕｂが決定する。

ＰＭＵ３５０は、バッファ３０、ゲート電圧切替回路１４０、及び基板電圧切替回路２６０に制御信号を入力する。

ＰＭＵ３５０は、ゲート電圧切替回路１４０がＶＤＤＬモードで接地電圧を出力し、ＶＤＤＨモードで高電圧ラインＶＤＤＨから供給される電圧を出力し、電源遮断モードで低電圧ラインＶＤＤＬから供給される電圧を出力するように、ゲート電圧切替回路１４０に制御信号を入力する。

また、ＰＭＵ３５０は、基板電圧切替回路２６０がＶＤＤＬモード及び電源遮断モードで低電圧ラインＶＤＤＬから供給される電圧を出力し、ＶＤＤＨモードで高電圧ラインＶＤＤＨから供給される電圧を出力するように、基板電圧切替回路２６０に制御信号を入力する。

次に、図１２を用いて、実施の形態３の電力供給装置３００の具体的な回路構成について説明する。

図１２は、実施の形態３の電力供給装置３００の詳細な回路構成を示す図である。図１２は、図１１に示すゲート電圧切替回路１４０を例示的な具体的な回路に置き換えた図である。

電力供給装置３００のゲート電圧切替回路１４０は、ＰＭＯＳＦＥＴ１４１、１４２、及びＮＭＯＳＦＥＴ１４３を有する。これらは、実施の形態１のゲート電圧切替回路１４０のＰＭＯＳＦＥＴ１４１、１４２、及びＮＭＯＳＦＥＴ１４３と同様である。

ＰＭＵ３５０は、ＰＭＯＳＦＥＴ１４１、１４２、及びＮＭＯＳＦＥＴ１４３のゲートに、それぞれ、制御信号Ｑｍｇｌｈ、Ｑｍｇｌｌ、及びＱｍｇｌｓを入力する。

電力供給装置３００の基板電圧切替回路２６０は、ＰＭＯＳＦＥＴ２６１、２６２を有する。ＰＭＯＳＦＥＴ２６１及び２６２は、ゲートがＰＭＵ３５０に接続されており、それぞれ、制御信号Ｑｍｇｌｈ、Ｑｍｇｌｌが入力される。

ＰＭＯＳＦＥＴ２６１、２６２は、実施の形態２の基板電圧切替回路２６０のＰＭＯＳＦＥＴ２６１、２６２と同様である。

なお、ＰＭＯＳＦＥＴ１４２は、第１スイッチ素子の一例であり、ＰＭＯＳＦＥＴ２６２は、第２スイッチ素子の一例である。ＰＭＯＳＦＥＴ１４２は、主経路が低電圧ラインＶＤＤＬとパワースイッチ２０のゲートの間に接続され、制御端子（ゲート）がＰＭＵ３５０に接続されている。ＰＭＯＳＦＥＴ２６２は、主経路が低電圧ラインＶＤＤＬとパワースイッチ２０の基板（ボディ層）の間に接続され、制御端子（ゲート）がＰＭＵ３５０に接続されている。

次に、図１３を用いて、実施の形態３の電力供給装置３００の駆動パターンについて説明する。

図１３は、実施の形態３の電力供給装置３００の駆動パターンを示す図である。

図１３には、ＶＤＤＬモード、電源遮断モード、及びＶＤＤＨモードにおけるパワースイッチ１０、２０のオン／オフ、制御信号Ｑｍｇｈ、Ｑｍｇｌｌ、Ｑｍｇｌｈ、Ｑｍｇｌｓ、Ｑｍｂｌｈ、及びＱｍｂｌｌを示す。

また、図１３には、さらに、パワースイッチ２０の基板電圧Ｖｓｕｂ、電力供給装置３００の出力電圧ＶＤＤＶ、及びパワースイッチ２０のゲート電圧Ｖｇａｔｅを示す。

図１３では、パワースイッチ１０、２０をそれぞれＰＳＷ１０、ＰＳＷ２０と記す。また、高電圧ラインＶＤＤＨから供給される電力の電圧をＶＤＤＨ、低電圧ラインＶＤＤＬから供給される電力の電圧をＶＤＤＬと記す。また、接地電位と、パワースイッチ１０、２０がともにオフのときの出力電圧ＶＤＤＶとをともにＶＳＳと記す。

ＶＤＤＬモードでは、ＰＭＵ３５０は、ＱｍｇｈをＶＤＤＨ、ＱｍｇｌｌをＶＤＤＨ、ＱｍｇｌｈをＶＤＤＨ、ＱｍｇｌｓをＶＤＤＨ、ＱｍｂｌｈをＶＤＤＨ、ＱｍｂｌｌをＶＳＳにする。

ＱｍｇｈがＶＤＤＨになることによりパワースイッチ１０がオフになる。ＱｍｇｌｌがＶＤＤＨになることによりＰＭＯＳＦＥＴ１４２がオフになる。ＱｍｇｌｈがＶＤＤＨになることによりＰＭＯＳＦＥＴ１４１がオフになる。ＱｍｇｌｓがＶＤＤＨになることによりＮＭＯＳＦＥＴ１４３がオンになる。これによりパワースイッチ２０のゲート電圧ＶｇａｔｅがＶＳＳになり、パワースイッチ２０がオンになる。

また、ＱｍｂｌｈがＶＤＤＨになることによりＰＭＯＳＦＥＴ２６１がオフになる。ＱｍｂｌｌがＶＳＳになることによりＰＭＯＳＦＥＴ２６２がオンになり、パワースイッチ２０の基板電圧ＶｓｕｂがＶＤＤＬになる。

パワースイッチ２０がオンであるため、電力供給装置３００の出力電圧ＶＤＤＶはＶＤＤＬになり、ＶＤＤＬモードになる。

電源遮断モードでは、ＰＭＵ３５０は、ＱｍｇｈをＶＤＤＨ、ＱｍｇｌｌをＶＳＳ、ＱｍｇｌｈをＶＤＤＨ、ＱｍｇｌｓをＶＳＳ、ＱｍｂｌｈをＶＤＤＨ、ＱｍｂｌｌをＶＳＳにする。

ＱｍｇｈがＶＤＤＨになることによりパワースイッチ１０がオフになる。ＱｍｇｌｌがＶＳＳになることによりＰＭＯＳＦＥＴ１４２がオンになる。ＱｍｇｌｈがＶＤＤＨになることによりＰＭＯＳＦＥＴ１４１がオフになる。ＱｍｇｌｓがＶＳＳになることによりＮＭＯＳＦＥＴ１４３がオフになる。パワースイッチ２０のゲート電圧ＶｇａｔｅはＶＤＤＬになるため、パワースイッチ２０はオフになる。

また、ＱｍｂｌｈがＶＤＤＨになることによりＰＭＯＳＦＥＴ２６１がオフになる。ＱｍｂｌｌがＶＳＳになることによりＰＭＯＳＦＥＴ２６２がオンになり、パワースイッチ２０の基板電圧ＶｓｕｂがＶＤＤＬになる。

パワースイッチ１０及びパワースイッチ２０の両方がオフであるため、電力供給装置３００の出力電圧ＶＤＤＶはＶＳＳになり、電源遮断モードになる。

ＶＤＤＨモードでは、ＰＭＵ３５０は、ＱｍｇｈをＶＳＳ、ＱｍｇｌｌをＶＤＤＨ、ＱｍｇｌｈをＶＳＳ、ＱｍｇｌｓをＶＳＳ、ＱｍｂｌｈをＶＳＳ、ＱｍｂｌｌをＶＤＤＨにする。

ＱｍｇｈがＶＳＳになることによりパワースイッチ１０がオンになる。ＱｍｇｌｌがＶＤＤＨになることによりＰＭＯＳＦＥＴ１４２がオフになる。ＱｍｇｌｈがＶＳＳになることによりＰＭＯＳＦＥＴ１４１がオンになる。ＱｍｇｌｓがＶＳＳになることによりＮＭＯＳＦＥＴ１４３がオフになる。これによりパワースイッチ２０のゲート電圧ＶｇａｔｅがＶＤＤＨになり、パワースイッチ２０がオフになる。

また、ＱｍｂｌｈがＶＳＳになることによりＰＭＯＳＦＥＴ２６１がオンになり、ＱｍｂｌｌがＶＤＤＨになることによりＰＭＯＳＦＥＴ２６２がオフになる。これにより、パワースイッチ２０の基板電圧ＶｓｕｂがＶＤＤＨになる。

パワースイッチ１０がオンであるため、電力供給装置３００の出力電圧ＶＤＤＶはＶＤＤＨになり、ＶＤＤＨモードになる。

以上のように、実施の形態３の電力供給装置３００によれば、ＶＤＤＬモード及び電源遮断モードにおけるパワースイッチ２０の基板電圧ＶｓｕｂをＶＤＤＬに低減できるとともに、電源遮断モードにおけるパワースイッチ２０のゲート電圧ＶｇａｔｅをＶＤＤＬに低減できる。

ここで、比較例の電力供給装置１ではＶＤＤＬモード及び電源遮断モードにおけるパワースイッチ２０の基板電圧ＶｓｕｂはＶＤＤＨである。このため、実施の形態３によれば、ＶＤＤＬモード及び電源遮断モードにおけるパワースイッチ２０の基板電圧ＶｓｕｂをＶＤＤＨからＶＤＤＬに低下させることができる。実施の形態３では、ＶＤＤＨは１．２Ｖであり、ＶＤＤＬは０．６Ｖである。

従って、実施の形態３の電力供給装置３００によれば、ＶＤＤＬモードにおけるパワースイッチ２０の基板電圧Ｖｓｕｂを低下させることにより、パワースイッチ２０をオンにしているときのゲート・基板間の電圧を低減することができる。この結果、パワースイッチ２０がオンのときに、パワースイッチ２０の絶縁層に印加される電界が減少して、絶縁層の界面準位が増加しにくくなる。

これにより、ＶＤＤＬモードにおいて、パワースイッチ２０におけるＮＢＴＩによる劣化を抑制することができる。これは、ＶＤＤＬモードにおいて、パワースイッチ２０の電界ストレスを低減したことによって得られる効果である。

また、実施の形態３の電力供給装置３００によれば、電源遮断モードにおけるパワースイッチ２０の基板電圧Ｖｓｕｂを低下させることにより、パワースイッチ２０をオフにしているときのゲート・基板間の電圧を低減することができる。

これにより、電源遮断モードにおいて、パワースイッチ２０におけるＴＤＤＢによる劣化を抑制することができる。これは、電源遮断モードにおいて、パワースイッチ２０の電界ストレスを低減したことによって得られる効果である。

また、比較例の電力供給装置１では電源遮断モードにおけるパワースイッチ２０のゲート電圧ＶｇａｔｅはＶＤＤＨであるため、実施の形態３によれば、電源遮断モードにおけるパワースイッチ２０のゲート電圧ＶｇａｔｅをＶＤＤＨからＶＤＤＬに低下させることができる。

従って、実施の形態３の電力供給装置３００によれば、電源遮断モードにおけるパワースイッチ２０のゲート電圧Ｖｇａｔｅを低下させることにより、パワースイッチ２０をオフにしているときのゲート・ドレイン間の電圧を低減することができる。

これにより、電源遮断モードにおいて、パワースイッチ２０におけるＴＤＤＢによる劣化を抑制することができる。これは、電源遮断モードにおいて、パワースイッチ２０の電界ストレスを低減したことによって得られる効果である。

以上、実施の形態３によれば、ＶＤＤＬモード及び電源遮断モードにおけるパワースイッチ２０の基板電圧Ｖｓｕｂと、電源遮断モードにおけるパワースイッチ２０のゲート電圧Ｖｇａｔｅとを低減することにより、信頼性を改善した電力供給装置３００を提供することができる。

なお、以上では、図１１に示すゲート電圧切替回路１４０及び基板電圧切替回路２６０が、それぞれ、図１２に示すＰＭＯＳＦＥＴ１４１、１４２、ＮＭＯＳＦＥＴ１４３、及び、ＰＭＯＳＦＥＴ２６１、２６２によって構築される形態について説明した。

しかしながら、同様の動作を行う回路であれば、ゲート電圧切替回路１４０及び／又は基板電圧切替回路２６０の回路構成は他の構成であってもよい。

＜実施の形態４＞
図１４は、実施の形態４の電力供給装置の回路構成を示す図である。

実施の形態４の電力供給装置４００は、パワースイッチ１０、２０、バッファ３０、ゲート電圧切替回路１４０、ＰＭＵ４５０、及び基板電圧切替回路４６０を含む。

これらの構成要素のうち、比較例の電力供給装置１（図１参照）、実施の形態１の電力供給装置１００（図５参照）、実施の形態２の電力供給装置２００（図８参照）、及び実施の形態３の電力供給装置３００（図１１参照）の構成要素と同様の構成要素には同一符号を付し、その説明を省略する。

ゲート電圧切替回路１４０は、ＰＭＵ４５０から入力される制御信号に基づき、高電圧ラインＶＤＤＨ又は低電圧ラインＶＤＤＬのいずれか一方から供給される電圧をパワースイッチ２０のゲートに入力する。

基板電圧切替回路４６０は、ＰＭＵ４５０から入力される制御信号に基づき、ＶＤＤＨモードにおいて、高電圧ラインＶＤＤＨから供給される電圧をパワースイッチ２０の基板（ボディ層）に入力する。

また、基板電圧切替回路４６０は、ＰＭＵ４５０から入力される制御信号に基づき、電源遮断モードにおいて、低電圧ラインＶＤＤＬから供給される電圧パワースイッチ２０の基板（ボディ層）に入力する。

また、基板電圧切替回路４６０は、ＰＭＵ４５０から入力される制御信号に基づき、ＶＤＤＬモードにおいて、低電圧ラインＶＤＤＬから供給される電圧を降圧してパワースイッチ２０の基板（ボディ層）に入力する。

このように、基板電圧切替回路４６０は、ＶＤＤＬモードにおいて、低電圧ラインＶＤＤＬから供給される電圧を降圧してパワースイッチ２０の基板（ボディ層）に入力する点が、実施の形態２、３の基板電圧切替回路２６０と異なる。

基板電圧切替回路４６０によってパワースイッチ２０の基板（ボディ層）に入力される電圧により、パワースイッチ２０の基板電圧Ｖｓｕｂが決定する。

ＰＭＵ４５０は、バッファ３０、ゲート電圧切替回路１４０、及び基板電圧切替回路４６０に制御信号を入力する。

ＰＭＵ４５０は、ゲート電圧切替回路１４０がＶＤＤＬモードで接地電圧を出力し、ＶＤＤＨモードで高電圧ラインＶＤＤＨから供給される電圧を出力し、電源遮断モードで低電圧ラインＶＤＤＬから供給される電圧を出力するように、ゲート電圧切替回路１４０に制御信号を入力する。

また、ＰＭＵ４５０は、基板電圧切替回路４６０が電源遮断モードで低電圧ラインＶＤＤＬから供給される電圧を出力し、ＶＤＤＨモードで高電圧ラインＶＤＤＨから供給される電圧を出力するように、基板電圧切替回路４６０に制御信号を入力する。

また、ＰＭＵ４５０は、基板電圧切替回路４６０がＶＤＤＬモードで低電圧ラインＶＤＤＬから供給される電圧を降圧して出力するように、基板電圧切替回路４６０に制御信号を入力する。

次に、図１５を用いて、実施の形態４の電力供給装置４００の具体的な回路構成について説明する。

図１５は、実施の形態４の電力供給装置４００の詳細な回路構成を示す図である。図１５は、図１４に示すゲート電圧切替回路１４０を例示的な具体的な回路に置き換えた図である。

電力供給装置４００のゲート電圧切替回路１４０は、ＰＭＯＳＦＥＴ１４１、１４２、及びＮＭＯＳＦＥＴ１４３を有する。これらは、実施の形態１、３のゲート電圧切替回路１４０のＰＭＯＳＦＥＴ１４１、１４２、及びＮＭＯＳＦＥＴ１４３と同様である。

ＰＭＵ４５０は、ＰＭＯＳＦＥＴ１４１、１４２、及びＮＭＯＳＦＥＴ１４３のゲートに、それぞれ、制御信号Ｑｍｇｌｈ、Ｑｍｇｌｌ、及びＱｍｇｌｓを入力する。

電力供給装置４００の基板電圧切替回路４６０は、ＰＭＯＳＦＥＴ４６１、４６２、４６３、及び分圧回路４６４を有する。ＰＭＯＳＦＥＴ４６１及び４６２は、ゲートがＰＭＵ４５０に接続されており、それぞれ、制御信号Ｑｍｇｌｈ、Ｑｍｇｌｌが入力される。

ＰＭＯＳＦＥＴ４６１、４６２は、実施の形態２、３の基板電圧切替回路２６０のＰＭＯＳＦＥＴ２６１、２６２と同様に、高電圧ラインＶＤＤＨ、低電圧ラインＶＤＤＬ、及びパワースイッチ２０のゲートの間で接続されている。

なお、ＰＭＯＳＦＥＴ１４２は、第１スイッチ素子の一例であり、ＰＭＯＳＦＥＴ４６２は、第２スイッチ素子の一例である。ＰＭＯＳＦＥＴ１４２は、主経路が低電圧ラインＶＤＤＬとパワースイッチ２０のゲートの間に接続され、制御端子（ゲート）がＰＭＵ４５０に接続されている。ＰＭＯＳＦＥＴ４６２は、主経路が低電圧ラインＶＤＤＬとパワースイッチ２０の基板（ボディ層）の間に接続され、制御端子（ゲート）がＰＭＵ４５０に接続されている。

ＰＭＯＳＦＥＴ４６３は、ゲートがＰＭＵ４５０に接続され、ソースが分圧回路４６４の中点４６４Ｃに接続され、ドレインがパワースイッチ２０の基板（ボディ層）に接続されている。ＰＭＯＳＦＥＴ４６３のソースは、分圧回路４６４の抵抗器４６４Ａを介して、低電圧ラインＶＤＤＬに接続されている。ＰＭＯＳＦＥＴ４６３は、第３スイッチ素子の一例であり、主経路が分圧回路４６４の中点４６４Ｃと、パワースイッチ２０の基板（ボディ層）との間に接続され、制御端子（ゲート）がＰＭＵ４５０に接続されている。

分圧回路４６４は、低電圧ラインＶＤＤＬと接地との間に接続されており、抵抗器４６４Ａ、４６４Ｂを有する。抵抗器４６４Ａと４６４Ｂは直列に接続されており、分圧回路を構築している。抵抗器４６４Ａ、４６４Ｂの中点４６４Ｃは、ＰＭＯＳＦＥＴ４６３のソースに接続されている。

ここで、パワースイッチ２０のボディ層（ｎ層）とソース（ｐ層）との間、及び、ボディ層（ｎ層）とドレイン（ｐ層）との間に、それぞれｐｎ接合によるダイオードがあると考え、ダイオードの閾値電圧がＶｔｈｄであるとする。

この場合に、分圧回路４６４は、ＰＭＯＳＦＥＴ４６３がオンになったときに、中点４６４Ｃにおける電位Ｖｒｅｆが次式（１）を満たすように、抵抗器４６４Ａ、４６４Ｂの抵抗値が設定されている。

ＶＤＤＬ−Ｖｔｈｄ＜Ｖｒｅｆ＜ＶＤＤＬ （１）
ＶｒｅｆとＶＤＤＬとの電位差がＶｔｈｄ以上の場合は、ＶＤＤＬモード時において、パワースイッチ２０の基板とドレインの間のダイオード電流（リーク電流）が急激に増加してしまい、無駄な電流消費が発生してしまう。このため、ＶＤＤＬ−Ｖｔｈｄ＜Ｖｒｅｆが成立するようにしている。また、分圧回路４６４は低電圧ラインＶＤＤＬの出力電圧（ＶＤＤＬ）を分圧するため、Ｖｒｅｆ＜ＶＤＤＬが成立する。

次に、図１６を用いて、実施の形態４の電力供給装置４００の駆動パターンについて説明する。

図１６は、実施の形態４の電力供給装置４００の駆動パターンを示す図である。

図１６には、ＶＤＤＬモード、電源遮断モード、及びＶＤＤＨモードにおけるパワースイッチ１０、２０のオン／オフ、制御信号Ｑｍｇｈ、Ｑｍｇｌｌ、Ｑｍｇｌｈ、Ｑｍｇｌｓ、Ｑｍｂｌｈ、Ｑｍｂｌｌ、及びＱｍｂｌｒを示す。

また、図１６には、さらに、パワースイッチ２０の基板電圧Ｖｓｕｂ、電力供給装置４００の出力電圧ＶＤＤＶ、及びパワースイッチ２０のゲート電圧Ｖｇａｔｅを示す。

図１６では、パワースイッチ１０、２０をそれぞれＰＳＷ１０、ＰＳＷ２０と記す。また、高電圧ラインＶＤＤＨから供給される電力の電圧をＶＤＤＨ、低電圧ラインＶＤＤＬから供給される電力の電圧をＶＤＤＬと記す。また、接地電位と、パワースイッチ１０、２０がともにオフのときの出力電圧ＶＤＤＶとをともにＶＳＳと記す。

ＶＤＤＬモードでは、ＰＭＵ４５０は、ＱｍｇｈをＶＤＤＨ、ＱｍｇｌｌをＶＤＤＨ、ＱｍｇｌｈをＶＤＤＨ、ＱｍｇｌｓをＶＤＤＨ、ＱｍｂｌｈをＶＤＤＨ、ＱｍｂｌｌをＶＤＤＨ、ＱｍｂｌｒをＶＳＳにする。

ＱｍｇｈがＶＤＤＨになることによりパワースイッチ１０がオフになる。ＱｍｇｌｌがＶＤＤＨになることによりＰＭＯＳＦＥＴ１４２がオフになる。ＱｍｇｌｈがＶＤＤＨになることによりＰＭＯＳＦＥＴ１４１がオフになる。ＱｍｇｌｓがＶＤＤＨになることによりＮＭＯＳＦＥＴ１４３がオンになる。これによりパワースイッチ２０のゲート電圧ＶｇａｔｅがＶＳＳになり、パワースイッチ２０がオンになる。

また、ＱｍｂｌｈがＶＤＤＨになることによりＰＭＯＳＦＥＴ４６１がオフになり、ＱｍｂｌｌがＶＤＤＨになることによりＰＭＯＳＦＥＴ４６２がオフになる。ＱｍｂｌｒがＶＳＳになることにより、ＰＭＯＳＦＥＴ４６３がオンになり、パワースイッチ２０の基板電圧ＶｓｕｂがＶｒｅｆになる。

パワースイッチ２０がオンであるため、電力供給装置４００の出力電圧ＶＤＤＶはＶＤＤＬになり、ＶＤＤＬモードになる。

電源遮断モードでは、ＰＭＵ４５０は、ＱｍｇｈをＶＤＤＨ、ＱｍｇｌｌをＶＳＳ、ＱｍｇｌｈをＶＤＤＨ、ＱｍｇｌｓをＶＳＳ、ＱｍｂｌｈをＶＤＤＨ、ＱｍｂｌｌをＶＳＳ、ＱｍｂｌｒをＶＤＤＨにする。

ＱｍｇｈがＶＤＤＨになることによりパワースイッチ１０がオフになる。ＱｍｇｌｌがＶＳＳになることによりＰＭＯＳＦＥＴ１４２がオンになる。ＱｍｇｌｈがＶＤＤＨになることによりＰＭＯＳＦＥＴ１４１がオフになる。ＱｍｇｌｓがＶＳＳになることによりＮＭＯＳＦＥＴ１４３がオフになる。パワースイッチ２０のゲート電圧ＶｇａｔｅはＶＤＤＬになるため、パワースイッチ２０はオフになる。

また、ＱｍｂｌｈがＶＤＤＨになることによりＰＭＯＳＦＥＴ４６１がオフになる。ＱｍｂｌｌがＶＳＳになることによりＰＭＯＳＦＥＴ４６２がオンになり、パワースイッチ２０の基板電圧ＶｓｕｂがＶＤＤＬになる。ＱｍｂｌｒがＶＤＤＨになることによりＰＭＯＳＦＥＴ４６３はオフになる。

パワースイッチ１０及びパワースイッチ２０の両方がオフであるため、電力供給装置４００の出力電圧ＶＤＤＶはＶＳＳになり、電源遮断モードになる。

ＶＤＤＨモードでは、ＰＭＵ４５０は、ＱｍｇｈをＶＳＳ、ＱｍｇｌｌをＶＤＤＨ、ＱｍｇｌｈをＶＳＳ、ＱｍｇｌｓをＶＳＳ、ＱｍｂｌｈをＶＳＳ、ＱｍｂｌｌをＶＤＤＨ、ＱｍｂｌｒをＶＤＤＨにする。

ＱｍｇｈがＶＳＳになることによりパワースイッチ１０がオンになる。ＱｍｇｌｌがＶＤＤＨになることによりＰＭＯＳＦＥＴ１４２がオフになる。ＱｍｇｌｈがＶＳＳになることによりＰＭＯＳＦＥＴ１４１がオンになる。ＱｍｇｌｓがＶＳＳになることによりＮＭＯＳＦＥＴ１４３がオフになる。これによりパワースイッチ２０のゲート電圧ＶｇａｔｅがＶＤＤＨになり、パワースイッチ２０がオフになる。

また、ＱｍｂｌｈがＶＳＳになることによりＰＭＯＳＦＥＴ４６１がオンになり、ＱｍｂｌｌがＶＤＤＨになることによりＰＭＯＳＦＥＴ４６２がオフになる。これにより、パワースイッチ２０の基板電圧ＶｓｕｂがＶＤＤＨになる。なお、ＱｍｂｌｒがＶＤＤＨになることによりＰＭＯＳＦＥＴ４６３はオフになる。

パワースイッチ１０がオンであるため、電力供給装置４００の出力電圧ＶＤＤＶはＶＤＤＨになり、ＶＤＤＨモードになる。

以上のように、実施の形態４の電力供給装置４００によれば、電源遮断モードにおけるパワースイッチ２０の基板電圧ＶｓｕｂをＶＤＤＬできるとともに、電源遮断モードにおけるパワースイッチ２０のゲート電圧ＶｇａｔｅをＶＤＤＬにできる。

また、ＶＤＤＬモードにおけるパワースイッチ２０の基板電圧ＶｓｕｂをＶＤＤＬを分圧回路４６４で分圧したＶｒｅｆに低減できる。

ここで、比較例の電力供給装置１ではＶＤＤＬモード及び電源遮断モードにおけるパワースイッチ２０の基板電圧ＶｓｕｂはＶＤＤＨである。このため、実施の形態４によれば、電源遮断モードにおけるパワースイッチ２０の基板電圧ＶｓｕｂをＶＤＤＨからＶｒｅｆに低下させることができる。

従って、実施の形態４の電力供給装置４００によれば、ＶＤＤＬモードにおけるパワースイッチ２０の基板電圧Ｖｓｕｂを低下させることにより、パワースイッチ２０をオンにしているときのゲート・基板間の電圧を低減することができる。この結果、パワースイッチ２０がオンのときに、パワースイッチ２０の絶縁層に印加される電界が減少して、絶縁層の界面準位が増加しにくくなる。

これにより、ＶＤＤＬモードにおいて、パワースイッチ２０におけるＮＢＴＩによる劣化を抑制することができる。これは、ＶＤＤＬモードにおいて、パワースイッチ２０の電界ストレスを低減したことによって得られる効果である。

ここで、実施の形態４の電力供給装置４００では、ＶＤＤＬモードにおいて、パワースイッチ２０の基板電圧ＶｓｕｂをＶＤＤＬを分圧回路４６４で分圧したＶｒｅｆに低減しているため、ＮＢＴＩによるパワースイッチ２０の劣化を抑制する効果は、実施の形態３の電力供給装置３００よりも大きい。

また、実施の形態４の電力供給装置４００によれば、電源遮断モードにおけるパワースイッチ２０の基板電圧Ｖｓｕｂを低下させることにより、パワースイッチ２０をオフにしているときのゲート・基板間の電圧を低減することができる。

これにより、電源遮断モードにおいて、パワースイッチ２０におけるＴＤＤＢによる劣化を抑制することができる。これは、電源遮断モードにおいて、パワースイッチ２０の電界ストレスを低減したことによって得られる効果である。

また、実施の形態４によれば、電源遮断モードにおけるパワースイッチ２０のゲート電圧Ｖｇａｔｅを比較例におけるＶＤＤＨからＶＤＤＬに低下させることができる。

従って、実施の形態４の電力供給装置４００によれば、電源遮断モードにおけるパワースイッチ２０のゲート電圧Ｖｇａｔｅを低下させることにより、パワースイッチ２０をオフにしているときのゲート・ドレイン間の電圧を低減することができる。

これにより、電源遮断モードにおいて、パワースイッチ２０におけるＴＤＤＢによる劣化を抑制することができる。これは、電源遮断モードにおいて、パワースイッチ２０の電界ストレスを低減したことによって得られる効果である。

また、実施の形態４では、上述のようにＶＤＤＬモードにおいてパワースイッチ２０の基板電圧Ｖｓｕｂを低下させることができるので、パワースイッチ２０のオン抵抗を小さくすることができる。これにより、パワースイッチ２０の小型化を図ることができる。

また、上述のようにＶＤＤＬモードにおいてパワースイッチ２０の基板電圧Ｖｓｕｂを低下させることができるので、パワースイッチ２０の絶縁層に印加される電界がさらに減少して、絶縁層の界面準位がさらに増加しにくくなり、ＮＢＴＩによるパワースイッチ２０の劣化がより抑制される。

以上、実施の形態４によれば、ＶＤＤＬモード及び電源遮断モードにおけるパワースイッチ２０の基板電圧Ｖｓｕｂと、電源遮断モードにおけるパワースイッチ２０のゲート電圧Ｖｇａｔｅとを低減することにより、信頼性を改善した電力供給装置４００を提供することができる。

＜実施の形態５＞
図１７は、実施の形態５の電力供給装置の回路構成を示す図である。

実施の形態５の電力供給装置５００は、パワースイッチ１０、５２０、バッファ３０、ゲート電圧切替回路１４０、及びＰＭＵ５５０を含む。

これらの構成要素のうち、比較例の電力供給装置１（図１参照）、及び、実施の形態１の電力供給装置１００（図５参照）の構成要素と同様の構成要素には同一符号を付し、その説明を省略する。

パワースイッチ５２０は、ボディ層とゲートが接続されている点が、実施の形態１のパワースイッチ２０と異なる。パワートランジスタ５２０は、制御端子と基板部が接続された第２トランジスタの一例である。

ゲート電圧切替回路１４０は、高電圧ラインＶＤＤＨ及び低電圧ラインＶＤＤＬに接続されており、ＰＭＵ５５０から入力される制御信号に基づき、高電圧ラインＶＤＤＨ又は低電圧ラインＶＤＤＬのいずれか一方から供給される電圧をパワースイッチ５２０のゲートに入力する。

ＰＭＵ５５０は、バッファ３０とゲート電圧切替回路１４０に制御信号を入力する。

ＰＭＵ５５０は、ゲート電圧切替回路１４０がＶＤＤＬモードで接地電圧を出力し、ＶＤＤＨモードで高電圧ラインＶＤＤＨから供給される電圧を出力し、電源遮断モードで低電圧ラインＶＤＤＬから供給される電圧を出力するように、ゲート電圧切替回路１４０に制御信号を入力する。

次に、図１８を用いて、実施の形態５の電力供給装置５００の具体的な回路構成について説明する。

図１８は、実施の形態５の電力供給装置５００の詳細な回路構成を示す図である。図１８は、図１７に示すゲート電圧切替回路１４０を例示的な具体的な回路に置き換えた図である。

電力供給装置５００のゲート電圧切替回路１４０は、ＰＭＯＳＦＥＴ１４１、１４２、及びＮＭＯＳＦＥＴ（N-type Metal Oxide Silicon Field Effect Transistor）１４３を有する。

ＰＭＯＳＦＥＴ１４１、１４２、及びＮＭＯＳＦＥＴ１４３のゲートは、ＰＭＵ５５０に接続されている。

ＰＭＯＳＦＥＴ１４１は、ソースが高電圧ラインＶＤＤＨに接続され、ドレインがパワースイッチ５２０のゲートに接続される。

ＰＭＯＳＦＥＴ１４２は、ソースが低電圧ラインＶＤＤＬに接続され、ドレインがパワースイッチ５２０のゲートに接続される。

ＮＭＯＳＦＥＴ１４３は、ソースが接地され、ドレインがパワースイッチ５２０のゲートに接続される。

ＰＭＵ５５０は、ＰＭＯＳＦＥＴ１４１、１４２、及びＮＭＯＳＦＥＴ１４３のゲートに、それぞれ、制御信号Ｑｍｇｌｈ、Ｑｍｇｌｌ、及びＱｍｇｌｓを入力する。

次に、図１９を用いて、実施の形態５の電力供給装置５００の駆動パターンについて説明する。

図１９は、実施の形態５の電力供給装置５００の駆動パターンを示す図である。

図１９には、ＶＤＤＬモード、電源遮断モード、及びＶＤＤＨモードにおけるパワースイッチ１０、５２０のオン／オフ、制御信号Ｑｍｇｈ、Ｑｍｇｌｈ、Ｑｍｇｌｌ、及びＱｍｇｌｓを示す。

また、図１９には、さらに、パワースイッチ５２０の基板電圧Ｖｓｕｂ、電力供給装置５００の出力電圧ＶＤＤＶ、及びパワースイッチ５２０のゲート電圧Ｖｇａｔｅを示す。

図１９では、パワースイッチ１０、５２０をそれぞれＰＳＷ１０、ＰＳＷ５２０と記す。また、高電圧ラインＶＤＤＨから供給される電力の電圧をＶＤＤＨ、低電圧ラインＶＤＤＬから供給される電力の電圧をＶＤＤＬと記す。また、接地電位と、パワースイッチ１０、５２０がともにオフのときの出力電圧ＶＤＤＶとをともにＶＳＳと記す。

ＶＤＤＬモードでは、ＰＭＵ５５０は、ＱｍｇｈをＶＤＤＨ、ＱｍｇｌｌをＶＤＤＨ、ＱｍｇｌｈをＶＤＤＨ、ＱｍｇｌｓをＶＤＤＨにする。

ＱｍｇｈがＶＤＤＨになることによりパワースイッチ１０がオフ、ＱｍｇｌｌがＶＤＤＨになることによりＰＭＯＳＦＥＴ１４２がオフになる。また、ＱｍｇｌｈがＶＤＤＨになることによりＰＭＯＳＦＥＴ１４１がオフ、ＱｍｇｌｓがＶＤＤＨになることによりＮＭＯＳＦＥＴ１４３がオンになる。

ＮＭＯＳＦＥＴ１４３がオンになると、パワースイッチ５２０のゲート電圧ＶｇａｔｅがＶＳＳになり、パワースイッチ５２０がオンになる。これにより、電力供給装置５００の出力電圧ＶＤＤＶがＶＤＤＬになり、ＶＤＤＬモードになる。

また、パワースイッチ５２０のゲート電圧ＶｇａｔｅがＶＳＳになることにより、パワースイッチ５２０のゲートと接続されているパワースイッチ５２０の基板の電圧ＶｓｕｂはＶＳＳになる。

電源遮断モードでは、ＰＭＵ５５０は、ＱｍｇｈをＶＤＤＨ、ＱｍｇｌｌをＶＳＳ、ＱｍｇｌｈをＶＤＤＨ、ＱｍｇｌｓをＶＳＳにする。

ＱｍｇｈがＶＤＤＨになることによりパワースイッチ１０がオフ、ＱｍｇｌｌがＶＳＳになることによりＰＭＯＳＦＥＴ１４２がオンになる。また、ＱｍｇｌｈがＶＤＤＨになることによりＰＭＯＳＦＥＴ１４１がオフ、ＱｍｇｌｓがＶＳＳになることによりＮＭＯＳＦＥＴ１４３がオフになる。

ＰＭＯＳＦＥＴ１４２がオンになると、パワースイッチ５２０のゲート電圧ＶｇａｔｅがＶＤＤＬになり、パワースイッチ５２０がオフになる。

また、パワースイッチ５２０のゲート電圧ＶｇａｔｅがＶＤＤＬになることにより、パワースイッチ５２０のゲートと接続されているパワースイッチ５２０の基板の電圧ＶｓｕｂはＶＤＤＬになる。

このとき、パワースイッチ１０及びパワースイッチ５２０の両方がオフであるため、電力供給装置５００の出力電圧ＶＤＤＶはＶＳＳになり、電源遮断モードになる。

ＶＤＤＨモードでは、ＰＭＵ５５０は、ＱｍｇｈをＶＳＳ、ＱｍｇｌｌをＶＤＤＨ、ＱｍｇｌｈをＶＳＳ、ＱｍｇｌｓをＶＳＳにする。

ＱｍｇｈがＶＳＳになることによりパワースイッチ１０がオン、ＱｍｇｌｌがＶＤＤＨになることによりＰＭＯＳＦＥＴ１４２がオフになる。また、ＱｍｇｌｈがＶＳＳになることによりＰＭＯＳＦＥＴ１４１がオン、ＱｍｇｌｓがＶＳＳになることによりＮＭＯＳＦＥＴ１４３がオフになる。

ＰＭＯＳＦＥＴ１４１がオンになると、パワースイッチ５２０のゲート電圧ＶｇａｔｅがＶＤＤＨになり、パワースイッチ５２０がオフになる。

また、パワースイッチ５２０のゲート電圧ＶｇａｔｅがＶＤＤＨになることにより、パワースイッチ５２０のゲートと接続されているパワースイッチ５２０の基板の電圧ＶｓｕｂはＶＤＤＨになる。

このとき、パワースイッチ１０がオンであるため、電力供給装置５００の出力電圧ＶＤＤＶはＶＤＤＨになり、ＶＤＤＨモードになる。

以上のように、実施の形態５の電力供給装置５００によれば、電源遮断モードにおけるパワースイッチ５２０の基板電圧ＶｓｕｂをＶＤＤＬできるとともに、電源遮断モードにおけるパワースイッチ５２０のゲート電圧ＶｇａｔｅをＶＤＤＬにできる。

また、ＶＤＤＬモードにおけるパワースイッチ５２０の基板電圧ＶｓｕｂをＶＳＳに低減できる。

ここで、比較例の電力供給装置１ではＶＤＤＬモード及び電源遮断モードにおけるパワースイッチ２０の基板電圧ＶｓｕｂはＶＤＤＨである。このため、実施の形態５によれば、電源遮断モードにおけるパワースイッチ５２０の基板電圧ＶｓｕｂをＶＤＤＨからＶＳＳに低下させることができる。

従って、実施の形態５の電力供給装置５００によれば、ＶＤＤＬモードにおけるパワースイッチ５２０の基板電圧Ｖｓｕｂを低下させることにより、パワースイッチ５２０をオンにしているときのゲート・基板間の電圧を低減することができる。この結果、パワースイッチ５２０がオンのときに、パワースイッチ５２０の絶縁層に印加される電界が減少して、絶縁層の界面準位が増加しにくくなる。

これにより、ＶＤＤＬモードにおいて、パワースイッチ５２０におけるＮＢＴＩによる劣化を抑制することができる。これは、ＶＤＤＬモードにおいて、パワースイッチ５２０の電界ストレスを低減したことによって得られる効果である。

ここで、実施の形態５の電力供給装置５００では、ＶＤＤＬモードにおいて、パワースイッチ５２０の基板電圧ＶｓｕｂをＶＤＤＬをＶＳＳに低減しているため、ＮＢＴＩによるパワースイッチ５２０の劣化を抑制する効果は、実施の形態３の電力供給装置３００よりも大きい。

また、実施の形態５の電力供給装置５００によれば、電源遮断モードにおけるパワースイッチ５２０の基板電圧Ｖｓｕｂを低下させることにより、パワースイッチ５２０をオフにしているときのゲート・基板間の電圧を低減することができる。

これにより、電源遮断モードにおいて、パワースイッチ５２０におけるＴＤＤＢによる劣化を抑制することができる。これは、電源遮断モードにおいて、パワースイッチ５２０の電界ストレスを低減したことによって得られる効果である。

また、実施の形態５によれば、電源遮断モードにおけるパワースイッチ５２０のゲート電圧Ｖｇａｔｅを比較例におけるＶＤＤＨからＶＤＤＬに低下させることができる。

従って、実施の形態５の電力供給装置５００によれば、電源遮断モードにおけるパワースイッチ５２０のゲート電圧Ｖｇａｔｅを低下させることにより、パワースイッチ５２０をオフにしているときのゲート・ドレイン間の電圧を低減することができる。

これにより、電源遮断モードにおいて、パワースイッチ５２０におけるＴＤＤＢによる劣化を抑制することができる。これは、電源遮断モードにおいて、パワースイッチ５２０の電界ストレスを低減したことによって得られる効果である。

以上、実施の形態５によれば、ＶＤＤＬモード及び電源遮断モードにおけるパワースイッチ５２０の基板電圧Ｖｓｕｂと、電源遮断モードにおけるパワースイッチ５２０のゲート電圧Ｖｇａｔｅとを低減することにより、信頼性を改善した電力供給装置５００を提供することができる。

以上、本発明の例示的な実施の形態の電力供給装置、及び、電子装置について説明したが、本発明は、具体的に開示された実施の形態に限定されるものではなく、特許請求の範囲から逸脱することなく、種々の変形や変更が可能である。
以上の実施の形態に関し、さらに以下の付記を開示する。
（付記１）
高電圧電源又は低電圧電源から負荷回路に電力を供給する電力供給装置において、
前記高電圧電源に接続される第１電源線と前記負荷回路との間に主経路が接続される第１トランジスタと、
前記低電圧電源に接続される第２電源線と前記負荷回路との間に主経路が接続される第２トランジスタと、
前記第１トランジスタ又は前記第２トランジスタの駆動制御を行う制御部と、
前記制御部によって駆動され、前記第１電源線及び前記第２電源線から前記負荷回路への電力供給を遮断する電源遮断時、又は、前記第２電源線から前記負荷回路に電力を供給する低電圧電力供給時に、前記第２トランジスタの制御端子電圧又は基板電圧を前記低電圧電源の出力電圧以下に低下させる電圧切替回路と
を含む、電力供給装置。
（付記２）
前記電圧切替回路は、前記第２電源線と前記第２トランジスタの制御端子との間に主経路が接続されるスイッチ素子を有し、
前記スイッチ素子は、前記制御部により、前記電源遮断時にオンにされる、付記１記載の電力供給装置。
（付記３）
前記第２トランジスタの前記制御端子と、前記第２トランジスタの基板部は接続されている、付記２記載の電力供給装置。
（付記４）
前記電圧切替回路は、前記第２電源線と前記第２トランジスタの基板部との間に主経路が接続されるスイッチ素子を有し、
前記スイッチ素子は、前記制御部により、前記低電圧電力供給時にオンにされるとともに、前記電源遮断時にオンにされる、付記１記載の電力供給装置。
（付記５）
前記電圧切替回路は、
前記第２電源線と前記第２トランジスタの制御端子との間に主経路が接続される第１スイッチ素子と、
前記第２電源線と前記第２トランジスタの基板部との間に主経路が接続される第２スイッチ素子とを有し、
前記第１スイッチ素子は、前記制御部により、前記電源遮断時にオンにされ、
前記第２スイッチ素子は、前記制御部により、前記低電圧電力供給時にオンにされるとともに、前記電源遮断時にオンにされる、付記１記載の電力供給装置。
（付記６）
前記電圧切替回路は、
前記第２電源線と前記第２トランジスタの制御端子との間に主経路が接続される第１スイッチ素子と、
前記第２電源線と前記第２トランジスタの基板部との間に主経路が接続される第２スイッチ素子と、
前記第２電源線によって供給される低電圧電源を分圧する分圧回路と、
前記分圧回路の中点と、前記第２トランジスタの基板部との間に主経路が接続される第３スイッチ素子と
を有し、
前記第１スイッチ素子は、前記制御部により、前記電源遮断時にオンにされ、
前記第２スイッチ素子は、前記制御部により、前記電源遮断時にオンにされ、
前記第３スイッチ素子は、前記制御部により、前記低電圧電力供給時にオンにされる、付記１記載の電力供給装置。
（付記７）
前記分圧回路の前記中点の電圧は、前記第２電源線の供給電圧より低く、かつ、前記供給電圧から前記第２トランジスタのボディ部と電流入出力端子との間の閾値電圧を引いた電圧より高い、付記６記載の電力供給装置。
（付記８）
付記１乃至７のいずれか一項記載の電力供給装置と、
前記電力供給装置から電力供給を受ける負荷回路と
を含む、電子装置。

ＶＤＤＨ 高電圧ライン
ＶＤＤＬ 低電圧ライン
１０、２０、５２０ パワースイッチ
３０、４０ バッファ
１００、２００、３００、４００、５００ 電力供給装置
１４０ ゲート電圧切替回路
１４１、１４２ ＰＭＯＳＦＥＴ
１４３ ＮＭＯＳＦＥＴ
１５０、２５０、３５０、４５０、５５０ ＰＭＵ
２６０、４６０ 基板電圧切替回路
２６１、２６２、４６１、４６２、４６３ ＰＭＯＳＦＥＴ
４６０ 基板電圧切替回路
４６１、４６２、４６３ ＰＭＯＳＦＥＴ
４６４ 分圧回路
４６４Ａ、４６４Ｂ 抵抗器
４６４Ｃ 中点

Claims (10)

1. 高電圧電源又は低電圧電源から負荷回路に電力を供給する電力供給装置において、
   前記高電圧電源に接続される第１電源線と前記負荷回路との間に主経路が接続される第１トランジスタと、
   前記低電圧電源に接続される第２電源線と前記負荷回路との間に主経路が接続される第２トランジスタと、
   前記第１トランジスタ又は前記第２トランジスタの駆動制御を行う制御部と、
   前記制御部によって駆動され、前記第１電源線から前記負荷回路に電力を供給する高電圧電力供給時には、前記高電圧電源の出力電圧に応じた制御電圧を前記第２トランジスタの制御端子に供給し、前記第１電源線及び前記第２電源線から前記負荷回路への電力供給を遮断する電源遮断時に、前記低電圧電源の出力電圧に応じた制御電圧を前記第２トランジスタの前記制御端子に供給する電圧切替回路と
   を含む、電力供給装置。
2. 前記電圧切替回路は、前記第２電源線と前記第２トランジスタの制御端子との間に主経路が接続されるスイッチ素子を有し、
   前記スイッチ素子は、前記制御部により、前記電源遮断時にオンにされる、請求項１記載の電力供給装置。
3. 前記第２トランジスタの前記制御端子と、前記第２トランジスタの基板部は接続されている、請求項２記載の電力供給装置。
4. 高電圧電源又は低電圧電源から負荷回路に電力を供給する電力供給装置において、
   前記高電圧電源に接続される第１電源線と前記負荷回路との間に主経路が接続される第１トランジスタと、
   前記低電圧電源に接続される第２電源線と前記負荷回路との間に主経路が接続される第２トランジスタと、
   前記第１トランジスタ又は前記第２トランジスタの駆動制御を行う制御部と、
   前記制御部によって駆動され、前記第１電源線から前記負荷回路に電力を供給する高電圧電力供給時には、前記高電圧電源の出力電圧に応じた基板電圧を前記第２トランジスタに供給し、前記第１電源線及び前記第２電源線から前記負荷回路への電力供給を遮断する電源遮断時に、前記低電圧電源の出力電圧に応じた前記基板電圧を前記第２トランジスタに供給する電圧切替回路と
   を含む、電力供給装置。
5. 前記高電圧電力供給時には、前記高電圧電源の出力電圧に応じた制御電圧を前記第２トランジスタの制御端子に供給し、前記電源遮断時に、前記低電圧電源の出力電圧に応じた制御電圧を前記第２トランジスタの制御端子に供給する、請求項４記載の電力供給装置。
6. 前記電圧切替回路は、前記第２電源線と前記第２トランジスタの基板部との間に主経路が接続されるスイッチ素子を有し、
   前記スイッチ素子は、前記制御部により、前記第２電源線から前記負荷回路に電力を供給する低電圧電力供給時にオンにされるとともに、前記電源遮断時にオンにされる、請求項４又は５記載の電力供給装置。
7. 前記電圧切替回路は、
   前記第２電源線によって供給される低電圧電源を分圧する分圧回路と、
   前記分圧回路の中点と、前記第２トランジスタの基板部との間に主経路が接続される第３スイッチ素子と
   をさらに有し、
   前記第３スイッチ素子は、前記制御部により、前記低電圧電力供給時にオンにされる、請求項６記載の電力供給装置。
8. 前記分圧回路の前記中点の電圧は、前記第２電源線の供給電圧より低く、かつ、前記供給電圧から前記第２トランジスタのボディ部と電流入出力端子との間の閾値電圧を引いた電圧より高い、請求項７記載の電力供給装置。
9. 前記電圧切替回路は、前記第２電源線と前記第２トランジスタの制御端子との間に主経路が接続されるスイッチ素子をさらに有し、
   前記スイッチ素子は、前記制御部により、前記電源遮断時にオンにされる、請求項４乃至８のいずれか一項記載の電力供給装置。
10. 請求項１乃至９のいずれか一項記載の電力供給装置と、
    前記電力供給装置から電力供給を受ける負荷回路と
    を含む、電子装置。

Images