CN116430943A - 快速切换电流镜 - Google Patents
快速切换电流镜 Download PDFInfo
- Publication number
- CN116430943A CN116430943A CN202310027596.3A CN202310027596A CN116430943A CN 116430943 A CN116430943 A CN 116430943A CN 202310027596 A CN202310027596 A CN 202310027596A CN 116430943 A CN116430943 A CN 116430943A
- Authority
- CN
- China
- Prior art keywords
- transistor
- coupled
- diode
- gate
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 22
- 238000000034 method Methods 0.000 claims description 24
- 230000001052 transient effect Effects 0.000 claims description 6
- 230000008878 coupling Effects 0.000 claims description 2
- 238000010168 coupling process Methods 0.000 claims description 2
- 238000005859 coupling reaction Methods 0.000 claims description 2
- 239000000758 substrate Substances 0.000 description 15
- 238000010586 diagram Methods 0.000 description 6
- 238000013461 design Methods 0.000 description 5
- 230000000737 periodic effect Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000001413 cellular effect Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 229910052752 metalloid Inorganic materials 0.000 description 2
- 150000002738 metalloids Chemical class 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 229910021389 graphene Inorganic materials 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/262—Current mirrors using field-effect transistors only
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Control Of Electrical Variables (AREA)
Abstract
本发明公开了快速切换电流镜。一种电流镜电路，其允许输出的电流的快速斜升，从而实现在启动期间具有受限电流的快速切换电流源。一个实施方式包括：以电流镜配置耦接的第一晶体管和第二晶体管；第三晶体管，包括被配置成耦接至输入节点的栅极并且具有耦接在第一电压源与第一晶体管和第二晶体管的栅极之间的导电沟道；第四晶体管，耦接至第二电压源和被配置成耦接至输入节点的栅极；第五晶体管，包括耦接在第二晶体管与第四晶体管的导电沟道之间的导电沟道和耦接至偏置电路的栅极；以及电容器，耦接在第五晶体管的栅极与第五晶体管和第四晶体管的漏极之间。
Description
相关申请的交叉引用
本申请要求转让给本发明的受让人的以下美国临时和非临时专利申请的优先权，2022年1月11日提交的题为“Fast-Switching Current Mirror”的美国专利申请序列第63/298,545号，以及2022年11月4日提交的题为“Fast-Switching Current Mirror”的美国专利申请序列第17/981,012号，两者的内容通过引用并入。
技术领域
本发明涉及电子电路，并且更特别地涉及电流镜电路系统。
背景技术
在许多类型的电路中，当电路在电路完全可操作之前从关断状态或从低电力状态通电导通时，存在启动时段。对于这种电路，可能需要“软启动”时间间隔——在“软启动”时间间隔中，限制电流涌入电路——以避免可能损坏电路元件特别是场效应晶体管(FET)的电流和/或电压水平。对涌入电流的这种限制对于包括需要充电到指定的最小水平以供电路如设计的操作的电容器的电路尤其有用。
以电荷泵为例，电荷泵是一种使用用于能量电荷存储的电容器(通常称为“快速充电电容器”)以提高或降低输入电压的DC-DC转换器。在电荷泵中，通常需要软启动，在软启动中电流被限制以避免大电流对快速充电电容器进行充电。
对至电路的电流进行限制以实现软启动的一种方式是限制施加到“通道”电路元件(例如FET开关)的电流，该“通道”电路元件向剩余电路的所有或大部分提供启动电流。例如，在电荷泵中，存在“顶”FET开关，通过该“顶”FET开关将输入电力供应给多个其他电荷泵电路元件。在正常操作期间，顶FET开关是电路的有源元件，通常在完全关断和完全导通状态之间切换。然而，顶FET开关可以适于通过将该FET在启动期间用作电流源而不是作为完全导通开关FET来限制启动涌入电流。
例如，对于PMOS FET(PFET)用作顶FET开关的情况，PFET可以用作电流镜电路的一部分以限制输出电流。电流镜被设计成通过控制电路的另一有源器件中的电流来复制通过一个有源器件(例如电荷泵的顶开关PFET)的电流，从而无论负载如何都保持输出电流恒定。更一般地，电流镜通常用于向其他电路系统提供偏置电流和有源负载，并且还具有其他用途。
图1是现有技术电流镜电路100的示意图，该电流镜电路100可以对至其他电路系统(例如，电荷泵)102的电流进行限制。在所示示例中，第一PFET M1将其导电沟道(即，在源极与漏极之间)耦接在正电压供应VDD与(在输出节点OUT处的)其他电路系统102之间。在启动之后(例如，作为电荷泵的顶FET开关)，M1在正常操作期间可以是其他电路系统102的有源部件。M1的栅极(即，控制输入)以标准电流镜配置耦接至第二PFET M2的栅极。M2处于其栅极连接至其漏极的二极管配置。
第三PFET M3将其导电沟道耦接在VDD与M1和M2的栅极之间。M3的栅极耦接至输入节点IN。M3用作在IN节点处的输入信号足够低以致于M3的栅极-源极电压VGS_M3处于或更负于M3的阈值电压VTH(例如，-0.5V)的情况下关断PFET M1和M2(通过向PFET M1和M2的栅极施加VDD)，从而导通PFET M3。在IN节点处的输入信号变得更正使得M3的VGS_M3处于比M3的阈值电压VTH更正的电压的情况下，M3关断。
在所示示例中，M2的导电沟道耦接在VDD与电流源104之间，电流源104又耦接至NMOS FET(NFET)M4的导电沟道。M4的导电沟道还耦接至负(相对于VDD)电压供应VSS。M4的栅极耦接至输入节点IN，并且用于在IN节点处的输入信号处于或大于M4的阈值电压VTH(例如，+0.5V)的情况下导通M1和M2(通过在其耦接的栅极处施加足够负的电压VGS)，从而导通NFETM4。施加到输入节点IN的信号是逻辑水平控制信号，该逻辑水平控制信号旨在分别完全导通或完全关断电流镜，并且通常将是VDD或VSS。在IN节点处的输入信号变得更负使得M4的VGS_M4处于比M4的阈值电压VTH更负的电压的情况下，M4关断。因此，M4用于响应于施加到输入节点IN的输入信号将电流切换到M1-M2电流镜中。
FET对M1和M2包括标准电流镜对。因此，第一PFET M1用作用于其他电路系统102的限流器，并且在一些应用(例如，电荷泵)中可以是在启动时段之后的正常操作期间其他电路系统102中的有源部件。
通常，M2将是比M1小得多的器件，例如具有1:1000的栅极面积比率；当然，也可以使用其他比率。通常使用大电流镜比率来使通过M2的偏置电流最小化，这意味着使用通过M4的小充电电流来对M1(相对于M2物理上较大的器件)的大栅极电容进行充电。这种小充电电流会使电流非常慢地斜升至目标水平，并且限制可以多快地切换通过M1的电流。
例如，图2是针对图1的电路的作为时间的函数的各种电压和电流的一组图表。图表线(Graph line)202示出了作为时间的函数的NFET M4的栅极-源极电压VGS_M4，其对应于IN节点处的周期性方波输入信号。图表线204示出了随着PFET M1从高水平(M1为关断)转变到处于或低于M1的阈值电压VTH_PMOS的低水平(那时M1为导通)的PFET M1的对应栅极-源极电压VGS_M1。图表线206示出了与图表线204的VGS_M1转变对应的通过M1的电流。如根据图表线204和206应当清楚的，导通M1所需的相对长的时间导致电流流经M1的相对短的时间窗。
对于许多应用，如果电流镜可以在较高的切换频率下操作，这将是有用的。这种较高切换频率的一个益处将是可以使用物理上较小的部件，例如电感器和电容器，这是现代电子装置(例如蜂窝电话、膝上型计算机和电子焊盘)中的重要考虑因素。
因此，需要允许输出PFET的电流的快速斜升，从而使PFET能够在启动期间用作具有受限电流的快速切换电流源的电流镜电路。如果这样的电流镜电路可以适于使用NFET电路系统，这将是有用的。
发明内容
本发明包括一种电流镜电路，其允许输出FET的电流的快速斜升，从而使FET能够在启动期间用作具有受控和受限电流的快速切换电流源。
一个实施方式包括一种快速切换电流源，包括：电流镜，其包括第一晶体管和第二晶体管，所述第一晶体管和所述第二晶体管被配置成在导通时使镜像电流能够流经第一晶体管；第三晶体管，其被配置成由输入信号控制并且耦接至电流镜的控制输入，以便能够关断流经第一晶体管的电流；第四晶体管，其包括被配置成耦接至第二电压源的导电沟道和被配置成由输入信号控制的控制输入；第五晶体管，其包括控制输入和耦接在电流镜的控制输入与第四晶体管的导电沟道之间的导电沟道；电容器，其耦接在第五晶体管的控制输入与在第五晶体管和第四晶体管的导电沟道之间的节点之间；以及偏置电路，其被配置成向第五晶体管的控制输入提供参考电压VREF。
另一实施方式包括一种快速切换电流镜电路，包括：第一晶体管，其被配置成耦接至第一电压源以及耦接至其他电路系统；连接有二极管的第二晶体管，其以电流镜配置耦接至第一晶体管以使镜像电流能够流经第一晶体管；第三晶体管，其包括被配置成耦接至输入节点的栅极以及被配置成耦接至第一电压源并且耦接至第一晶体管的栅极和连接有二极管的第二晶体管的栅极的导电沟道；第四晶体管，其包括被配置成耦接至第二电压源的导电沟道和被配置成耦接至输入节点的栅极；第五晶体管，其包括耦接在连接有二极管的第二晶体管的导电沟道与第四晶体管的导电沟道之间的导电沟道和耦接至偏置电路的栅极；以及电容器，其耦接在第五晶体管的栅极与第五晶体管的漏极和第四晶体管的漏极之间。
偏置电路包括连接有二极管的第六晶体管，该连接有二极管的第六晶体管具有与电流源和连接有二极管的第七晶体管的导电沟道串联耦接的导电沟道，连接有二极管的第六晶体管的栅极或控制输入连接至第五晶体管的栅极或控制输入，并且向第五晶体管的栅极或控制输入提供参考电压VREF。
本发明的一个或更多个实施方式的细节在附图和下面的描述中阐述。本发明的其他特征、目的和优点根据说明书和附图以及根据权利要求书将是明显的。
附图说明
图1是可以对至其他电路系统(例如，电荷泵)的电流进行限制的现有技术电流镜电路的示意图。
图2是针对图1的电路的作为时间的函数的各种电压和电流的一组图表。
图3是根据本发明的快速斜升电流镜电路的一个实施方式的示意图。
图4是针对图3的电路的作为时间的函数的各种电压和电流的一组图表。
图5是将图1的电路与图3的电路进行比较的作为时间的函数的各种电压和电流的一组图表。
图6是基板的俯视图，基板可以是例如印刷电路板或芯片模块基板(例如，薄膜块)。
图7是示出一种用于提供快速切换电流源的方法的处理流程图。
在各个附图中的相似的附图标记和名称指示相似的元件。
具体实施方式
本发明包括电流镜电路，其允许输出FET的电流的快速斜升，从而使FET能够在启动期间用作具有受控和受限电流的快速切换电流源。
图3是根据本发明的基于PFET的快速斜升电流镜电路300的一个实施方式的示意图。PFET M1、M2和M3如图1的电路中被配置——也就是说，M1和M2包括电流镜，并且M3用于在IN节点处的输入信号足够低以导通M3的情况下关断M1。如图1的示例中，在所示示例中，M2通常将是比M1小得多的器件，例如具有1:1000的栅极面积比率；当然可以使用其他比率。
在图3中，NFET M4与图1的电路相比以稍微类似的配置耦接。M4的栅极保持耦接至输入节点IN，并且M4的导电沟道在一端耦接至VSS。然而，导电沟道的另一端耦接至添加的PFET M5的导电沟道，并且因此省略了图1中所示的电流源104。M5的导电沟道耦接在M4的导电沟道与M2的导电沟道之间。M5的栅极通过电容器C0耦接至PFET M5的漏极，并且耦接至偏置电路302。电容器C0还在节点X处耦接至NFET M4的漏极。
在偏置电路302内，第一连接有二极管的PFET M6被配置成使其栅极连接至其漏极和M5的栅极。M6的导电沟道耦接在电流源304与第二连接有二极管的PFET M7的导电沟道之间。M7的导电沟道也耦接至VDD。电流源304还耦接至VSS。如所配置的，M6和M7二者都被偏置成处于饱和，并且每一个具有VGS的电压降(即，VGS_M6和VGS_M7，这对于在集成电路上共同制造的类似尺寸的器件通常将是相同的)。偏置电路302向M5的控制输入(即，栅极)提供电压VREF。
在图1的常规电路中，电流通过NFET M4被切换到M1-M2电流镜中。相反，在图3中所示的新电路中，M2/M5支路中的电流由M6和M7与M5和M2之间的尺寸比率确定，如下面更详细地说明的。当IN节点处的输入信号被快速切换以导通电流镜使得其电压大于M4的阈值电压VTH(例如+0.5V)时，则NFET M4导通，并且PFET M3关断。此时，先前通过M3和M5在导通状态下充电至VDD的节点X通过M4快速放电至VSS。节点X上的这个瞬态通过电容器C0耦接至M5的栅极，这引起M5的栅极处的瞬态电压下降，从而导致M5的更大的源极至栅极(即，过驱动)电压，从而增加其电流，这更快地下拉M1的(大)栅极。M5的栅极中的瞬态电压下降将最终消退，并且M5的栅极电压将恢复至VREF的稳态值。
注意，通常，电容器C0应当被定尺寸成使得M1和M2的栅极快速放电，并且通过M2的电流快速斜升至期望电流而不超过期望水平。
通过M5以及M1的稳态电流由电流源304的值以及晶体管M2、M5、M6和M7的宽长比(W/L)确定。例如，如果所有4个晶体管是相同的尺寸，那么通过M2和M5的电流将与流经M6和M7的电流源304的电流基本上相同。
图4是针对图3的电路的作为时间的函数的各种电压和电流的一组图表。图表线402示出了作为时间的函数的NFET M4的漏极-源极电压VDS_M4，其在形状上对应于IN节点处的周期性方波输入信号的图表(尽管信号水平可能不同于IN节点处的信号水平)。图表线404示出了随着PFET M1从高水平(M1为关断)转变到处于或低于M1的阈值电压VTH_PMOS的低水平(那时M1为导通)的PFET M1的对应栅极-源极电压VGS_M1。图表线406示出了与图表线404的VGS_M1转变对应的通过M1的电流。图表线408示出了由电容器C0引起的图3中VREF的瞬态电压下降。如根据图表线404和406应当清楚的，导通M1所需的相对短的时间导致电流流经M1的相对长的窗口。
图5是将图1的电路与图3的电路进行比较的作为时间的函数的各种电压和电流的一组图表。分别来自图2和图4的图表线204和404被叠加成示出它们在斜坡率方面的差异。分别来自图2和图4的图表线206和406被堆叠成示出它们在通过PFET M1的电流方面的差异。图表线402示出了作为时间的函数的图3中NFET M4的漏极-源极电压VDS_M4，其对应于IN节点处的周期性方波输入信号的图表(图表线402在形状上基本上与图2中的图表线202互补(忽略信号水平和/或振幅的任何差异)，图表线202示出了作为时间的函数的NFET M4的栅极-源极电压VGS_M4，其对应于IN节点处的周期性方波输入信号)。
如根据图5应当清楚的，由图表线404相对于图表线204指示的VGS_M1的快速充电时间允许电流在更长的时间内流经M1，如图表线406和206的比较所示。在一些应用中，流经M1的较长电流可能特别有益。另外，由于与常规设计相比，本发明的实施方式允许通过M1的电流更快地流动，因此整个电路的操作频率可以显著增加，在大多数情况下比常规设计快两倍或更多倍。
如对于本领域普通技术人员应当清楚的是，图3的主要基于PFET的电流镜电路300可以主要使用NFET以互补方式实现。例如，如果存在电容器需要以特定速率放电的应用，则主要NFET电流镜可能是有用的。
电路实施方式
根据本发明的电路和器件可以单独使用或与其他部件、电路和器件组合使用。本发明的实施方式可以被制造为集成电路(IC)，其可以封装在IC封装和/或模块中，以便于处理、制造和/或提高的性能。特别地，本发明的IC实施方式通常用于这样的IC中的一个或更多个与其他电路部件或块(例如，滤波器、放大器、无源部件和可能的附加IC)组合成一个封装的模块中。然后，IC和/或模块通常与通常在印刷电路板上的其他部件组合以形成诸如蜂窝电话、膝上型计算机或电子平板电脑的最终产品的一部分，或者形成可以用于各种各样的产品例如车辆、测试装备、医疗设备等中的更高级别模块。通过模块和组件的各种配置，这样的IC通常实现通信模式，通常是无线通信。
作为本发明的实施方式与其他部件的进一步集成的一个示例，图6是基板600的俯视图，基板600可以是例如印刷电路板或芯片模块基板(例如，薄膜块)。在所示示例中，基板600包括具有端子焊盘604的多个IC602a至602d，端子焊盘将通过基板600上和/或基板600内或基板600的相对(背)表面上的导电通孔和/或迹线互连(为了避免杂乱，未示出表面导电迹线，并且未标记所有端子焊盘)。IC 602a至602d可以实施例如电力管理IC、RF IC、基带控制器、微处理器和/或其他电路系统。例如，IC 602b可以并入例如图3中所示电路的电流镜电路的一个或更多个实例。
基板600还可以包括嵌入基板600中、形成在基板600上和/或粘附至基板600的一个或更多个无源器件606。虽然被示出为通用矩形，但是无源器件606可以例如是通过基板600上或基板600中的导电迹线与其他无源器件606和/或单独的IC 602a至602d互连的滤波器、电容器、电感器、传输线、电阻器、平面天线元件、换能器(包括例如基于MEMS的换能器，诸如加速度计、陀螺仪、麦克风、压力传感器等)、电池等。
方法
本发明的另一方面包括提供快速切换电流源的方法。例如，图7是示出一种用于提供快速切换电流源的方法的处理流程图700。该方法包括：配置电流镜以包括第一晶体管和第二晶体管，所述第一晶体管和所述第二晶体管被配置成在导通时使镜像电流能够流经第一晶体管[框702]；配置第三晶体管以由输入信号控制并且耦接至电流镜的控制输入，以便能够关断流经第一晶体管的电流[框704]；配置第四晶体管以包括要耦接至第二电压源的导电沟道和被配置成由输入信号控制的控制输入[框706]；配置第五晶体管以包括控制输入和耦接在电流镜的控制输入与第四晶体管的导电沟道之间的导电沟道[框708]；将电容器耦接在第五晶体管的控制输入与第五晶体管和第四晶体管的导电沟道之间的节点之间[框710]；以及配置偏置电路，该偏置电路被配置成向第五晶体管的控制输入提供参考电压VREF[框712]。
上述方法的其他方面可以包括以下中的一个或更多个：其中，第一晶体管、连接有二极管的第二晶体管，和第五晶体管是PFET；其中，第三晶体管是PFET；其中，第四晶体管是NFET；其中，偏置电路包括被配置成耦接至第二电压源的电流源、包括控制输入并且包括与电流源串联耦接的导电沟道的连接有二极管的第六晶体管，以及包括与连接有二极管的第六晶体管的导电沟道串联耦接并且被配置成耦接至第一电压源的导电沟道的连接有二极管的第七晶体管，其中，连接有二极管的第六晶体管的控制输入连接至第五晶体管的控制输入；其中，连接有二极管的第六晶体管和连接有二极管的第七晶体管是PFET；其中，第一、第二、第三、第五、第六和第七晶体管是PFET，并且其中，第四晶体管是NFET；以及/或者当输入信号被施加到第四晶体管时引起第五晶体管的控制输入处的瞬态电压下降，从而导致第五晶体管的过驱动电压，该过驱动电压增加第五晶体管的电流以快速下拉第一晶体管的控制输入。
制造技术和选项
如本公开内容中所使用的术语“MOSFET”包括具有其电压确定晶体管的导电性的绝缘栅极的任何场效应晶体管(FET)并且包括具有金属或类金属、绝缘体和/或半导体结构的绝缘栅极。术语“金属”或“类金属”包括至少一种导电材料(例如铝、铜或其他金属或者重掺杂的多晶硅、石墨烯或其他导电体)，“绝缘体”包括至少一种绝缘材料(诸如硅氧化物或其他介电材料)，以及“半导体”包括至少一种半导体材料。
关于本公开内容中引用的附图，各个元件的大小不是按比例的；为了清楚或强调起见，一些大小可以被竖直和/或水平地显著放大。另外，对取向和方向(例如，“顶部”、“底部”、“上方”、“下方”、“横向”、“竖直”、“水平”等)的引用是相对于示例附图而言的，并不一定是绝对取向或方向。
可以实现本发明的各种实施方式以满足多种规范。除非以上另有说明，否则合适的部件值的选择是设计选择的问题。本发明的各种实施方式可以以任何合适的集成电路(IC)技术(包括但不限于MOSFET结构)来实现或者以混合电路形式或分立电路形式来实现。可以使用任何合适的基板和工艺(包括但不限于标准体硅、高电阻体CMOS、绝缘体上硅(SOI)和蓝宝石上硅(SOS))来制造集成电路实施方式。除非以上另有说明，否则本发明的实施方式可以以其他增强型晶体管技术来实现。由于寄生电容通常可以通过精心设计来保持较低(或最小，在所有单元上保持均匀，从而允许对寄生电容进行补偿)，因此单片IC实现方式特别有用。
取决于特定规范和/或实现技术(例如，NMOS、PMOS或CMOS以及增强型或耗尽型晶体管器件)，可以调整电压水平和/或使电压和/或逻辑信号极性反转。可以根据需要例如通过调整器件尺寸、串联地“堆叠”部件(特别是FET)以承受更大的电压和/或使用多个并联的部件以处理更大的电流来对部件电压、电流和电力处理能力进行调整。在没有显著地改变所公开的电路的功能的情况下，可以添加另外的电路部件以增强所公开的电路的性能和/或提供另外的功能。
结论
已经描述了本发明的许多实施方式。应当理解，在不脱离本发明的精神和范围的情况下可以进行各种修改。例如，以上描述的步骤中的一些可以是与顺序无关的，并且因此可以以与所描述的顺序不同的顺序来执行。此外，上述步骤中的一些步骤可以是可选的。可以以重复、串行或并行的方式来执行关于以上标识的方法所描述的各种活动。
应当理解，前述描述旨在说明而非限制本发明的范围，该范围由所附权利要求的范围限定，并且其他实施方式在权利要求的范围内。特别地，本发明的范围包括所附权利要求中阐述的方法、机器、制造或物质组成中的一种或更多种的任何和所有可行组合。(注意，权利要求元素的括号标记是为了便于引用这些元素，而它们本身不指示元素的特定要求的顺序或列举；此外，这样的标记可以在从属权利要求中作为对另外的元素的引用而重复使用，而不被认为是开始了冲突的标记序列)。
Claims (31)
1.一种快速切换电流源，包括：
(a)电流镜，其被配置成耦接至第一电压并且包括第一晶体管和第二晶体管，所述第一晶体管和所述第二晶体管被配置成在导通时使镜像电流能够流经所述第一晶体管；
(b)第三晶体管，其被配置成由输入信号控制并且耦接至所述电流镜的控制输入，以便能够关断流经所述第一晶体管的电流；
(c)第四晶体管，其包括被配置成耦接至第二电压的导电沟道和被配置成由所述输入信号控制的控制输入；
(d)第五晶体管，其包括控制输入和耦接在所述电流镜的控制输入与所述第四晶体管的导电沟道之间的导电沟道；
(e)电容器，其耦接在所述第五晶体管的控制输入与在所述第五晶体管和所述第四晶体管的导电沟道之间的节点之间；以及
(f)偏置电路，其被配置成向所述第五晶体管的控制输入提供参考电压VREF。
2.根据权利要求1所述的发明，其中，所述第一晶体管、连接有二极管的第二晶体管和所述第五晶体管是PFET。
3.根据权利要求1所述的发明，其中，所述第三晶体管是PFET。
4.根据权利要求1所述的发明，其中，所述第四晶体管是NFET。
5.根据权利要求1所述的发明，其中，所述偏置电路包括：
(a)电流源，其被配置成耦接至所述第二电压；
(b)连接有二极管的第六晶体管，其包括控制输入和与所述电流源串联耦接的导电沟道；以及
(c)连接有二极管的第七晶体管，其包括与所述连接有二极管的第六晶体管的导电沟道串联耦接并且被配置成耦接至所述第一电压的导电沟道；
其中，所述连接有二极管的第六晶体管的控制输入连接至所述第五晶体管的控制输入。
6.根据权利要求5所述的发明，其中，所述连接有二极管的第六晶体管和所述连接有二极管的第七晶体管是PFET。
7.根据权利要求5所述的发明，其中，所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第五晶体管、所述第六晶体管和所述第七晶体管是PFET，并且其中，所述第四晶体管是NFET。
8.根据权利要求1所述的发明，其中，所述电容器在所述输入信号被施加到所述第四晶体管时提供所述第五晶体管的控制输入处的瞬态电压下降，从而导致所述第五晶体管的过驱动电压，所述过驱动电压增加所述第五晶体管的电流以快速下拉所述第一晶体管的控制输入。
9.一种快速切换电流镜电路，包括：
(a)第一晶体管，其被配置成耦接至第一电压以及耦接至其他电路系统；
(b)连接有二极管的第二晶体管，其以电流镜配置耦接至所述第一晶体管以使镜像电流能够流经所述第一晶体管；
(c)第三晶体管，其包括被配置成耦接至输入节点的栅极以及被配置成耦接至所述第一电压并且耦接至所述第一晶体管的栅极和所述连接有二极管的第二晶体管的栅极的导电沟道；
(d)第四晶体管，其包括被配置成耦接至第二电压的导电沟道和被配置成耦接至所述输入节点的栅极；
(e)第五晶体管，其包括耦接在所述连接有二极管的第二晶体管的导电沟道与所述第四晶体管的导电沟道之间的导电沟道和耦接至偏置电路的栅极；以及
(f)电容器，其耦接在所述第五晶体管的栅极与所述第五晶体管的漏极和所述第四晶体管的漏极之间，其中，所述电容器在输入信号被施加到所述第四晶体管的栅极时提供所述第五晶体管的栅极处的瞬态电压下降，从而导致所述第五晶体管的过驱动电压，所述过驱动电压增加所述第五晶体管的电流以快速下拉所述第一晶体管的栅极。
10.根据权利要求9所述的发明，其中，所述偏置电路向所述第五晶体管的栅极提供参考电压VREF。
11.根据权利要求9所述的发明，其中，所述第一晶体管、所述连接有二极管的第二晶体管和所述第五晶体管是PFET。
12.根据权利要求9所述的发明，其中，所述第三晶体管是PFET。
13.根据权利要求9所述的发明，其中，所述第四晶体管是NFET。
14.根据权利要求9所述的发明，其中，所述偏置电路包括：
(a)电流源，其被配置成耦接至所述第二电压；
(b)连接有二极管的第六晶体管，其包括栅极和与所述电流源串联耦接的导电沟道；以及
(c)连接有二极管的第七晶体管，其包括与所述连接有二极管的第六晶体管的导电沟道串联耦接并且被配置成耦接至所述第一电压的导电沟道；
其中，所述连接有二极管的第六晶体管的栅极连接至所述第五晶体管的栅极。
15.根据权利要求14所述的发明，其中，所述偏置电路向所述第五晶体管的栅极提供参考电压VREF。
16.根据权利要求14所述的发明，其中，所述连接有二极管的第六晶体管和所述连接有二极管的第七晶体管是PFET。
17.根据权利要求14所述的发明，其中，所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第五晶体管、所述第六晶体管和第七晶体管是PFET，并且其中，所述第四晶体管是NFET。
18.一种快速切换电流镜电路，包括：
(a)第一晶体管，其被配置成耦接至第一电压以及耦接至其他电路系统；
(b)连接有二极管的第二晶体管，其以电流镜配置耦接至所述第一晶体管以使镜像电流能够流经所述第一晶体管；
(c)第三晶体管，其包括被配置成耦接至输入节点的栅极以及被配置成耦接至所述第一电压并且耦接至所述第一晶体管的栅极和所述连接有二极管的第二晶体管的栅极的导电沟道；
(d)第四晶体管，其包括被配置成耦接至第二电压的导电沟道和被配置成耦接至所述输入节点的栅极；
(e)第五晶体管，其包括栅极和耦接在所述连接有二极管的第二晶体管的导电沟道与所述第四晶体管的导电沟道之间的导电沟道；
(f)电容器，其耦接在所述第五晶体管的栅极与所述第五晶体管的漏极和所述第四晶体管的漏极之间；
(g)偏置电路，其包括：
(1)电流源，其被配置成耦接至所述第二电压；
(2)连接有二极管的第六晶体管，其包括栅极和与所述电流源串联耦接的导电沟道；以及
(3)连接有二极管的第七晶体管，其包括与所述连接有二极管的第六晶体管的导电沟道串联耦接并且被配置成耦接至所述第一电压的导电沟道；
其中，所述连接有二极管的第六晶体管的栅极连接至所述第五晶体管的栅极。
19.根据权利要求18所述的发明，其中，所述偏置电路向所述第五晶体管的栅极提供参考电压VREF。
20.根据权利要求18所述的发明，其中，所述连接有二极管的第六晶体管和所述连接有二极管的第七晶体管是PFET。
21.根据权利要求18所述的发明，其中，所述第一晶体管、所述连接有二极管的第二晶体管和所述第五晶体管是PFET。
22.根据权利要求18所述的发明，其中，所述第三晶体管是PFET。
23.根据权利要求18所述的发明，其中，所述第四晶体管是NFET。
24.根据权利要求18所述的发明，其中，所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第五晶体管、所述第六晶体管和第七晶体管是PFET，并且其中，所述第四晶体管是NFET。
25.一种提供快速切换电流源的方法，包括：
(a)配置电流镜以包括第一晶体管和第二晶体管，所述第一晶体管和所述第二晶体管被配置成耦接至第一电压并且被配置为在导通时使镜像电流能够流经所述第一晶体管；
(b)配置第三晶体管以由输入信号控制并且耦接至所述电流镜的控制输入，以便能够关断流经所述第一晶体管的电流；
(c)配置第四晶体管以包括要耦接至第二电压的导电沟道和被配置成由所述输入信号控制的控制输入；
(d)配置第五晶体管以包括控制输入和耦接在所述电流镜的控制输入与所述第四晶体管的导电沟道之间的导电沟道；
(e)将电容器耦接在所述第五晶体管的控制输入与在所述第五晶体管和所述第四晶体管的导电沟道之间的节点之间；以及
(f)配置偏置电路，所述偏置电路被配置成向所述第五晶体管的控制输入提供参考电压VREF。
26.根据权利要求25所述的方法，其中，所述第一晶体管、所述连接有二极管的第二晶体管和所述第五晶体管是PFET。
27.根据权利要求25所述的方法，其中，所述第三晶体管是PFET。
28.根据权利要求25所述的方法，其中，所述第四晶体管是NFET。
29.根据权利要求25所述的方法，其中，所述偏置电路包括：
(a)电流源，其被配置成耦接至所述第二电压；
(b)连接有二极管的第六晶体管，其包括控制输入和与所述电流源串联耦接的导电沟道；以及
(c)连接有二极管的第七晶体管，其包括与所述连接有二极管的第六晶体管的导电沟道串联耦接并且被配置成耦接至所述第一电压的导电沟道；
其中，所述连接有二极管的第六晶体管的控制输入连接至所述第五晶体管的控制输入。
30.根据权利要求29所述的方法，其中，所述连接有二极管的第六晶体管和所述连接有二极管的第七晶体管是PFET。
31.根据权利要求29所述的方法，其中，所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第五晶体管、所述第六晶体管和第七晶体管是PFET，并且其中，所述第四晶体管是NFET。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US202263298545P | 2022-01-11 | 2022-01-11 | |
| US63/298,545 | 2022-01-11 | ||
| US17/981,012 | 2022-11-04 | ||
| US17/981,012 US20230223847A1 (en) | 2022-01-11 | 2022-11-04 | Fast-Switching Current Mirror |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116430943A true CN116430943A (zh) | 2023-07-14 |
Family
ID=87069036
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310027596.3A Pending CN116430943A (zh) | 2022-01-11 | 2023-01-09 | 快速切换电流镜 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20230223847A1 (zh) |
| CN (1) | CN116430943A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117891303A (zh) * | 2024-03-18 | 2024-04-16 | 湖南二零八先进科技有限公司 | 激光陀螺及其维持电源与调节方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20230418321A1 (en) * | 2022-06-27 | 2023-12-28 | Texas Instruments Incorporated | Fast power-up scheme for current mirrors |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005191036A (ja) * | 2003-12-24 | 2005-07-14 | Matsushita Electric Ind Co Ltd | 発光素子駆動回路、デジタルアナログ変換器及び電流駆動回路 |
| US7151363B1 (en) * | 2004-06-08 | 2006-12-19 | Rf Micro Devices, Inc. | High PSRR, fast settle time voltage regulator |
| SG135975A1 (en) * | 2006-03-07 | 2007-10-29 | St Microelectronics Asia | Circuit and method for fast switching of a current mirror with large mosfet size |
| TWI437406B (zh) * | 2010-10-25 | 2014-05-11 | Novatek Microelectronics Corp | 低雜訊電流緩衝電路及電流電壓轉換器 |
| US11496126B1 (en) * | 2021-10-06 | 2022-11-08 | Psemi Corporation | Circuits and methods for leakage reduction in MOS devices |
-
2022
- 2022-11-04 US US17/981,012 patent/US20230223847A1/en active Pending
-
2023
- 2023-01-09 CN CN202310027596.3A patent/CN116430943A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117891303A (zh) * | 2024-03-18 | 2024-04-16 | 湖南二零八先进科技有限公司 | 激光陀螺及其维持电源与调节方法 |
| CN117891303B (zh) * | 2024-03-18 | 2024-05-10 | 湖南二零八先进科技有限公司 | 激光陀螺及其维持电源与调节方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20230223847A1 (en) | 2023-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9276561B2 (en) | Integrated circuit process and bias monitors and related methods | |
| CN116430943A (zh) | 快速切换电流镜 | |
| US7282954B2 (en) | Capacitor-coupled level shifter with duty-cycle independence | |
| US11264984B2 (en) | Single supply RF switch driver | |
| US11476849B2 (en) | High power positive logic switch | |
| CN114731140A (zh) | 级联放大器的导通时间加速 | |
| US20240275375A1 (en) | Circuits and methods for leakage reduction in mos devices | |
| CN116134731A (zh) | 开关fet体电流管理装置和方法 | |
| US20240168509A1 (en) | Current mirror pre-bias for increased transition speed | |
| CN115411931A (zh) | 动态分压比电荷泵开关 | |
| US11777498B2 (en) | High power RF switch with controlled well voltage for improved linearity | |
| CN111585428A (zh) | 浪涌电流限制器 | |
| US8742829B2 (en) | Low leakage digital buffer using bootstrap inter-stage | |
| US20240235369A9 (en) | Enhanced Gate Driver | |
| US11835978B1 (en) | Power supply slump reduction methods and devices | |
| US11641159B1 (en) | Fast detection and discharge for charge pump controller | |
| US11979154B1 (en) | Low power level shifter | |
| US20240134401A1 (en) | Low voltage cascode current mirror | |
| US11843357B2 (en) | Output clamp and current limiter for amplifier | |
| CN117240278B (zh) | 一种功率开关控制电路和电子设备 | |
| US11848666B1 (en) | Methods and devices for fast switching of radio frequency switches | |
| US7746159B1 (en) | Polarity conversion circuit | |
| US20240120837A1 (en) | Reduced Gate Drive for Power Converter with Dynamically Switching Ratio | |
| WO2024073556A1 (en) | Methods and devices to control radiated spurious emission in rf antenna switches |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20240410 Address after: Japan Applicant after: Murata Manufacturing Co.,Ltd. Country or region after: Japan Address before: California, USA Applicant before: Passion Country or region before: U.S.A. |