JP4398983B2 - Mosトランジスタのボディ効果の制御 - Google Patents
Mosトランジスタのボディ効果の制御 Download PDFInfo
- Publication number
- JP4398983B2 JP4398983B2 JP2007010207A JP2007010207A JP4398983B2 JP 4398983 B2 JP4398983 B2 JP 4398983B2 JP 2007010207 A JP2007010207 A JP 2007010207A JP 2007010207 A JP2007010207 A JP 2007010207A JP 4398983 B2 JP4398983 B2 JP 4398983B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- source
- gate
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Logic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electronic Switches (AREA)
Description
CL 負荷容量
Claims (4)
- MOSトランジスタにおけるドレイン、ボディ間のPN接合の順方向バイアス状態を防止する方法であって、該方法は、
トランジスタのゲートに電圧を印加して前記トランジスタをON状態にし、該トランジスタのソース、ドレイン間に電流が流れるのを可能にするステップであって、前記ソースがソース電圧である、ステップと、
前記トランジスタのボディを前記ON状態の間、前記トランジスタのソースに接続するステップと、
前記トランジスタのゲートに電圧を印加して前記トランジスタをOFF状態にし、該トランジスタのソース、ドレイン間に電流が流れない状態にするステップと、
前記OFF状態の間、前記トランジスタのボディを前記トランジスタのソースから前記トランジスタのソース電圧と異なる電圧に切換えるステップであって、前記異なる電圧は、前記トランジスタのソースに接続された前記トランジスタのボディが該トランジスタのドレイン、ボディ間のPN接合を順方向バイアス状態に保とうとする時、前記トランジスタのドレイン、ボディ間のPN接合を逆バイアス状態にするように作用する電圧である、前記切換えるステップと、
を含み、
前記トランジスタをOFF状態にするために前記トランジスタのゲートに印加される電圧が、前記異なる電圧と同じ電圧である、
方法。 - 前記トランジスタはPMOSトランジスタであって、そのソースが第1の基準電圧に接続され、そのドレインが負荷を介してアースに接続されており、前記OFF状態において、前記ドレインが前記第1の基準電圧より大きい第2の基準電圧に切換えられる請求項1に記載の方法。
- 前記異なる電圧が前記第2の基準電圧と同じである請求項2に記載の方法。
- 前記トランジスタを前記OFF状態にするために前記トランジスタのゲートに印加された前記電圧が前記第2の基準電圧と同じである請求項3に記載の方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US893195A | 1995-12-20 | 1995-12-20 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP34220596A Division JP4354539B2 (ja) | 1995-12-20 | 1996-12-20 | Mosトランジスタのボディ効果の制御 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007116744A JP2007116744A (ja) | 2007-05-10 |
JP4398983B2 true JP4398983B2 (ja) | 2010-01-13 |
Family
ID=21734552
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP34220596A Expired - Lifetime JP4354539B2 (ja) | 1995-12-20 | 1996-12-20 | Mosトランジスタのボディ効果の制御 |
JP2007010207A Expired - Lifetime JP4398983B2 (ja) | 1995-12-20 | 2007-01-19 | Mosトランジスタのボディ効果の制御 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP34220596A Expired - Lifetime JP4354539B2 (ja) | 1995-12-20 | 1996-12-20 | Mosトランジスタのボディ効果の制御 |
Country Status (1)
Country | Link |
---|---|
JP (2) | JP4354539B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6262625B1 (en) * | 1999-10-29 | 2001-07-17 | Hewlett-Packard Co | Operational amplifier with digital offset calibration |
JP2001156619A (ja) * | 1999-11-25 | 2001-06-08 | Texas Instr Japan Ltd | 半導体回路 |
JP4863844B2 (ja) | 2006-11-08 | 2012-01-25 | セイコーインスツル株式会社 | 電圧切替回路 |
JP5211355B2 (ja) * | 2007-11-01 | 2013-06-12 | セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー | 電源回路及び携帯機器 |
US8494173B2 (en) * | 2011-10-28 | 2013-07-23 | Gn Resound A/S | Integrated circuit with configurable output cell |
JP5765212B2 (ja) * | 2011-12-13 | 2015-08-19 | 富士通株式会社 | 電力供給装置、及び、電子装置 |
-
1996
- 1996-12-20 JP JP34220596A patent/JP4354539B2/ja not_active Expired - Lifetime
-
2007
- 2007-01-19 JP JP2007010207A patent/JP4398983B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP4354539B2 (ja) | 2009-10-28 |
JPH10233675A (ja) | 1998-09-02 |
JP2007116744A (ja) | 2007-05-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
USRE42494E1 (en) | Preventing drain to body forward bias in a MOS transistor | |
KR930003557B1 (ko) | 전송게이트 | |
US8188540B2 (en) | High breakdown voltage double-gate semiconductor device | |
JP3334290B2 (ja) | 半導体装置 | |
JP4398983B2 (ja) | Mosトランジスタのボディ効果の制御 | |
US5430403A (en) | Field effect transistor with switchable body to source connection | |
GB2534761A (en) | Semiconductor arrangement with active driftzone | |
CN110071715B (zh) | 使用低压器件的高量程正电压电平移位器 | |
US7482860B2 (en) | MOS switching circuit | |
JP4149129B2 (ja) | 電子アナログ・スイッチ | |
US4417162A (en) | Tri-state logic buffer circuit | |
KR101222758B1 (ko) | 높은 항복 전압 이중 게이트 반도체 디바이스 | |
US4256974A (en) | Metal oxide semiconductor (MOS) input circuit with hysteresis | |
US4558237A (en) | Logic families interface circuit and having a CMOS latch for controlling hysteresis | |
KR101162771B1 (ko) | 고전압 작동 전계 효과 트랜지스터, 및 그것을 위한 바이어스 회로 및 고전압 회로 | |
US5914515A (en) | Semiconductor device | |
JPH0231506B2 (ja) | ||
US6750698B1 (en) | Cascade circuits utilizing normally-off junction field effect transistors for low on-resistance and low voltage applications | |
US6037830A (en) | Tailored field in multigate FETS | |
JP2715951B2 (ja) | 論理回路 | |
EP0108603B1 (en) | Field effect transistor gate circuit for switching analog signals | |
EP0023210B1 (en) | Tri-state logic buffer circuit | |
JPS6341451B2 (ja) | ||
EP0260061A2 (en) | MOS-gated transistor | |
JPH0622320B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070119 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070515 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081031 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090202 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090205 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090227 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091016 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091023 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121030 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121030 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131030 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |