JP4350085B2 - 映像信号処理回路及びこれを含むディスプレイ装置 - Google Patents

Description

本発明は映像信号処理回路及びこれを含むディスプレイ装置に関し、より詳しくは、入力された映像信号を処理するに当たって、画質改善機能をオンオフすることができる映像信号処理回路及びこれを含むディスプレイ装置に関する。

最近、ディスプレイ装置の映像信号処理において、信号処理方法がアナログからデジタル化するとともにフレーム単位で信号を処理することが一般的になり、この際にフレームメモリを利用して信号処理を行う信号処理ＩＣを多く使用する。

ここで信号処理ＩＣは、基本的な信号処理以外に画質を改善するための信号処理ＩＣを有する。

画質改善の目的で信号処理ＩＣを含む従来のディスプレイ装置を利用した信号処理経路については、図１を参照して説明する。

図１は、外部ソースがゲーム機である場合に、信号処理による信号遅延を例示した図である。

図１のＡに示すように、現在外部ソースであるゲーム機から出力される映像信号に対応する画面は、野球のボールがストライクゾーンに到達した映像である。

しかし、この映像信号が、デコーダーとデインターレーサー、スケーラー、イメージエンハンサーを経て信号処理されディスプレイ装置に表示される画面は、図１のＢに示されているようにまだ野球のボールがストライクゾーンに到達する前の映像である。

ここで、画質改善の目的でフレームメモリを使用するデインターレーサー及びイメージエンハンサーのような信号処理ＩＣなどで、比較的に信号処理時間が多く遅延する。

したがって、ゲーム機から出力された画面は、現在状態での使用者の入力、つまり、ボールを打つ動作に対する命令が必要な時点や、信号処理の遅延により、使用者が見る時点ではまだキー入力が必要でない。

このように、信号処理が遅延するとき、一般的なビデオ映像であれば使用者と相互作用がないために特別な問題が生じないが、ゲーム映像である場合には使用者との相互作用があるため、ゲーム機が受信する使用者のキー入力と映像信号の同期が外れることがある。

図１に示すように、一般的な信号処理過程は通常１５０ｍｓｅｃ程度の信号処理遅延が発生するが、信号処理遅延が１００ｍｓｅｃ以上であればゲーム中のキー入力時期を逃す恐れがある。

そこで、本発明が目的とするところは、使用者が使用目的に応じ信号処理経路において画質改善機能を省略するバイパス信号処理経路を選択することによって、信号処理時間を短縮することができ、使用者の便宜が図れる映像信号処理回路及びこれを含むディスプレイ装置を提供することにある。

前記目的は、本発明によって、ディスプレイ部を有するディスプレイ装置において、
入力された映像信号を信号処理する処理部と、前記処理された映像信号の画質を改善する画質改善部を有し、前記画質改善部に含まれる複数の画質改善ＩＣを選択的にバイパスする信号処理経路を含む経路で前記映像信号を処理する映像信号処理部と；
前記信号処理経路に対応するバイパスモードを選択するための選択入力部と；
使用者が前記選択入力部を通じて前記バイパスモードを選択した場合、前記処理部を通じて信号処理された前記映像信号を、前記複数の画質改善ＩＣのうちの少なくともいずれか一つをスイッチング部によってバイパスすることにより画質改善機能を省略して前記ディスプレイ部に出力するように前記映像信号処理部を制御する制御部と；
を含み、
前記処理部は、デコーダーと、前記デコーダーから出力される映像信号を選択的に受けるスケーラーとを含み、
前記画質改善ＩＣは、デインターレーサーと、前記スケーラーからの映像信号を受けるイメージエンハンサーとを含み、
前記スイッチング部は、前記デコーダーから出力される映像信号を前記スケーラーと前記デインターレーサーのうちのいずれか一つに出力する第１スイッチング部を含むことを特徴とするディスプレイ装置によって達成される。

これにより、使用者は、使用目的に応じて、画質は落ちるが信号処理の遅延が少ない信号処理モードを選択して使用することができる。

これにより、制御部が使用者の選択によってスイッチング部の動作を制御することによって、バイパス信号処理経路を選択することができる。

したがって、複数の画質改善ＩＣがある場合には、バイパスモードが複数個存在することができるので、使用者のバイパスモードの選択の幅が広くなる。

また、前記選択入力部は、前記バイパスモードに関するＯＳＤメニューを生成するＯＳＤ生成部と、前記ＯＳＤメニューを通じて前記バイパスモードを選択するための所定の入力キーとを含み、前記制御部は、前記バイパスモードに対応する所定の値を設定するモード設定部をさらに含むことができる。

これにより、ＯＳＤメニューを通じてより便利に映像処理モードを選択することができ、制御部は、モード設定部に保存された値によって映像信号処理部を制御する。

前記処理部は、デコーダーと、スケーラーとを含み、前記画質改善ＩＣは、デインターレーサー（Ｄｅ−ｉｎｔｅｒｌａｃｅｒ）とイメージエンハンサー（Ｉｍａｇｅ−Ｅｎｈａｎｃｅｒ）を含むことができる。

ここで、前記映像信号処理部は、前記デコーダーから出力される映像信号を前記スケーラーと前記デインターレーサーのうちのいずれか一つに出力する第１スイッチング部をさらに含むことができる。

同時に、前記映像信号処理部は、前記スケーラーから出力される映像信号を前記ディスプレイ部と前記イメージエンハンサーのうちのいずれか一つに出力する第２スイッチング部をさらに含むことができる。

前記制御部は、使用者が前記選択入力部を通じて第１バイパス経路を選択した場合、前記デコーダー及び前記スケーラーから出力される映像信号を各々前記スケーラー及び前記ディスプレイ部に出力するように前記第１スイッチング部及び前記第２スイッチング部を制御することができる。

また、前記制御部は、使用者が前記選択入力部を通じて第２バイパス経路を選択した場合、前記デコーダー及び前記スケーラーから出力される映像信号を各々前記デインターレーサー及び前記ディスプレイ部に出力するように前記第１スイッチング部及び前記第２スイッチング部を制御することができる。

さらに、前記制御部は、使用者が前記選択入力部を通じて第３バイパス経路を選択した場合、前記デコーダー及び前記スケーラーから出力される映像信号を各々前記スケーラー及び前記イメージエンハンサーに出力するように前記第１スイッチング部及び前記第２スイッチング部を制御することができる。

また、前記目的は、本発明によって、入力された映像信号を処理してディスプレイパネルに出力する映像信号処理回路において、
入力された映像信号を信号処理する処理部と、
前記処理された映像信号の画質を改善する画質改善部と、
前記処理部を通じて信号処理された映像信号を前記画質改善部と前記ディスプレイパネルのうちのいずれか一つに出力するためのスイッチング部と、を含み、
前記画質改善部に含まれる複数の画質改善ＩＣのうちの少なくともいずれか一つを前記スイッチング部によってバイパスする信号処理経路により画質改善機能を省略して信号処理の遅れを防ぐ映像信号処理回路であって、
前記処理部は、デコーダーと、前記デコーダーから出力される映像信号を選択的に受けるスケーラーとを含み、
前記画質改善ＩＣは、デインターレーサーと、前記スケーラーからの映像信号を受けるイメージエンハンサーとを含み、
前記スイッチング部は、前記デコーダーから出力される映像信号を前記スケーラーと前記デインターレーサーのうちのいずれか一つに出力する第１スイッチング部を含むことを特徴とする映像信号処理回路によっても達成できる。

さらに、前記目的は、本発明によって、デコーダー、デインターレーサー、スケーラー、及びイメージエンハンサーを含む映像信号処理回路において、
前記デコーダーから出力される映像信号を、前記デインターレーサーをバイパスして前記スケーラーを通る経路と前記デインターレーサーを経由して前記スケーラーを通る経路のうちのいずれか一つに出力するようにする第１スイッチング部と、
前記スケーラーから出力される映像信号を、前記イメージエンハンサーをバイパスしてディスプレイ部に通ずる経路と前記イメージエンハンサーを経由して前記ディスプレイ部に通ずる経路のうちのいずれか一つに出力するようにする第２スイッチング部と、を含み、
前記第１のスイッチング部によって前記デインターレーサーをバイパスし、前記第２のスイッチング部によって前記イメージエンハンサーをバイパスすることによって、画質改善機能を省略することを特徴とする映像信号処理回路によっても達成できる。

本発明によれば、使用者が使用目的に応じ信号処理経路において画質改善機能を省略するバイパス信号処理経路を選択することによって、信号処理時間を短縮することができ、使用者の便宜が図れる映像信号処理回路及びこれを含むディスプレイ装置が提供される。

以下、添付した図面を参照して、本発明の実施例について詳細に説明する。

図２は、本発明の第１実施例によるディスプレイ装置の制御ブロック図である。図２に示すように、本発明の第１実施例によるディスプレイ装置は、処理された映像を画面に表示するディスプレイ部１００と、入力された映像信号を信号処理する映像信号処理部２００と、所定の命令を入力する選択入力部３００と、これら構成要素の全般的な制御を担当する制御部４００とを有する。

ディスプレイ部１００は、映像信号処理部２００から処理された映像信号を画面にディスプレイし、ＤＬＰ（デジタル光プロセッシング）、ＬＣＤ（液晶表示）、ＰＤＰ（プラズマ表示パネル）などのように多様な類型のディスプレイパネルが適用可能である。

映像信号処理部２００は、入力された映像信号をディスプレイ部１００が表示可能な映像信号に信号処理し、入力された映像信号の基本的な信号処理を担当する処理部２１０と、処理された映像信号の画質を改善する画質改善処理を担当する画質改善部２３０とを有する。そして、映像信号の処理において、入力端及び出力端に映像信号を保存するバッファーなどのフレームメモリを含む。

ここで、処理部２１０は、デコーダー２１１、スケーラー２１３などを含んで実現することができる。

デコーダー２１１は、入力された映像信号をディコーディングし、入力された映像信号のコーディング方式によって多様なフォーマットで映像信号をディコーディングすることができる。例えば、デコーダー２１１は、アナログ／デジタルコンバージョン、カラースペースコンバージョン、画質調整などの信号変換を処理することができる。

スケーラー２１３は、入力される映像信号をディスプレイ部１００の出力規格に合う垂直周波数、解像度、画面比率などに変換する。このようなデコーダー２１１及びスケーラー２１３は、映像信号処理において基本的な信号処理過程を行う。

画質改善部２３０は、複数の画質改善ＩＣを有することができ、画質改善ＩＣは、デインターレーサー２３１、イメージエンハンサー２３３のうちのいずれか一つを含むことができる。

デインターレーサー２３１は、デコーダー２１１でディコーディングされたインターレース（ｉｎｔｅｒｌａｃｅ）方式の信号をプログレッシブ方式の信号に変換してスケーラー２１３に提供する。

イメージエンハンサー２３３は、スケーラー２１３を通じて出力された映像信号を操作して画質をさらに鮮明にする。

映像信号処理部２００は、画質改善部２３０をバイパスする信号処理経路を有する。つまり、映像信号処理部２００は、処理部２１０を通じて基本信号処理された映像信号が画質改善部２３０を経由せず直ちにディスプレイ部１００に出力される信号処理経路を有する。したがって、処理部２１０とディスプレイ部１００とは、信号が直ちに伝達されるように連結されている。

また、画質改善部２３０が複数の画質改善ＩＣで構成される場合、バイパス信号処理経路は少なくとも一つの画質改善ＩＣをバイパスする信号処理経路を含む。

したがって、画質改善部２３０が複数の画質改善ＩＣで構成される場合、バイパス信号処理経路は複数であり、それぞれのバイパス信号処理経路によって信号処理ＩＣの連結が多様に構成されうる。

ここで、映像信号処理部２００は、処理部２１０から出力される映像信号をディスプレイ部１００と画質改善部２３０のうちのいずれか一つに出力するようにスイッチングするスイッチング部２５０を含むことができる。

映像信号は、スイッチング部２５０の作動によって選択的に画質改善部２３０をバイパスし、スイッチング部２５０に印加される信号によって選択的に画質改善部２３０またはディスプレイ部１００に信号が出力されるようにスイッチングされる。

ここで、スイッチング部２５０は、多様に具現されるスイッチング回路で構成することができ、図２には処理部２１０とは別途の回路として備えられているが、処理部２１０内の回路設計によって画質改善部２３０とディスプレイ部１００のうちのいずれか一つに出力されるように具現することも可能である。

選択入力部３００は、映像信号処理においてバイパスモードを選択するためのものであって、これに関するＯＳＤメニューを生成するＯＳＤ生成部と、ＯＳＤメニューを通じてバイパスモードを選択するための入力キーとを含む。選択入力部３００は、ＯＳＤ生成ＩＣ及びディスプレイ装置の前面に備えられた入力ボタンまたはキーボードを含む。

制御部４００は、使用者が選択入力部３００を通じてバイパスモードを選択すれば、入力された映像信号を処理部２１０を通じて処理し、画質改善部２３０をバイパスして直ちにディスプレイ部１００に出力するように映像信号処理部２００を制御する。そして、制御部４００はマイコン及び／または信号処理ＩＣ内に備えられたコントロールディバイスなどにより実現できる。

制御部４００は、使用者がバイパスモードを選択した場合、選択したバイパスモードに対応する所定の値が設定されるモード設定部４１０を有する。モード設定部４１０はメモリまたはレジスターによって実現される。

そして、制御部４００は、使用者がバイパスモードを選択した場合、選択したバイパスモードに対応してスイッチング部２５０に該当信号を印加し、スイッチング動作を制御することによって、信号処理経路を制御する。

これにより、使用者はディスプレイ装置の使用目的に応じ信号処理の遅延が少ないバイパスモードを選択して使用することができる。

本発明の第１実施例によるディスプレイ装置の制御方法は、図３を参照して説明する。図３は、本発明の第１実施例によるディスプレイ装置の制御フローチャートである。

図３に示すように、使用者がディスプレイ装置の前面または別途の入力キーを通じてバイパスモードに関するメニューを選択すれば（Ｓ１０）、制御部４００は、バイパスモードの選択のためのＯＳＤ画面を生成して表示するように、ＯＳＤ生成部及びディスプレイ部１００を制御する（Ｓ２０）。

使用者がバイパスモードを選択すれば（Ｓ３０）、制御部４００は、入力された映像信号が選択されたバイパスモードに基づいてバイパス経路で信号処理されるように、映像信号処理部２００を制御する（Ｓ４０）。

制御部４００は、バイパスモードが複数である場合、選択されたモードに対応する処理経路で信号処理されるように、スイッチング部２５０のスイッチング動作を制御する。

本発明の実施例による画質改善部２３０が複数の信号処理ＩＣで構成される場合、ディスプレイ装置の映像信号処理部２００について図４を参照して説明する。前述した実施例と重複される説明は必要に応じて省略する。

図４に示すように、本発明の第２実施例による映像信号処理部２００は、デコーダー２１１とスケーラー２１３を含む処理部２１０と、デインターレーサー２３１とイメージエンハンサー２３３を含む画質改善部２３０と、第１スイッチング部２５１と第２スイッチング部２５３とを含む。

デコーダー２１１は、第１スイッチング部２５１を経てスケーラー２１３とデインターレーサー２３１と連結されている。スケーラー２１３は、第２スイッチング部２５３を経てディスプレイ部１００とイメージエンハンサー２３３と連結されている。

入力された映像信号はデコーダー２１１を通じてディコーディングされ、ディコーディングされた信号は、バイパスモードの選択により、第１スイッチング部２５１の動作によってデインターレーサー２３１とスケーラー２１３のうちのいずれか一つに出力される。

そして、スケーラー２１３を通じて信号処理された映像信号は、バイパスモードの選択により、第２スイッチング部２５３の動作によってディスプレイ部１００とイメージエンハンサー２３３のうちのいずれか一つに出力される。

前述したように、第１スイッチング部２５１及び第２スイッチング部２５３は、デコーダー２１１及びスケーラー２１３内部の回路で構成されることも可能である。

また、デコーダー２１１は、デインターレーサー２３１とスケーラー２１３に連結される２つの経路を有し、２つの経路で処理された映像信号を全て提供するように具現できる。そして、スケーラー２１３が入力端にスイッチング回路を含んでいるので、制御部４００の制御信号によってデコーダー２１１及びデインターレーサー２３１のうちのいずれか一つからの信号を受信し処理して出力するように具現することもできる。ここで、ディスプレイ部１００も入力端にスイッチング回路を含んでいるので、制御部４００の制御信号によってスケーラー２１３とイメージエンハンサー２３３のうちのいずれか一つからの映像信号を受信してディスプレイする。

本発明の第２実施例によるバイパスモードとこれに対応する信号処理経路について、図５及び図６を参照して説明する。

図５は、本発明の第２実施例による映像信号処理に関するＯＳＤメニュー画面を示した図であり、図６は、本発明の第２実施例による映像信号のバイパスモードに対応する信号処理経路を説明するための例示図である。

使用者が選択入力部３００を通じてバイパスモードに関するメニューを選択すれば、制御部４００は、バイパスモードの選択のためのＯＳＤ画面を生成して表示するように、ＯＳＤ生成部及びディスプレイ部１００を制御する。ディスプレイ部１００には図４に示すようなＯＳＤメニュー画面が表示される。

使用者が選択できる映像信号処理モードは４種類であり、使用者は選択入力部３００を通じてバイパスモードを選択することができる。

使用者が一般モードを選択した場合、図５Ａに示すように、制御部４００は、デコーダー２１１、デインターレーサー２３１、スケーラー２１３、イメージエンハンサー２３３を経て信号処理されるように映像信号処理部２００を制御し、この信号処理経路はバイパスモードを選択しない場合の一般的な処理経路である。

この時、制御部４００は、第１スイッチング部２５１及び第２スイッチング部２５３に制御信号を印加して、各々デインターレーサー２３１及びイメージエンハンサー２３３に映像信号が出力されるようにその動作を制御する。一般モードは、画質は良いが、信号処理時間が多く遅延する。

使用者がゲームモード１（第１バイパスモード）を選択した場合、制御部４００は、入力された信号がデコーダー２１１、スケーラー２１３を通じて信号処理され、直ちにディスプレイ部１００に出力されるように映像信号処理部２００を制御する。

ゲームモード１（第１バイパスモード）は、映像処理モードのうち画質は最も劣化するが、信号処理遅延がほとんどない。

そして、使用者がゲームモード２（第２バイパスモード）を選択した場合、制御部４００は、入力された信号がデコーダー２１１、デインターレーサー２３１、スケーラー２１３を通じて信号処理され、ディスプレイ部１００に出力されるように映像信号処理部２００を制御する。

また、使用者がゲームモード３（第３バイパスモード）を選択した場合、制御部４００は、入力された信号がデコーダー２１１、スケーラー２１３、イメージエンハンサー２３３を通じて信号処理され、ディスプレイ部１００に出力されるように映像信号処理部２００を制御する。

ここで、ゲームモード２及びゲームモード３は、画質は中間程度であり、信号処理遅延は一般モードに比べて多少減少させることができる。

このように、画質改善部２３０が複数の画質改善ＩＣを含んでいる場合には、多様なバイパスモードが存在できる。このようなバイパス信号処理経路をさらに備えることによって、ゲーム機など使用者と相互作用が要求される外部ソースを使用する場合に、信号処理遅延を防止することができるので、使用者の便宜が図れる。

前述した実施例では、画質改善ＩＣの例として、デインターレーサー２３１とイメージエンハンサー２３３を挙げているが、多様なＩＣが含まれた映像信号処理回路及びディスプレイ装置に本発明が適用できる。

以上、本発明のいくつかの実施例を示して説明したが、本発明の属する技術分野の通常の知識を有する当業者であれば、本発明の原則や精神から逸脱せずに本実施例を変形できることが分かるはずである。本発明の範囲は、添付された特許請求の範囲とその均等物によって決められるものである。

従来のディスプレイ装置において、信号処理の流れ及びこれに対応するディスプレイ部の画面を示した図である。 本発明の第１実施例によるディスプレイ装置の制御ブロック図である。 本発明の第１実施例によるディスプレイ装置の制御フローチャートである。 本発明の第２実施例による映像信号処理部の制御ブロック図である。 本発明の第２実施例による映像信号処理に関するＯＳＤメニュー画面を示した図である。 本発明の第２実施例による映像信号のバイパスモードに対応する信号処理経路を説明するための例示図である。

符号の説明

１００ ディスプレイ部
２００ 映像信号処理部
２１０ 処理部
２１１ デコーダー
２１３ スケーラー
２３０ 画質改善部
２３１ デインターレーサー
２３３ イメージエンハンサー
２５０ スイッチング部
２５１ 第１スイッチング部
２５３ 第２スイッチング部
３００ 選択入力部
４００ 制御部
４１０ モード設定部

Claims (7)

1. ディスプレイ部を有するディスプレイ装置において、
   入力された映像信号を信号処理する処理部と、前記処理された映像信号の画質を改善する画質改善部を有し、前記画質改善部に含まれる複数の画質改善ＩＣを選択的にバイパスする信号処理経路を含む経路で前記映像信号を処理する映像信号処理部と；
   前記信号処理経路に対応するバイパスモードを選択するための選択入力部と；
   使用者が前記選択入力部を通じて前記バイパスモードを選択した場合、前記処理部を通じて信号処理された前記映像信号を、前記複数の画質改善ＩＣのうちの少なくともいずれか一つをスイッチング部によってバイパスすることにより画質改善機能を省略して前記ディスプレイ部に出力するように前記映像信号処理部を制御する制御部と；
   を含み、
   前記処理部は、デコーダーと、前記デコーダーから出力される映像信号を選択的に受けるスケーラーとを含み、
   前記画質改善ＩＣは、デインターレーサーと、前記スケーラーからの映像信号を受けるイメージエンハンサーとを含み、
   前記スイッチング部は、前記デコーダーから出力される映像信号を前記スケーラーと前記デインターレーサーのうちのいずれか一つに出力する第１スイッチング部を含むことを特徴とするディスプレイ装置。
2. 前記スイッチング部は、前記スケーラーから出力される映像信号を前記ディスプレイ部と前記イメージエンハンサーのうちのいずれか一つに出力する第２スイッチング部をさらに含むことを特徴とする請求項１に記載のディスプレイ装置。
3. 前記制御部は、使用者が前記選択入力部を通じて第１バイパスモードを選択した場合、前記デコーダー及び前記スケーラーから出力される映像信号を各々前記スケーラー及び前記ディスプレイ部に出力するように前記第１スイッチング部及び前記第２スイッチング部を制御することを特徴とする請求項２に記載のディスプレイ装置。
4. 前記制御部は、使用者が前記選択入力部を通じて第２バイパスモードを選択した場合、前記デコーダー及び前記スケーラーから出力される映像信号を各々前記デインターレーサー及び前記ディスプレイ部に出力するように前記第１スイッチング部及び前記第２スイッチング部を制御することを特徴とする請求項２または３に記載のディスプレイ装置。
5. 前記制御部は、使用者が前記選択入力部を通じて第３バイパスモードを選択した場合、前記デコーダー及び前記スケーラーから出力される映像信号を各々前記スケーラー及び前記イメージエンハンサーに出力するように前記第１スイッチング部及び前記第２スイッチング部を制御することを特徴とする請求項２または３に記載のディスプレイ装置。
6. 前記選択入力部は、前記バイパスモードに関するＯＳＤメニューを生成するＯＳＤ生成部と、前記ＯＳＤメニューを通じて前記バイパスモードを選択するための所定の入力キーとを含み、
   前記制御部は、前記バイパスモードに対応する所定の値を設定するモード設定部をさらに含むことを特徴とする請求項１に記載のディスプレイ装置。
7. 入力された映像信号を処理してディスプレイパネルに出力する映像信号処理回路において、
   入力された映像信号を信号処理する処理部と、
   前記処理された映像信号の画質を改善する画質改善部と、
   前記処理部を通じて信号処理された映像信号を前記画質改善部と前記ディスプレイパネルのうちのいずれか一つに出力するためのスイッチング部と、を含み、
   前記画質改善部に含まれる複数の画質改善ＩＣのうちの少なくともいずれか一つを前記スイッチング部によってバイパスする信号処理経路により画質改善機能を省略して信号処理の遅れを防ぐ映像信号処理回路であって、
   前記処理部は、デコーダーと、前記デコーダーから出力される映像信号を選択的に受けるスケーラーとを含み、
   前記画質改善ＩＣは、デインターレーサーと、前記スケーラーからの映像信号を受けるイメージエンハンサーとを含み、
   前記スイッチング部は、前記デコーダーから出力される映像信号を前記スケーラーと前記デインターレーサーのうちのいずれか一つに出力する第１スイッチング部を含むことを特徴とする映像信号処理回路。

Images