KR102194635B1 - 디스플레이 컨트롤러 및 이를 포함하는 디스플레이 시스템 - Google Patents

디스플레이 컨트롤러 및 이를 포함하는 디스플레이 시스템 Download PDF

Info

Publication number
KR102194635B1
KR102194635B1 KR1020140011457A KR20140011457A KR102194635B1 KR 102194635 B1 KR102194635 B1 KR 102194635B1 KR 1020140011457 A KR1020140011457 A KR 1020140011457A KR 20140011457 A KR20140011457 A KR 20140011457A KR 102194635 B1 KR102194635 B1 KR 102194635B1
Authority
KR
South Korea
Prior art keywords
image
frame image
image quality
display device
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020140011457A
Other languages
English (en)
Other versions
KR20150090602A (ko
Inventor
윤성철
노종호
공재섭
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020140011457A priority Critical patent/KR102194635B1/ko
Priority to US14/547,668 priority patent/US10079004B2/en
Publication of KR20150090602A publication Critical patent/KR20150090602A/ko
Application granted granted Critical
Publication of KR102194635B1 publication Critical patent/KR102194635B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/391—Resolution modifying circuits, e.g. variable screen formats
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/005—Adapting incoming signals to the display format of the display terminal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2350/00—Solving problems of bandwidth in display systems
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/04—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

디스플레이 컨트롤러는 이미지 컴포저, 스케일링 부 및 이미지 인핸서를 포함한다. 이미지 컴포저는 복수의 윈도우들을 결합하여 프레임 이미지를 형성한다. 스케일링 부는 이미지 퀄리티 신호 및 디스플레이 디바이스 정보 신호에 따라 상기 프레임 이미지에 대한 스케일링 여부를 결정하여 고 해상도 프레임 이미지 또는 상기 프레임 이미지를 제공한다. 이미지 인핸서는 상기 고 해상도 프레임 이미지 또는 상기 프레임 이미지를 보정하여 고 해상도 보정 이미지 또는 보정 이미지를 제공한다. 스케일링 부를 이미지 컴포저 뒷단에 배치함으로써 스케일링 부를 기준으로 스케일링 부 앞단에서는 시스템의 밴드위스를 줄일 수 있다. 따라서 본 발명에 따른 디스플레이 컨트롤러를 사용하면 전체 시스템의 밴드위스 및 전력 소모가 감소될 수 있다. 전체 시스템을 효율적으로 동작시킬 수 있다.

Description

디스플레이 컨트롤러 및 이를 포함하는 디스플레이 시스템{DISPLAY CONTROLLER AND DISPLAY SYSTEM INCLUDING THE SAME}
본 발명은 디스플레이 장치에 관한 것으로서, 보다 상세하게는 디스플레이 컨트롤러 및 이를 포함하는 디스플레이 시스템에 관한 것이다.
최근 전자 장치와 관련되는 기술의 발달에 따라서 디스플레이 장치의 고성능화가 진행되고 있다. 특히 디스플레이 장치의 해상도와 관련하여 초 고선명도 텔레비전(ultra high definition TV)에 관한 연구가 활발하게 이루어지고 있다.
디스플레이 장치를 통해서 초 고선명도의 화질을 구현하기 위해서는 시스템 또는 메모리 밴드위스(bandwidth)의 한계로 인한 성능 문제 및 전력 소모 문제를 해결할 필요가 있다.
상기와 같은 문제점을 해결하기 위한 본 발명의 일 목적은 스케일러를 이미지 컴포저 뒷단에 배치하여 시스템의 밴드위스를 줄일 수 있는 디스플레이 컨트롤러를 제공하는 것이다.
상기와 같은 문제점을 해결하기 위한 본 발명의 일 목적은 스케일러를 이미지 컴포저 뒷단에 배치하여 시스템의 밴드위스를 줄일 수 있는 디스플레이 시스템을 제공하는 것이다.
본 발명의 일 목적을 달성하기 위하여 본 발명의 일 실시예에 따른 디스플레이 컨트롤러는 이미지 컴포저, 스케일링 부 및 이미지 인핸서를 포함한다. 이미지 컴포저는 복수의 윈도우들을 결합하여 프레임 이미지를 형성한다. 스케일링 부는 이미지 퀄리티 신호 및 디스플레이 디바이스 정보 신호에 따라 상기 프레임 이미지에 대한 스케일링 여부를 결정하여 고 해상도 프레임 이미지 또는 상기 프레임 이미지를 제공한다. 이미지 인핸서는 상기 고 해상도 프레임 이미지 또는 상기 프레임 이미지를 보정하여 고 해상도 보정 이미지 또는 보정 이미지를 제공한다.
예시적인 실시예에 있어서, 상기 이미지 퀄리티 신호가 제1 이미지 퀄리티 신호인 경우, 상기 스케일링 부는 상기 프레임 이미지를 제공할 수 있다.
예시적인 실시예에 있어서, 상기 이미지 퀄리티 신호가 제2 이미지 퀄리티 신호인 경우, 상기 스케일링 부는 상기 디스플레이 디바이스 정보 신호에 포함되는 디스플레이 디바이스의 종류 정보에 기초하여 상기 프레임 이미지에 대한 스케일링 여부를 결정할 수 있다.
예시적인 실시예에 있어서, 상기 디스플레이 디바이스의 종류 정보가 엘씨디(LCD)에 해당하지 않는 경우, 상기 스케일링 부는 상기 프레임 이미지를 제공할 수 있다.
예시적인 실시예에 있어서, 상기 디스플레이 디바이스의 종류 정보가 엘씨디에 해당하는 경우, 상기 디스플레이 디바이스 정보 신호에 포함되는 프레임 버퍼 유무 정보에 기초하여 상기 프레임 이미지에 대한 스케일링 여부를 결정할 수 있다.
예시적인 실시예에 있어서, 상기 디스플레이 디바이스가 상기 엘씨디 프레임 버퍼를 포함하지 않는 경우, 상기 스케일링 부는 상기 프레임 이미지를 스케일링하여 상기 고 해상도 프레임 이미지를 제공할 수 있다.
예시적인 실시예에 있어서, 상기 디스플레이 디바이스가 상기 엘씨디 프레임 버퍼를 포함하는 경우, 상기 스케일링 부는 상기 프레임 이미지를 제공할 수 있다.
예시적인 실시예에 있어서, 상기 디스플레이 컨트롤러는 정보 레지스터 및 제어부를 더 포함할 수 있다. 상기 정보 레지스터는 이미지 퀄리티 정보 및 디스플레이 디바이스 정보가 저장될 수 있다. 상기 제어부는 상기 정보 레지스터를 제어하여 상기 디스플레이 디바이스 정보에 상응하는 상기 디스플레이 디바이스 정보 신호 및 상기 이미지 퀄리티 정보에 상응하는 상기 이미지 퀄리티 신호를 스케일링 부에 제공할 수 있다.
예시적인 실시예에 있어서, 상기 제어부는 상기 정보 레지스터를 제어하여 상기 이미지 퀄리티 정보 및 상기 디스플레이 디바이스 정보를 변경할 수 있다.
예시적인 실시예에 있어서, 상기 이미지 퀄리티 신호는 프레임 단위로 조절될 수 있다.
본 발명의 일 목적을 달성하기 위하여 본 발명의 일 실시예에 따른 디스플레이 시스템은 디스플레이 컨트롤러 및 디스플레이 디바이스를 포함한다. 상기 디스플레이 디바이스는 프레임 버퍼, 스케일링 부, 이미지 인핸서 및 패널을 포함한다. 상기 디스플레이 컨트롤러는 프레임 이미지 또는 고 해상도 프레임 이미지를 제공한다. 상기 프레임 버퍼는 상기 프레임 이미지 또는 상기 고 해상도 프레임 이미지를 버퍼링한다. 상기 스케일링 부는 이미지 퀄리티 모드 신호에 기초하여 상기 프레임 이미지 또는 상기 고 해상도 프레임 이미지에 대한 스케일링 여부를 결정하여 상기 프레임 이미지 또는 상기 고 해상도 프레임 이미지를 제공한다. 상기 이미지 인핸서는 상기 프레임 이미지 또는 상기 고 해상도 프레임 이미지를 보정하여 보정 이미지 또는 고 해상도 보정 이미지를 제공한다. 상기 패널은 상기 보정 이미지 또는 상기 고 해상도 보정 이미지를 표시한다.
예시적인 실시예에 있어서, 상기 이미지 퀄리티 모드 정보를 포함하는 커맨드들은 프레임 신호가 로직 하이인 구간에 상기 디스플레이 컨트롤러로부터 상기 디스플레이 디바이스로 전송될 수 있다.
예시적인 실시예에 있어서, 상기 이미지 퀄리티 모드 정보를 포함하는 커맨드들은 프레임 신호가 로직 로우인 구간에 상기 디스플레이 컨트롤러로부터 상기 디스플레이 디바이스로 전송될 수 있다.
예시적인 실시예에 있어서, 상기 커맨드들 중 일부 커맨드들을 마스크한 마스크 커맨드가 상기 디스플레이 컨트롤러로부터 상기 디스플레이 디바이스로 전송될 수 있다.
예시적인 실시예에 있어서, 상기 이미지 퀄리티 모드 정보는 모드 정보 레지스터에 저장되고, 상기 이미지 퀄리티 모드 정보에 상응하는 상기 모드 정보 레지스터의 값이 변동함에 따라 이미지 퀄리티 모드가 변동할 수 있다.
예시적인 실시예에 있어서, 상기 모드 정보 레지스터는 상기 디스플레이 디바이스에 포함될 수 있다.
도 1은 본 발명의 실시예들에 따른 디스플레이 컨트롤러를 나타내는 블록도이다.
도 2는 도 1의 디스플레이 컨트롤러의 동작을 설명하기 위한 순서도이다.
도 3은 본 발명의 일 실시예에 따른 디스플레이 컨트롤러를 나타내는 블록도이다.
도 4는 도 3의 디스플레이 컨트롤러에 포함되는 정보 레지스터의 일 예를 나타내는 도면이다.
도 5는 도 3의 디스플레이 컨트롤러에 포함되는 정보 레지스터의 다른 예를 나타내는 도면이다.
도 6은 이미지 퀄리티 신호가 제어되는 과정을 설명하기 위한 도면이다.
도 7은 본 발명의 실시예들에 따른 디스플레이 시스템을 나타내는 블록도이다.
도 8은 도 7의 디스플레이 시스템에 포함되는 스케일링 부의 일 예를 나타내는 블록도이다.
도 9는 도 7의 디스플레이 시스템에서 이미지 퀄리티 모드 정보를 포함하는 커맨드들이 전송되는 과정을 설명하기 위한 도면이다.
도 10은 도 7의 디스플레이 시스템 동작의 일 예를 설명하기 위한 도면이다.
도 11은 도 7의 디스플레이 시스템 동작의 다른 예를 설명하기 위한 도면이다.
도 12는 도 7의 디스플레이 시스템 동작의 또 다른 예를 설명하기 위한 도면이다.
도 13은 본 발명의 일 실시예에 따른 디스플레이 시스템을 나타내는 블록도이다.
도 14는 본 발명의 실시예들에 따른 디스플레이 시스템을 컴퓨팅 시스템에 응용한 예를 나타내는 블록도이다.
도 15는 도 14의 컴퓨팅 시스템에서 사용되는 인터페이스의 일 예를 나타내는 블록도이다.
본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되지 않는다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로 사용될 수 있다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미이다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미인 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 실시예들에 따른 디스플레이 컨트롤러를 나타내는 블록도이다.
도 1을 참조하면, 디스플레이 컨트롤러(10)는 이미지 컴포저(100), 스케일링 부(300) 및 이미지 인핸서(500)를 포함한다.
이미지 컴포저(100)는 복수의 윈도우들(window 0, window 1… window N)을 결합하여 프레임 이미지(frame image, FI)를 형성한다. 예를 들어 이미지 컴포저(100)는 제0 윈도우(window 0), 제 1 윈도우(window 1), … 및 제 N 윈도우(window N)를 전달받을 수 있다. 이미지 컴포저(100)는 제0 윈도우(window 0), 제 1 윈도우(window 1) … 및 제 N 윈도우(window N)를 결합하여 하나의 프레임 이미지(FI)를 형성할 수 있다.
스케일링 부(300)는 이미지 퀄리티 신호(image quality signal, IQ) 및 디스플레이 디바이스 정보 신호(display device info signal, DI)에 따라 프레임 이미지(FI)에 대한 스케일링 여부를 결정하여 고 해상도 프레임 이미지(high resolution frame image, HRFI) 또는 프레임 이미지(FI)를 제공한다. 스케일링 부(300)는 스케일러(310)를 포함할 수 있다. 예를 들어 프레임 이미지(FI)가 스케일러(310)에 전달되는 경우, 스케일러(310)는 고 해상도 프레임 이미지(HRFI)를 제공할 수 있다.
스케일링 부(300)는 제1 경로(P1) 및 제2 경로(P2)를 포함할 수 있다. 스케일링 부(300)는 이미지 퀄리티 신호(IQ) 및 디스플레이 디바이스 정보 신호(DI)에 따라 프레임 이미지(FI)에 대한 스케일링 여부를 결정할 수 있다. 예를 들어, 스케일링 부(300)는 이미지 퀄리티 신호(IQ) 및 디스플레이 디바이스 정보 신호(DI)에 따라 프레임 이미지(FI)에 대한 스케일링이 필요한 경우, 프레임 이미지(FI)는 제1 경로(P1)를 통해서 스케일러(310)에 전달되고, 스케일러(310)는 고 해상도 프레임 이미지(HRFI)를 이미지 인핸서(500)에 전달할 수 있다. 스케일링 부(300)는 이미지 퀄리티 신호(IQ) 및 디스플레이 디바이스 정보 신호(DI)에 따라 프레임 이미지(FI)에 대한 스케일링이 필요없는 경우, 프레임 이미지(FI)는 제2 경로(P2)를 통해서 이미지 인핸서(500)에 전달될 수 있다.
이미지 인핸서(500)는 고 해상도 프레임 이미지(HRFI) 또는 프레임 이미지(FI)를 보정하여 고 해상도 보정 이미지(high resolution correction image, HRCI) 또는 보정 이미지(correction image, CI)를 제공한다. 예를 들어, 이미지 인핸서(500)는 스케일링 부(300)로부터 프레임 이미지(FI) 또는 고 해상도 프레임 이미지(HRFI)를 전달받을 수 있다. 이미지 인핸서(500)는 스케일링 부(300)로부터 전달받은 프레임 이미지(FI) 또는 고 해상도 프레임 이미지(HRFI)에 대한 보정을 수행할 수 있다. 이미지 인핸서(500)에서 수행되는 보정은 프레임 이미지(FI) 또는 고 해상도 프레임 이미지(HRFI)에 대한 화질 개선을 위한 작업일 수 있다.
이미지 인핸서(500)는 고 해상도 보정 이미지(HRCI) 또는 보정 이미지(CI)를 제공할 수 있다. 예를 들어, 고 해상도 보정 이미지(HRCI)는 고 해상도 프레임 이미지(HRFI)에 대한 보정을 수행한 후의 이미지일 수 있다. 보정 이미지(CI)는 프레임 이미지(FI)에 대한 보정을 수행한 후의 이미지일 수 있다.
본 발명의 실시예들에 따른 디스플레이 컨트롤러(10)는 이미지 퀄리티 신호(IQ) 및 디스플레이 디바이스 정보 신호(DI)에 따라 프레임 이미지(FI)에 대한 스케일링 여부를 결정할 수 있다. 스케일링 부(300)를 이미지 컴포저(100) 뒷단에 배치함으로써 스케일링 부(300)를 기준으로 스케일링 부(300) 앞단에서는 시스템의 밴드위스를 줄일 수 있다. 따라서 본 발명에 따른 디스플레이 컨트롤러(10)를 사용하면 전체 시스템의 밴드위스 및 전력 소모가 감소될 수 있다. 전체 시스템을 효율적으로 동작시킬 수 있다.
도 2는 도 1의 디스플레이 컨트롤러의 동작을 설명하기 위한 순서도이다.
도 1 및 도 2를 참조하면, 디스플레이 컨트롤러(10)는 이미지 퀄리티 신호(IQ)에 따라 프레임 이미지(FI)에 대한 스케일링 여부를 결정할 수 있다(S110). 디스플레이 컨트롤러(10)는 디스플레이 디바이스 정보 신호(DI)에 따라 프레임 이미지(FI)에 대한 스케일링 여부를 결정할 수 있다(S130, S150). 이미지 퀄리티 신호(IQ)는 하이 이미지 퀄리티 신호(high image quality signal, HIQ) 및 로우 이미지 퀄리티 신호(low image quality signal, LIQ)를 포함할 수 있다. 디스플레이 디바이스 정보 신호(DI)에 포함되는 디스플레이 디바이스 정보(display device info, DDI)는 디스플레이 디바이스의 종류 정보(display device type info, DTI) 및 프레임 버퍼 유무 정보(frame buffer presence info, FPI)를 포함할 수 있다.
예시적인 실시예에 있어서, 이미지 퀄리티 신호(IQ)가 제1 이미지 퀄리티 신호(IQ)인 경우, 스케일링 부(300)는 프레임 이미지(FI)를 제공할 수 있다(S170). 제1 이미지 퀄리티 신호(IQ)는 로우 이미지 퀄리티 신호(LIQ)일 수 있다. 제1 이미지 퀄리티 신호(IQ)가 로우 이미지 퀄리티 신호(LIQ)인 경우, 스케일링 부(300)는 프레임 이미지(FI)에 대한 스케일링 동작을 수행하지 않을 수 있다.
예를 들어, 제1 이미지 퀄리티 신호(IQ)가 로우 이미지 퀄리티 신호(LIQ)인 경우, 스케일링 부(300)로 전달되는 프레임 이미지(FI)는 제2 경로(P2)를 통해서 이미지 인핸서(500)로 전달될 수 있다. 이미지 인핸서(500)는 프레임 이미지(FI)를 보정하여 보정 이미지(CI)를 제공할 수 있다.
예시적인 실시예에 있어서, 이미지 퀄리티 신호(IQ)가 제2 이미지 퀄리티 신호인 경우, 스케일링 부(300)는 디스플레이 디바이스 정보 신호(DI)에 포함되는 디스플레이 디바이스의 종류 정보(DTI)에 기초하여 프레임 이미지(FI)에 대한 스케일링 여부를 결정할 수 있다.
제2 이미지 퀄리티 신호(IQ)는 하이 이미지 퀄리티 신호(HIQ)일 수 있다. 제2 이미지 퀄리티 신호(IQ)가 하이 이미지 퀄리티 신호(HIQ)인 경우, 스케일링 부(300)는 디스플레이 디바이스 정보 신호(DI)에 따라 프레임 이미지(FI)에 대한 스케일링 여부를 결정할 수 있다.
디스플레이 디바이스 정보 신호(DI)에 포함되는 디스플레이 디바이스 정보(DDI)는 디스플레이 디바이스의 종류 정보(DTI) 및 프레임 버퍼 유무 정보(FPI)를 포함할 수 있다. 예를 들어, 디스플레이 디바이스의 종류 정보(DTI)를 통하여 디스플레이 디바이스가 엘씨디인지 여부를 판단할 수 있다. 프레임 버퍼 유무 정보(FPI)를 통해서 디스플레이 디바이스가 프레임 버퍼를 포함하는지 여부를 판단할 수 있다.
예를 들어, 스케일링 부(300)가 프레임 이미지(FI)에 대한 스케일링 여부를 판단하기 위하여, 디스플레이 디바이스 정보(DDI)에 포함되는 디바이스의 종류 정보를 먼저 판단할 수 있다. 디스플레이 컨트롤러(10)는 디스플레이 디바이스 정보 신호(DI)에 포함되는 디스플레이 디바이스의 종류 정보(DTI)에 따라 프레임 이미지(FI)에 대한 스케일링 여부를 결정할 수 있다(S130).
예시적인 실시예에 있어서, 디스플레이 디바이스의 종류 정보(DTI)가 엘씨디(LCD)에 해당하지 않는 경우, 스케일링 부(300)는 프레임 이미지(FI)를 제공할 수 있다(S170). 이미지 퀄리티 신호(IQ)가 하이 이미지 퀄리티 신호(HIQ)이고 디스플레이 디바이스의 종류 정보(DTI)가 엘씨디가 아닌 경우, 스케일링 부(300)는 프레임 이미지(FI)에 대한 스케일링 동작을 수행하지 않을 수 있다.
예를 들어, 이미지 퀄리티 신호(IQ)가 하이 이미지 퀄리티 신호(HIQ)이고 디스플레이 디바이스의 종류 정보(DTI)가 엘씨디가 아닌 경우, 스케일링 부(300)로 전달되는 프레임 이미지(FI)는 제2 경로(P2)를 통해서 이미지 인핸서(500)로 전달될 수 있다. 이미지 인핸서(500)는 프레임 이미지(FI)를 보정하여 보정 이미지(CI)를 제공할 수 있다.
예시적인 실시예에 있어서, 디스플레이 디바이스의 종류 정보(DTI)가 엘씨디에 해당하는 경우, 디스플레이 디바이스 정보 신호(DI)에 포함되는 프레임 버퍼 유무 정보(FPI)에 기초하여 프레임 이미지(FI)에 대한 스케일링 여부를 결정할 수 있다.
예를 들어, 스케일링 부(300)가 프레임 이미지(FI)에 대한 스케일링 여부를 판단하기 위하여, 디스플레이 디바이스 정보(DDI)에 포함되는 디스플레이 디바이스의 종류 정보(DTI)를 먼저 판단한 후 디스플레이 디바이스 정보 신호(DI)에 포함되는 프레임 버퍼 유무 정보(FPI)를 판단할 수 있다. 디스플레이 컨트롤러(10)는 디스플레이 디바이스 정보 신호(DI)에 포함되는 프레임 버퍼 유무 정보(FPI)에 따라 프레임 이미지(FI)에 대한 스케일링 여부를 결정할 수 있다(S150).
예시적인 실시예에 있어서, 디스플레이 디바이스가 엘씨디 프레임 버퍼를 포함하지 않는 경우, 스케일링 부(300)는 프레임 이미지(FI)를 스케일링하여 고 해상도 프레임 이미지(HRFI)를 제공할 수 있다(S190).
예를 들어, 이미지 퀄리티 신호(IQ)가 하이 이미지 퀄리티 신호(HIQ)이고, 디스플레이 디바이스의 종류 정보(DTI)가 엘씨디이고, 디스플레이 디바이스가 엘씨디 프레임 버퍼를 포함하지 않는 경우, 스케일링 부(300)로 전달되는 프레임 이미지(FI)는 제1 경로(P1)를 통해서 스케일러(310)에 전달되고, 스케일러(310)는 고 해상도 프레임 이미지(HRFI)를 이미지 인핸서(500)에 전달할 수 있다. 이미지 인핸서(500)는 고 해상도 프레임 이미지(HRFI)를 보정하여 고 해상도 보정 이미지(HRCI)를 제공할 수 있다.
예시적인 실시예에 있어서, 디스플레이 디바이스가 엘씨디 프레임 버퍼를 포함하는 경우, 스케일링 부(300)는 프레임 이미지(FI)를 제공할 수 있다.
예를 들어, 이미지 퀄리티 신호(IQ)가 하이 이미지 퀄리티 신호(HIQ)이고, 디스플레이 디바이스의 종류 정보(DTI)가 엘씨디이고, 디스플레이 디바이스가 엘씨디 프레임 버퍼를 포함하는 경우, 스케일링 부(300)로 전달되는 프레임 이미지(FI)는 제2 경로(P2)를 통해서 이미지 인핸서(500)로 전달될 수 있다. 이미지 인핸서(500)는 프레임 이미지(FI)를 보정하여 보정 이미지(CI)를 제공할 수 있다.
본 발명의 실시예들에 따른 디스플레이 컨트롤러(10)의 동작에서는 스케일링 부(300)가 프레임 이미지(FI)에 대한 스케일링 여부를 판단하기 위하여, 디스플레이 디바이스 정보(DDI)에 포함되는 디스플레이 디바이스의 종류 정보(DTI)를 먼저 판단한 후 디스플레이 디바이스 정보 신호(DI)에 포함되는 프레임 버퍼 유무 정보(FPI)를 판단할 수 있다. 그러나, 스케일링 부(300)가 프레임 이미지(FI)에 대한 스케일링 여부를 판단하기 위하여, 디스플레이 디바이스 정보(DDI)에 포함되는 프레임 버퍼 유무 정보(FPI)를 먼저 판단한 후 디스플레이 디바이스 정보 신호(DI)에 포함되는 디스플레이 디바이스의 종류 정보(DTI)를 판단할 수 있다.
도 3은 본 발명의 일 실시예에 따른 디스플레이 컨트롤러를 나타내는 블록도이다.
도 3을 참조하면, 디스플레이 컨트롤러(10a)는 이미지 컴포저(100), 스케일링 부(300), 이미지 인핸서(500), 정보 레지스터(200) 및 제어부(400)를 포함한다.
이미지 컴포저(100)는 복수의 윈도우들(window 0, window 1… window N)을 결합하여 프레임 이미지(FI)를 형성한다. 스케일링 부(300)는 이미지 퀄리티 신호(IQ) 및 디스플레이 디바이스 정보 신호(DI)에 따라 프레임 이미지(FI)에 대한 스케일링 여부를 결정하여 고 해상도 프레임 이미지(HRFI) 또는 프레임 이미지(FI)를 제공한다. 스케일링 부(300)는 스케일러(310)를 포함할 수 있다. 이미지 인핸서(500)는 고 해상도 프레임 이미지(HRFI) 또는 프레임 이미지(FI)를 보정하여 고 해상도 보정 이미지(HRCI) 또는 보정 이미지(CI)를 제공한다.
예시적인 실시예에 있어서, 디스플레이 컨트롤러(10a)는 정보 레지스터(200) 및 제어부(400)를 더 포함할 수 있다. 정보 레지스터(200)에는 이미지 퀄리티 정보(image quality info, IQI) 및 디스플레이 디바이스 정보(DDI)가 저장될 수 있다. 이미지 퀄리티 정보 (IQI)는 제1 이미지 퀄리티 및 제2 이미지 퀄리티를 포함할 수 있다. 예를 들어 제1 이미지 퀄리티는 로우 이미지 퀄리티(low image quality, LO_IQ)일 수 있고, 제2 이미지 퀄리티는 하이 이미지 퀄리티(high image quality, HI_IQ)일 수 있다.
제어부(400)는 정보 레지스터(200)를 제어하여 디스플레이 디바이스 정보(DDI)에 상응하는 디스플레이 디바이스 정보 신호(DI) 및 이미지 퀄리티 정보(IQI)에 상응하는 이미지 퀄리티 신호(IQ)를 스케일링 부(300)에 제공할 수 있다. 디스플레이 디바이스 정보(DDI)는 디스플레이 디바이스의 종류 정보(DTI) 및 프레임 버퍼 유무 정보(FPI)를 포함할 수 있다. 제어부(400)는 제어 신호(CS)를 이용하여 정보 레지스터(200)를 제어할 수 있다. 이미지 퀄리티 정보(IQI)는 제1 이미지 퀄리티 및 제2 이미지 퀄리티를 포함할 수 있다.
예를 들어, 디스플레이 디바이스의 종류 정보(DTI)가 엘씨디인 경우, 디스플레이 디바이스의 종류 정보(DTI)에 상응하는 정보 레지스터(200)에 엘씨디에 상응하는 데이터가 기입될 수 있다. 제어부(400)는 디스플레이 디바이스의 종류 정보(DTI)에 상응하는 정보 레지스터(200)를 제어하여 엘씨디에 상응하는 디스플레이 디바이스 정보 신호(DI)를 스케일링 부(300)에 제공할 수 있다. 예를 들어, 디스플레이 디바이스의 종류 정보(DTI)가 엘씨디 이외의 디스플레이 디바이스인 경우, 디스플레이 디바이스의 종류 정보(DTI)에 상응하는 정보 레지스터(200)에 엘씨디 이외의 디스플레이 디바이스에 상응하는 데이터가 기입될 수 있다. 제어부(400)는 디스플레이 디바이스의 종류 정보(DTI)에 상응하는 정보 레지스터(200)를 제어하여 엘씨디 이외의 디스플레이 디바이스에 상응하는 디스플레이 디바이스 정보 신호(DI)를 스케일링 부(300)에 제공할 수 있다.
예를 들어, 디스플레이 디바이스 내에 프레임 버퍼가 존재하는 경우, 프레임 버퍼 유무 정보(FPI)에 상응하는 정보 레지스터(200)에 프레임 버퍼 존재에 상응하는 데이터가 기입될 수 있다. 제어부(400)는 프레임 버퍼 유무 정보(FPI)에 상응하는 정보 레지스터(200)를 제어하여 프레임 버퍼 존재에 상응하는 디스플레이 디바이스 정보 신호(DI)를 스케일링 부(300)에 제공할 수 있다. 예를 들어, 디스플레이 디바이스 내에 프레임 버퍼가 존재하지 않는 경우, 프레임 버퍼 유무 정보(FPI)에 상응하는 정보 레지스터(200)에 프레임 버퍼 부존재에 상응하는 데이터가 기입될 수 있다. 제어부(400)는 프레임 버퍼 유무 정보(FPI)에 상응하는 정보 레지스터(200)를 제어하여 프레임 버퍼 부존재에 상응하는 디스플레이 디바이스 정보 신호(DI)를 스케일링 부(300)에 제공할 수 있다.
예를 들어, 이미지 퀄리티 정보(IQI)가 로우 이미지 퀄리티(LO_IQ)인 경우, 이미지 퀄리티 정보(IQI)에 상응하는 정보 레지스터(200)에 로우 이미지 퀄리티(LO_IQ)에 상응하는 데이터가 기입될 수 있다. 제어부(400)는 이미지 퀄리티 정보(IQI)에 상응하는 정보 레지스터(200)를 제어하여 로우 이미지 퀄리티(LO_IQ)에 상응하는 이미지 퀄리티 신호(IQ)를 스케일링 부(300)에 제공할 수 있다. 예를 들어, 이미지 퀄리티 정보(IQI)가 하이 이미지 퀄리티(HI_IQ)인 경우, 이미지 퀄리티 정보(IQI)에 상응하는 정보 레지스터(200)에 하이 이미지 퀄리티(HI_IQ)에 상응하는 데이터가 기입될 수 있다. 제어부(400)는 이미지 퀄리티 정보(IQI)에 상응하는 정보 레지스터(200)를 제어하여 하이 이미지 퀄리티(HI_IQ)에 상응하는 이미지 퀄리티 신호(IQ)를 스케일링 부(300)에 제공할 수 있다.
스케일링 부(300)는 이미지 퀄리티 신호(IQ) 및 디스플레이 디바이스 정보 신호(DI)에 따라 프레임 이미지(FI)에 대한 스케일링 여부를 결정하여 고 해상도 프레임 이미지(HRFI) 또는 프레임 이미지(FI)를 제공한다. 스케일링 부(300)는 스케일러(310)를 포함할 수 있다. 예를 들어 프레임 이미지(FI)가 스케일러(310)에 전달되는 경우, 스케일러(310)는 고 해상도 프레임 이미지(HRFI)를 제공할 수 있다.
스케일링 부(300)는 제1 경로(P1) 및 제2 경로(P2)를 포함할 수 있다. 스케일링 부(300)는 이미지 퀄리티 신호(IQ) 및 디스플레이 디바이스 정보 신호(DI)에 따라 프레임 이미지(FI)에 대한 스케일링 여부를 결정할 수 있다. 디스플레이 디바이스 정보 신호(DI)는 디스플레이 디바이스의 종류 정보(DTI) 및 프레임 버퍼 유무 정보(FPI)를 포함할 수 있다. 예를 들어, 스케일링 부(300)는 이미지 퀄리티 신호(IQ) 및 디스플레이 디바이스의 종류 정보(DTI) 및 프레임 버퍼 유무 정보(FPI)를 포함하는 디스플레이 디바이스 정보 신호(DI)에 따라 프레임 이미지(FI)에 대한 스케일링이 필요한 경우, 프레임 이미지(FI)는 제1 경로(P1)를 통해서 스케일러(310)에 전달되고, 스케일러(310)는 고 해상도 프레임 이미지(HRFI)를 이미지 인핸서(500)에 전달할 수 있다. 스케일링 부(300)는 이미지 퀄리티 신호(IQ) 및 디스플레이 디바이스의 종류 정보(DTI) 및 프레임 버퍼 유무 정보(FPI)를 포함하는 디스플레이 디바이스 정보 신호(DI)에 따라 프레임 이미지(FI)에 대한 스케일링이 필요없는 경우, 프레임 이미지(FI)는 제2 경로(P2)를 통해서 이미지 인핸서(500)에 전달될 수 있다.
이미지 인핸서(500)는 스케일링 부(300)로부터 전달받은 프레임 이미지(FI) 또는 고 해상도 프레임 이미지(HRFI)에 대한 보정을 수행할 수 있다. 이미지 인핸서(500)에서 수행되는 보정은 프레임 이미지(FI) 또는 고 해상도 프레임 이미지(HRFI)에 대한 화질 개선을 위한 작업일 수 있다.
본 발명의 실시예들에 따른 디스플레이 컨트롤러(10a)는 이미지 퀄리티 신호(IQ) 및 디스플레이 디바이스 정보 신호(DI)에 따라 프레임 이미지(FI)에 대한 스케일링 여부를 결정할 수 있다. 스케일링 부(300)를 이미지 컴포저(100) 뒷단에 배치함으로써 스케일링 부(300)를 기준으로 스케일링 부(300) 앞단에서는 시스템의 밴드위스를 줄일 수 있다. 따라서 본 발명에 따른 디스플레이 컨트롤러(10)를 사용하면 전체 시스템의 밴드위스 및 전력 소모가 감소될 수 있다. 전체 시스템을 효율적으로 동작시킬 수 있다.
도 4는 도 3의 디스플레이 컨트롤러에 포함되는 정보 레지스터의 일 예를 나타내는 도면이고, 도 5는 도 3의 디스플레이 컨트롤러에 포함되는 정보 레지스터의 다른 예를 나타내는 도면이다.
도 3 내지 도 5를 참조하면, 디스플레이 컨트롤러(10a)는 이미지 컴포저(100), 스케일링 부(300), 이미지 인핸서(500), 정보 레지스터(200) 및 제어부(400)를 포함한다.
예시적인 실시예에 있어서, 제어부(400)는 정보 레지스터(200)를 제어하여 이미지 퀄리티 정보(IQI) 및 디스플레이 디바이스 정보(DDI)를 변경할 수 있다. 예를 들어, 정보 레지스터(200)의 제1 어드레스(address1, ADDR1)는 이미지 퀄리티 정보(IQI)에 상응하는 데이터가 기입될 수 있다. 제어부(400)는 제1 어드레스(ADDR1)를 제어하여 이미지 퀄리티 정보(IQI)를 변경할 수 있다.
예를 들어, 제어부(400)는 이미지 퀄리티 정보(IQI)에 상응하는 정보 레지스터(200)를 제어하여 이미지 퀄리티에 상응하는 이미지 퀄리티 신호(IQ)를 스케일링 부(300)에 제공할 수 있다. 이미지 퀄리티 신호(IQ)가 제1 이미지 퀄리티 신호(IQ)인 경우, 스케일링 부(300)는 프레임 이미지(FI)를 제공할 수 있다. 제1 이미지 퀄리티 신호(IQ)는 로우 이미지 퀄리티 신호(LIQ)일 수 있다. 제1 이미지 퀄리티 신호(IQ)가 로우 이미지 퀄리티 신호(LIQ)인 경우, 스케일링 부(300)는 프레임 이미지(FI)에 대한 스케일링 동작을 수행하지 않을 수 있다. 예를 들어, 이미지 퀄리티 신호(IQ)가 로우 이미지 퀄리티 신호(LIQ)인 경우, 스케일링 부(300)로 전달되는 프레임 이미지(FI)는 제2 경로(P2)를 통해서 이미지 인핸서(500)로 전달될 수 있다. 이미지 인핸서(500)는 프레임 이미지(FI)를 보정하여 보정 이미지(CI)를 제공할 수 있다.
예를 들어, 이미지 퀄리티 신호(IQ)가 제2 이미지 퀄리티 신호인 경우, 스케일링 부(300)는 디스플레이 디바이스 정보 신호(DI)에 포함되는 디스플레이 디바이스의 종류 정보(DTI)에 기초하여 프레임 이미지(FI)에 대한 스케일링 여부를 결정할 수 있다. 제2 이미지 퀄리티 신호(IQ)는 하이 이미지 퀄리티 신호(HIQ)일 수 있다. 제2 이미지 퀄리티 신호(IQ)가 하이 이미지 퀄리티 신호(HIQ)인 경우, 스케일링 부(300)는 디스플레이 디바이스 정보 신호(DI)에 따라 프레임 이미지(FI)에 대한 스케일링 여부를 결정할 수 있다.
정보 레지스터(200)의 제2 어드레스(address2, ADDR2)는 디스플레이 디바이스 정보(DDI)에 상응하는 데이터가 기입될 수 있다. 제어부(400)는 제2 어드레스(ADDR2)를 제어하여 디스플레이 디바이스 정보(DDI)를 변경할 수 있다. 디스플레이 디바이스 정보(DDI)는 디스플레이 디바이스의 종류 정보(DTI) 및 프레임 버퍼 유무 정보(FPI)를 포함할 수 있다.
제어부(400)는 이미지 퀄리티 정보(IQI)에 상응하는 정보 레지스터(200)를 제어하여 이미지 퀄리티 정보(IQI)에 상응하는 이미지 퀄리티 신호(IQ)를 스케일링 부(300)에 제공할 수 있다. 제어부(400)는 디스플레이 디바이스 정보(DDI)에 상응하는 정보 레지스터(200)를 제어하여 디스플레이 디바이스 정보(DDI)에 상응하는 디스플레이 디바이스 정보 신호(DI)를 스케일링 부(300)에 제공할 수 있다.
예를 들어, 이미지 퀄리티 신호(IQ)가 하이 이미지 퀄리티 신호(HIQ)이고, 디스플레이 디바이스의 종류 정보(DTI)가 엘씨디이고, 디스플레이 디바이스가 엘씨디 프레임 버퍼를 포함하지 않는 경우, 스케일링 부(300)로 전달되는 프레임 이미지(FI)는 제1 경로(P1)를 통해서 스케일러(310)에 전달되고, 스케일러(310)는 고 해상도 프레임 이미지(HRFI)를 이미지 인핸서(500)에 전달할 수 있다. 예를 들어, 이미지 퀄리티 신호(IQ)가 하이 이미지 퀄리티 신호(HIQ)이고, 디스플레이 디바이스의 종류 정보(DTI)가 엘씨디이고, 디스플레이 디바이스가 엘씨디 프레임 버퍼를 포함하는 경우, 스케일링 부(300)로 전달되는 프레임 이미지(FI)는 제2 경로(P2)를 통해서 이미지 인핸서(500)로 전달될 수 있다.
예를 들어, 정보 레지스터(200)의 제1 어드레스(ADDR1)는 디스플레이 디바이스 정보(DDI)에 상응하는 데이터가 기입될 수 있다. 제어부(400)는 제1 어드레스(ADDR1)를 제어하여 디스플레이 디바이스 정보(DDI)를 변경할 수 있다. 디스플레이 디바이스 정보(DDI)는 디스플레이 디바이스의 종류 정보(DTI) 및 프레임 버퍼 유무 정보(FPI)를 포함할 수 있다. 정보 레지스터(200)의 제2 어드레스(ADDR2)는 이미지 퀄리티 정보(IQI)에 상응하는 데이터가 기입될 수 있다. 제어부(400)는 제2 어드레스(ADDR2)를 제어하여 이미지 퀄리티 정보(IQI)를 변경할 수 있다.
예를 들어, 정보 레지스터(200)의 제1 어드레스(ADDR1)는 이미지 퀄리티 정보(IQI)에 상응하는 데이터가 기입될 수 있다. 제어부(400)는 제1 어드레스(ADDR1)를 제어하여 이미지 퀄리티 정보(IQI)를 변경할 수 있다. 정보 레지스터(200)의 제2 어드레스(ADDR2)는 디스플레이 디바이스 정보(DDI)에 포함되는 디스플레이 디바이스의 종류 정보(DTI)에 상응하는 데이터가 기입될 수 있다. 제어부(400)는 제2 어드레스(ADDR2)를 제어하여 디스플레이 디바이스 정보(DDI)에 포함되는 디스플레이 디바이스의 종류 정보(DTI)를 변경할 수 있다. 정보 레지스터(200)의 제3 어드레스(address3, ADDR3)는 디스플레이 디바이스 정보(DDI)에 포함되는 프레임 버퍼 유무 정보(FPI)에 상응하는 데이터가 기입될 수 있다. 제어부(400)는 제3 어드레스(ADDR3)를 제어하여 디스플레이 디바이스 정보(DDI)에 포함되는 프레임 버퍼 유무 정보(FPI)를 변경할 수 있다.
본 발명의 실시예들에 따른 디스플레이 컨트롤러는 이미지 퀄리티 신호(IQ) 및 디스플레이 디바이스 정보 신호(DI)에 따라 프레임 이미지(FI)에 대한 스케일링 여부를 결정할 수 있다. 스케일링 부(300)를 이미지 컴포저(100) 뒷단에 배치함으로써 스케일링 부(300)를 기준으로 스케일링 부(300) 앞단에서는 시스템의 밴드위스를 줄일 수 있다. 따라서 본 발명에 따른 디스플레이 컨트롤러(10)를 사용하면 전체 시스템의 밴드위스 및 전력 소모가 감소될 수 있다. 전체 시스템을 효율적으로 동작시킬 수 있다.
도 6은 이미지 퀄리티 신호가 제어되는 과정을 설명하기 위한 도면이다.
도 6을 참조하면, 이미지 퀄리티 신호(IQ)는 프레임 단위로 변동될 수 있다. 이미지 퀄리티 정보(IQI)는 하이 이미지 퀄리티(HI_IQ) 및 로우 이미지 퀄리티(LO_IQ)를 포함할 수 있다. 예를 들어 로우 이미지 퀄리티(LO_IQ)는 FHD(full high definition) 일 수 있고, 하이 이미지 퀄리티(HI_IQ)는 UHD(ultra high definition)일 수 있다.
예시적인 실시예에 있어서, 이미지 퀄리티 신호(IQ)는 프레임 단위로 조절될 수 있다. 예를 들어, 프레임 신호(VSYNC)가 로직 로우인 제1 구간 동안에는 이미지 퀄리티 신호(IQ)는 로우 이미지 퀄리티 신호(LIQ)일 수 있다. 프레임 신호(VSYNC)가 로직 로우인 제2 구간 동안에는 이미지 퀄리티 신호(IQ)는 하이 이미지 퀄리티 신호(HIQ)일 수 있다. 프레임 신호(VSYNC)가 로직 로우인 제3 구간 동안에는 이미지 퀄리티 신호(IQ)는 로우 이미지 퀄리티 신호(LIQ)일 수 있다. 프레임 신호(VSYNC)가 로직 로우인 제4 구간 동안에는 이미지 퀄리티 신호(IQ)는 하이 이미지 퀄리티 신호(HIQ)일 수 있다. 이미지 퀄리티 신호(IQ)는 프레임 단위로 변동할 수 있다.
프레임 단위로 변동하는 이미지 퀄리티 신호(IQ)는 이미지 퀄리티 정보(IQI)에 상응하는 정보 레지스터(200)를 제어하여 결정될 수 있다. 제어부(400)는 이미지 퀄리티 정보(IQI)에 상응하는 정보 레지스터(200)를 제어하여 이미지 퀄리티 정보(IQI)에 상응하는 이미지 퀄리티 신호(IQ)를 스케일링 부(300)에 제공할 수 있다.
도 7은 본 발명의 실시예들에 따른 디스플레이 시스템을 나타내는 블록도이고, 도 8은 도 7의 디스플레이 시스템에 포함되는 스케일링 부의 일 예를 나타내는 블록도이다.
도 7및 도 8을 참조하면, 디스플레이 시스템(20)은 디스플레이 컨트롤러(30) 및 디스플레이 디바이스(600)를 포함한다. 디스플레이 디바이스(600)는 프레임 버퍼(610), 스케일링 부(300a), 이미지 인핸서(500a) 및 패널(630)을 포함한다.
디스플레이 컨트롤러(30)는 프레임 이미지(FI) 또는 고 해상도 프레임 이미지(HRFI)를 제공한다. 프레임 버퍼(610)는 프레임 이미지(FI) 또는 고 해상도 프레임 이미지(HRFI)를 버퍼링한다.
스케일링 부(300a)는 이미지 퀄리티 모드 신호(image quality mode signal, IQM)에 기초하여 프레임 이미지(FI) 또는 고 해상도 프레임 이미지(HRFI)에 대한 스케일링 여부를 결정하여 프레임 이미지(FI) 또는 고 해상도 프레임 이미지(HRFI)를 제공한다.
스케일링 부(300a)는 제1 경로(P1) 및 제 2 경로를 포함할 수 있다. 스케일링 부(300a)는 이미지 퀄리티 모드 신호(IQM)에 따라 프레임 이미지(FI)에 대한 스케일링 여부를 결정할 수 있다. 예를 들어, 스케일링 부(300a)는 이미지 퀄리티 모드 신호(IQM)에 따라 프레임 이미지(FI)에 대한 스케일링이 필요한 경우, 프레임 이미지(FI)는 제1 경로(P1)를 통해서 스케일러(310a)에 전달되고, 스케일러(310a)는 고 해상도 프레임 이미지(HRFI)를 이미지 인핸서(500a)에 전달할 수 있다. 스케일링 부(300a)는 이미지 퀄리티 모드 신호(IQM)에 따라 프레임 이미지(FI)에 대한 스케일링이 필요없는 경우, 프레임 이미지(FI) 또는 고 해상도 이미지는 제2 경로(P2)를 통해서 이미지 인핸서(500a)에 전달될 수 있다.
스케일링 부(300a)로 입력되는 이미지는 프레임 이미지(FI) 또는 고 해상도 프레임 이미지(HRFI)일 수 있다.
우선 스케일링 부(300a)로 입력되는 이미지가 프레임 이미지(FI)인 경우는 다음과 같다.
예를 들어, 스케일링 부(300a)로 입력되는 이미지가 프레임 이미지(FI)이고, 이미지 퀄리티 모드 신호(IQM)가 로우 퀄리티 모드 신호인 경우, 스케일링 부(300a)로 전달되는 프레임 이미지(FI)는 제2 경로(P2)를 통해서 이미지 인핸서(500a)로 전달될 수 있다. 이미지 인핸서(500a)는 프레임 이미지(FI)를 보정하여 보정 이미지(CI)를 제공할 수 있다.
예를 들어, 스케일링 부(300a)로 입력되는 이미지가 프레임 이미지(FI)이고, 이미지 퀄리티 모드 신호(IQM)가 하이 퀄리티 모드 신호인 경우, 스케일링 부(300a)로 전달되는 프레임 이미지(FI)는 제1 경로(P1)를 통해서 스케일러(310a)에 전달되고, 스케일러(310a)는 고 해상도 프레임 이미지(HRFI)를 이미지 인핸서(500a)에 전달할 수 있다. 이미지 인핸서(500a)는 고 해상도 프레임 이미지(HRFI)를 보정하여 고 해상도 보정 이미지(HRCI)를 제공할 수 있다.
다음으로 스케일링 부(300a)로 입력되는 이미지가 고 해상도 프레임 이미지(HRFI)인 경우는 다음과 같다.
예를 들어, 스케일링 부(300a)로 입력되는 이미지가 고 해상도 프레임 이미지(HRFI)이고, 이미지 퀄리티 모드 신호(IQM)가 하이 퀄리티 모드 신호인 경우, 스케일링 부(300a)로 전달되는 고 해상도 프레임 이미지(HRFI)는 제2 경로(P2)를 통해서 이미지 인핸서(500a)로 전달될 수 있다. 이미지 인핸서(500a)는 고 해상도 프레임 이미지(HRFI)를 보정하여 고 해상도 보정 이미지(HRCI)를 제공할 수 있다.
이미지 인핸서(500a)는 프레임 이미지(FI) 또는 고 해상도 프레임 이미지(HRFI)를 보정하여 보정 이미지(CI) 또는 고 해상도 보정 이미지(HRCI)를 제공한다. 이미지 인핸서(500a)는 스케일링 부(300a)로부터 전달받은 프레임 이미지(FI) 또는 고 해상도 프레임 이미지(HRFI)에 대한 보정을 수행할 수 있다. 이미지 인핸서(500a)에서 수행되는 보정은 프레임 이미지(FI) 또는 고 해상도 프레임 이미지(HRFI)에 대한 화질 개선을 위한 작업일 수 있다.
이미지 인핸서(500a)는 고 해상도 보정 이미지(HRCI) 또는 보정 이미지(CI)를 제공할 수 있다. 예를 들어, 고 해상도 보정 이미지(HRCI)는 고 해상도 프레임 이미지(HRFI)에 대한 보정을 수행한 후의 이미지일 수 있다. 보정 이미지(CI)는 프레임 이미지(FI)에 대한 보정을 수행한 후의 이미지일 수 있다.
패널(630)은 보정 이미지(CI) 또는 고 해상도 보정 이미지(HRCI)를 표시한다.
본 발명에 따른 디스플레이 시스템을 사용하면 스케일링 부를 이미지 컴포저 뒷단에 배치함으로써 스케일링 부를 기준으로 스케일링 부 앞단에서는 시스템의 밴드위스를 줄일 수 있다. 따라서 전체 시스템의 밴드위스 및 전력 소모가 감소될 수 있다. 전체 시스템을 효율적으로 동작시킬 수 있다.
도 9는 도 7의 디스플레이 시스템에서 이미지 퀄리티 모드 정보를 포함하는 커맨드들이 전송되는 과정을 설명하기 위한 도면이다.
도 9를 참조하면, 이미지 퀄리티 모드 신호(IQM)는 프레임 단위로 변동될 수 있다. 이미지 퀄리티 모드 정보(image quality mode info, IQMI)는 하이 이미지 퀄리티 모드(high image quality mode, HI_IQM) 및 로우 이미지 퀄리티 모드(low image quality mode, LO_IQM)를 포함할 수 있다. 예를 들어 로우 이미지 퀄리티 모드(LO_IQM)는 FHD 일 수 있고, 하이 이미지 퀄리티 모드(HI_IQM)는 UHD일 수 있다.
예시적인 실시예에 있어서, 이미지 퀄리티 모드 신호(IQM)는 프레임 단위로 조절될 수 있다. 예를 들어, 프레임 신호(VSYNC)가 로직 로우인 제1 구간 동안에는 이미지 퀄리티 모드 신호(IQM)는 하이 이미지 퀄리티 모드 신호(high image quality mode signal, HIQM)일 수 있다. 프레임 신호(VSYNC)가 로직 로우인 제2 구간 동안에는 이미지 퀄리티 모드 신호(IQM)는 하이 이미지 퀄리티 모드 신호(HIQM)일 수 있다. 프레임 신호(VSYNC)가 로직 로우인 제3 구간 동안에는 이미지 퀄리티 모드 신호(IQM)는 하이 이미지 퀄리티 모드 신호(HIQM)일 수 있다. 프레임 신호(VSYNC)가 로직 로우인 제4 구간 동안에는 이미지 퀄리티 모드 신호(IQM)는 하이 이미지 퀄리티 모드 신호(HIQM)일 수 있다. 이미지 퀄리티 모드 신호(IQM)는 프레임 단위로 변동할 수 있다.
프레임 단위로 변동하는 이미지 퀄리티 모드 정보(image quality mode info, IQMI)는 프레임 신호(VSYNC)가 로직 하이인 구간에 디스플레이 컨트롤러(30)로부터 디스플레이 디바이스(600)로 전송될 수 있다. 이미지 퀄리티 모드 정보(IQMI)는 프레임 신호(VSYNC)가 로직 하이인 구간에 디스플레이 컨트롤러(30)로부터 디스플레이 디바이스(600)로 전송되는 커맨드들(command 1, command 2… command N)에 포함될 수 있다. 예를 들어, 프레임 신호(VSYNC)가 로직 로우인 제1 구간 경과 후 프레임 신호(VSYNC)가 로직 하이인 동안 이미지 퀄리티 모드 정보(IQMI)를 포함하는 커맨드들(command 1, command 2… command N)은 디스플레이 컨트롤러(30)로부터 디스플레이 디바이스(600)로 전송될 수 있다. 제1 커맨드(command 1)는 이미지 퀄리티 정보(IQI)를 포함할 수 있다.
예시적인 실시예에 있어서, 커맨드들(command 1, command 2… command N) 중 일부 커맨드들을 마스크한 마스크 커맨드가 디스플레이 컨트롤러(30)로부터 디스플레이 디바이스(600)로 전송될 수 있다.
도 10은 도 7의 디스플레이 시스템 동작의 일 예를 설명하기 위한 도면이다.
도 8 및 도 10을 참조하면, 디스플레이 컨트롤러(30)의 이미지 퀄리티는 프레임 단위로 변동될 수 있다. 디스플레이 컨트롤러(30)의 이미지 퀄리티는 하이 이미지 퀄리티 및 로우 이미지 퀄리티를 포함할 수 있다. 예를 들어 로우 이미지 퀄리티는 FHD 일 수 있고, 하이 이미지 퀄리티는 UHD일 수 있다. 또한 디스플레이 디바이스(600)의 이미지 퀄리티 모드 신호(IQM)는 프레임 단위로 변동될 수 있다. 디스플레이 디바이스(600)의 이미지 퀄리티 모드 정보(IQMI)는 하이 이미지 퀄리티 모드(HI_IQM) 및 로우 이미지 퀄리티 모드 (LO_IQM)를 포함할 수 있다. 예를 들어 로우 이미지 퀄리티 모드(LO_IQM)는 FHD 일 수 있고, 하이 이미지 퀄리티 모드(HI_IQM)는 UHD일 수 있다.
디스플레이 컨트롤러(30)의 이미지 퀄리티 신호(IQ)는 프레임 단위로 조절될 수 있다. 예를 들어, 프레임 신호(VSYNC)가 로직 로우인 제1 구간 동안에는 디스플레이 컨트롤러(30)의 이미지 퀄리티가 로우 이미지 퀄리티일 수 있다. 이 경우 디스 플레이 디바이스의 이미지 퀄리티 모드 신호(IQM)가 하이 이미지 퀄리티 모드 신호(HIQM)이면, 스케일링 부(300a)로 전달되는 프레임 이미지(FI)는 제1 경로(P1)를 통해서 스케일러(310a)에 전달되고, 스케일러(310a)는 고 해상도 프레임 이미지(HRFI)를 이미지 인핸서(500a)에 전달할 수 있다.
예를 들어, 프레임 신호(VSYNC)가 로직 로우인 제2 구간 동안에는 디스플레이 컨트롤러(30)의 이미지 퀄리티가 하이 이미지 퀄리티일 수 있다. 이 경우 디스 플레이 디바이스의 이미지 퀄리티 모드 신호(IQM)가 하이 이미지 퀄리티 모드 신호(HIQM)이면, 스케일링 부(300a)로 전달되는 고 해상도 프레임 이미지(HRFI)는 제2 경로(P2)를 통해서 이미지 인핸서(500a)로 전달될 수 있다.
예를 들어, 프레임 신호(VSYNC)가 로직 로우인 제3 구간 동안에는 디스플레이 컨트롤러(30)의 이미지 퀄리티가 로우 이미지 퀄리티일 수 있다. 이 경우 디스 플레이 디바이스의 이미지 퀄리티 모드 신호(IQM)가 하이 이미지 퀄리티 모드 신호(HIQM)이면, 스케일링 부(300a)로 전달되는 프레임 이미지(FI)는 제1 경로(P1)를 통해서 스케일러(310a)에 전달되고, 스케일러(310a)는 고 해상도 프레임 이미지(HRFI)를 이미지 인핸서(500a)에 전달할 수 있다.
예를 들어, 프레임 신호(VSYNC)가 로직 로우인 제4 구간 동안에는 디스플레이 컨트롤러(30)의 이미지 퀄리티가 하이 이미지 퀄리티일 수 있다. 이 경우 디스 플레이 디바이스의 이미지 퀄리티 모드 신호(IQM)가 하이 이미지 퀄리티 모드 신호(HIQM)이면, 스케일링 부(300a)로 전달되는 고 해상도 프레임 이미지(HRFI)는 제2 경로(P2)를 통해서 이미지 인핸서(500a)로 전달될 수 있다.
본 발명에 따른 디스플레이 시스템을 사용하면 스케일링 부를 이미지 컴포저 뒷단에 배치함으로써 스케일링 부를 기준으로 스케일링 부 앞단에서는 시스템의 밴드위스를 줄일 수 있다. 따라서 전체 시스템의 밴드위스 및 전력 소모가 감소될 수 있다. 전체 시스템을 효율적으로 동작시킬 수 있다.
도 11은 도 7의 디스플레이 시스템 동작의 다른 예를 설명하기 위한 도면이다.
도 8 및 도 11을 참조하면, 디스플레이 컨트롤러(30)의 이미지 퀄리티 신호(IQ)는 프레임 단위로 조절될 수 있다. 예를 들어, 프레임 신호(VSYNC)가 로직 로우인 제1 구간 동안에는 디스플레이 컨트롤러(30)의 이미지 퀄리티가 하이 이미지 퀄리티일 수 있다. 이 경우, 디스 플레이 디바이스의 이미지 퀄리티 모드 신호(IQM)가 하이 이미지 퀄리티 모드 신호(HIQM)이면, 스케일링 부(300a)로 전달되는 고 해상도 프레임 이미지(HRFI)는 제2 경로(P2)를 통해서 이미지 인핸서(500a)로 전달될 수 있다.
예를 들어, 프레임 신호(VSYNC)가 로직 로우인 제2 구간 동안에는 디스플레이 컨트롤러(30)의 이미지 퀄리티가 로우 이미지 퀄리티일 수 있다. 이 경우, 디스 플레이 디바이스의 이미지 퀄리티 모드 신호(IQM)가 하이 이미지 퀄리티 모드 신호(HIQM)이면, 스케일링 부(300a)로 전달되는 프레임 이미지(FI)는 제1 경로(P1)를 통해서 스케일러(310a)에 전달되고, 스케일러(310a)는 고 해상도 프레임 이미지(HRFI)를 이미지 인핸서(500a)에 전달할 수 있다.
예를 들어, 프레임 신호(VSYNC)가 로직 로우인 제3 구간 동안에는 디스플레이 컨트롤러(30)의 이미지 퀄리티가 하이 이미지 퀄리티일 수 있다. 이 경우, 디스 플레이 디바이스의 이미지 퀄리티 모드 신호(IQM)가 하이 이미지 퀄리티 모드 신호(HIQM)이면, 스케일링 부(300a)로 전달되는 고 해상도 프레임 이미지(HRFI)는 제2 경로(P2)를 통해서 이미지 인핸서(500a)로 전달될 수 있다.
예를 들어, 프레임 신호(VSYNC)가 로직 로우인 제4 구간 동안에는 디스플레이 컨트롤러(30)의 이미지 퀄리티가 로우 이미지 퀄리티일 수 있다. 이 경우, 디스 플레이 디바이스의 이미지 퀄리티 모드 신호(IQM)가 하이 이미지 퀄리티 모드 신호(HIQM)이면, 스케일링 부(300a)로 전달되는 프레임 이미지(FI)는 제1 경로(P1)를 통해서 스케일러(310a)에 전달되고, 스케일러(310a)는 고 해상도 프레임 이미지(HRFI)를 이미지 인핸서(500a)에 전달할 수 있다.
도 12는 도 7의 디스플레이 시스템 동작의 또 다른 예를 설명하기 위한 도면이다.
도 8 및 도 12를 참조하면, 프레임 신호(VSYNC)가 로직 로우인 제1 구간 동안에는 디스플레이 컨트롤러(30)의 이미지 퀄리티가 하이 이미지 퀄리티일 수 있다. 이 경우, 디스 플레이 디바이스의 이미지 퀄리티 모드 신호(IQM)가 하이 이미지 퀄리티 모드 신호(HIQM)이면, 스케일링 부(300a)로 전달되는 고 해상도 프레임 이미지(HRFI)는 제2 경로(P2)를 통해서 이미지 인핸서(500a)로 전달될 수 있다.
예를 들어, 프레임 신호(VSYNC)가 로직 로우인 제2 구간 동안에는 디스플레이 컨트롤러(30)의 이미지 퀄리티가 로우 이미지 퀄리티일 수 있다. 이 경우, 디스 플레이 디바이스의 이미지 퀄리티 모드 신호(IQM)가 하이 이미지 퀄리티 모드 신호(HIQM)이면, 스케일링 부(300a)로 전달되는 프레임 이미지(FI)는 제1 경로(P1)를 통해서 스케일러(310a)에 전달되고, 스케일러(310a)는 고 해상도 프레임 이미지(HRFI)를 이미지 인핸서(500a)에 전달할 수 있다.
예를 들어, 프레임 신호(VSYNC)가 로직 로우인 제3 구간 동안에는 디스플레이 컨트롤러(30)의 이미지 퀄리티가 로우 이미지 퀄리티일 수 있다. 이 경우, 디스 플레이 디바이스의 이미지 퀄리티 모드 신호(IQM)가 로우 이미지 퀄리티 모드 신호(low image quality mode signal, LIQM)이면, 스케일링 부(300a)로 전달되는 프레임 이미지(FI)는 제2 경로(P2)를 통해서 이미지 인핸서(500a)로 전달될 수 있다.
예를 들어, 프레임 신호(VSYNC)가 로직 로우인 제4 구간 동안에는 디스플레이 컨트롤러(30)의 이미지 퀄리티가 로우 이미지 퀄리티일 수 있다. 이 경우, 디스 플레이 디바이스의 이미지 퀄리티 모드 신호(IQM)가 로우 이미지 퀄리티 모드 신호(LIQM)이면, 스케일링 부(300a)로 전달되는 프레임 이미지(FI)는 제2 경로(P2)를 통해서 이미지 인핸서(500a)로 전달될 수 있다.
본 발명에 따른 디스플레이 시스템을 사용하면 스케일링 부를 이미지 컴포저 뒷단에 배치함으로써 스케일링 부를 기준으로 스케일링 부 앞단에서는 시스템의 밴드위스를 줄일 수 있다. 따라서 전체 시스템의 밴드위스 및 전력 소모가 감소될 수 있다. 전체 시스템을 효율적으로 동작시킬 수 있다.
도 13 본 발명의 일 실시예에 따른 디스플레이 시스템을 나타내는 블록도이다.
도 13을 참조하면, 디스플레이 시스템(20a)은 디스플레이 컨트롤러(30) 및 디스플레이 디바이스(600)를 포함한다. 디스플레이 디바이스(600)는 프레임 버퍼(610), 스케일링 부(300a), 이미지 인핸서(500a), 패널(630) 및 모드 정보 레지스터(200a)를 포함할 수 있다.
디스플레이 컨트롤러(30)는 프레임 이미지(FI) 또는 고 해상도 프레임 이미지(HRFI)를 제공한다. 프레임 버퍼(610)는 프레임 이미지(FI) 또는 고 해상도 프레임 이미지(HRFI)를 버퍼링한다. 스케일링 부(300a)는 이미지 퀄리티 모드 신호(IQM)에 기초하여 프레임 이미지(FI) 또는 고 해상도 프레임 이미지(HRFI)에 대한 스케일링 여부를 결정하여 프레임 이미지(FI) 또는 고 해상도 프레임 이미지(HRFI)를 제공한다. 이미지 인핸서(500a)는 프레임 이미지(FI) 또는 고 해상도 프레임 이미지(HRFI)를 보정하여 보정 이미지(CI) 또는 고 해상도 보정 이미지(HRCI)를 제공한다.
디스플레이 시스템(20a)은 모드 정보 레지스터(200a)를 더 포함할 수 있다.
예시적인 실시예에 있어서, 이미지 퀄리티 모드 정보(IQMI)는 모드 정보 레지스터(200a)에 저장될 수 있다. 이미지 퀄리티 모드 정보(IQMI)에 상응하는 모드 정보 레지스터(200a)의 값이 변동함에 따라 이미지 퀄리티 모드 정보(IQMI)가 변동할 수 있다.
이미지 퀄리티 모드 정보(IQMI)는 제1 이미지 퀄리티 모드 및 제2 이미지 퀄리티 모드를 포함할 수 있다. 예를 들어 제1 이미지 퀄리티 모드는 로우 이미지 퀄리티 모드(LO_IQM)일 수 있고, 제2 이미지 퀄리티 모드는 하이 이미지 퀄리티 모드(HI_IQM)일 수 있다.
예를 들어, 이미지 퀄리티 모드 정보(IQMI)가 로우 이미지 퀄리티 모드(LO_IQM)인 경우, 이미지 퀄리티 모드 정보(IQMI)에 상응하는 모드 정보 레지스터(200a)에 로우 이미지 퀄리티 모드(LO_IQM)에 상응하는 데이터가 기입될 수 있다. 디스플레이 컨트롤러(30)는 이미지 퀄리티 모드 정보(IQMI)에 상응하는 모드 정보 레지스터(200a)를 제어하여 로우 이미지 퀄리티 모드(LO_IQM)에 상응하는 이미지 퀄리티 모드 신호(IQM)를 스케일링 부(300a)에 제공할 수 있다. 디스플레이 컨트롤러(30)는 제어 신호(CS)를 이용하여 모드 정보 레지스터(200a)를 제어할 수 있다. 예를 들어, 이미지 퀄리티 모드 정보(IQMI)가 하이 이미지 퀄리티 모드(HI_IQM)인 경우, 이미지 퀄리티 모드 정보(IQMI)에 상응하는 모드 정보 레지스터(200a)에 하이 이미지 퀄리티 모드(HI_IQM)에 상응하는 데이터가 기입될 수 있다. 디스플레이 컨트롤러(30)는 이미지 퀄리티 모드 정보(IQMI)에 상응하는 모드 정보 레지스터(200a)를 제어하여 하이 이미지 퀄리티 모드(HI_IQM)에 상응하는 이미지 퀄리티 모드 신호(IQM)를 스케일링 부(300a)에 제공할 수 있다.
스케일링 부(300a)는 이미지 퀄리티 모드 신호(IQM)에 따라 프레임 이미지(FI)에 대한 스케일링 여부를 결정하여 고 해상도 프레임 이미지(HRFI) 또는 프레임 이미지(FI)를 제공한다. 스케일링 부(300a)는 스케일러(310a)를 포함할 수 있다. 예를 들어 프레임 이미지(FI)가 스케일러(310a)에 전달되는 경우, 스케일러(310a)는 고 해상도 프레임 이미지(HRFI)를 제공할 수 있다.
스케일링 부(300a)는 제1 경로(P1) 및 제 2 경로를 포함할 수 있다. 스케일링 부(300a)는 이미지 퀄리티 모드 신호(IQM)에 따라 프레임 이미지(FI)에 대한 스케일링 여부를 결정할 수 있다. 스케일링 부(300a)는 이미지 퀄리티 모드 신호(IQM)에 따라 프레임 이미지(FI)에 대한 스케일링이 필요한 경우, 프레임 이미지(FI)는 제1 경로(P1)를 통해서 스케일러(310a)에 전달되고, 스케일러(310a)는 고 해상도 프레임 이미지(HRFI)를 이미지 인핸서(500a)에 전달할 수 있다. 스케일링 부(300a)는 이미지 퀄리티 모드 신호(IQM)에 따라 프레임 이미지(FI)에 대한 스케일링이 필요없는 경우, 프레임 이미지(FI) 또는 고 해상도 프레임 이미지(HRFI)는 제2 경로(P2)를 통해서 이미지 인핸서(500a)에 전달될 수 있다.
이미지 인핸서(500a)는 스케일링 부(300a)로부터 전달받은 프레임 이미지(FI) 또는 고 해상도 프레임 이미지(HRFI)에 대한 보정을 수행할 수 있다. 이미지 인핸서(500a)에서 수행되는 보정은 프레임 이미지(FI) 또는 고 해상도 프레임 이미지(HRFI)에 대한 화질 개선을 위한 작업일 수 있다.
예시적인 실시예에 있어서, 모드 정보 레지스터(200a)는 디스플레이 디바이스(600)에 포함될 수 있다.
본 발명에 따른 디스플레이 시스템을 사용하면 스케일링 부를 이미지 컴포저 뒷단에 배치함으로써 스케일링 부를 기준으로 스케일링 부 앞단에서는 시스템의 밴드위스를 줄일 수 있다. 따라서 전체 시스템의 밴드위스 및 전력 소모가 감소될 수 있다. 전체 시스템을 효율적으로 동작시킬 수 있다.
도 14는 본 발명의 실시예들에 따른 디스플레이 시스템을 컴퓨팅 시스템에 응용한 예를 나타내는 블록도이다.
도 14를 참조하면, 컴퓨팅 시스템(700)은 프로세서(710), 메모리 장치(720), 저장 장치(730), 이미지 센서(760), 디스플레이 디바이스(740) 및 파워 서플라이(750)를 포함할 수 있다. 컴퓨팅 시스템(700)은 비디오 카드, 사운드 카드, 메모리 카드, USB 장치 등과 통신하거나, 또는 다른 전자 기기들과 통신할 수 있는 포트(port)들을 더 포함할 수 있다.
프로세서(710)는 특정 계산들 또는 태스크(task)들을 수행할 수 있다. 실시예에 따라, 프로세서(710)는 마이크로프로세서(micro-processor), 중앙 처리 장치(Central Processing Unit; CPU)일 수 있다. 프로세서(710)는 어드레스 버스(address bus), 제어 버스(control bus) 및 데이터 버스(data bus)를 통하여 메모리 장치(720), 저장 장치(730) 및 디스플레이 장치(740)와 통신을 수행할 수 있다. 실시예에 따라, 프로세서(710)는 주변 구성요소 상호연결(Peripheral Component Interconnect; PCI) 버스와 같은 확장 버스에도 연결될 수 있다. 메모리 장치(720)는 컴퓨팅 시스템(700)의 동작에 필요한 데이터를 저장할 수 있다. 예를 들어, 메모리 장치(720)는 디램(DRAM), 모바일 디램, 에스램(SRAM), 피램(PRAM), 에프램(FRAM), 알램(RRAM) 및/또는 엠램(MRAM)을 포함하여 구현될 수 있다. 저장 장치(730)는 솔리드 스테이트 드라이브(solid state drive), 하드 디스크 드라이브(hard disk drive), 씨디롬(CD-ROM) 등을 포함할 수 있다. 컴퓨팅 시스템(700)은 키보드, 키패드, 마우스 등과 같은 입력 수단 및 프린터 등과 같은 출력 수단을 더 포함할 수 있다. 파워 서플라이(750)는 컴퓨팅 시스템(700)의 동작에 필요한 동작 전압을 공급할 수 있다.
이미지 센서(760)는 상기 버스들 또는 다른 통신 링크를 통해서 프로세서(710)와 연결되어 통신을 수행할 수 있다. 이미지 센서(900)는 프로세서(710)와 함께 하나의 칩에 집적될 수도 있고, 서로 다른 칩에 각각 집적될 수도 있다.
컴퓨팅 시스템(700)의 구성 요소들은 다양한 형태들의 패키지로 구현될 수 있다. 예를 들어, 컴퓨팅 시스템(700)의 적어도 일부의 구성들은 PoP(Package on Package), Ball grid arrays(BGAs), Chip scale packages(CSPs), Plastic Leaded Chip Carrier(PLCC), Plastic Dual In-Line Package(PDIP), Die in Waffle Pack, Die in Wafer Form, Chip On Board(COB), Ceramic Dual In-Line Package(CERDIP), Plastic Metric Quad Flat Pack(MQFP), Thin Quad Flatpack(TQFP), Small Outline(SOIC), Shrink Small Outline Package(SSOP), Thin Small Outline(TSOP), Thin Quad Flatpack(TQFP), System In Package(SIP), Multi Chip Package(MCP), Wafer-level Fabricated Package(WFP), Wafer-Level Processed Stack Package(WSP) 등과 같은 패키지들을 이용하여 실장될 수 있다.
한편, 컴퓨팅 시스템(700)은 본원발명의 실시예들에 따른 메모리 시스템을 이용하는 모든 컴퓨팅 시스템으로 해석되어야 할 것이다. 예를 들어, 컴퓨팅 시스템(700)은 디지털 카메라, 이동 전화기, 피디에이(Personal Digital Assistants; PDA), 피엠피(Portable Multimedia Player; PMP), 스마트폰 등을 포함할 수 있다.
도 15는 도 14의 컴퓨팅 시스템에서 사용되는 인터페이스의 일 예를 나타내는 블록도이다.
도 15를 참조하면, 컴퓨팅 시스템(1000)은 MIPI 인터페이스를 사용 또는 지원할 수 있는 데이터 처리 장치(예를 들어, 이동 전화기, 피디에이(Personal Digital Assistants; PDA), 피엠피(Portable Multimedia Player; PMP), 스마트폰 등)로 구현될 수 있고, 어플리케이션 프로세서(1110), 이미지 센서(1140) 및 디스플레이(1150) 등을 포함할 수 있다.
어플리케이션 프로세서(1110)의 CSI 호스트(1112)는 카메라 시리얼 인터페이스(Camera Serial Interface; CSI)를 통하여 이미지 센서(1140)의CSI 장치(1141)와 시리얼 통신을 수행할 수 있다. 일 실시예에서, CSI 호스트(1112)는 광 디시리얼라이저(DES)를 포함할 수 있고, CSI 장치(1141)는 광 시리얼라이저(SER)를 포함할 수 있다. 어플리케이션 프로세서(1110)의DSI 호스트(1111)는 디스플레이 시리얼 인터페이스(Display Serial Interface DSI)를 통하여 디스플레이(1150)의 DSI 장치(1151)와 시리얼 통신을 수행할 수 있다. 일 실시예에서, DSI 호스트(1111)는 광 시리얼라이저(SER)를 포함할 수 있고, DSI 장치(1151)는 광 디시리얼라이저(DES)를 포함할 수 있다.
또한, 컴퓨팅 시스템(1000)은 어플리케이션 프로세서(1110)와 통신을 수행할 수 있는 알에프(Radio Frequency; RF) 칩(1160)을 더 포함할 수 있다. 컴퓨팅 시스템(1000)의 PHY(1113)와 RF 칩(1160)의 PHY(1161)는 MIPI(Mobile Industry Processor Interface) DigRF에 따라 데이터 송수신을 수행할 수 있다. 또한, 어플리케이션 프로세서(1110)는 PHY(1161)의 MIPI DigRF에 따른 데이터 송수신을 제어하는 DigRF MASTER(1114)를 더 포함할 수 있고, RF 칩(1160)은 DigRF MASTER(1114)를 통하여 제어되는 DigRF SLAVE(1162)를 더 포함할 수 있다.
한편, 컴퓨팅 시스템(1000)은 지피에스(Global Positioning System; GPS)(1120), 스토리지(1170), 마이크(1180), 디램(Dynamic Random Access Memory; DRAM)(1185) 및 스피커(1190)를 포함할 수 있다. 또한, 컴퓨팅 시스템(1000)은 초광대역(Ultra WideBand; UWB)(1210), 무선랜(Wireless Local Area Network; WLAN)(1220) 및 와이맥스(Worldwide Interoperability for Microwave Access; WIMAX)(1230) 등을 이용하여 통신을 수행할 수 있다. 다만, 컴퓨팅 시스템(1000)의 구조 및 인터페이스는 하나의 예시로서 이에 한정되는 것이 아니다.
본 발명에 따른 디스플레이 시스템을 사용하면 스케일링 부를 이미지 컴포저 뒷단에 배치함으로써 스케일링 부를 기준으로 스케일링 부 앞단에서는 시스템의 밴드위스를 줄일 수 있다. 따라서 전체 시스템의 밴드위스 및 전력 소모가 감소될 수 있다. 전체 시스템을 효율적으로 동작시킬 수 있다.
본 발명의 실시예들에 따른 디스플레이 컨트롤러 및 이를 포함하는 디스플레이 시스템은 스케일러를 이미지 컴포저 뒷단에 배치하여 시스템의 밴드위스를 줄일 수 있어 디스플레이 시스템을 사용하는 다양한 전자 장치에 적용될 수 있다.
상기에서는 본 발명이 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.

Claims (10)

  1. 복수의 윈도우들을 결합하여 프레임 이미지를 형성하는 이미지 컴포저;
    상기 프레임 이미지를 수신하고, 이미지 퀄리티 신호 및 디스플레이 디바이스 정보 신호에 기초하여 상기 프레임 이미지에 대한 스케일링 여부를 결정하여 고 해상도 프레임 이미지 또는 상기 프레임 이미지를 제공하는 스케일링 부;
    상기 고 해상도 프레임 이미지 또는 상기 프레임 이미지를 상기 스케일링부로부터 수신하고, 상기 고 해상도 프레임 이미지 또는 상기 프레임 이미지를 보정하여 고 해상도 보정 이미지 또는 보정 이미지를 제공하는 이미지 인핸서;
    상기 이미지 퀄리티 신호 및 디스플레이 디바이스 정보 신호를 저장하는 정보 레지스터; 및
    상기 정보 레지스터를 제어하여 상기 이미지 퀄리티 신호 및 상기 디스플레이 디바이스 정보 신호를 상기 스케일링 부에 제공하는 제어부를 포함하고,
    상기 스케일링 부는 상기 이미지 퀄리티 신호 및 디스플레이 디바이스 정보 신호가 상기 프레임 이미지에 대한 스케일링을 결정하는 경우, 상기 프레임 이미지를 스케일링하여 상기 고 해상도 프레임 이미지를 생성하고, 제1 경로를 통하여 상기 고해상도 프레임 이미지를 상기 이미지 인핸서에 출력하고,
    상기 스케일링 부는 상기 이미지 퀄리티 신호 및 디스플레이 디바이스 정보 신호가 상기 프레임 이미지를 스케일링하지 않기로 결정하는 경우, 상기 제1 경로와는 다른 제2 경로를 통하여 상기 프레임 이미지를 상기 이미지 인핸서에 출력하는 디스플레이 컨트롤러.
  2. 제1 항에 있어서,
    상기 이미지 퀄리티 신호가 제1 이미지 퀄리티 신호인 경우,
    상기 스케일링 부는 상기 프레임 이미지를 상기 이미지 인핸서에 출력하고,
    상기 이미지 퀄리티 신호가 제2 이미지 퀄리티 신호인 경우,
    상기 스케일링 부는 상기 디스플레이 디바이스 정보 신호에 포함되는 디스플레이 디바이스의 종류 정보에 기초하여 상기 프레임 이미지에 대한 스케일링 여부를 결정하는 것을 특징으로 하는 디스플레이 컨트롤러.
  3. 제2 항에 있어서,
    상기 디스플레이 디바이스의 종류 정보가 엘씨디(LCD)에 해당하지 않는 경우,
    상기 스케일링 부는 상기 프레임 이미지를 상기 이미지 인핸서에 출력하고,
    상기 디스플레이 디바이스의 종류 정보가 엘씨디에 해당하는 경우,
    상기 디스플레이 디바이스 정보 신호에 포함되는 프레임 버퍼 유무 정보에 기초하여 상기 프레임 이미지에 대한 스케일링 여부를 결정하는 것을 특징으로 하는 디스플레이 컨트롤러.
  4. 제3 항에 있어서,
    상기 디스플레이 디바이스가 프레임 버퍼를 포함하지 않는 경우,
    상기 스케일링 부는 상기 프레임 이미지를 스케일링하여 상기 고 해상도 프레임 이미지를 상기 이미지 인핸서에 출력하고,
    상기 디스플레이 디바이스가 상기 프레임 버퍼를 포함하는 경우,
    상기 스케일링 부는 상기 프레임 이미지를 상기 이미지 인핸서에 출력하는 것을 특징으로 하는 디스플레이 컨트롤러.
  5. 제1 항에 있어서, 상기 정보 레지스터는,
    이미지 퀄리티 정보 및 디스플레이 디바이스 정보를 저장하고,
    상기 제어부는 상기 정보 레지스터를 제어하여 상기 디스플레이 디바이스 정보에 상응하는 상기 디스플레이 디바이스 정보 신호 및 상기 이미지 퀄리티 정보에 상응하는 상기 이미지 퀄리티 신호를 상기 스케일링 부에 제공하는 것을 특징으로 하는 디스플레이 컨트롤러.
  6. 제5 항에 있어서,
    상기 제어부는 상기 정보 레지스터를 제어하여 상기 이미지 퀄리티 정보 및 상기 디스플레이 디바이스 정보를 변경하고,
    상기 이미지 퀄리티 신호를 프레임 단위로 조절하는 것을 특징으로 하는 디스플레이 컨트롤러.
  7. 프레임 이미지 또는 제1 고 해상도 프레임 이미지를 제공하는 디스플레이 컨트롤러; 및
    디스플레이 디바이스를 포함하고,
    상기 디스플레이 디바이스는,
    상기 프레임 이미지 또는 상기 제1 고 해상도 프레임 이미지를 버퍼링하는 프레임 버퍼;
    상기 프레임 버퍼로부터 상기 프레임 이미지 또는 상기 제1 고 해상도 프레임 이미지를 수신하고, 이미지 퀄리티 모드 신호에 기초하여 상기 프레임 이미지를 선택적으로 스케일링하여 제2 고 해상도 프레임 이미지, 상기 프레임 이미지 또는 상기 제1 고 해상도 프레임 이미지를 출력하는 스케일링 부;
    상기 프레임 이미지, 상기 제1 고 해상도 프레임 이미지 또는 상기 제2 고 해상도 프레임 이미지를 상기 스케일링부로부터 수신하고, 상기 프레임 이미지, 상기 제1 고 해상도 프레임 이미지 또는 상기 제2 고 해상도 프레임 이미지를 보정하여 보정 이미지 또는 고 해상도 보정 이미지를 제공하는 이미지 인핸서;
    상기 이미지 퀄리티 모드 신호를 저장하는 모드 정보 레지스터; 및
    상기 이미지 인핸서로부터 상기 보정 이미지 또는 상기 고 해상도 보정 이미지를 수신하고, 상기 보정 이미지 또는 상기 고 해상도 보정 이미지를 표시하는 패널을 포함하고,
    상기 스케일링 부는 상기 이미지 퀄리티 신호가 상기 프레임 이미지에 대한 스케일링을 결정하는 경우, 상기 프레임 이미지를 스케일링하여 상기 제2 고 해상도 프레임 이미지를 생성하고, 제1 경로를 통하여 상기 제2 고 해상도 프레임 이미지를 상기 이미지 인핸서에 출력하고,
    상기 스케일링 부는 상기 이미지 퀄리티 신호가 상기 프레임 이미지를 스케일링하지 않기로 결정하는 경우, 상기 제1 경로와는 다른 제2 경로를 통하여 상기 프레임 이미지를 상기 이미지 인핸서에 출력하는 디스플레이 시스템.
  8. 제7 항에 있어서,
    상기 디스플레이 컨트롤러는 프레임 신호가 로직 하이인 구간에 이미지 퀄리티 모드 정보를 포함하는 커맨드들을 상기 디스플레이 디바이스로 전송하는 것을 특징으로 하는 디스플레이 시스템.
  9. 제8 항에 있어서,
    상기 디스플레이 컨트롤러는 상기 커맨드들 중 일부 커맨드들을 마스크한 마스크 커맨드를 상기 디스플레이 디바이스로 전송하는 것을 특징으로 하는 디스플레이 시스템.
  10. 제7 항에 있어서,
    상기 모드 정보 레지스터는 이미지 퀄리티 모드 정보를 포함하고,
    상기 이미지 퀄리티 모드 정보에 상응하는 상기 모드 정보 레지스터의 값이 변동함에 따라 상기 이미지 퀄리티 모드 신호가 변동하는 것을 특징으로 하는 디스플레이 시스템.
KR1020140011457A 2014-01-29 2014-01-29 디스플레이 컨트롤러 및 이를 포함하는 디스플레이 시스템 Active KR102194635B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140011457A KR102194635B1 (ko) 2014-01-29 2014-01-29 디스플레이 컨트롤러 및 이를 포함하는 디스플레이 시스템
US14/547,668 US10079004B2 (en) 2014-01-29 2014-11-19 Display controller and display system including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140011457A KR102194635B1 (ko) 2014-01-29 2014-01-29 디스플레이 컨트롤러 및 이를 포함하는 디스플레이 시스템

Publications (2)

Publication Number Publication Date
KR20150090602A KR20150090602A (ko) 2015-08-06
KR102194635B1 true KR102194635B1 (ko) 2020-12-23

Family

ID=53679589

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140011457A Active KR102194635B1 (ko) 2014-01-29 2014-01-29 디스플레이 컨트롤러 및 이를 포함하는 디스플레이 시스템

Country Status (2)

Country Link
US (1) US10079004B2 (ko)
KR (1) KR102194635B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102592124B1 (ko) * 2018-09-21 2023-10-20 삼성전자주식회사 수평 동기화 신호에 기반하여 업 스케일링을 수행하는 시간 구간을 확장하기 위한 전자 장치 및 방법
CN111124230B (zh) * 2019-12-24 2020-11-17 腾讯科技（深圳）有限公司 输入响应方法、装置、电子设备及计算机可读存储介质

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10178539A (ja) 1996-12-17 1998-06-30 Fuji Xerox Co Ltd 画像処理装置及び画像処理方法
EP0884715A1 (en) * 1997-06-12 1998-12-16 Hewlett-Packard Company Single-chip chipset with integrated graphics controller
US6894706B1 (en) * 1998-09-18 2005-05-17 Hewlett-Packard Development Company, L.P. Automatic resolution detection
US6278434B1 (en) 1998-10-07 2001-08-21 Microsoft Corporation Non-square scaling of image data to be mapped to pixel sub-components
WO2002037857A2 (en) 2000-10-31 2002-05-10 Koninklijke Philips Electronics N.V. Method and device for video scene composition including graphic elements
US7494064B2 (en) * 2001-12-28 2009-02-24 Symbol Technologies, Inc. ASIC for supporting multiple functions of a portable data collection device
JP2004287118A (ja) 2003-03-24 2004-10-14 Hitachi Ltd 表示装置
US7015920B2 (en) * 2003-04-30 2006-03-21 International Business Machines Corporation Method and system for providing useable images on a high resolution display when a 2D graphics window is utilized with a 3D graphics window
CN1894997B (zh) * 2003-12-26 2010-05-12 松下电器产业株式会社 控制信号接收装置
KR100819736B1 (ko) 2004-12-21 2008-04-07 삼성전자주식회사 영상신호처리회로 및 이를 포함하는 디스플레이장치
KR100723514B1 (ko) 2005-12-01 2007-05-30 삼성전자주식회사 복수의 비디오 영상 패스를 구비하는 미디어 재생장치
US7973797B2 (en) 2006-10-19 2011-07-05 Qualcomm Incorporated Programmable blending in a graphics processing unit
JP2009117886A (ja) 2007-11-01 2009-05-28 Hitachi Ltd 超解像処理装置及び超解像処理システム
CN102037489B (zh) 2008-05-21 2013-08-21 Tp视觉控股有限公司 图像分辨率增强
KR101416272B1 (ko) * 2008-11-05 2014-07-07 삼성전자 주식회사 디스플레이장치 및 그 제어방법
JP2012527005A (ja) * 2009-05-13 2012-11-01 ティーピー ビジョン ホールディング ビー ヴィ 表示装置およびそのための方法
JP5385717B2 (ja) 2009-07-27 2014-01-08 キヤノン株式会社 表示制御装置及びその制御方法
JP2011040974A (ja) 2009-08-10 2011-02-24 Canon Inc 表示制御装置及びその制御方法
JP2011244210A (ja) * 2010-05-18 2011-12-01 Sony Corp 画像処理装置および方法
US8963799B2 (en) 2011-01-11 2015-02-24 Apple Inc. Mirroring graphics content to an external display
US20130208029A1 (en) * 2012-02-15 2013-08-15 Shenzhen China Star Optoelectronics Technology Co. Ltd. Method for Realizing Dual Operation Mode Liquid Crystal Display Device
US9668015B2 (en) * 2012-11-28 2017-05-30 Sony Corporation Using extra space on ultra high definition display presenting high definition video
US9674498B1 (en) * 2013-03-15 2017-06-06 Google Inc. Detecting suitability for converting monoscopic visual content to stereoscopic 3D
CN103347163B (zh) * 2013-06-28 2017-02-08 冠捷显示科技（厦门）有限公司 一种超高清视频图像处理和传送的系统及其方法

Also Published As

Publication number Publication date
US10079004B2 (en) 2018-09-18
KR20150090602A (ko) 2015-08-06
US20150213787A1 (en) 2015-07-30

Similar Documents

Publication Publication Date Title
CN112801852B (zh) 处理器和用于图像处理的方法
US20140266362A1 (en) Digital duty cycle correction circuit
US9258539B2 (en) Method of calibrating automatic white balance and image capturing device performing the same
KR102009166B1 (ko) 영상 데이터 구동 장치, 이를 포함하는 디스플레이 장치, 및 영상 데이터 구동 장치의 구동 방법
KR102328583B1 (ko) 소스 드라이버 및 이를 포함하는 디스플레이 장치
US10593247B2 (en) Methods and apparatus to implement aging compensation for emissive displays with subpixel rendering
US9830872B2 (en) Display driver integrated circuit comprised of multi-chip and driving method thereof
US20090237406A1 (en) Character rendering system
US10939082B2 (en) Processor, display driver, and electronic device
US20130318403A1 (en) Integrated Circuit Including Clock Controlled Debugging Circuit and System-on-Chip Including the Same
TW201316309A (zh) 顯示驅動裝置
US20140253598A1 (en) Generating scaled images simultaneously using an original image
US11538142B2 (en) Image signal processor, operating method thereof, and image processing system including the image signal processor
CN103065574B (zh) 显示驱动装置
KR102194635B1 (ko) 디스플레이 컨트롤러 및 이를 포함하는 디스플레이 시스템
KR20230142355A (ko) 데이터베이스 스캔 가속을 위한 시스템 및 방법
CN106416231B (zh) 显示接口带宽调制的方法和装置、计算机可读介质
CN104025013B (zh) 在线性存储格式和y瓦片化存储格式之间转置图像数据
KR102184895B1 (ko) 데이터 발생기 및 이를 포함하는 디스플레이 드라이버
US10936766B2 (en) Techniques for parallel execution of RANSAC algorithm
CN105469767A (zh) 一种公共电压补偿电路、补偿方法、显示面板及显示装置
KR102214028B1 (ko) 가변구조형 스케일러를 포함하는 애플리케이션 프로세서와 이를 포함하는 장치들
US20120072799A1 (en) Data transmission device, data recepton device, and transmission method
KR20160095401A (ko) 이미지 합성 장치와 이를 포함하는 디스플레이 시스템
US10089718B2 (en) User adaptive image compensator

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

A201 Request for examination
PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

U11 Full renewal or maintenance fee paid

Free format text: ST27 STATUS EVENT CODE: A-4-4-U10-U11-OTH-PR1001 (AS PROVIDED BY THE NATIONAL OFFICE)

Year of fee payment: 6