JP4348969B2 - プリント基板設計法およびプリント基板 - Google Patents
プリント基板設計法およびプリント基板 Download PDFInfo
- Publication number
- JP4348969B2 JP4348969B2 JP2003057704A JP2003057704A JP4348969B2 JP 4348969 B2 JP4348969 B2 JP 4348969B2 JP 2003057704 A JP2003057704 A JP 2003057704A JP 2003057704 A JP2003057704 A JP 2003057704A JP 4348969 B2 JP4348969 B2 JP 4348969B2
- Authority
- JP
- Japan
- Prior art keywords
- printed circuit
- circuit board
- loop
- frequency
- ringing noise
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
- Control Of Motors That Do Not Use Commutators (AREA)
Description
【発明の属する技術分野】
本発明は、スイッチング電源を実装するプリント基板設計法およびプリント基板に関する。
【0002】
【従来の技術】
スイッチング電源は、直流電圧を高周波スイッチングして整流することにより所望の直流電圧を得る構造であるため、原理的にスイッチング時のノイズが発生する。そのため、スイッチング電源には、そのようなノイズを抑制するための回路を備えている。
【0003】
図10は従来のノイズ抑制方法を例示したスイッチング電源の第1の回路図、図11は従来のノイズ抑制方法を例示したスイッチング電源の第2の回路図である。
【0004】
これらのスイッチング電源において、入力電圧VINを受けるコンバータ入力に入力コンデンサCinが並列に接続され、この入力コンデンサCinには主スイッチQ1および同期整流スイッチQ2の直列回路が並列に接続されている。主スイッチQ1と同期整流スイッチQ2との接続点にはチョークコイルCHを介して出力コンデンサCoutが接続されている。チョークコイルCHと出力コンデンサCoutとの接続点は、図10の回路では、フィルタFを介して負荷抵抗Rに接続され、図11の回路では、低ドロップアウトレギュレータLDOを介して負荷抵抗Rに接続されている。
【0005】
これらのスイッチング電源の回路は、主スイッチQ1および同期整流スイッチQ2がスイッチング動作することにより出力コンデンサCoutの両端に入力電圧VINより低い直流電圧を出力する降圧型DC/DCコンバータを構成している。
【0006】
以上の構成のスイッチング電源は、主スイッチQ1および同期整流スイッチQ2のオン/オフ動作に起因するリンギングノイズが出力コンデンサCoutの両端に生じるので、図10の回路では、受動素子を用いたフィルタFによってスイッチング電源の出力ノイズの負荷への伝達を回避し、図11の回路では、低ドロップアウトレギュレータLDOを用いて整流することによりスイッチング電源の出力ノイズの負荷への伝達を回避している。
【0007】
また、リンギングノイズをプリント基板の材料で低減させる技術も知られている(たとえば、特許文献1参照。)。この技術は、プリント基板の材料に関し誘電損失が大きいもの、すなわち基板に関するインピーダンスのうち抵抗成分が大きいものを用い、わざと伝送損失を大きくして高周波成分を減衰させて波形をなまらせ、リンギングノイズを低減させるようにしている。
【0008】
【特許文献1】
特開平6−177612号公報(段落番号〔0021〕〜〔0032〕,図4)
【0009】
【発明が解決しようとする課題】
しかしながら、出力コンデンサの両端に生じるリンギングノイズはその周波数が100MHz〜数100MHzであり、この周波数帯域のノイズを低減するには、受動素子を用いたフィルタでは、その素子の寄生インピーダンスの影響によりフィルタの効果が低減する。また、低ドロップアウトレギュレータを用いた場合では、一般に低ドロップアウトレギュレータのフィルタ効果は、最大数MHz程度であり、リンギングノイズの低減には効果がない。しかも、出力ノイズの低減のためにフィルタや低ドロップアウトレギュレータを用いることは、スイッチング電源回路以外の部品点数が増加することになり、外付け部品を増加させないためには、スイッチング電源のグランドを理想グランドにすることが望ましいが、これは高周波になるに従い困難となる。
【0010】
また、誘電損失が大きい材料のプリント基板を使用してリンギングノイズを低減させる方法は、伝送損失を大きくして高周波を減衰させて波形をなまらせる方式であるので、高周波化とは逆行し、速い応答が欲しいライン信号までなまってしまい、さらには、プリント基板の材料が限定されてしまうという問題点があった。
【0011】
本発明はこのような点に鑑みてなされたものであり、部品点数を増加させることなく、また、伝送損失を大きくすることなくリンギングノイズを低減させるようにしたプリント基板設計法およびプリント基板を提供することを目的とする。
【0012】
【課題を解決するための手段】
本発明では上記問題を解決するために、スイッチング電源を実装するプリント基板のプリント基板設計法において、チョークコイルと出力コンデンサとの固有周波数とリンギングノイズの周波数とを比較し、固有周波数がリンギングノイズの周波数に至らない場合に、前記リンギングノイズが伝達するループを、バッテリと前記チョークコイルを含まない、前記出力コンデンサを含むループに設定し、前記スイッチング電源によって出力されるリンギングノイズの周波数を、設定した前記ループ内のプリントパターンのラインのインダクタンスおよび寄生キャパシタンスから算出したループの固有周波数から求める手法を用い、前記ラインのインダクタンスを調整することによって、前記リンギングノイズを所望の周波数に設定していくことを特徴とするプリント基板設計法が提供される。
【0013】
このようなプリント基板設計法によれば、リンギングノイズが伝達するループ内のプリントパターンのラインのインダクタンスを、ループの固有周波数から求めたリンギングノイズの周波数を見ながら調節することにより、リンギングノイズが所望の周波数まで抑制されたプリント基板を設計することができる。このリンギングノイズの周波数は、プリントパターンのラインのインダクタンスの調整で行うため、部品点数を増やすことなくリンギングノイズを低減させることができる。
【0014】
また、本発明では、スイッチング電源を実装するプリント基板において、前記スイッチング電源のグランド端子と出力コンデンサとを接続し、スパイラル構造をなす配線パターンが、その寄生インダクタンスと寄生キャパシタンスとによりローパスフィルタを構成していることを特徴とするプリント基板が提供される。
【0015】
このプリント基板によれば、配線パターンの寄生インダクタンスと寄生キャパシタンスとによりローパスフィルタを構成したので、ノイズ低減用の部品点数を設けることなくリンギングノイズを低減させることができ、安価なスイッチング電源を構成することができる。
【0016】
【発明の実施の形態】
以下、本発明の実施の形態を、降圧型DC/DCコンバータに適用した場合を例にしてリンギングを低減するためのプリント基板設計について説明する。
【0017】
図1はプリント基板の各部ラインを想定して示した降圧型DC/DCコンバータの主回路を示す図である。
降圧型DC/DCコンバータの主回路は、基本的に入力コンデンサCinと、主スイッチQ1と、同期整流スイッチQ2と、チョークコイルCHと、出力コンデンサCoutと、負荷抵抗Rの要素で構成される。
【0018】
ここで、コンバータ入力と入力コンデンサCinとの間のプリントパターンはp1で示し、入力コンデンサCinの配線パターンはp2およびp3で示している。主スイッチQ1のソース端子と入力コンデンサCin間のプリントパターンはp4で示し、主スイッチQ1および同期整流スイッチQ2の配線パターン、モールド内の配線およびボンディングワイヤを含む配線パターンはそれぞれp5,p6,p7で示している。チョークコイルCHの配線パターンはp8およびp9で示している。同期整流スイッチQ2のソース端子と出力コンデンサCoutとの間のプリントパターンはp10、出力コンデンサCoutの配線パターンはp11およびp12で示している。プリントパターンp10および配線パターンp12とべたグランドGNDとの間のプリントパターンはp13、負荷抵抗Rの配線パターンはp14およびp15で示している。
【0019】
プリント基板の設計において、まず、図1の回路よりリンギングノイズを生じるループを決定する。ここで、リンギングノイズは出力コンデンサCoutの両端で生じるため、この出力コンデンサCoutを含むループを考える。バッテリなどの大容量素子、チョークコイルCHなどの高インダクタンス素子を含むループの固有周波数は低く、たとえばチョークコイルCHと出力コンデンサCoutを含むループでは、仮にループ内の他の要素を無視すると、チョークコイルCHが1μH、出力コンデンサCoutが1μFの場合に、固有周波数fは、
【0020】
【数1】
f=1/2π√(LC)=159kHz・・・(1)
であり、リンギングノイズのMHzオーダーの周波数には至らない。よって、バッテリ、チョークコイルCHを含まないループを考える。
【0021】
図2はリンギングノイズの通過するループを示す図である。
以上の説明により、図1の回路において、リンギングノイズが通過するループとして、チョークコイルCHを含まないループ1が決定され、このループ1がリンギングノイズに関与する最も重要なループとなる。
【0022】
次に、このループ1の固有周波数の見積もりを行う。このループ1の固有周波数を低減したいノイズ周波数より低く設定することにより、固有周波数を超える周波数のリンギングを抑制することが可能となる。
【0023】
図3は図1の回路の各部ラインをインダクタンスと想定した場合の回路を示す図である。
この図において、プリントパターンp1,p4,p10およびp13のインダクタンスをそれぞれL1,L4,L10およびL13で示し,配線パターンp2,p3,p5,p6,p7,p8,p9,p11,p12,p14およびp15のインダクタンスをそれぞれL2,L3,L5,L6,L7,L8,L9,L11,L12,L14およびL15で示している。
【0024】
ここで、主スイッチQ1および同期整流スイッチQ2は、いずれもオンの場合に短絡、オフの場合にコンデンサとみなすことができるので、主スイッチQ1がオン、同期整流スイッチQ2がオフの場合と、主スイッチQ1がオフ、同期整流スイッチQ2がオンの場合との等価回路を図4および図5に示す。
【0025】
図4は主スイッチがオン、同期整流スイッチがオフの場合の等価回路図、図5は主スイッチがオフ、同期整流スイッチがオンの場合の等価回路図である。
ここでは、主スイッチQ1、同期整流スイッチQ2のオン抵抗を無視している。また、これらの等価回路において、オフ時における主スイッチQ1の出力キャパシタンスをCDS1、同期整流スイッチQ2の出力キャパシタンスをCDS2で示している。
【0026】
この回路において、図2に示すループ1の固有周波数fは、
【0027】
【数2】
f=1/2π√(LC)・・・(2)
で求められる。ここで、ループ1のインダクタンスLは、
【0028】
【数3】
L=L2+L3+L4+L5+L7+L10+L11+L12+L14+L15・・・(3)
で求められ、キャパシタンスCは、図4に示した主スイッチQ1がオン、同期整流スイッチQ2がオフの場合、
【0029】
【数4】
【0030】
で求められ、図5に示した主スイッチQ1がオフ、同期整流スイッチQ2がオンの場合には、
【0031】
【数5】
【0032】
で求められる。なお、式4および式5において、Ciは入力コンデンサCinのキャパシタンス、Coは出力コンデンサCoutのキャパシタンスである。
次に、プリントパターンのインダクタンスを決定する。上記の固有周波数fを低周波化するためには、式4および式5のL,Cを大きくすればよい。しかし、Cの値は、それを構成するキャパシタンスの内、最も小さいものによって制限される。通常、入力コンデンサCinのキャパシタンスCiおよび出力コンデンサCoutのキャパシタンスCoは数μF以上、主スイッチQ1および同期整流スイッチQ2の出力キャパシタンスCDS1,CDS2は数nF以下であり、したがって、Cは実質的に主スイッチQ1または同期整流スイッチQ2の出力キャパシタンスCDS1,CDS2で決まり、入力コンデンサCinおよび出力コンデンサCoutを大きくしても、Cを大きくすることは困難である。これに対し、Lは、プリントパターンのインダクタンスにより構成されており、プリントパターンの幅および長さにより容易に増加することが可能である。
【0033】
ここで、リンギングノイズは、出力コンデンサCoutに流れる電流をIcoとすると、(L11+L12)dIco/dt[V]で表される。よって、出力コンデンサCoutの配線パターンp11,p12のインダクタンスL11,L12は大きくはできない。また、入力コンデンサCinに流れる電流をIciとすると、入力帰還ノイズとして(L2+L3)dIci/dt[V]のノイズが発生する。よって、入力コンデンサCinの配線パターンp2,p3のインダクタンスL2,L3も大きくはできない。したがって、Lの設定は、プリントパターンp4,p10および配線パターンp5,p7,p14,p15のインダクタンスL4,L10,L5,L7,L14,L15で行うことになる。
【0034】
図6はLを調節することによるリンギング波形の比較を示す図である。
ここで、主スイッチQ1がオン、同期整流スイッチQ2がオフの場合、C=34pF、主スイッチQ1がオフ、同期整流スイッチQ2がオンの場合、C=91pF、DC/DCコンバータの入力電圧VIN=4V、出力電圧=2V、スイッチング周波数=2MHz、チョークコイルCHのインダクタンス=1μH、Ci=Co=1μFとしている。
【0035】
たとえば、プリントパターンp4,p10および配線パターンp5,p7,p14,p15のインダクタンスL4,L10,L5,L7,L14,L15を調整しないときのLがL=25nHである場合、上記計算では、主スイッチQ1がオン、同期整流スイッチQ2がオフの場合、ループ1の固有周波数f=173MHzであり、主スイッチQ1がオフ、同期整流スイッチQ2がオンの場合、ループ1の固有周波数f=106MHzである。
【0036】
この条件での測定では、主スイッチQ1がオン、同期整流スイッチQ2がオフの場合、リンギングノイズの周波数fは約170MHz、リンギングノイズの電圧幅Vppは40mVであった。一方、主スイッチQ1がオフ、同期整流スイッチQ2がオンの場合には、リンギングノイズの周波数fは約100MHz、リンギングノイズの電圧幅Vppは50mVであった。
【0037】
ここで、90MHz以上のリンギングノイズを抑制するために、上記計算を用いて、L=100nHに調整すると、主スイッチQ1がオン、同期整流スイッチQ2がオフの場合、ループ1の固有周波数f=86MHzであり、主スイッチQ1がオフ、同期整流スイッチQ2がオンの場合、ループ1の固有周波数f=53MHzである。
【0038】
この条件による測定では、主スイッチQ1がオン、同期整流スイッチQ2がオフの場合、リンギングノイズの周波数fは約80MHz、リンギングノイズの電圧幅Vppは20mVであった。一方、主スイッチQ1がオフ、同期整流スイッチQ2がオンの場合には、リンギングノイズの周波数fは約50MHz、リンギングノイズの電圧幅Vppは20mVであった。
【0039】
図7はLの調節によるリンギングの低減効果を示す図である。
この図において、横軸にループ1のインダクタンス、縦軸にリンギングノイズの電圧幅を示している。この図7によれば、ループ1のインダクタンスLがL=25nHの場合、リンギングノイズの電圧幅が最大50mVであったが、プリントパターンのインダクタンスを上記計算により算出し、調節することにより、L=100nHにおいては、約20mVと、半分以下に抑制されていることがわかる。
【0040】
上記計算法は、昇圧型コンバータや昇降圧型コンバータにおいても、バッテリとチョークコイルを含まないループにおいて、その固有周波数を計算し、調節することにより、各部プリントパターンのラインインダクタンスを最適値に決定することが可能である。
【0041】
次に、リンギングノイズを低減するラインパターンの具体例について説明する。
図8はラインのインダクタンスとキャパシタンスによりローパスフィルタを構成した回路を示す図である。
【0042】
リンギングノイズは主スイッチQ1、同期整流スイッチQ2のスイッチング動作により図1の配線パターンp7およびプリントパターンp10のラインを介して出力コンデンサCoutに到達する。そこで、この回路では、プリントパターンp10のインダクタンスL10と、インダクタンスL10とべたグランドGNDとの間の寄生キャパシタンスCpとを大きくし、インダクタンスL10とべたグランドGNDとの間の交流インピーダンスを小さくすることにより、ローパスフィルタが構成され、リンギングノイズの低減を図っている。
【0043】
図9はローパスフィルタの基板上の構成例を示す図である。
プリント基板2上には、コンバータ出力を構成するプリントパターン3、チョークコイルCHと主スイッチQ1および同期整流スイッチQ2の接続点との間を接続するプリントパターン4と、同期整流スイッチQ2のソース端子と出力コンデンサCoutとの間を接続するプリントパターン5とが形成され、主スイッチQ1および同期整流スイッチQ2を有する集積回路IC、チョークコイルCHおよび出力コンデンサCoutが実装されている。
【0044】
ここで、プリントパターン5はスパイラル構造を有し、その一端はボンディングワイヤ6によって集積回路ICと接続され、他端はポイント7にてべたグランドGNDに接続されている。スパイラル構造にすることで、プリントパターン5の長さが長くなって同期整流スイッチQ2のソース端子と出力コンデンサCoutとの間の寄生インダクタンスを大きくし、べたグランドGNDとの間の寄生キャパシタンスCpを大きくして、ローパスフィルタを構成している。このローパスフィルタにより、リンギングノイズを低減している。具体的には、図6の場合と同じ動作条件で測定して、リンギングノイズを1/3まで低減できた。
【0045】
なお、以上の説明では、スイッチング電源として、降圧型DC/DCコンバータを例に説明したが、昇圧型、昇降圧型DC/DCコンバータにおいても、同じように適用できることは言うまでもない。
【0046】
【発明の効果】
以上説明したように、本発明によれば、スイッチング電源より出力されるリンギングノイズを低減することができる。
【0047】
また、本発明によれば、リンギングノイズに寄与するループの固有周波数をプリントパターンのインダクタンスにより調節するようにしたことで、プリント基板の材料に制約がなく、配線パターンで対策したので、特別な部品を付加する必要がなく、しかもリンギングに特化した対策が施せるので、入力帰還ノイズ等の他のパラメータに悪影響を与えることがない。
【図面の簡単な説明】
【図1】プリント基板の各部ラインを想定して示した降圧型DC/DCコンバータの主回路を示す図である。
【図2】リンギングノイズの通過するループを示す図である。
【図3】図1の回路の各部ラインをインダクタンスと想定した場合の回路を示す図である。
【図4】主スイッチがオン、同期整流スイッチがオフの場合の等価回路図である。
【図5】主スイッチがオフ、同期整流スイッチがオンの場合の等価回路図である。
【図6】Lを調節することによるリンギング波形の比較を示す図である。
【図7】Lの調節によるリンギングの低減効果を示す図である。
【図8】ラインのインダクタンスとキャパシタンスによりローパスフィルタを構成した回路を示す図である。
【図9】ローパスフィルタの基板上の構成例を示す図である。
【図10】従来のノイズ抑制方法を例示したスイッチング電源の第1の回路図である。
【図11】従来のノイズ抑制方法を例示したスイッチング電源の第2の回路図である。
【符号の説明】
1 ループ
2 プリント基板
3 プリントパターン
4 プリントパターン
5 プリントパターン
6 ボンディングワイヤ
7 グランドGNDに接続されるポイント
Q1 主スイッチ
Q2 同期整流スイッチ
Cin 入力コンデンサ
Cout 出力コンデンサ
CH チョークコイル
Claims (3)
- スイッチング電源を実装するプリント基板のプリント基板設計法において、
チョークコイルと出力コンデンサとの固有周波数とリンギングノイズの周波数とを比較し、固有周波数がリンギングノイズの周波数未満である場合に、前記リンギングノイズが伝達するループを、バッテリと前記チョークコイルを含まない、前記出力コンデンサを含むループに設定し、
前記スイッチング電源によって出力されるリンギングノイズの周波数を、設定した前記ループ内のプリントパターンのラインのインダクタンスおよび寄生キャパシタンスから算出したループの固有周波数から求める手法を用い、
前記ラインのインダクタンスを前記リンギングノイズの抑制したい周波数よりも前記固有周波数が低くなる値に設定したことを特徴とするプリント基板設計法。 - 前記インダクタンスを、前記ループを構成するラインの中で、入力コンデンサおよび前記出力コンデンサの配線ラインを含まないラインとしたことを特徴とする請求項1記載のプリント基板設計法。
- 前記ラインを、前記スイッチング電源のグランド端子と前記出力コンデンサとを接続する配線パターンとしたことを特徴とする請求項2記載のプリント基板設計法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003057704A JP4348969B2 (ja) | 2003-03-04 | 2003-03-04 | プリント基板設計法およびプリント基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003057704A JP4348969B2 (ja) | 2003-03-04 | 2003-03-04 | プリント基板設計法およびプリント基板 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009134753A Division JP2009207350A (ja) | 2009-06-04 | 2009-06-04 | プリント基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004266233A JP2004266233A (ja) | 2004-09-24 |
JP4348969B2 true JP4348969B2 (ja) | 2009-10-21 |
Family
ID=33121037
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003057704A Expired - Fee Related JP4348969B2 (ja) | 2003-03-04 | 2003-03-04 | プリント基板設計法およびプリント基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4348969B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102263495B (zh) * | 2007-01-19 | 2012-10-10 | 株式会社村田制作所 | 用于dc-dc转换器的磁体基板 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20080003902A (ko) * | 2005-04-20 | 2008-01-08 | 엔엑스피 비 브이 | 전력 공급 시스템 및 그것을 포함하는 장치 |
US7812577B2 (en) * | 2007-12-04 | 2010-10-12 | Barthold Fred O | Sepic fed buck converter |
JP5338875B2 (ja) * | 2011-08-25 | 2013-11-13 | 株式会社村田製作所 | Dc−dcコンバータ |
JP5870827B2 (ja) * | 2012-04-12 | 2016-03-01 | 株式会社デンソー | 回路基板及び回路基板の製造方法 |
-
2003
- 2003-03-04 JP JP2003057704A patent/JP4348969B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102263495B (zh) * | 2007-01-19 | 2012-10-10 | 株式会社村田制作所 | 用于dc-dc转换器的磁体基板 |
Also Published As
Publication number | Publication date |
---|---|
JP2004266233A (ja) | 2004-09-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4364554B2 (ja) | スイッチング電源装置及びスイッチング電源システム | |
US7804281B2 (en) | Reducing common mode noise of power factor correction converters using general balance concept | |
US8963525B2 (en) | DC/DC converter and game machine using it | |
US20080204126A1 (en) | Common mode noise reduction using parasitic capacitance cancellation | |
KR102439713B1 (ko) | 스위칭 레귤레이터 동기 노드 스너버 회로 | |
JP6888736B2 (ja) | 電圧変換器 | |
GB2406450A (en) | Ripple converter with waveform converter | |
CN111464026B (zh) | 控制电路以及应用其的开关变换器 | |
US7352161B2 (en) | Burst-mode switching voltage regulator with ESR compensation | |
JP6945147B2 (ja) | スイッチング回路装置及び電力変換装置 | |
US11601045B2 (en) | Active electromagnetic interference filter with damping network | |
JP4348969B2 (ja) | プリント基板設計法およびプリント基板 | |
JP2001298952A (ja) | スイッチング電源装置 | |
JP2009207350A (ja) | プリント基板 | |
US20090039856A1 (en) | Stability enhancement apparatus and method for a self-clocking PWM buck converter | |
JP2012029404A (ja) | 電源回路 | |
CN113315394A (zh) | 控制电路及应用其的ac/dc电源 | |
US20020027428A1 (en) | Load-dependent frequency modulation circuit and method for switching power system | |
EP1274163A1 (en) | Circuit for a switch-mode power supply unit | |
JP2021153356A (ja) | 力率改善装置及び電力変換装置 | |
JP3765026B2 (ja) | 放電灯調光点灯装置 | |
EP1290776A1 (en) | Ac-dc converter | |
JP3732734B2 (ja) | 昇圧チョッパ回路 | |
JP2000197351A (ja) | 力率改善型電源装置 | |
US20230327545A1 (en) | Power factor correction switching power supply device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050816 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080722 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080919 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090407 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090604 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090630 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090713 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120731 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120731 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120731 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120731 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120731 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120731 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130731 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |