JP4347065B2 - 基準層の製造方法、および、その製造方法によって製造された基準層を備えたmramメモリーセル - Google Patents

基準層の製造方法、および、その製造方法によって製造された基準層を備えたmramメモリーセル Download PDF

Info

Publication number
JP4347065B2
JP4347065B2 JP2003581204A JP2003581204A JP4347065B2 JP 4347065 B2 JP4347065 B2 JP 4347065B2 JP 2003581204 A JP2003581204 A JP 2003581204A JP 2003581204 A JP2003581204 A JP 2003581204A JP 4347065 B2 JP4347065 B2 JP 4347065B2
Authority
JP
Japan
Prior art keywords
layer
magnetization
manufacturing
curie temperature
magnetic field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003581204A
Other languages
English (en)
Other versions
JP2005527970A5 (ja
JP2005527970A (ja
Inventor
クロースターマン,ウルリッヒ
リューリッヒ,マンフレート
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of JP2005527970A publication Critical patent/JP2005527970A/ja
Publication of JP2005527970A5 publication Critical patent/JP2005527970A5/ja
Application granted granted Critical
Publication of JP4347065B2 publication Critical patent/JP4347065B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00Manufacture or treatment of nanostructures
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00Thin magnetic films, e.g. of one-domain structure
    • H01F10/32Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/14Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates
    • H01F41/30Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/14Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates
    • H01F41/30Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE]
    • H01F41/302Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices

Description

発明の詳細な説明
本発明は、MRAMメモリーセルに適用できる基準層の製造方法、および、その製造方法により製造された基準層を備えたMRAMメモリーセルに関するものである。
MRAM構造とは、周知のように、TMR効果(TMR=トンネル磁気抵抗)を用いた強磁性体による記憶に基づくものである。図1は、このTMR効果を利用した公知のMRAMメモリーセルの概略断面図を示している。ビット線5とワード線4とが交差している箇所に、TMRメモリーセルが配置されている。このTMRメモリーセルは、軟磁性層2と、トンネル酸化被膜3と、硬磁性層または基準層とを含んだ積層体から構成されている。硬磁性層1の磁化方向は、図中に矢印で示したように、予め決められている。一方、軟磁性層2の磁化方向(両方向の矢印)は、ワード線4とビット線5との間に、異なる方向の対応する電流I、I´を流すことによって調整することができる。これらの電流を用いることによって、硬磁性層1の磁化方向に対して平行または反平行となるように、軟磁性層2の磁化を分極させることができる。上記した積層体の抵抗値は、これら硬磁性層1・軟磁性層2が平行に磁化されている場合のほうが、これらが反平行に磁化されている場合よりも低く、このような状態をそれぞれ、“0”状態および“1”状態、または、“1”状態および“0”状態と表すことができる。
基準層の正味の磁化(Nettomagnetisierung)がMRAMメモリーセルの全挙動を規定するため、MRAMメモリーセルを製造する際に、目標とするMRAMメモリーセルの挙動が得られるようにこの正味の磁化を調整することが望まれる。
そこで、本発明は、MRAMメモリーセル用の基準層の製造方法、および、この製造方法によって製造された基準層を備えたMRAMメモリーセルを提供することを目的とするものであり、基準層の正味の磁化および、MRAMメモリーセルの全挙動が適切に調整されることを目的としている。
この目的を達成するための、本発明に係るMRAMメモリーセル用の基準層の製造方法は、以下の工程(A)〜(D)を含むことを特徴としている。
工程(A):第1キュリー温度T の物質からなる第1層と、第2キュリー温度T の物質からなる第2層とを備えた層システムを基準層として形成する。なお、第1層は、外部磁界によって永久磁化することができ、第2層は、第1層との反強磁性結合によって磁化できるものである。また、第2キュリー温度T は、第1キュリー温度T よりも著しく低くなっている。
工程(B):外部磁界を形成する。
工程(C):外部磁界の作用によって、第1キュリー温度T より高い温度から第1キュリー温度T を下回るまで、層システムを冷却する。このとき、外部磁界の磁界強度が第1層の飽和磁界強度よりも大きいため、第1層の磁化は、二次相転移により、外部磁界の方向に向けられる。
工程(D):続いて、第2キュリー温度T を下回るまで層システムを冷却する。このとき、第2層の磁化は、第1層と第2層との間の反強磁性結合によって、第1層の磁化に対して反平行に向けられる。
基準層としては、例えば、対称的で人工的な反強磁性物質(symmetrischer, kuenstlicher Antiferromagnet)(AAF)を用いることができる。この対称的で人工的な反強磁性物質は、キュリー温度が異なる反強磁性結合した2つの層を有したものである。外部から供給された磁界内にて第1キュリー温度T より高い温度から上記層システムを冷却すると、層システムの第1層の磁化は、二次相転移によって外部磁界の方向に沿って方向付けられる。なお、この外部磁界は、第1層の飽和磁界よりも大きなものである。さらに、上記層システムを第2キュリー温度T よりも温度が低くなるまで冷却すると、第2層の磁化は、2つの層間の反強磁性結合によって、第1層の磁化方向に対して反平行に方向付けられる。これにより、2つの層(つまり、第1層および第2層)は、人工的な反強磁性物質(AAF)となる。
キュリー温度T よりも低い場合において、二次相転移により、第2層に磁化分布が生じることが、極めて重要なことである。第1層における磁化分布は、反強磁性結合による(反平行な)結合によって、第2層へ転移される。
第1層および第2層の正味の磁化(飽和磁束=飽和磁化×層)を、適切に選択できれば、層システムの正味の磁化をゼロに設定することができる。このようにして生成された人工的な反強磁性物質内の磁化は、各層間の磁気結合が十分強く、外部磁界に対して十分に安定している。
さらに、例えば、第2層の飽和磁化または層を、第1層の飽和磁化または層よりも小さく選択することによって、層システムの正味の磁化を目標とする挙動に合わせて制御することもできる。そこで、2つの層に同じ飽和磁束が存在している場合における対称的で人工的な反強磁性物質(AAF)の利点を用いない場合は、この層構造を、逆の人工的な反強磁性物質を製造するために使用することができる。本発明に係るTMRメモリーセルでは、厚みの薄い方の層がトンネル障壁と接触している。通常の構造に見られる、残余する360°磁壁(zurueckbleibende 360°-Waende)が信号を減衰させるという問題は、本発明では、各層が固有に飽和され、それにより360°磁壁が存在しなくなるので解消される。
また、工程(C)で得られる第1層の均一の磁化を、中間層を介して接続することにより、第2層に転移してもよい。そのためには、工程(A)において、第1層と第2層との間に非常に薄い中間接続層を備えた新たな層システムが形成される。この利点は、特に、第1層が飽和された場合に、第2層に360°磁壁が生じないという点にある。
この層システムの第1層および第2層には、特に次の物質の組み合わせを用いることが好ましい。
(a)第1層に、キュリー温度T =485℃を有した(Co、Fe、Mn)80(Si、B)20を用い、第2層に、キュリー温度T =210℃を有した(Co、Fe、Mn)73(Si、B)27を用いる。これらの物質の組み合わせによって、全体として軟/軟磁化挙動を獲得することができる。
(b)第1層に、キュリー温度T =415℃を有した(Co、Fe)83(Si、B)17を用い、第2層に、キュリー温度T =260℃を有した(Ni、Fe)78(Si、B、C)22を用いる。これらの物質の組み合わせによって、層システムの磁気ひずみ挙動を獲得することができる。
(c)第1層に、キュリー温度T =400℃のTb20Fe40Co40を用い、第2層に、キュリー温度T =150℃のTb20Fe80を用いる。これにより、層システムのフェリ磁性特性が可能になる。
また、中間層の物質は、ルテニウム、銅、または、金を用いることができる。
第1層と第2層との間の電磁結合は、反強磁性結合が起こるように選択する必要のある中間層(中間接続層)の厚さに依存している。
この方法によって形成された基準層、および、このような基準層を備えたMRAMメモリーセルには、特に、以下の利点がある。
各層における磁化分布の目的に合わせて設定することができる。
・正味の磁化は極わずかであり、層システムの正味の磁化を、飽和磁化と、第1・第2層の厚さとの選択によって制御することができる。
・第1層が凍結している間、第2層の磁化は不活性である(T 以上)。
・上記中間(接続)層を介して接続することによって、第1層から第2層に均一な磁化を転移させることができる。特に、この利点は、第1層が飽和しても、360°磁壁が第2層に生じない点にある。
・2つの層の飽和磁束が同じである場合の対称的で人工的な反強磁性物質の利点を用いない場合、本発明で提案したこの層構造を逆の人工的な反強磁性物質を製造するために利用することができる。この構造では、通常の構造MRAMメモリーセルにおいて生じる問題、つまり、残余する360°磁壁が信号を減衰させるという問題がなくなる。なぜなら、どの層も固有に飽和しており、したがって、360°磁壁が存在しないからである。
以下に、図面を参照しながら、本発明の製造方法および、このような基準層を備えたMRAMメモリーセルの実施形態について詳細に説明する。図1は、上述した公知のMRAMメモリーセルの構造を示す概略断面図である。図2(a)および図2(b)は、本発明にしたがって製造された基準層を備えたMRAMメモリーセルの第1および第2実施形態を示す概略断面図である。図3は、本発明にしたがった他の基準層を備えた他のMRAMメモリーセルである第3実施形態を示す概略断面図である。図4は、本発明にしたがった基準層の製造方法を説明するための概略図を示している。
図2(a)および図2(b)に概略的に説明した本発明のMRAMメモリーセルは、2つの層10・11と、トンネル障壁13と、軟磁性層12とからなる積層体が、ワード線14とビット線15との間に備えられている。なお、2つの層10・11が本発明に係る基準層システムRを形成している。図2(a)では、その層システムRの第1層10および第2層11の飽和磁化は同じであり、それらの層も同じである。したがって、層システムRの正味の磁化はゼロである。
それに対して、図2(b)では、第2層11の層が第1層10の層よりも小さく選択されているので、基準層の層システムRの第1層10と第2層11との正味の磁化は異なっている。この薄い方の第2層11は、トンネル障壁13に接触している。各層(つまり第1層10および第2層11)が飽和状態にあり、よって、360°磁壁が存在しない。よって、本発明の構成では、残余する360°磁壁が信号を減衰するという公知の構造のMRAMメモリーセルにおいて存在する問題は生じることはない。
また、図3に概略断面図として示した第3実施形態では、基準層の層システムR´は、第1層100と、薄い中間接続層102と、第2層101とから構成されている。この中間接続層102があることによって、第1層100の均一の磁化が、これら2つの層に接触した中間接続層102を介して、第2層101に転移される。これにより、第1層が飽和した場合であっても、第2層に360°壁が生じない。その他の点については、図3に示した本発明のMRAMメモリーセルの第3実施形態に適した構造は、図2(a)に示した第1実施形態と同じである。
図4に、本発明に係るMRAMメモリーセルに適用できる基準層の製造方法を示す。
層システムは、基準層RまたはR´として備えられている。この層システムは、外部磁界によって磁化でき、かつ、第1キュリー温度T の物質からなる第1層と、上記第1層との反強磁性結合によって磁化でき、かつ、第2キュリー温度T の物質からなる第2層とを備えている。なお、第2キュリー温度T は、第1キュリー温度T よりも著しく低い。温度軸Tには、これら2つのキュリー温度T およびT を示している。t1の時点で、層システムR・R´は、第1キュリー温度T よりも高い温度T0から、第1キュリー温度T よりも低い温度になるまで冷却される。このとき、層システムR・R´は、外部磁界B1(矢印)内に存在している。この場合、第1層10の磁化は、二次相転移によって、外部磁界B1の磁界方向に沿って方向付けられる。なおこれは、B1の磁界強度が、第1層10の飽和磁界強度よりも大きい場合を前提としている。
この層システムをさらに冷却すると、磁界B1をOFF状態にすることができ、温度Tが第2層11のキュリー温度T を下回るとすぐ、すなわち、t2の時点で、第2層11の磁化が、2層間の反強磁性結合により、第1層10に対して反平行に方向付けられる。これにより、人工的な反強磁性物質AAFが形成される。上述したように、また、図3に基づいて記載したように、第1層の第2層への反強磁性結合を、さらに中間接続層を備えることによって媒介してもよい。
図4のt2の時点において点線の矢印で示したように、T を通過する間に第2層11の磁化分布を均一にするためには、磁界方向が第1層10の磁化方向とは逆であって、かつ、第1層10に与えられている磁化を反転するには不十分である磁界B2を、供給してもよい。このためには、第1層の保磁力が十分であるか、または、第1層10における「長方形」スイッチング挙動(“rechteckiges“ Schaltverhalten)が十分である必要がある。こうなるためには、第1層10の磁化の安定性は、第1層10を、低いほうの第2キュリー温度T よりも高いネール温度を示す通常の(natuerlichen)反強磁性物質と接続することによって、安定化することができる。
第1層および第2層の実現可能な層の組み合わせを、以下の表に示す。
Figure 0004347065
なお、図3に示した上述の中間接続層102は、ルテニウム、銅、金を含んでいてもよい。
公知のMRAMメモリーセルの構造を示す概略断面図である。 (a)は、本発明にしたがって形成された基準層を備えたMRAMメモリーセルの第1実施形態を示す概略断面図であり、(b)は、本発明にしたがって形成された基準層を備えたMRAMメモリーセルの第2実施形態を示す概略断面図である。 本発明にしたがった他の基準層を備えた他のMRAMメモリーセルを示す第3実施形態である。 本発明にしたがった基準層の製造方法を説明するための概略図を示している。
符号の説明
1;R;R’ 基準層
2;12 軟磁性層
3;13 トンネル障壁
10;100 第1層
11;101 第2層
102 中間接続層
14 ワード線
15 ビット線
、T キュリー温度
B1、B2 磁界
t1、t2 時間

Claims (9)

  1. MRAMメモリーセルに適用できる基準層の製造方法であって、
    工程(A):外部磁界によって永久磁化することができ、かつ、第1キュリー温度(T )の物質からなる第1層(10;100)と、第1キュリー温度(T )よりも低い第2キュリー温度(T )の物質からなり、かつ、第1層との反強磁性結合により磁化できる第2層(11;101)とを備えた層システム(R;R´)を基準層として形成する、
    工程(B):上記層システム(R;R´)を第1の外部磁界(B1)内に存在させることによって、上記第1層(10;100)を磁化する、
    工程(C):第1層(10;100)の飽和磁界強度よりも大きい磁界強度である上記第1の外部磁界(B1)内にて、層システム(R;R´)を、第1キュリー温度(T )より高い温度からより低い温度に冷却することで、第1層(10;100)の磁化を、二次相転移によって第1の外部磁界(B1)の方向に向ける、
    工程(D):さらに、第1層(10;100)と第2層(11;101)との間の反強磁性結合によって、第2層の磁化が、第1層の磁化と反平行となるように、層システム(R;R´)を第2キュリー温度(T )よりも低い温度に冷却する、
    という工程(A)〜(D)を含むことを特徴とする基準層の製造方法。
  2. 上記層システム(R;R´)の正味の磁化を、第1層(10;100)および第2層(11;101)それぞれの飽和磁束の選択を通じて設定することを特徴とする、請求項1に記載の基準層の製造方法。
  3. 第1層(10;100)第2層(11;101)とを飽和磁化を互いに同じにするとともに、層厚を互いに同じにすることによって、上記層システム(R;R´)の正味の磁化をゼロに設定することを特徴とする請求項1または2に記載の基準層の製造方法。
  4. 1層(10;100)よりも第2層(11)の厚さが薄くなるように選択することによって、上記層システム(R;R´)の正味の磁化をゼロにならないように設定することを特徴とする請求項1または2に記載の基準層の製造方法。
  5. 工程(D)では、層システムの温度が第2キュリー温度(T )を通過する際、第1層(10;100)の磁化方向とは逆の磁化方向を有する第2の外部磁界(B2)が印加されることを特徴とする請求項1〜4のいずれか1項に記載の基準層の製造方法。
  6. 工程(A)にて、第1層(100)と第2層(101)との間に非常に薄い中間接続層(102)を有する層システム(R´)を形成し、
    工程(D)における反強磁性結合は、上記中間接続層(102)によって媒介されることを特徴とする請求項1〜5のいずれか1項に記載の基準層の製造方法。
  7. 上記第1層(10;100)の物質は、(Co、Fe、Mn)80(Si、B)20);(Co、Fe)83(Si、B)17;Tb20Fe40Co40からなる群から選択され、
    上記第2層の物質は、(Co、Fe、Mo)73(Si、B)27;(Ni、Fe)78(Si、B、C)22;Tb20Fe80からなる群から選択されることを特徴とする請求項1〜6のいずれか1項に記載の基準層の製造方法。
  8. 上記中間接続層(102)の物質は、ルテニウム、銅、金からなる群から選択されることを特徴とする請求項6に記載の基準層の製造方法。
  9. 第1キュリー温度(T )の物質を有する第1層(10;100)と、第1キュリー温度(T )よりも低い第2キュリー温度(T )の物質を有する第2層(11;101)とを有した層システム(R;R´)を有する、請求項1〜8のいずれか1項に記載の製造方法によって製造される基準層を備えていることを特徴とするMRAMメモリーセル。
JP2003581204A 2002-03-28 2003-03-11 基準層の製造方法、および、その製造方法によって製造された基準層を備えたmramメモリーセル Expired - Fee Related JP4347065B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10214159A DE10214159B4 (de) 2002-03-28 2002-03-28 Verfahren zur Herstellung einer Referenzschicht für MRAM-Speicherzellen
PCT/DE2003/000775 WO2003083873A1 (de) 2002-03-28 2003-03-11 Verfahren zur herstellung einer referenzschicht und mit einer derartigen referenzschicht versehene mram-speicherzelle

Publications (3)

Publication Number Publication Date
JP2005527970A JP2005527970A (ja) 2005-09-15
JP2005527970A5 JP2005527970A5 (ja) 2008-06-19
JP4347065B2 true JP4347065B2 (ja) 2009-10-21

Family

ID=28458461

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003581204A Expired - Fee Related JP4347065B2 (ja) 2002-03-28 2003-03-11 基準層の製造方法、および、その製造方法によって製造された基準層を備えたmramメモリーセル

Country Status (8)

Country Link
US (1) US7309617B2 (ja)
EP (1) EP1488426B1 (ja)
JP (1) JP4347065B2 (ja)
KR (1) KR100626480B1 (ja)
CN (1) CN1643615A (ja)
DE (2) DE10214159B4 (ja)
TW (1) TW200304700A (ja)
WO (1) WO2003083873A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4631267B2 (ja) * 2003-10-27 2011-02-16 ソニー株式会社 磁気記憶素子及び磁気メモリ
US8310866B2 (en) 2008-07-07 2012-11-13 Qimonda Ag MRAM device structure employing thermally-assisted write operations and thermally-unassisted self-referencing operations
US7994597B2 (en) * 2009-03-13 2011-08-09 Magic Technologies, Inc. MRAM with coupling valve switching
US7999337B2 (en) * 2009-07-13 2011-08-16 Seagate Technology Llc Static magnetic field assisted resistive sense element
JP5679690B2 (ja) * 2010-04-15 2015-03-04 日本放送協会 スピン注入磁化反転素子ならびにこれを用いた磁気ランダムアクセスメモリおよび空間光変調器
JP5768494B2 (ja) 2011-05-19 2015-08-26 ソニー株式会社 記憶素子、記憶装置
EP2538235B1 (de) * 2011-06-24 2013-07-31 Christian-Albrechts-Universität zu Kiel Magnetostriktives Schichtsystem
US8947915B2 (en) 2012-12-17 2015-02-03 International Business Machines Corporation Thermal spin torqure transfer magnetoresistive random access memory
US9177627B2 (en) 2013-09-03 2015-11-03 Laurence Lujun Chen Method for improving the stability, write-ability and manufacturability of magneto-resistive random access memory

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4243358A1 (de) * 1992-12-21 1994-06-23 Siemens Ag Magnetowiderstands-Sensor mit künstlichem Antiferromagneten und Verfahren zu seiner Herstellung
DE4326999A1 (de) * 1993-08-11 1995-02-16 Siemens Ag Vorrichtung zum magnetfeldgesteuerten Schalten
JP3461999B2 (ja) * 1996-03-28 2003-10-27 株式会社東芝 磁気抵抗効果素子
JP3190011B2 (ja) * 1997-05-23 2001-07-16 ローム株式会社 強誘電体記憶素子およびその製造方法
EP0953937A1 (en) * 1998-04-30 1999-11-03 Securency Pty. Ltd. Security element to prevent counterfeiting of value documents
DE19830344C2 (de) 1998-07-07 2003-04-10 Ipht Jena Inst Fuer Physikalis Verfahren zum Einstellen der Magnetisierung der Biasschicht eines magneto-resistiven Sensorelements, demgemäß bearbeitetes Sensorelement sowie zur Durchführung des Verfahrens geeignetes Sensorsubstrat
US6052263A (en) * 1998-08-21 2000-04-18 International Business Machines Corporation Low moment/high coercivity pinned layer for magnetic tunnel junction sensors
US6233171B1 (en) * 1998-10-20 2001-05-15 The Board Of Trustees Of The Leland Stanford Junior University Superconducting magnetoresistive memory element using controlled exchange interaction
JP2001184631A (ja) * 1999-12-27 2001-07-06 Fujitsu Ltd 磁気ディスク及びその製造方法、及び磁気ディスク装置
US6172904B1 (en) * 2000-01-27 2001-01-09 Hewlett-Packard Company Magnetic memory cell with symmetric switching characteristics
EP1187103A3 (en) * 2000-08-04 2003-01-08 Matsushita Electric Industrial Co., Ltd. Magnetoresistance effect device, head, and memory element
US6743340B2 (en) * 2002-02-05 2004-06-01 Applied Materials, Inc. Sputtering of aligned magnetic materials and magnetic dipole ring used therefor
JP4047615B2 (ja) * 2002-04-03 2008-02-13 株式会社ルネサステクノロジ 磁気記憶装置
US6728132B2 (en) * 2002-04-03 2004-04-27 Micron Technology, Inc. Synthetic-ferrimagnet sense-layer for high density MRAM applications
US6704220B2 (en) * 2002-05-03 2004-03-09 Infineon Technologies Ag Layout for thermally selected cross-point MRAM cell
US7230804B2 (en) * 2003-05-02 2007-06-12 Hitachi Global Storage Technologies Netherlands B.V. Method and apparatus for providing a magnetic tunnel transistor with a self-pinned emitter
US6818458B1 (en) * 2003-07-29 2004-11-16 Hitachi Global Storage Technologies Netherlands B.V. Methods involving a low resistance magnetic tunnel junction structure
US7350284B2 (en) * 2004-10-29 2008-04-01 Hitachi Global Storage Technologies Netherlands B.V. Methods of making a current-perpendicular-to-the-planes (CPP) type sensor by ion milling to the spacer layer using a mask without undercuts

Also Published As

Publication number Publication date
WO2003083873A1 (de) 2003-10-09
KR20040101341A (ko) 2004-12-02
CN1643615A (zh) 2005-07-20
KR100626480B1 (ko) 2006-09-20
US7309617B2 (en) 2007-12-18
EP1488426A1 (de) 2004-12-22
DE10214159A1 (de) 2003-10-23
DE50301502D1 (de) 2005-12-01
TW200304700A (en) 2003-10-01
DE10214159B4 (de) 2008-03-20
EP1488426B1 (de) 2005-10-26
JP2005527970A (ja) 2005-09-15
US20050208680A1 (en) 2005-09-22

Similar Documents

Publication Publication Date Title
JP6972221B2 (ja) 磁気抵抗センサ
KR100824101B1 (ko) 자기 엘리먼트 및 자기 엘리먼트의 제공 방법
JP5117496B2 (ja) 層の平面に垂直なスピン分極が大きい薄層磁気デバイス、およびそのデバイスを使用する磁気トンネル接合およびスピンバルブ
KR100259106B1 (ko) 박막자기헤드
TWI233199B (en) Magnetic memory device having yoke layer and its manufacturing method
US7916433B2 (en) Magnetic element utilizing free layer engineering
JP5788001B2 (ja) 二軸異方性を有する磁気トンネリング接合素子の提供方法及びシステム
JP5373733B2 (ja) 垂直磁化磁性層を有する磁気トンネル接合構造
US9680088B2 (en) Ferromagnetic tunnel junction element and method of driving ferromagnetic tunnel junction element
JP2007504651A (ja) スピン転移スイッチングを利用し且つ複数のビットを記憶する磁気メモリ素子
JP2009152594A (ja) 熱アシスト磁気書き込みメモリ
EP2839501A1 (en) Free layer with high thermal stability for magnetic device applications by insertion of a boron dusting layer
JP2012204682A (ja) 磁気発振素子及びスピン波装置
JP6104774B2 (ja) 磁壁移動型メモリおよびその書き込み方法
JP4347065B2 (ja) 基準層の製造方法、および、その製造方法によって製造された基準層を備えたmramメモリーセル
JP2005527970A5 (ja)
JP2013539602A (ja) 磁気デバイス及びその読み出しおよび書き込み方法
JP2001076479A (ja) 磁気メモリ素子
JP2007281334A (ja) スピン注入磁化反転素子、その製造方法、およびそれを用いた磁気記録装置
US7436700B2 (en) MRAM memory cell having a weak intrinsic anisotropic storage layer and method of producing the same
JP2001217479A (ja) 磁気トンネル接合素子及びそれを用いた磁気メモリ
JP7258363B2 (ja) 磁気抵抗効果素子及び磁気メモリ
KR100792265B1 (ko) 좁은 자벽 생성 방법 및 이를 이용한 자기저항소자와자기장 발생장치
KR20160085218A (ko) 기판 상에 배치되고 자기 소자에 사용할 수 있는 자기 접합 및 이를 포함하는 자기 메모리 및 이를 제공하는 방법
JP2001237470A (ja) 磁気トンネル接合素子及びそれを用いた磁気メモリ

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070402

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071225

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080325

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20080325

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080402

A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A524

Effective date: 20080411

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090616

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090715

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120724

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130724

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees