JP4338109B2 - 液晶表示素子の製造方法 - Google Patents

液晶表示素子の製造方法 Download PDF

Info

Publication number
JP4338109B2
JP4338109B2 JP30846599A JP30846599A JP4338109B2 JP 4338109 B2 JP4338109 B2 JP 4338109B2 JP 30846599 A JP30846599 A JP 30846599A JP 30846599 A JP30846599 A JP 30846599A JP 4338109 B2 JP4338109 B2 JP 4338109B2
Authority
JP
Japan
Prior art keywords
dummy substrate
substrate
mother
substrate portion
dummy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP30846599A
Other languages
English (en)
Other versions
JP2001125055A (ja
Inventor
政秀 重村
政秀 谷口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Display Corp
Original Assignee
Kyocera Display Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Display Corp filed Critical Kyocera Display Corp
Priority to JP30846599A priority Critical patent/JP4338109B2/ja
Publication of JP2001125055A publication Critical patent/JP2001125055A/ja
Application granted granted Critical
Publication of JP4338109B2 publication Critical patent/JP4338109B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は液晶表示素子の製造方法に関し、さらに詳しく言えば、透明電極基板として表面硬化層を有するプラスチック基板を用いた表示素子用セルの切断技術に関するものである。
【0002】
【従来の技術】
液晶表示素子は、一方の面に透明電極が形成された基板の一対をそれらの間に周辺シール材を介在させて、その透明電極形成面同士を対向させて圧着した後、その基板間のセルギャップ内に液晶などの表示活性物質を注入することにより構成される。
【0003】
ところで、液晶表示素子を実際に製造するにあたっては、生産性を考慮していわゆるマザー基板(マルチ基板)にて複数の表示素子用セルを一度に形成した後、マザー基板をその表示素子用セルの列もしくは行に沿って分割してスティック基板とし、各表示素子用セル内に表示活性物質を注入した後、さらにそのスティック基板から個々の液晶表示素子を切り出すようにしている。
【0004】
スティック基板から個々の液晶表示素子を切り出す際に、いわゆる端子部出しが行なわれるが、ガラス基板の場合、この端子部出しには次の2通りの方法が知られている。第1の方法は、図3に示されているように、一方のマザー基板1側には、一つのセル形成領域につき表示部1aおよび端子部1bを形成し、他方のマザー基板2側には、一つのセル形成領域につき表示部2aのみを形成し、両基板1,2を周辺シール材3を介して圧着する。そして、Aの部分を切断して個々の液晶表示素子を切り出した後、Bの部分から端子部1bと対向している他方の基板の基板部分(ダミー部分)2bを切り落とす。
【0005】
第2の方法は、図4に示されているように、一方のマザー基板1に、表示部1aおよび端子部1bを有する第1セル形成領域11と、表示部1aのみを有する第2セル形成領域12とを交互に配置する。同様に、他方のマザー基板2についても、表示部2aおよび端子部2bを有する第1セル形成領域21と、表示部2aのみを有する第2セル形成領域22とを交互に配置する。
【0006】
そして、第1セル形成領域11と第2セル形成領域22とが、また、第2セル形成領域12と第1セル形成領域21とがそれぞれ対向するようにして、両マザー基板1,2を周辺シール材3を介して圧着する。この第2の方法によれば、端子部1bと端子部2bとが対向するため、Cの部分とDの部分の2箇所を切断することにより、液晶表示素子の切り出しと同時に端子部出しを行なうことができる。また、捨て基板部が生じないため生産性もよい。
【0007】
【発明が解決しようとする課題】
基板がガラス基板の場合には、同ガラス基板を切断テーブルに固定し、超硬ホイールカッターなどでケガキ線を引くことにより、比較的簡単に切断もしくは分断することができるが、プラスチック基板はガラス基板に比べて柔軟性があり、かつ、簡単には割れにくいという性質上、上記した第1および第2の方法のいずれでも端子部出しを行なうことは困難である。
【0008】
すなわち、液晶表示素子用のプラスチック基板には、例えば熱可塑性のポリエチレンテレフタレート、ポリエーテルスルホン、ポリカーボネートや、熱硬化性のアクリル系、エポキシ系樹脂などが用いられるが、プラスチック基板には、耐薬品性向上のため、例えばアクリル系のハードコート層と、酸素などの透過を防止するための有機もしくは無機材料による酸素バリアコート層とからなる表面硬化層が形成されており、その上に例えばITO(Indium Tin Oxide)からなる透明電極が形成される。この種の表面硬化層はプラスチック基板よりも硬く割れやすい。
【0009】
このようなプラスチック基板について、図3で説明した第1の方法で端子部出しを行なう場合、Aの部分はカッターなどで完全に切断(フルカット)できるが、残されたダミー部分2bについては、対向する端子部1bとの間には6μm程度のギャップしかないため、端子部1bを傷つけることなく、その基板部分2bをフルカットすることはきわめて困難である。
【0010】
したがって、従来ではBの部分に所定深さの切り込み溝(いわゆるハーフカット)を入れ、手作業でダミー部分2bを引き裂くようにしているため、生産性の低下は否めない。そればかりでなく、手作業によるため、ダミー部分2bをつかむ際に誤って端子部1bに接触して傷をつけたり、また、外観的な切断不良が発生しやすい。
【0011】
また、図4で説明した第2の方法で端子部出しを行なう場合には、C,Dの各部分にハーフカットを入れた後、その部分に曲げ応力を加えて分断することになるが、端子部1b,2bの分断面に多大な応力が集中するため、表面硬化層のハードコート層や酸素バリアコート層にクラックが発生したり、周辺シール材3が剥離することがかなりの頻度で発生していた。
【0012】
【課題を解決するための手段】
本発明は、このような課題を解決するためになされたもので、その目的は、透明電極基板としてプラスチック基板を用いる場合において、その表面硬化層などにクラックを発生させることなく、また、端子部を傷つけることなく、端子部出しができるようにした液晶表示素子の製造方法を提供することにある。
【0013】
上記目的を達成するため、本発明は、表面硬化層が形成されたプラスチック基板からなる第1および第2マザー基板の各々に、所定の配列をもって複数のセル形成領域をそれぞれ割り当てるにあたって、第1マザー基板側については隣接する各セル形成領域の間に所定幅の第1ダミー基板部を設定して、その各セル形成領域に表示部および端子部を形成するとともに、第2マザー基板側の各セル形成領域には第1マザー基板側の表示部と対応する位置に表示部のみを形成して、隣接する各セル形成領域の間を第2ダミー基板部とした上で、いずれか一方のマザー基板側の各表示部の周りに周辺シール材を塗布するとともに、第1ダミー基板部と第2ダミー基板部との間にスペーサシール材を塗布して、両マザー基板を周辺シール材およびスペーサシール材を介して圧着して同時に複数の表示素子用セルを形成し、第1ダミー基板部の両端および第2ダミー基板部の上記端子部と対向しない側の一端についてはそれぞれ完全に切断(フルカット)し、第2ダミー基板部の上記端子部と対向する側の他端については所定深さの切り込み溝(ハーフカット)を入れた後、第1ダミー基板部側からその切り込み溝の部分に折り曲げ応力を加えて第2ダミー基板部を分断することを特徴としている。
【0014】
この場合、第1ダミー基板部の幅は3〜10mm、特には5〜7mmの範囲内であることが好ましい。3mm未満であると、幅が狭すぎて第2ダミー基板部の分断作業が行ないにくくなる。一方、第1ダミー基板部の幅が10mmを超えると、第2ダミー基板部の分断時に同第2ダミー基板部の跳ね返りが顕著になり、これによって端子部が傷つけられるおそれが生ずる。
【0015】
また、本発明においては、上記切り込み溝部分の切り残し量は基板厚さの3〜40%、特には5〜20%であることが好ましい。切り残し量を3%未満とすることは精度上困難であるし、他方において、切り残し量が40%を超えると、分断時のストレスが大きくなり、プラスチック基板の表面硬化層にクラックが発生したり、周辺シール材に剥離が発生するおそれがあるため好ましいとは言えない。
【0016】
本発明によれば、第1ダミー基板部の両端および第2ダミー基板部の両端の計4箇所を分断なり切断することにより端子部出しが行なわれるが、その内の3箇所(第1ダミー基板部の両端2箇所と、第2ダミー基板部の一端側1箇所)はフルカットで切断できる。
【0017】
残りの1箇所(第2ダミー基板部の他端側1箇所)はハーフカットによる分断となるが、本発明の場合、第1ダミー基板部側から第2ダミー基板部に分断力を加えることができるため、その分断作業が効率よく行なえる。また、自動分断機による分断作業の自動化も可能となる。
【0018】
【発明の実施の形態】
次に、本発明を図面を参照しながらより具体的に説明する。
【0019】
図1は、一対の第1および第2マザー基板30,40をこれから端子部出しをしようとする状態に組み合わせた状態の要部断面図である。各マザー基板30,40ともに、例えばポリカーボネイトなどのプラスチック基板からなり、図示されていないが、その各面には耐薬品性向上のため、例えばアクリル系のハードコート層と、酸素などの透過を防止するための有機もしくは無機材料による酸素バリアコート層とからなる表面硬化層が形成されている。液晶表示素子用のプラスチック基板には、通常、その基板厚さが0.1〜0.4mm程度のものが選択される。
【0020】
各マザー基板30,40には、それぞれ所定の配列をもって複数のセル形成領域31,41が割り当てられるが、この実施例によると、第1マザー基板30側については、隣接するセル形成領域31,31の間に、所定幅の第1ダミー基板部32が設定され、その各セル形成領域31に表示部31aおよび端子部31bが形成されている。
【0021】
詳しくは図示されていないが、表示部31aにはITOよりなる透明電極が所定のパターンで形成されており、また、端子部31bにはその透明電極に連なる引出電極が形成されている。本発明において、第1ダミー基板部32の幅は、3〜10mm、特には5〜7mmの範囲内であることが好ましい。
【0022】
これに対して、第2マザー基板40の各セル形成領域41には、第1マザー基板30側の表示部31aと対応する位置に表示部41aのみが形成され、隣接するセル形成領域41,41の間は第2ダミー基板部42とされている。
【0023】
マザー基板30,40は、そのいずれか一方の基板の各表示部(31aもしくは41a)の周りに塗布された周辺シール材51を介して圧着されるが、この場合、第1ダミー基板部32と第2ダミー基板部42との間にも、スペーサシール材52が設けられている。周辺シール材51およびスペーサシール材52は、通常よく用いられている例えばエポキシ樹脂系の接着材であってよい。
【0024】
端子部出しを行なうには、第1マザー基板30側においては、その第1ダミー基板部32の両端32a,32bを完全に切断(フルカット)する。第2マザー基板40側は、その第2ダミー基板部42の一方の端部42aをフルカットする。なお、この端部42aは、第1ダミー基板部32の一方の端部32aと位置的に重なっており、端子部31bと対向しない側の端部である。
【0025】
第2ダミー基板部42の他方の端部、すなわち端子部31bと対向している側の端部42bについては、例えば超硬ホイールカッターなどで切り込み溝(ハーフカット)を入れる。その切り込み溝部分の切り残し量は、基板厚さの3〜40%、特には5〜20%であることが好ましい。
【0026】
そして、図2に示されているように、第2マザー基板40側を下にして分断機のテーブル61上に載置し、押さえバー62にてしっかり固定した後、分断バー63を第1ダミー基板部32の上から押し当てて、端部42bに形成されている切り込み溝部分に折り曲げ応力を加えて、第2ダミー基板部42を第2マザー基板40から切り離す。これにより、プラスチック基板に形成されている表面硬化層などにクラックを発生させることなく、ダミー部分を分断することができる。
【0027】
なお、第1ダミー基板部32の幅を2〜15mmの範囲内で適宜変えて、実際に分断を行なったところ、3mm未満の場合には、その幅が狭すぎて分断作業がスムーズにできなかった。一方、第1ダミー基板部32の幅が10mmを超えると、切り込み溝の深さが適正でも、分断時に第2ダミー基板部42の端部42bが跳ね返って端子部31bに傷が付くおそれがある。したがって、第1ダミー基板部32の幅は3〜10mmが適正である。
【0028】
また、第1ダミー基板部32の幅を5mmに設定し、切り込み溝の切り残し量を基板厚さの1〜60%の範囲内で適宜変えて、実際に分断を行なったところ、3%未満では、切り残し量がバラツキ管理ができない。これに対して、切り残し量が40%を超えると、分断時のストレスが大きく、表面硬化層にクラックが発生したり、シール剥離が散見された。したがつて、切り残し量の適正な範囲は3〜40%ということになる。
【0029】
【発明の効果】
以上説明したように、本発明によれば、ハードコート層や酸素バリアコート層などの表面硬化層を有するプラスチック基板を透明電極基板として用いる場合において、表面硬化層にクラックを生じさせることなく、また、シール剥離の問題もなく、端子部出しを効率よく行なうことができる。
【図面の簡単な説明】
【図1】本発明により端子部出しが行なわれるマザー基板の要部断面図。
【図2】本発明による分断状態を示した模式的側面図。
【図3】従来の端子部出しの第1の方法を説明するための模式的断面図。
【図4】従来の端子部出しの第2の方法を説明するための模式的断面図。
【符号の説明】
30,40 マザー基板
31,41 セル形成領域
31a,41a 表示部
31b 端子部
32 第1ダミー基板部
42 第2ダミー基板部
51 周辺シール材
52 スペーサシール材

Claims (3)

  1. 表面硬化層が形成されたプラスチック基板からなる第1および第2マザー基板の各々に、所定の配列をもって複数のセル形成領域をそれぞれ割り当てるにあたって、第1マザー基板側については隣接する各セル形成領域の間に所定幅の第1ダミー基板部を設定して、その各セル形成領域に表示部および端子部を形成するとともに、第2マザー基板側の各セル形成領域には第1マザー基板側の表示部と対応する位置に表示部のみを形成して、隣接する各セル形成領域の間を第2ダミー基板部とした上で、いずれか一方のマザー基板側の各表示部の周りに周辺シール材を塗布するとともに、第1ダミー基板部と第2ダミー基板部との間にスペーサシール材を塗布して、両マザー基板を周辺シール材およびスペーサシール材を介して圧着して同時に複数の表示素子用セルを形成し、第1ダミー基板部の両端および第2ダミー基板部の上記端子部と対向しない側の一端についてはそれぞれ完全に切断し、第2ダミー基板部の上記端子部と対向する側の他端については所定深さの切り込み溝を入れた後、第1ダミー基板部側からその切り込み溝の部分に折り曲げ応力を加えて第2ダミー基板部を分断することを特徴とする液晶表示素子の製造方法。
  2. 上記第1ダミー基板部の幅が3〜10mmの範囲内である請求項1に記載の液晶表示素子の製造方法。
  3. 上記切り込み溝部分の切り残し量が基板厚さの3〜40%である請求項1または2に記載の液晶表示素子の製造方法。
JP30846599A 1999-10-29 1999-10-29 液晶表示素子の製造方法 Expired - Fee Related JP4338109B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30846599A JP4338109B2 (ja) 1999-10-29 1999-10-29 液晶表示素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30846599A JP4338109B2 (ja) 1999-10-29 1999-10-29 液晶表示素子の製造方法

Publications (2)

Publication Number Publication Date
JP2001125055A JP2001125055A (ja) 2001-05-11
JP4338109B2 true JP4338109B2 (ja) 2009-10-07

Family

ID=17981359

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30846599A Expired - Fee Related JP4338109B2 (ja) 1999-10-29 1999-10-29 液晶表示素子の製造方法

Country Status (1)

Country Link
JP (1) JP4338109B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100724474B1 (ko) * 2002-10-22 2007-06-04 엘지.필립스 엘시디 주식회사 액정 표시패널의 절단 장치 및 이를 이용한 절단방법
JP5228852B2 (ja) * 2008-12-01 2013-07-03 セイコーエプソン株式会社 基板の分割方法および基板の分割装置
KR100963496B1 (ko) * 2009-06-12 2010-06-17 주식회사 토비스 액정 패널 절단 방법 및 이를 이용하는 액정 패널 제조 방법
KR100966082B1 (ko) * 2009-06-16 2010-06-28 주식회사 토비스 액정 패널 절단 방법

Also Published As

Publication number Publication date
JP2001125055A (ja) 2001-05-11

Similar Documents

Publication Publication Date Title
JP4885675B2 (ja) 貼合せガラス板の切断分離方法
JP2010126398A (ja) 表示パネルの製造方法
JP4338109B2 (ja) 液晶表示素子の製造方法
JP2000321561A (ja) 液晶表示素子の製造方法
KR101121861B1 (ko) 화상표시소자의 제조방법
JP2004070106A (ja) 液晶表示パネルの製造方法
KR101324837B1 (ko) 패널 합지 방법 및 절단 방법
JPH1144878A (ja) 液晶表示装置の製造方法
JP5872182B2 (ja) 表示装置の製造方法
JP2000258745A (ja) 液晶表示素子の製造方法
JP2009103733A (ja) 液晶表示パネルの製造方法
JP2009103855A (ja) 積層構造体の製造方法
JP2008129327A (ja) 液晶素子の製造方法
JP4318454B2 (ja) 液晶表示パネルの製造方法
JP2000258782A (ja) 液晶表示素子の製造方法
JPH08160372A (ja) 表示素子用セルの製造方法
JP3794272B2 (ja) 液晶装置の製造方法
JP6959734B2 (ja) セル
JP2008003388A (ja) フラットパネルディスプレイおよびその製造方法
JPS581764B2 (ja) エキシヨウヒヨウジソウチ ノ セイゾウホウホウ
JPH10301072A (ja) 液晶表示装置の製造方法
JP2000131661A (ja) 液晶表示素子の製造方法
JP2000075257A (ja) 液晶装置の製造方法
JP2008129331A (ja) 液晶素子の製造方法
JPH08328025A (ja) 液晶表示装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061024

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090216

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090625

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090626

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120710

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120710

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120710

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150710

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees