JP4318155B2 - 表面電位検出装置 - Google Patents
表面電位検出装置 Download PDFInfo
- Publication number
- JP4318155B2 JP4318155B2 JP2000118609A JP2000118609A JP4318155B2 JP 4318155 B2 JP4318155 B2 JP 4318155B2 JP 2000118609 A JP2000118609 A JP 2000118609A JP 2000118609 A JP2000118609 A JP 2000118609A JP 4318155 B2 JP4318155 B2 JP 4318155B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- surface potential
- signal
- voltage
- detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Control Or Security For Electrophotography (AREA)
Description
【発明の属する技術分野】
本発明は、表面電位を非接触方式で測定する表面電位検出装置に関する。
【0002】
【従来の技術】
例えば、複写機やレーザビームプリンタ等において、感光ドラムの表面電位を非接触で検出するために用いられるこの種の表面電位検出装置は、特公平3−6467号公報等に開示されているように、検知電極と感光ドラムとの間の電界を、音叉で機械的に断続することにより、感光ドラムの表面電位に対応した交流信号を得る。そして、この交流信号をプリアンプで増幅するとともに、アイソレータを介して、同期検波回路に導き、機械的断続に同期した信号で、検波する。同期検波回路から出力された同期検波出力信号は、積分回路によって直流化される。積分回路によって得られた直流信号は、高電圧増幅器に入力される。
【0003】
各回路は、コモングランド線を持っている。高電圧増幅器は、入力された直流信号に基づき、コモングランド線の電位が、被測定面である感光ドラム表面の電位と同じになるように、コモングランド線の電位を制御する。コモングランド線の電位を、減衰器やバッファアンプ等を介して取り出すことにより、表面電位信号が得られる。コモングランド線は、接地電位及びフレーム接地電位に対してフローティングな関係にある。
【0004】
この表面電位検出方式の最大の利点は、音叉/検知電極を含む表面電位センサと被測定面である感光ドラムの表面との間の距離が変化しても、距離依存性が非常に少ない高精度な表面電位検出信号が得られることである。
【0005】
上述した表面電位検出方式において、高精度な表面電位検出信号を実現するには、表面電位検出信号のオフセット調整が重要である。表面電位センサにおいて、被測定面の表面電位とコモングランド線の電位との差電圧がゼロのとき、表面電位検出信号がゼロとなるべきである。ところが、表面電位センサの多くは、検知電極の周辺がプラスまたはマイナスに若干帯電しているので、表面電位センサから交流信号が出力され、表面電位検出信号にオフセット電圧が生じる。例えば、検知電極の周辺がマイナスに帯電した場合、被測定面の表面電位が0ボルトのときでも、あたかも、被測定面の表面電位がプラスであるかのような表面電位検出信号を出力する。
【0006】
特開平6−242166号公報は、オフセット調整手段を備えた表面電位検出装置を開示している。この表面電位検出装置は、電源回路(DC/DCコンバータ)を備えており、電源回路から導かれる正電源ライン及び負電源ラインの間に抵抗分圧回路を挿入してある。この抵抗分圧回路により、電源回路からの正電源電圧と負電源電圧との差電圧を抵抗分圧し、分圧電圧を、可変抵抗器でコモングランド線電位の近辺に調整する。調整した電圧を、バイアス電圧として積分回路に印加し、オフセット電圧をキャンセルさせる。具体的には、被測定面電位がゼロのとき、表面電位検出信号がゼロとなるようにオフセット調整する。
【0007】
しかしながら、上述のオフセット調整手段では、電源回路の正電源電圧及び負電源電圧の両方を基準としてバイアス電圧を生成しているため、正電源電圧または負電源電圧が変動すると、バイアス電圧も変動してしまい、高精度なオフセット調整が困難である。バイアス電圧を安定化するには、正電源電圧及び負電源電圧の両方を高精度に安定化するように電源回路を構成しなければならない。
【0008】
上述の公報に開示された表面電位検出装置では、正電源電圧及び負電源電圧の両方を安定化する手法として、高精度で、かつ、温度特性の良好な安定化電源を、正電源電圧及び負電源電圧ごとに設けてある。この手法では、2つの安定化電源が必要となり、電源回路のコストが高くなる。
【0009】
しかも、安定化電源として代表的に用いられるドロッパー型安定化電源(三端子レギュレータ)は、電力効率が50%程度と低い。ドロッパー型安定化電源を利用すると、表面電位検出装置の総合電力効率が低下する。
【0010】
ドロッパー型安定化電源等の安定化電源を使用しない場合は、正電源電圧と負電源電圧とをバランスさせる必要がある。このため、電源回路の電源トランスとして、バイファイラ巻きの2次巻線を有するトランスを利用する。しかし、この種のトランスは高価であり、電源回路のコストが高くなる。
【0011】
【発明が解決しようとする課題】
本発明の課題は、表面電位検出出力信号に生じるオフセットを容易に解消するための基礎を与える表面電位検出装置を提供することである。
【0012】
本発明のもう一つの課題は、コストの安価な表面電位検出装置を提供することである。
【0013】
本発明の更にもう一つの課題は、高い総合電力効率を実現し得る表面電位検出装置を提供することである。
【0014】
【課題を解決するための手段】
上述した課題を解決するため、本発明に係る表面電位検出装置は、表面電位センサと、信号処理回路とを含む。前記表面電位センサ及び前記信号処理回路は、コモングランド線の電位を基準電位として動作する。前記コモングランド線は、接地電位に対してフローティングされた電位にある。前記表面電位センサは、検知電極と被測定面との間の電界を断続することにより交流信号を生成する。
【0015】
前記信号処理回路は、同期検波回路と、積分回路と、高圧増幅回路と、第1のバイアス回路とを含む。前記同期検波回路は、前記表面電位センサから供給される前記交流信号を、前記表面電位センサの断続動作と同期して検波する。前記積分回路は、反転入力端子及び非反転入力端子を有するオペアンプを含み、前記同期検波回路からの検波出力信号が前記反転入力端子に供給され、供給された前記検波出力信号を直流に変換して出力する。前記高圧増幅回路は、前記積分回路から信号が供給され、前記コモングランド線の電位を、被測定面電位とほぼ等しくする直流高電圧を前記コモングランド線に供給する。
【0016】
前記第1のバイアス回路は、前記コモングランド線の電位を基準とした正電圧を、前記積分回路の前記非反転入力端子に印加する。
【0017】
上述した表面電位検出装置において、表面電位センサにより、被測定面の表面電位とコモングランド線の電位との差電圧に対応する交流信号を生成し、この交流信号を同期検波回路に供給する。同期検波回路では表面電位センサから供給される交流信号を、表面電位センサの断続動作と同期して検波し、検波出力信号を生成する。検波出力信号は積分回路を構成するオペアンプの反転入力端子に供給される。積分回路では検波出力信号を積分し、直流に変換して出力する。
【0018】
高圧増幅回路は、上述の積分回路から信号が供給され、コモングランド線の電位を、被測定面電位とほぼ等しくする直流高電圧をコモングランド線に供給する。以上の回路構成により、コモングランド線の電位は、被測定面の表面電位とほぼ等しくなるように制御される。
【0019】
コモングランド線の電位が被測定面の表面電位と等しくなったとき、表面電位センサの検知電極と、被測定面との間の電界は、ゼロとなる。従って、コモングランド線の電位を、表面電位検出信号として取り出すことにより、表面電位センサと被測定面との間の距離が変化しても、距離依存性が非常に少ない高精度な表面電位検出信号を得ることができる。
【0020】
本発明の表面電位検出装置は、その特徴的構成として、信号処理回路が第1のバイアス回路を含み、第1のバイアス回路から、積分回路の非反転入力端子に正電圧を印加する。この正電圧のバイアスにより、被測定面電位に対する表面電位検出信号の関係(検出特性)が、同一の被測定面電位に対し、表面電位検出信号の値が高くなる方向に移動し、被測定面の電位が零であるとき、表面電位検出信号が正のある値(オフセット電圧と称する)になる。従って、被測定面の電位が零以上であれば、必ず表面電位検出信号を生じることになるので、不感帯を生じることがない。
【0021】
しかも、第1のバイアス回路から、積分回路の非反転入力端子に印加される正電圧は、コモングランド線の電位を基準としている。従って、精度が高く安定したオフセット電圧が得られる。
【0022】
このオフセット電圧は、積分回路より後段の回路における回路的手法により、容易に、かつ、高精度で調整することができる。即ち、本発明は、オフセット電圧を、容易に、かつ、高精度に調整または解消するための基礎を与える。
【0023】
また、表面電位検出装置の電源回路に、高度の電圧安定精度が要求されないので、電源回路を低コスト化した表面電位検出装置が得られる。従来必要であったドロッパー型安定化電源(三端子レギュレータ)を省略することが可能であり、総合電力効率の高い表面電位検出装置が得られる。
【0024】
第1のバイアス回路により生じるオフセット電圧をキャンセルする好ましい一つの態様は、信号処理回路に通常備えられる検出信号出力回路に、第2のバイアス回路を付加し、この第2のバイアス回路から、検出信号出力回路のオペアンプの非反転入力端子に、負電圧を印加することである。かかる構成によれば、被測定面電位に対する表面電位検出信号の特性は、同一の被測定面電位に対し、表面電位検出信号の値が低くなる方向に移動する。この移動量は、負電圧の大きさに対応する。従って、負電圧の大きさを調整することにより、第1のバイアス回路によって生じたオフセット電圧をキャンセルし、理想特性に合わせることができる。理想特性とは、被測定面電位と表面電位検出信号との関係が、グラフ上、原点を通る一次直線の関係になることを言う。
【0025】
本発明の他の特徴及びそれによる作用効果は、添付図面を参照し、更に詳しく説明する。添付図面は単なる一例を示すに過ぎない。
【0026】
【発明の実施の形態】
図1は本発明に係る表面電位検出装置を用いて、感光ドラムの表面電位を検出する場合の構成を概略的に示す図である。図1において、Kは感光ドラム、Vは転写ベルト、Wは転写ベルトの走行方向である。感光ドラムKはブラック用である。感光ドラムKには、帯電コロトロンU1、転写コロトロンU2、及び現像機U3が備えられている。本発明に係る表面電位検出装置1は、表面電位センサ11と、信号処理回路3とを含む。表面電位センサ11は、感光ドラムKの表面から、例えば、2.5mmの距離をおいて、固定して配置されている。図示実施例では、マイクロコンピュータ4を備えており、このマイクロコンピュータ4により、信号処理回路3を制御する。
【0027】
図2は本発明に係る表面電位検出装置の構成を示すブロック図である。図2に示すように、本発明に係る表面電位検出装置は、表面電位センサ11と、信号処理回路3とを含んでいる。表面電位センサ11及び信号処理回路3は、コモングランド線C.GNDを有する。コモングランド線C.GNDは、接地電位(またはフレームグランド)に対してフローティングされた電位にある。
【0028】
表面電位センサ11は、検知電極15と被測定面との間の電界を断続し、この断続動作により、コモングランド線C.GNDの電位と被測定面の表面電位との差電圧に対応する交流信号S11を生成する。図示の表面電位センサ11は、検知電極15と、チョッパ16と、プリアンプ17と、チョッパ駆動回路18とを含む。検知電極15は、感光ドラムKの表面電位を非接触で測定するための電界を生成する。
【0029】
チョッパ16は、感光ドラムKの表面である被測定面と、検知電極15との間の電界を周期的にチョッピングする。その具体的構造は既に知られている。例えば、音叉を圧電振動子で励振し、音叉に取り付けられた金属片を、感光ドラムKの表面と、検知電極15との間で振動させる。
【0030】
プリアンプ17は、検知電極15で検出された交流信号のインピーダンスを、ローインピーダンスに変換する回路である。プリアンプ17を通った交流信号S11は、信号処理回路3に供給される。
【0031】
チョッパ駆動回路18は、チョッパ16を励振する。具体的には、チョッパ駆動回路18は、チョッパ16を構成する圧電振動子に、所定の周波数を有する駆動信号を供給して励振する。更に、チョッパ駆動回路18は、この駆動信号と同期した同期信号S12を出力する。
【0032】
信号処理回路3は、同期検波回路31と、積分回路32と、高圧増幅回路33と、第1のバイアス回路36とを含む。図示の信号処理回路3は、更に、増幅回路30を含む。増幅回路30は、表面電位センサ11から交流信号S11が供給され、この交流信号S11を増幅して出力する。
【0033】
同期検波回路31は、表面電位センサ11から交流信号S11が供給され、この信号S11を、表面電位センサ11の断続動作と同期して検波し、検波出力信号cを出力する。図示の同期検波回路31は、交流信号S11が、表面電位センサ11から増幅回路30を介して供給される。更に、図示の同期検波回路31は、表面電位センサ11から同期信号S12が供給され、この同期信号S12と同期して上述の交流信号S11を検波する。
【0034】
積分回路32は、反転入力端子(−)及び非反転入力端子(+)を有するオペアンプIC2を含んでいる。積分回路32は、同期検波回路31からの検波出力信号cが反転入力端子(−)に供給される。そして、積分回路32は、供給された検波出力信号cを直流に変換して直流電圧信号dを出力する。
【0035】
高圧増幅回路33は、積分回路32から信号dが供給され、コモングランド線C.GNDの電位を、被測定面電位とほぼ等しくする直流高電圧Vfをコモングランド線C.GNDに供給する。具体的には、高圧増幅回路33は、積分回路32から供給される信号dを昇圧する。高圧増幅回路33で昇圧された信号は、帰還電圧Vfとして、音叉16、プリアンプ17、駆動回路18に帰還される。これにより、コモングランド線C.GNDの電位が、感光ドラムKの表面電位とほぼ等しくなるような帰還制御が加わる。
【0036】
第1のバイアス回路36は、コモングランド線C.GNDの電位を基準として正電圧V3を、積分回路32の非反転入力端子(+)に印加する。
【0037】
信号処理回路3は、更に、検出信号出力回路35を含む。検出信号出力回路35は、反転入力端子(−)及び非反転入力端子(+)を有するオペアンプIC1により構成される。検出信号出力回路35の反転入力端子(−)は、コモングランド線C.GNDに導かれる。検出信号出力回路35は、表面電位検出信号Zを出力する。
【0038】
信号処理回路3は、更に、電源回路34を含む。電源回路34は、トランスT1及びスイッチ素子Q1を含んでいる。トランスT1は、第1の巻線Np1と、第2の巻線NS1、NS2と、第3の巻線Nb1とを有する。第1の巻線Np1は、一対の直流電圧入力端の間に接続されており、第2の巻線NS1、NS2は、第1の巻線Np1にトランス結合されている。
【0039】
スイッチ素子Q1は、2つの主電極と、制御電極とを有する。そのようなスイッチ素子Q1の典型例は、電解効果トランジスタ(FET)及びバイポーラトランジスタである。スイッチ素子Q1の2つの主電極は第1の巻線Np1と第3の巻線Nb1の一端にそれぞれ接続されている。制御電極は第3の巻線Nb1の他端に導かれている。スイッチ素子Q1は、第3の巻線Nb1から制御電極に供給される信号(帰還信号)に基づいてスイッチング動作を継続する。
【0040】
トランスT1は、中間タップ付きの2つの第2の巻線NS1、NS2を有している。第2の巻線NS1、NS2にはダイオードD1、D2及びコンデンサC4、C5を含む整流平滑回路が接続されている。この電源回路34により、正電源電圧(+V1)及び負電源電圧(−V2)が生成される。正電源電圧(+V1)及び負電源電圧(−V2)はコモングランド線C.GNDを基準とする電圧である。正電源電圧(+V1)及び負電源電圧(−V2)は各構成部分の動作電圧として供給される。
【0041】
信号処理回路3は、更に、第2のバイアス回路39を含む。第2のバイアス回路39は、検出信号出力回路35の非反転入力端子(+)に、負電圧(−V5)を印加する。図示された第2のバイアス回路39は、第3の巻線Nb1に接続され、スイッチ素子Q1がターンオフしたとき第3の巻線Nb1に生じるフライバック電圧により負電圧(−V5)を生成する。
【0042】
上述した表面電位検出装置において、表面電位センサ11により、被測定面の表面電位とコモングランド線C.GNDの電位との差電圧に対応する交流信号S11を生成し、この交流信号S11を、プリアンプ17及び増幅回路30を経由して、同期検波回路31に供給する。
【0043】
同期検波回路31では表面電位センサ11から供給される交流信号S11を、表面電位センサ11の断続動作と同期して検波し、検波出力信号cを生成する。検波出力信号cは積分回路32を構成するオペアンプIC2の反転入力端子(−)に供給される。積分回路32では検波出力信号cを積分し、直流信号dに変換して出力する。直流信号dのレベルは、被測定面の表面電位とコモングランド線C.GNDの電位との差電圧に対応する。
【0044】
高圧増幅回路33は、上述の積分回路32から直流信号dが供給され、コモングランド線C.GNDの電位を、被測定面電位とほぼ等しくする直流高電圧Vfをコモングランド線C.GNDに供給する。以上の回路動作により、コモングランド線C.GNDの電位は、被測定面の表面電位とほぼ等しくなるように制御される。
【0045】
コモングランド線C.GNDの電位が被測定面の表面電位と等しくなったとき、表面電位センサ11の検知電極と、被測定面との間の電界は、ゼロとなる。従って、コモングランド線C.GNDの電位を、検出信号出力回路35より、表面電位検出信号Zとして取り出すことにより、表面電位センサ11と被測定面との間の距離が変化しても、距離依存性が非常に少ない高精度な表面電位検出信号Zを得ることができる。
【0046】
本発明の表面電位検出装置は、その特徴的構成として、信号処理回路3が第1のバイアス回路36を含む。この第1のバイアス回路36から、積分回路32の非反転入力端子(+)に正電圧(+V3)を印加する。この正電圧(+V3)のバイアスにより、被測定面の表面電位Vsuに対する表面電位検出信号Zの関係(検出特性)が、図3に示すようになる。
【0047】
図3において、特性L01は理想特性、特性L03は第1のバイアス回路36によるバイアスがない場合の特性、特性L02は第1のバイアス回路36によるバイアスを受けた場合の特性である。特性L03は、被測定面の表面電位Vsu=Vsu1を越えるまで、表面電位検出信号Z=0となる不感帯を有する。第1のバイアス回路36から、積分回路32の非反転入力端子(+)に正電圧(+V3)を印加することにより、特性L03に、電圧△Z1だけ加算した特性L02を得ることができる。
【0048】
特性L02において、被測定面の表面電位Vsuがゼロのとき、表面電位検出信号Zが、正のオフセット電圧Vosになる。従って、不感帯を生じることがない。
【0049】
しかも、第1のバイアス回路36から、積分回路32の非反転入力端子(+)に印加される正電圧(+V3)は、コモングランド線C.GNDの電位を基準としている。従って、安定したオフセット電圧Vosが得られる。
【0050】
オフセット電圧Vosは、積分回路32より後段の回路における回路的手法により、容易に、かつ、高精度で調整することができる。即ち、本発明は、オフセット電圧Vosを、容易に、かつ、高精度に調整または解消するための基礎を与える。
【0051】
また、電源回路34に、高度の電圧安定精度が要求されないので、電源回路34を低コスト化した表面電位検出装置が得られる。実施例では、従来必要であったドロッパー型安定化電源(三端子レギュレータ)を省略してある。このため、総合電力効率の高い表面電位検出装置が得られる。
【0052】
第1のバイアス回路36により生じさせたオフセット電圧Vosをキャンセルする好ましい一つの態様として、この実施例では、検出信号出力回路35に、第2のバイアス回路39を付加してある。この第2のバイアス回路39から、検出信号出力回路35の非反転入力端子(+)に、負電圧(−V5)を印加する。
【0053】
かかる構成によれば、図4に示すように、被測定面の表面電位Vsuに対する表面電位検出信号Zの特性を、同一の被測定面の表面電位Vsuに対し、表面電位検出信号Zの値が低くなる方向に移動させることができる。移動量ΔZ2は、負電圧(−V5)の大きさに対応する。従って、負電圧(−V5)の大きさを調整することにより、第1のバイアス回路36によって生じたオフセット電圧Vosをキャンセルし、被測定面の表面電位Vsuと表面電位検出信号Zとの関係を、グラフ上、原点(0、0)を通る一次直線L01の関係に設定することができる。これにより、オフセット電圧Vosを持たない表面電位検出信号Zを得ることができる。調整方法の一具体例を開示すれば、負電圧(−V5)の大きさを、特性L02のオフセット電圧Vosの大きさと等しくなるように調整すると、特性L02を、理想特性L01に合わせることができる。
【0054】
図5は本発明に係る表面電位検出装置に含まれる信号処理回路の更に具体的な回路構成を示す図である。増幅回路30は、オペアンプIC4、抵抗R8、R13、R14、コンデンサC10、C11を含み、コンデンサC11を通して供給される検知信号S11を増幅する。
【0055】
増幅回路30によって増幅された信号は、同期検波回路31に供給される。同期検波回路31はオペアンプIC3、抵抗R9、R10、R11、R12及びスイッチ素子を構成するFET(電界効果トランジスタ)Q5を備える。同期検波回路31は、表面電位センサ11〜14の駆動回路18(図3、4参照)から、FETQ5のゲートに供給される同期信号S12に基づき、増幅回路30から供給される信号を同期検波する。
【0056】
同期検波された信号は、積分回路32に供給され、直流に変換される。図示の積分回路32はオペアンプIC2、コンデンサC6、ダイオードD3及び出力抵抗R6を含んでいる。出力抵抗R6にはトランジスタQ4及び発光ダイオードPCAが接続されている。積分回路32の出力によって、発光ダイオードPCAが発光する。
【0057】
第1のバイアス回路36は、コモングランド線C.COMを基準として、電源回路34から供給された正電源電圧(+V1)を、抵抗R35とツェナーダイオードZD3で分圧し、ツェナーダイオードZD3の両端に現れる定電圧を、抵抗R31、33で分圧し、分圧された正電圧V3を、積分回路32の非反転入力端子(+)に供給する。この第1のバイアス回路36の動作は、既に述べた通りである。
【0058】
高圧増幅回路33は、発振回路、トランスT2及び3倍電圧整流回路を含んでいる。発振回路は、トランジスタQ2、Q3、トランスT2の一次巻線Np21、Np22、トランスT2に備えられた補助巻線Nb2、コンデンサC3及びインダクタL1を含む。トランジスタQ2、Q3のスイッチング動作によって、トランスT2の一次巻線Np21、Np22を励磁するとともに、一次巻線Np21、Np22と誘導結合された補助巻線Nb2を介して、トランジスタQ2、Q3のベースに帰還信号を供給する。トランジスタQ2、Q3は上述した帰還信号と、コンデンサC3及びインダクタL1を含むLC共振回路の共振現象により、自励発振動作を継続する。
【0059】
3倍電圧整流回路は、トランスT2の2次巻線NSに接続されており、発振回路の発振動作に伴って、2次巻線NSに生じる交流電圧を3倍電圧整流し、その整流電圧をコモングランド線C.GNDに供給する。これにより、コモングランド線C.GNDの電位が制御される。図示された3倍電圧整流回路は、コンデンサC7〜C9と、ダイオードD4〜D6によって構成されている。
【0060】
高圧増幅回路33の入力側は、フォトトランジスタPCBとトランジスタQ6による入力回路が接続されている。フォトトランジスタPCBは、積分回路32の出力によって駆動される発光ダイオードPCAと光学的に結合されている。従って、高圧増幅回路33を構成する発振回路の入力側には、積分回路32の出力信号に応じて制御された電圧が供給される。
【0061】
コモングランド線C.GNDの電位は、検出信号出力回路35によって適当な電位に変換され、表面電位検出信号Zとして出力される。
【0062】
DC・DCコンバータ34は、トランスT1の一次巻線NP1を通して供給される直流入力電圧VINをスイッチング素子Q1によってスイッチングする。スイッチング動作に伴って、トランスT1の二次巻線NS1、NS2に生じる電圧を、ダイオードD1、D2によって整流するとともに、コンデンサC4、C5によって平滑し、直流電圧に変換する。直流電圧はツェナーダイオードZD2によって安定化されるとともに、増幅回路30、同期検波回路31、積分回路32及び発光ダイオードPCA等に供給される。
【0063】
第2のバイアス回路39は、スイッチ素子Q1がターンオフしたとき、トランスT1の第3の巻線Nb1に生じるフライバック電圧により、ダイオードD7を通して、コンデンサC2を充電する。コンデンサC2の端子電圧を、抵抗R43、R45によって分圧して負電圧(−V5)を生成する。この負電圧(−V5)が検出信号出力回路35の非反転入力端子(+)に供給される。負電圧(−V5)は可変抵抗器である抵抗R43によって調整される。
【0064】
図5は信号処理回路の一例を示すに過ぎない。本発明において、信号処理回路は、種々の回路構成を採用し得る。
【0065】
図6は表面電位センサ11の具体的な回路構成を示す図である。説明の簡単化のため、図において、チョッパ16は、音叉161に圧電振動子162を取り付け、この圧電振動子162によって音叉161を所定の周波数で励振する。音叉161の振動は圧電振動子163によって検出され、帰還信号として、チョッパ駆動回路18に入力される。
【0066】
音叉161の自由端側には金属片164、165が取り付けられている。この金属片164、165は、感光ドラムK(図1参照)の表面と、検知電極15との間に配置されている。従って、音叉161の振動により、金属片164、165が励振されると、感光ドラムKの表面である被測定面と、検知電極15との間の電界が周期的にチョッピングされる。
【0067】
プリアンプ17は、FET(電界効果トランジスタ)で構成された増幅素子Q0、ゲート抵抗R1及びソース抵抗R2を含み、検知電極15で検出された交流信号のインピーダンスを、ローインピーダンスに変換する。更に詳しくは、プリアンプ回路17において、増幅素子Q0を構成するFETのソースが、抵抗R2を通して、接地されている。検知電極15に現れた交流信号が増幅素子Q0のゲートに加えられ、増幅素子Q0が動作すると、その増幅信号により、ソース抵抗R2により、増幅素子Q0が負にバイアスされ、増幅素子Q0の入力側で見たハイインピーダンス信号が、ローインピーダンス信号にインピーダンス変換され、増幅素子Q0のドレインDに信号が現れる。
【0068】
チョッパ駆動回路18は、オペアンプIC5、抵抗R15〜R18及びコンデンサC12を含んでいる。オペアンプIC5から圧電振動子162に駆動信号が与えられると、圧電振動子162により音叉161が励振される。音叉161の振動により、圧電振動子163に帰還信号が発生し、抵抗R18、コンデンサC12、抵抗R17、R16により、オペアンプIC5に正帰還がかかり、次の駆動パルスが圧電振動子162に印加される。この動作の繰り返しにより、音叉161が自己の機械的共振点で特有の周波数(例えば680Hz)で振動を継続する。
【0069】
音叉161の振動により、その自由端に取り付けられている金属片164、165が振動し、検知電極15と感光ドラムKの被測定面との間の電界がチョッピングされる。この結果、検知電極15と感光ドラムKの被測定面との間の静電容量が、無励振時の静電容量Coを中心に、略正弦波状に増減し、それに対応して、交流の検知信号S11が得られる。
【0070】
チョッパ駆動回路18によって生成された駆動信号またはそれと同期する信号S12は、同期検波回路31に供給される(図2参照)。
【0071】
図7は本発明に係る表面電位検出装置を用いて、タンデム配置された4本の感光ドラムの表面電位を検出する場合の構成を概略的に示す図である。図示実施例では、転写ベルトVの走行方向Wに沿って、4本の感光ドラムC、M、Y、Kがタンデムに配置されている。感光ドラムCはシアン用、感光ドラムMはマゼンタ用、感光ドラムYはイエロー用、感光ドラムKはブラック用である。感光ドラムK〜Cのそれぞれには、帯電コロトロンU1、転写コロトロンU2、及び現像機U3が備えられている。
【0072】
図8は図7に図示された表面電位検出装置の具体的な回路構成を示す図である。図において、図2に現れた構成部分と同一の構成部分については、同一の参照符号を付してある。図8において、表面電位検出装置1は、複数(4個)の表面電位センサ11〜14と、切替回路2と、1つの信号処理回路3とを含む。
【0073】
4個の表面電位センサ11〜14のそれぞれは、図5に示したような回路構成を持ち、互いに独立する。表面電位センサ11〜14のそれぞれは、感光ドラムK〜Cのそれぞれ毎に個別に備えられ、感光ドラムK〜Cの表面から、例えば、2.5mmの距離をおいて、固定して配置されている。表面電位センサ11〜14のそれぞれにおいて得られた信号S11〜S41、S12〜S42は、同軸ケーブル等を介して、切替回路2に送られる。
【0074】
切替回路2は、表面電位センサ11〜14から供給される信号を、表面電位センサ11〜14毎に、異なる時間的タイミングで選択して出力する。
【0075】
信号処理回路3は、1つであって、切替回路2を介して4個の表面電位センサ11〜14に接続され、4個の表面電位センサ11〜14によって共用されている。この信号処理回路3は、図2、図6で説明したものと同じであり、第1のバイアス回路36及び第2のバイアス回路39を有する。
【0076】
第1のバイアス回路36は、コモングランド線C.COMを基準として、電源回路34から供給された正電源電圧(+V1)を分圧し、分圧された正電圧(+V3)を積分回路32に供給する。この第1のバイアス回路36の動作は、既に述べた通りである。
【0077】
第2のバイアス回路39は、スイッチ素子Q1がターンオフしたとき、トランスT1の第3の巻線Nb1に生じるフライバック電圧を利用して、負電圧(−V5)を生成する。この負電圧(−V5)は検出信号出力回路35に供給される。第2のバイアス回路39による回路作用についても既に述べた通りである。
【0078】
図7〜図9に示す表面電位検出装置は、4個の表面電位センサ11〜14を備えており、4個の表面電位センサ11〜14のそれぞれは、互いに独立するから、高速化を目的としたタンデムタイプの複写機やレーザビームプリンタ等の画像形成装置において、表面電位センサ11〜14を4本の感光ドラムK〜Cに対応させ、その表面電位を、個別的に検出できる。
【0079】
切替回路2は、4個の表面電位センサ11〜14から供給される信号S11〜S41、S12〜S42を、表面電位センサ11〜14毎に、異なる時間的タイミングで選択して出力する。従って、4個の表面電位センサ11〜14から出力される信号を、時間的に分離することができる。
【0080】
図9は切替回路の信号選択動作の具体例を示すタイムチャートである。まず、図9(a)に示すように、t1時からt2時の間において、感光ドラムKに備えられた表面電位センサ11から出力される信号のみを選択する。次に、図9(b)に示すように、t3時からt4時の間において、感光ドラムYに備えられた表面電位センサ12から出力される信号のみを選択する。
【0081】
更に、図9(c)に示すように、t5時からt6時の間において、感光ドラムMに備えられた表面電位センサ13から出力される信号のみを選択し、図9(d)に示すように、t7時からt8時の間において、感光ドラムCに備えられた表面電位センサ14から出力される信号のみを選択する。
【0082】
信号S11〜S41、S12〜S42を、表面電位センサ11〜14毎に、異なる時間的タイミングで選択する手段としては、マイクロコンピュータ4から切替回路2に制御信号CS1〜CS4を与える手法を採用することができる。
【0083】
信号処理回路3は、切替回路2を介して、4個の表面電位センサ11〜14に接続されている。従って、信号処理回路3は、表面電位センサ11〜14毎の信号を、時間的に分離された状態で受信する。そして、表面電位センサ11〜14毎に割り当てられた時間内に、必要な信号処理を行う。
【0084】
信号処理回路3は、4個の表面電位センサ11〜14によって共用されている。従って、信号処理回路3は1個で済む。このため、4本の感光ドラムK〜Cに対して、表面電位センサ11〜14及びその信号処理装置のセットを、4組備える必要があった従来技術と比較して、回路構成が著しく簡素化される共に、形状、重量、及び、コストが著しく低減される。
【0085】
図10は切替回路の具体例を示す電気回路図である。図示された切替回路2は、第1の切替回路201〜第4の切替回路204を有する。第1の切替回路201は、感光ドラムKに備えられた表面電位センサ11から供給される検知信号S11及び同期信号S12を選択するスイッチSW11(K)、SW12(K)を備える。これらのSW11(K)、SW12(K)はCMOSで構成された駆動回路DR1によって同時に駆動される。即ち、連動動作を行う。
【0086】
第2の切替回路202は、感光ドラムYに備えられた表面電位センサ12から供給される検知信号S21及び同期信号S22を選択するスイッチSW21(Y)、SW22(Y)を備える。これらのSW21(Y)、SW22(Y)はCMOSで構成された駆動回路DR2によって同時に駆動される。
【0087】
第3の切替回路203は、感光ドラムMに備えられた表面電位センサ13から供給される検知信号S31及び同期信号S32を選択するスイッチSW31(M)、SW32(M)を備える。これらのスイッチSW31(M)、SW32(M)はCMOSで構成された駆動回路DR3によって同時に駆動される。
【0088】
第4の切替回路204は、感光ドラムCに備えられた表面電位センサ14から供給される検知信号S41及び同期信号S42を選択するスイッチSW41(C)、SW42(C)を備える。これらのスイッチSW41(C)、SW42(C)はCMOSで構成された駆動回路DR4によって同時に駆動される。
【0089】
【発明の効果】
以上述べたように、本発明によれば、次のような効果を得ることができる。
(a)表面電位検出出力信号に生じるオフセットを容易に解消するための基礎を与える表面電位検出装置を提供することができる。
(b)コストの安価な表面電位検出装置を提供することができる。
(c)高い総合電力効率を実現し得る表面電位検出装置を提供することができる。
【図面の簡単な説明】
【図1】本発明に係る表面電位検出装置を用いて、感光ドラムの表面電位を検出する場合の構成を概略的に示す図である。
【図2】本発明に係る表面電位検出装置の構成を示すブロック図である。
【図3】本発明に係る表面電位検出装置に含まれる第1のバイアス回路によるオフセット調整を説明する図である。
【図4】本発明に係る表面電位検出装置に含まれる第2のバイアス回路によるオフセット調整を説明する図である。
【図5】本発明に係る表面電位検出装置に含まれる信号処理回路の更に具体的な回路構成を示す図である。
【図6】表面電位センサの具体的な回路構成を示す図である。
【図7】本発明に係る表面電位検出装置を用いて、タンデム配置された4本の感光ドラムの表面電位を検出する場合の構成を概略的に示す図である。
【図8】図7に示された表面電位検出装置の構成を更に具体的に示すブロック図である。
【図9】図7、図8に図示された表面電位検出装置に含まれる切替回路の信号選択動作の具体例を示すタイムチャートである。
【図10】図7、図8に図示された表面電位検出装置に含まれる切替回路の具体例を示す電気回路図である。
【符号の説明】
11 表面電位センサ
2 切替回路
3 信号処理回路
30 増幅回路
31 同期検波回路
32 積分回路
33 高圧増幅回路
34 電源回路
35 検出信号出力回路
36 第1のバイアス回路
39 第2のバイアス回路
Claims (4)
- 表面電位センサと、信号処理回路とを含む表面電位検出装置であって、
前記表面電位センサ及び前記信号処理回路は、接地電位に対してフローティングされたコモングランド線の電位を基準電位として動作しており、
前記表面電位センサは、検知電極と被測定面との間の電界を断続することにより、前記コモングランド線の電位と前記被測定面の電位の差電圧に対応する交流信号を生成して前記信号処理回路に供給し、
前記信号処理回路は、同期検波回路と、積分回路と、高圧増幅回路と、検出信号出力回路と、第1のバイアス回路とを含み、
前記同期検波回路は、前記交流信号を、前記表面電位センサの断続動作と同期して検波することにより検波出力信号を生成し、
前記積分回路は、オペアンプを含み、このオペアンプの反転入力端子に前記検波出力信号が供給されることによって、前記検波出力信号を直流電圧信号に変換し、
前記高圧増幅回路は、前記直流電圧信号を昇圧して得た帰還電圧を前記コモングランド線に供給することによって、前記コモングランド線の電位に対する帰還制御を行い、
前記検出信号出力回路は、前記コモングランド線の電位を変換して得た表面電位検出信号を出力しており、
前記第1のバイアス回路は、前記表面電位検出信号が正のオフセット電圧となるように、前記コモングランド線の電位を基準とした正電圧を、前記オペアンプの非反転入力端子に印加する
表面電位検出装置。 - 請求項1に記載された表面電位検出装置であって、
前記信号処理回路は、更に第2のバイアス回路とを含み、
前記検出信号出力回路は、オペアンプを含み、このオペアンプの反転入力端子が前記コモングランド線に導かれており、
前記第2のバイアス回路は、前記表面電位検出信号の値が前記被測定面の電位に対して正比例の関係となるように、前記オペアンプの非反転入力端子に負電圧を印加する
表面電位検出装置。 - 請求項2に記載された表面電位検出装置であって、
前記信号処理回路は、更に、電源回路を含み、
前記電源回路は、トランスと、スイッチ素子とを含み、
前記トランスは、第1の巻線と、第2の巻線と、第3の巻線とを有し、
前記第1の巻線は、一対の直流電圧入力端の間に接続されており、
前記第2の巻線は、前記第1の巻線にトランス結合されており、
前記スイッチ素子は、2つの主電極と、制御電極とを有し、前記2つの主電極が前記第1の巻線と前記第3の巻線の一端にそれぞれ接続され、前記制御電極が前記第3の巻線の他端に導かれ、前記第3の巻線から前記制御電極に供給される信号に基づいてスイッチング動作を継続し、
前記第2のバイアス回路は、前記第3の巻線に接続され、前記スイッチ素子がターンオフしたとき前記第3の巻線に生じるフライバック電圧により前記負電圧を生成する
表面電位検出装置。 - 請求項1乃至3の何れかに記載された表面電位検出装置であって、
前記第1のバイアス回路は、ツェナーダイオードと、抵抗分圧回路とを含み、
前記ツェナーダイオードは、アノードが前記コモングランド線に導かれ、
前記抵抗分圧回路は、前記ツェナーダイオードに並列に接続され、分圧電圧が前記積分回路の非反転入力端子に供給される
表面電位検出装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000118609A JP4318155B2 (ja) | 2000-04-19 | 2000-04-19 | 表面電位検出装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000118609A JP4318155B2 (ja) | 2000-04-19 | 2000-04-19 | 表面電位検出装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001305170A JP2001305170A (ja) | 2001-10-31 |
JP4318155B2 true JP4318155B2 (ja) | 2009-08-19 |
Family
ID=18629711
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000118609A Expired - Lifetime JP4318155B2 (ja) | 2000-04-19 | 2000-04-19 | 表面電位検出装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4318155B2 (ja) |
-
2000
- 2000-04-19 JP JP2000118609A patent/JP4318155B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2001305170A (ja) | 2001-10-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4111348B2 (ja) | 除電装置 | |
JP2002162429A (ja) | 表面電位検出方法、表面電位検出装置及び表面電位センサ | |
KR20060042397A (ko) | 스위칭 레귤레이터 및 화상 형성 장치 및 그 제어 방법 | |
JP4318155B2 (ja) | 表面電位検出装置 | |
JPWO2015162733A1 (ja) | 電源装置及び制御装置 | |
JPS5928845B2 (ja) | 変位変換装置 | |
JP2020061798A (ja) | 電源装置及び画像形成装置 | |
JPH06242166A (ja) | 表面電位センサ | |
JP2001242208A (ja) | 表面電位検出装置 | |
JP2002221545A (ja) | 電流源負荷を備えた静電電圧計 | |
JPH09140133A (ja) | パワーサプライのシングルソフトスイッチング回路 | |
JP2002318255A (ja) | 表面電位検出装置 | |
JPH06265588A (ja) | 表面電位センサ | |
JP2001330638A (ja) | 表面電位検出装置 | |
KR980006748A (ko) | 전원 공급 장치(A power supply) | |
JP4076063B2 (ja) | 表面電位検出装置 | |
US7352106B2 (en) | Piezoelectric transformer driving apparatus | |
JP5083485B2 (ja) | 表面電位検出装置 | |
US5953218A (en) | High voltage generation apparatus | |
JP4868106B2 (ja) | 表面電位検出装置 | |
US6462970B2 (en) | SMPS protection circuit in electronic appliance | |
JP3570704B2 (ja) | 電源装置 | |
JPH0622849Y2 (ja) | 複写機における帯電器のコロナ放電電流モニタ回路 | |
JP2003333858A (ja) | 交流定電圧発生装置 | |
JPH0540712Y2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061211 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080911 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080924 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081107 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090520 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090520 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120605 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4318155 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120605 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130605 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140605 Year of fee payment: 5 |
|
EXPY | Cancellation because of completion of term |